JPH0319255A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0319255A JPH0319255A JP15345889A JP15345889A JPH0319255A JP H0319255 A JPH0319255 A JP H0319255A JP 15345889 A JP15345889 A JP 15345889A JP 15345889 A JP15345889 A JP 15345889A JP H0319255 A JPH0319255 A JP H0319255A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- semiconductor substrate
- thickness
- substrate
- fusing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000001681 protective effect Effects 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 239000011229 interlayer Substances 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 4
- 238000007664 blowing Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に関し、特に同装置の例えば冗長回
路部等に使用されるヒューズ部に関するものである。
路部等に使用されるヒューズ部に関するものである。
従来の技術
従来の技術について２つの例を図面を参照しながら説明
する。第３図は第１の従来例のヒューズ部の断面図、図
４は同じく平面図である０図中１は半導体基板、２は厚
い酸化膜、３は層間膜で、２，３でヒューズ溶断の際の
対基板保護膜となる。
する。第３図は第１の従来例のヒューズ部の断面図、図
４は同じく平面図である０図中１は半導体基板、２は厚
い酸化膜、３は層間膜で、２，３でヒューズ溶断の際の
対基板保護膜となる。
４はヒューズ、６はヒューズ保護膜である。ヒューズの
溶断は、ヒューズの上部からレーザーを照射し、その熱
エネルギーをヒューズが吸収することによう行われるこ
とから、基本的には、ヒューズ下部の対基板層間絶縁膜
の厚みｔ，は、基板保護の面から厚い方がよい。また、
ヒューズ上部の保護膜の厚さｔ２は、ヒューズ溶断の面
から考えて、薄い方がレーザーエネルギーの拡散も少な
いため良い。第２例として、第６図に第２の従来例のヒ
ューズ部の断面図を示す。第６図は同じく平面図である
。これは、第１の従来例の構造に加え、ヒューズ下部に
、図のように基板を防護するための多結晶シリコン６を
敷設した構造をしている。
溶断は、ヒューズの上部からレーザーを照射し、その熱
エネルギーをヒューズが吸収することによう行われるこ
とから、基本的には、ヒューズ下部の対基板層間絶縁膜
の厚みｔ，は、基板保護の面から厚い方がよい。また、
ヒューズ上部の保護膜の厚さｔ２は、ヒューズ溶断の面
から考えて、薄い方がレーザーエネルギーの拡散も少な
いため良い。第２例として、第６図に第２の従来例のヒ
ューズ部の断面図を示す。第６図は同じく平面図である
。これは、第１の従来例の構造に加え、ヒューズ下部に
、図のように基板を防護するための多結晶シリコン６を
敷設した構造をしている。
発明が解決しようとする課題
第１の従来例の構造では前述のように、レーザートリマ
ーによるヒューズ溶断の際のヒューズ下部半導体基板を
、熱と衝撃による損傷から防止するため、ヒューズ下の
保護膜を厚くし、ヒューズ上の保護膜を薄くする必要が
ある。しかし、一般には、ヒューズ下の層間膜は、他の
回路の層間膜と共通のため、第３図のｔ１は厚くすると
配線のコンタクト時に段差が大きくなシコンタクト抵抗
や、コンタクトの形或が困難などの問題で厚くできず、
ｔ２は薄くすると層間容量が多〈なるなどの問題で薄く
できない。
ーによるヒューズ溶断の際のヒューズ下部半導体基板を
、熱と衝撃による損傷から防止するため、ヒューズ下の
保護膜を厚くし、ヒューズ上の保護膜を薄くする必要が
ある。しかし、一般には、ヒューズ下の層間膜は、他の
回路の層間膜と共通のため、第３図のｔ１は厚くすると
配線のコンタクト時に段差が大きくなシコンタクト抵抗
や、コンタクトの形或が困難などの問題で厚くできず、
ｔ２は薄くすると層間容量が多〈なるなどの問題で薄く
できない。
このような制約により、ヒューズ溶断の面での最適化が
困難な構造となっている。この構造は、ヒューズ溶断の
際、上記基板の損傷によシ基板にリークが生じるために
、レーザーエネルギーをヒューズ溶断可能なレベル範囲
内において、低めに設定する必要がある。それにより、
レーザパワーの安定が悪化するとヒューズの溶断が困難
になる課題を有している。
困難な構造となっている。この構造は、ヒューズ溶断の
際、上記基板の損傷によシ基板にリークが生じるために
、レーザーエネルギーをヒューズ溶断可能なレベル範囲
内において、低めに設定する必要がある。それにより、
レーザパワーの安定が悪化するとヒューズの溶断が困難
になる課題を有している。
第２の従来例の構造では、前述の構造によう、ヒューズ
下部対基板の溶断部の膜厚はｔ１から、ｔ３のように厚
くなｂ１ヒューズ上の保護膜９は、多結晶シリコン６を
敷設したことによる凹凸と、保護膜の平坦化によシ、ｔ
２からｔ４のように薄く改善された構造である。しかし
、この構造は、ヒューズを溶断した際、半導体基板のリ
ークは防げるが、ヒューズ８と多結晶シリコン６がショ
ートするという課題を有している０ 本発明は上記課題を解決することのできる半導体装置を
提供することを目的とする０ 課題を解決するための手段 この課題を解決するために、本発明は、半導体基板表面
に作シ込１れたヒューズ部に釦いて、枕木状の半導体基
板保護物質の複数本の列をヒュズに直交して敷設した構
造とするものである。
下部対基板の溶断部の膜厚はｔ１から、ｔ３のように厚
くなｂ１ヒューズ上の保護膜９は、多結晶シリコン６を
敷設したことによる凹凸と、保護膜の平坦化によシ、ｔ
２からｔ４のように薄く改善された構造である。しかし
、この構造は、ヒューズを溶断した際、半導体基板のリ
ークは防げるが、ヒューズ８と多結晶シリコン６がショ
ートするという課題を有している０ 本発明は上記課題を解決することのできる半導体装置を
提供することを目的とする０ 課題を解決するための手段 この課題を解決するために、本発明は、半導体基板表面
に作シ込１れたヒューズ部に釦いて、枕木状の半導体基
板保護物質の複数本の列をヒュズに直交して敷設した構
造とするものである。
作用
上記の構或によって、半導体基板とヒューズとの距離を
広くとれるため従来ヒューズに発生していた半導体基板
の損傷が防げ、１たヒューズ下部に敷設した複数本の半
導体基板保護物質が分離しているためヒューズのリーク
をなくし、ヒューズの溶断を確実にすることが可能であ
る。
広くとれるため従来ヒューズに発生していた半導体基板
の損傷が防げ、１たヒューズ下部に敷設した複数本の半
導体基板保護物質が分離しているためヒューズのリーク
をなくし、ヒューズの溶断を確実にすることが可能であ
る。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。第１図はヒューズ部断面図で第２図は同じく
平面図である。図中１は半導体基板、２は厚い酸化膜、
１０は対基板保護物質（例えば多結晶シリコン）で、図
のようにヒューズ下部のレーザー照射径内に、枕木状に
多数、ヒューズと直交して敷設した構造としてある。こ
のような構造を取ることによシ、以下のような効果が生
じる。どこか一部の多結晶シリコン例えば両端の多結晶
シリコン１ｏとヒューズ８がショートしても全体として
ヒューズ８がシコートする事が防げる。また、ヒューズ
対基板間距離ｔ３は図５ｔ３と同様十分とれる。ここで
、多結晶シリコン１０の▲〜Ｂの間のヒューズ対基板の
厚みが問題となるが、層間膜７において平坦化を行うこ
とにより、ｔ３に近し厚さを得ることができる。これよ
う上の層については、第５図と同様でヒューズ下部の凹
凸によシ、ヒューズ上凸部の保護膜が平坦化により従来
の厚さｔ２より薄く仕上がり、結果として、レーザーエ
ネルギーの拡散を減少させヒューズにエネルギーが集中
し溶断を容易にすることができる。この図では、Ｌ Ｄ
Ｄ （Ｌｉｇｈｔｌｙ ＤｏｐｅｄＤｒａｉｎ ）
｝ランジスタ形或時のゲートの多結晶シリコンのサイド
ウォール１１が多結晶シリコン１０に形或されているが
、この場合、多結晶シリコン１ｏに傾斜をつけることで
、平坦化に役立つ。以上のことは、レーザーによる切断
に限らず、電流により溶断するヒューズでも同様のこと
が言える。
説明する。第１図はヒューズ部断面図で第２図は同じく
平面図である。図中１は半導体基板、２は厚い酸化膜、
１０は対基板保護物質（例えば多結晶シリコン）で、図
のようにヒューズ下部のレーザー照射径内に、枕木状に
多数、ヒューズと直交して敷設した構造としてある。こ
のような構造を取ることによシ、以下のような効果が生
じる。どこか一部の多結晶シリコン例えば両端の多結晶
シリコン１ｏとヒューズ８がショートしても全体として
ヒューズ８がシコートする事が防げる。また、ヒューズ
対基板間距離ｔ３は図５ｔ３と同様十分とれる。ここで
、多結晶シリコン１０の▲〜Ｂの間のヒューズ対基板の
厚みが問題となるが、層間膜７において平坦化を行うこ
とにより、ｔ３に近し厚さを得ることができる。これよ
う上の層については、第５図と同様でヒューズ下部の凹
凸によシ、ヒューズ上凸部の保護膜が平坦化により従来
の厚さｔ２より薄く仕上がり、結果として、レーザーエ
ネルギーの拡散を減少させヒューズにエネルギーが集中
し溶断を容易にすることができる。この図では、Ｌ Ｄ
Ｄ （Ｌｉｇｈｔｌｙ ＤｏｐｅｄＤｒａｉｎ ）
｝ランジスタ形或時のゲートの多結晶シリコンのサイド
ウォール１１が多結晶シリコン１０に形或されているが
、この場合、多結晶シリコン１ｏに傾斜をつけることで
、平坦化に役立つ。以上のことは、レーザーによる切断
に限らず、電流により溶断するヒューズでも同様のこと
が言える。
発明の効果
以上説明してきたように、本発明にかかる半導体装置は
、半導体保護物質を従来のように塊で敷設するのでなく
、枕木状に分断して敷設することによう、第５図と同様
ヒューズの溶断を容易にし、かつヒューズ対半導体基板
保護物質のリークを防げる。１た、ヒューズ下部半導体
基板をヒューズ溶断の際の熱と衝撃による損傷から保護
する効果がある。
、半導体保護物質を従来のように塊で敷設するのでなく
、枕木状に分断して敷設することによう、第５図と同様
ヒューズの溶断を容易にし、かつヒューズ対半導体基板
保護物質のリークを防げる。１た、ヒューズ下部半導体
基板をヒューズ溶断の際の熱と衝撃による損傷から保護
する効果がある。
第１図は本発明の一実施例に訃ける半導体装置のヒュー
ズ部の断面図、第２図は同平面図、第３図は従来のヒュ
ーズ部の第１例の断面図、第４図は同平面図、第５図は
従来のヒューズ部の第２例の断面図、第６図は同平面図
である。 １・・・・・・半導体基板、２・・・・・・厚い酸化膜
、１０・・・・・・対基板保護物質（例えば多結晶シリ
コン）、１１・・・・・・サイドウォール、７・・・・
・・厚い層間膜、８・・・・・・ヒューズ、９・・・・
・・保護膜０
ズ部の断面図、第２図は同平面図、第３図は従来のヒュ
ーズ部の第１例の断面図、第４図は同平面図、第５図は
従来のヒューズ部の第２例の断面図、第６図は同平面図
である。 １・・・・・・半導体基板、２・・・・・・厚い酸化膜
、１０・・・・・・対基板保護物質（例えば多結晶シリ
コン）、１１・・・・・・サイドウォール、７・・・・
・・厚い層間膜、８・・・・・・ヒューズ、９・・・・
・・保護膜０
Claims (1)
- 半導体基板表面に作り込まれたヒューズ部の下部内に、
枕木状の半導体基板保護物質の複数本の列をヒューズに
直交するように敷設することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15345889A JPH0319255A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15345889A JPH0319255A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319255A true JPH0319255A (ja) | 1991-01-28 |
Family
ID=15562999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15345889A Pending JPH0319255A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319255A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244407B1 (ko) * | 1996-12-24 | 2000-02-01 | 김영환 | 레이저 차단층을 갖춘 반도체장치 |
| US6265778B1 (en) * | 1999-07-27 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with a multi-level interconnection structure |
-
1989
- 1989-06-15 JP JP15345889A patent/JPH0319255A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244407B1 (ko) * | 1996-12-24 | 2000-02-01 | 김영환 | 레이저 차단층을 갖춘 반도체장치 |
| US6265778B1 (en) * | 1999-07-27 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with a multi-level interconnection structure |
| KR100367799B1 (ko) * | 1999-07-27 | 2003-01-10 | 미쓰비시덴키 가부시키가이샤 | 다층 배선 구조의 반도체 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4249435B2 (ja) | 受動素子を有する集積回路素子 | |
| KR100663364B1 (ko) | 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들 | |
| US6300232B1 (en) | Semiconductor device having protective films surrounding a fuse and method of manufacturing thereof | |
| JP3454306B2 (ja) | ヒューズ構造部 | |
| KR940001888B1 (ko) | 레이저 용단 퓨즈 | |
| KR100405027B1 (ko) | 집적회로장치의퓨즈구조물및그의제조방법 | |
| JP3135039B2 (ja) | 半導体装置 | |
| JPH01169942A (ja) | 半導体装置 | |
| JPH0319255A (ja) | 半導体装置 | |
| US6465894B2 (en) | Semiconductor device having bed structure underlying electrode pad | |
| JPH0225055A (ja) | 半導体記憶装置 | |
| EP0379170B1 (en) | Semiconductor device comprising wiring layers | |
| JP4399970B2 (ja) | 半導体装置 | |
| KR100853478B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100228774B1 (ko) | 퓨즈박스가 구비된 반도체소자 | |
| KR100605599B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100605872B1 (ko) | 반도체소자 및 그 형성방법 | |
| KR100702312B1 (ko) | 반도체소자의 퓨즈박스 및 그 형성방법 | |
| JP2833275B2 (ja) | 半導体装置 | |
| JP3288325B2 (ja) | 半導体装置 | |
| JPH0479137B2 (ja) | ||
| JPS61110447A (ja) | 半導体装置 | |
| JPH02186660A (ja) | 多層配線半導体装置 | |
| JP3582958B2 (ja) | 半導体装置及びその製造方法 | |
| US20070032120A1 (en) | Fuse guard ring for semiconductor device |