TW436965B - Plasma treatment for ex-situ contact fill - Google Patents

Plasma treatment for ex-situ contact fill Download PDF

Info

Publication number
TW436965B
TW436965B TW088109001A TW88109001A TW436965B TW 436965 B TW436965 B TW 436965B TW 088109001 A TW088109001 A TW 088109001A TW 88109001 A TW88109001 A TW 88109001A TW 436965 B TW436965 B TW 436965B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
patent application
scope
item
Prior art date
Application number
TW088109001A
Other languages
English (en)
Inventor
Lisa Yang
Anish Tolia
Roderick Craig Mosely
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW436965B publication Critical patent/TW436965B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

* 4369 6 5 A7 -------- B7_______ 五、發明說明（） 發明領域： 本發明係關於一種用來在一具有次微米特徵（feature) 的基材上形成集積的插塞與互連線的設備及方法。更特定 地’本發明係關於用於形成金屬互連線之金屬化程岸，其 中一阻障層或—長晶層於該程序中被曝露於氧中。 發明背景： 半次微米多層金屬化是下一世代超大型積體電路 (’’VLSI”）的關鍵技術之一。此技術核心所在之多層互連線 需要而深寬比之特徵，如插塞及其它互連線，的平坦化。 這些互連線之可靠的形成對於成功的VLSI及對於提高在 一羊一的基材及晶粒上之電路密度與品質之持序的努力 而言是很重要的β 傳統的化學氣相沉積（c V D)及物理氣相沉積（Ρ V D)技 術被用來將導電的金屬沉積於接點孔，介層孔，渠道，或 其έ开/成於該基材上的囷案中。傳統方法的一個問題在 於因為*衾等接點孔或其它的圖案經常都包含高的深寬 比即該等孔的深度對其寬度或直徑的比大於1 ^該等孔 的深寬比會隨著技術的演進所造成之更為靠近的特徵而 提高。 參…、第1圖，一基材丨〇其包括一形成於其上的—電 子絕緣層或介電層1 2 ’如一二氧化矽或氮化矽層，中之孔 11。在一高的深寬比的孔u中形成一均勻的含有金屬的 層是很困難的’因為該含有金屬的層通常會沉積於該等孔 W5頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐>------ (請先閱讀背面之注意事項再填寫本頁) ---11111 ^ i · 經濟部智慧財產局員工消費合作社印製 436965 A7 -……_B7 五、發明說明（） 的侧壁1 4上且橫跨過該孔的究度，、.而最終在該孔被宅全 填滿之前即跨越該孔的寬度收斂，因而在該含有金屬的村 料中形成及不連續。之後，包圍在該等空穴周圍之高 活動性的金屬原子造成原子擴散並將形成圓形的空穴之 該等丄八的表面積最小化’如第1圖所示。這些空穴及不 連續會造成不良及不可靠的電氣接點。 被用來降低空穴行成於接電孔，介層孔，渠道或其它 圖案中之一種方法為在高溫下將金屬"平坦化 (planarize)”。在該基材上之一連續的濕層的構成是高溫下 成功的平坦化的關鍵。一薄的保形鋁膜層對於在高溫 350°C )下實施的後續物理氣相沉積及平坦化技術而言為 一良好的濕層。一種方法為使用一用化學氣相沉積（CVD) 技術沉積的濕層，即一鋁層，作為該平坦化的濕層《成功 的CVD鋁或銅沉積已藉由先沉積作為一阻障層及一用來 改善該CVD層之長晶層之用的保形Ti及TiN層而被達 成。最近的實驗顯示保形Ti及TiN層不必是保形的也能 改善該CVD鋁及銅層的沉積及性能。相同地，保形Ta及 TaN層作為銅沉積之阻障層及長晶層的功效同樣良好。 Ni，NiV，及V之成功的濕層亦在磁頭的製造期間被用來 填充圖案*
金屬層，如 Ti，TiN，Ta，TaN，Ni，NiV 或 V，的 氧化被習知為後續金屬層的長晶層的後續使用且可提高 該結合的層之電阻。因此，成功的金屬化程序典型地涉及 了濕層的沉積及後續沒有曝露於氣下之金屬層，如Ti’ TiN 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） itf先閲讀背面之注意事項再填寫本頁> * I n ai I n I» ^ · It I» t— ^ ^ ϋ I ^ 經濟部智慧財產局具工消費合作社印製 436965 A7 B7 五、發明說明（） 及銘’或Ta，TaN及铜，的沉積。依、序的沉積步鄉可藉由 將不同的沉積室結合於一整合的平台上，如由設在美國加 州 Santa Clara市的 Applied Materials公司所出產的 Endura™處理系統，而在沒有氧的存在下被實施。然而， 實施該等沉積程序所需之不同的室是在極不相同的時間 期下操作且許多的室可能都沒有被使用。這些室在不同的 整合平台上之安排可改善產能，但會有害地曝露於氧之 下。甚者，金屬層之氧氣電漿處理，如加了 Ti或TiN之 氧氣電漿，及非同地（ex-situ)處理，如爐子退火及快速熱 處理（RTP)，已知是對於金屬層有利，像是加強阻障層特 性’但對於後續的金屬層會有不利的影響，如會造成在結 晶方向，晶粒生長，填充特性，及反射性上有不利的影響。 在一氧化的金屬層上沉積一無氧化的金屬薄層已被 提出以改善CVD鋁層的長晶，但需要額外的處理時間及 鵝外的沉積室。鋁或銅的長晶可被改善，如果底下的金屬 層，如Ti，TiN，Ta，TaN，Ni，NiV及V層沒有包含氧 接近該表面。因此，對於能夠在沉積一金屬層填充高深寬 比的接點孔，介層孔，渠道，及其它圖案之前去除或降低 金屬層氧化存在著殷切的需求。 發明目的及椒沭： 本發明提供一種在一具有小特徵尺吋（如四分之一微 米寬度或更小）且具有高的深寬比之應用中形成一互連線 的方法及杜備。大體上，本發明提供一種藉由用氮氣，氫
第7X 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (琦先閲讀背面之注意事項再填寫本頁) 裝 訂---------A.. 經濟部智慧財產局員工消費合作社印製 436965 A7 ______B7________ 五、發明說明（） 氣，或氮與氫的组合之電漿處理該表、面來去除或降低金屬 長晶或满層’如T i，T i N，T a，T aN，Ni，NiV及V，的氧 化作用。該經過處理的表面提供後續用於填充接點，介層 孔，渠道’及其它圓案之程序期間之CVD或電鍍金屬化 絕佳的長晶。 經濟部智慧財產局員工消費合作社印製 <請先閱讀背面之注意事項再填寫本頁) 在本發明的一態樣中’一 Ti’TiN，Ta或TaN阻障層 是藉由沉積該金屬層及用一氧氣電漿來填塞（stuffing)該 被沉積的金屬層而形成的。然後，一長晶層藉由氫氣，氮 氣，或它們的一混合物的電漿處理而被形成於該阻障層的 表面上，用以去處氧氣及形成該Ti，TiN，Ta或TaN之不 連續層或薄層，其在下文中以e層來表示，其具有的厚度 為從數個原子至數百埃。被沉積於該e層上之上之後績的 金屬層最好是藉由使用化學氣相沉積技術或電鍍技術所 沉積的鋁（A1)或銅（Cu)濕層。該濕層可以是使用PVD或 CVD技術沉積’最好是PVD技術，用以改善所獲得之膜 層的品質及結晶方向，因此，該濕層可在將該阻障層曝露 於氧氣下之後被沉積。該經過電漿處理的ε層藉由在該被 沉積於該e層上之膜層中產生自動對齊效應而提升該膜 層之方相性及形態 圖式簡軍說明： 本發明之一更為特定的描述可藉由參照在附囷中所 示出之較佳實施例而被獲得，使得本發明之前述特徵，優 點及目的可被詳細地瞭解。 第8頁 本紙張尺度適用中圉國家標準（CNS)A4規格（210 * 297公釐） -- 436965 A7 五、發明說明（） 然而，應被暸解的是，附圖中所：展示的只是本發明之 典型的實施例’其不應被解讀為本發明之範圍的限制。 第1圖為前技基材之示意的部分剖面囷，其顯示在一具有 介層孔’不連續及一非平坦的表面之基材上的一經 過蝕刻的接點孔中的一隨機定向，晶粒微小的顆粒 沉積層； 第2圖為經過本發明處理之一基材之示意的部分剖面圖， 其顯示被沉積於一基材上且被一 N2/H2電漿處理過 的長晶屠1 第3圖為第2圖中之基材的一示意的部分剖面圖，其顯示 被沉積於該基材上之一保形的濕層； 第4圖為第3圖中之基材的一示意的部分剖面圖，其顯示 在低温下被沉積於該保形濕層上的一金屬層； 第5圖為適合對一基材實施CVD，PVD，及電漿處理之一 整合的多室設備的示意的部分剖面圖；及 第6圖為適合實施本發明之一電漿處理之CVD沉積室的 一示意的部分剖面圖。 圖號對照說明= {請先閲讀背面之泛意事項再填寫本頁) 裝--！11 訂-! — — 經濟部智慧財產局負工消f合作社印製 10 基材 11 孔 12 介電層 14 側壁 20 有圖案的介電質 21 基材 22 ε層（ΤίΝ層） 26 介廣孔 28 濕層（CVD Α1層） 30 銅層（PVD Α1層） 第9頁 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公8 ) Λ369 6 5 A7
五、發明說明（） 35 設備 36 PV: D 室 40 CVD室 45 室壁 50 室頂 55 處理氣體分佈器 65 基材支撐件 70 支撐件舉升風箱 75 舉升指總成 80 加熱器 95 處理區 105 阻障板 110 排出孔 115 排出系統 1 16 電漿產生器 發明詳細說明： 本發明提供一種形成小特徵尺叶’如四分之一微米寬 度’之典型地具有高的深寬比的插塞及互連線的方法。大 致上’本發明提供一種藉由在一經過處理的金屬廣’如 Tl’ ΉΝ’ Ta’ TaN，Ni，⑽或V，上沉積一金屬來形成 一插塞或互連線的方法。該經過電漿處理過的金屬屢，以 e層來表示，T以是非連續的。該金屬層可在兩步騾，如 包括一濕層，中被沉積用以填充接點，介層孔，渠道，及 其它圖案以形成插塞及互連線。 在本發明的一態樣中，該金屬是被沉積在一基材之一 有圖案的表面上，用以藉由使用PVD或CVD技術，最好 是用PVD技術，來形成一自我對齊層，一高方向性的膜 層可生長於該自我對齊層上。該阻障曾或長晶層然後可藉 由將該基材傳送至一非同地（ex situ)處理，如顧爐子退火 或快速熱處理（RTP)’而被氧化’或可藉由用以包含氧的 第10頁 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) I ^ I n ^nJ« n I n I i · 經濟部智慧財產局員工消费合作社印規 4369 6 5 A7
經濟部智慧財產局具工消费合作社印製 五、發明說明（） 電槳加以處理而被氧化，用以改善阻.障層特性。該基材然 友用包含氮氣，虱孔，或其混合物的電漿如以處理用以 去除一非連續或薄的e層的表面氧化。藉由將該電菜處理 分割成電漿處理循環並在每個循環之間將室排空而可在 一次大氣壓力下將該電漿處理強化。接下來，一濕層，招 (A1) ’銅（Cu)或其它導電材料’使用化學氣相沉積技術或 電鐘技術來加以沉積用以提供一大致保形的濕層。一金屬 層，如A1或Cu ’然後在一低溫，如$ 38〇。(：，下被沉積 於該濕層上’最好是使用物理氣相沉積技術。然而，化學 氣相沉積’電鐘或其它此技藝中所習知的金屬沉積技術亦 可被使用。 第2-4圖顯示一被形成於一基材21上之有圖案的介 電質20 ’如二氧化矽（Si〇2)，的剖面圖，該基材具有被形 成於其上之本發明之依序的級階（step)。根據本發明的一 個態樣，該薄的e層22是被形成於基材的場區上及該介 層孔2 6中。與傳統的觀念相反的是，該可在該被沉積的 金屬以爐子退火或其它含氧的處理加以氧化之後再被形 成’因為該ε層是用氮/氫電漿加以處理，用以去除該表面 的氧化作用。在底層為珍或經摻雜的珍之Cu應用輿接點 應用中，一 TiN之連續的阻障層最好是被沉積用以防止 Cu’Al或其它的金屬擴散至底下的層中。連續的e層的 厚度最好是在50埃至200埃之間》 接下來’一薄的漁層2 8，如一A1或C u廣，係使用 一 CVD技術’如熱CVD處理，或電鍍來加以沉積的。該 第11頁 本紙張尺度適用+國國家標準（CNS)A4規格（210x297公楚> — I.--------- -t--------訂· (諝先Μ讀背面之ii意事項再填寫本頁) 4369 65 A7 B7 經 濟 部 智 慧 財 產 局 員 X 消 费 合 社 印 製 31、發明說明（ 濕層被沉積於該場區上及加點’介層孔，或其它有圖案的 特徵中，用以提供在小孔中之良好的底部收斂及連續的級 階收敛’該孔可以是高深寬比的孔。插塞然後可使用PVD 或CVD技術，最好是PVD技術，如—溫熱的PVD A1或 Cu層30，來加以填入，以提供無空穴，低電阻係數的互 連線。最好是，該PVD技術為一溫熱（客38〇^ )金屬沉積 處理’其亦提供在該基材的場區上的平坦化。 詳言之’本發明在下文中將以一種形成一鋁插塞及互 連線的方法及設備來進行說明。然而’應被瞭解的是，本 發明並不局限於下文中所描述之特定的材料或處理。其它 具有相似的特性的材料及被用來沉積這些材料的處理亦 可根據本發明的精神及範圍被使用，首先，一個厚度從數 個原子到200埃之薄的長晶層22被沉積於一有圖案的基 材上，該基材典型地具有一被曝露出來的介電層。該長晶 層22最妤是包含Ti/TiN，但亦可只包含丁以。長晶層 可使用PVD或CVD技術來沉積，但最好是用pvD技術， 用以強化被沉積於其上之後續膜層的品質。PVD技術，如 標準的，瞄準的（c〇Uimated)，或離子金屬電漿（IMp或高 批度電装）’都可被使用。IMp提供在非常小的深寬比特徵 中可提供非常良好的底部收斂性。較佳的長晶層順序包含 一 200埃單層的PVD Ti接著在其上沉積一 2〇〇埃單層的 TiN，而結合後的總厚度為4〇〇埃。此長晶層並不一定要 疋連續的，即整個肴圖案的表面比一定要被該長晶材料所 覆蓋。一薄的，不連續的長晶層能夠填充非常小的介層
笫12T —----------_t--------訂. <靖先閲讀背面之;!.意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 4369 65 A7 -----B7__五、發明說明（） 孔。 、 該基材然後可被送至另一平台或被曝露於氧中用以 氧化該TiN層22。TiN層22的氧化是藉由用一含有氛， 氫，或它們的混合物之電漿對其處理而加以去除的。該電 漿最好是藉由施加在200KHZ至16MHz之500至2000瓦 的射頻而產生的。對於200mm的基材而言，氮氣的流率 最好是在1 00至5OOsccxn的範圍内及氫氣的流率最好是在 100至500seem的範圍内。該電漿處理有效地在！ 〇到15〇 秒之内清洗，處理，及/或改變該TiN層表面。最好是該 氮/氫電漿在一或多個處理循環中被產生且在每一循環之 間被清除。四個超過3 5秒鐘的處理循環可有效地從被曝 露於一氡電漿中之TiN表面上去除掉氧。 接下來，CVD A1層28被沉積於該長晶廣上，使用 DMAH作為先驅物氣體之熱解離。最好是10〇埃至2〇〇〇 埃的CVD A1(視介層孔的尺吋而定）被保形地沉積於該有 圖案的表面上用以提供一連續的濕層2 8以供後續圖案的 填充之用。 接下來，一 CVD A1層30或合金使用溫熱的PVD技 術在基材溫度低於380°C的溫度下被沉積使得溫熱的A1 被沉積於該基材上然後流入該接點，介層孔，渠道，或其 它的圖案中。該PVD溫熱的A1處理最好是在一基材溫度 低於38CTC的條件下所實施的一低溫沉積處理。該PVD處 理是藉由將該基材加熱至250°C至500°C的溫度範圍内來 實施的。一從〇.2mTorr至1 OmTorr的壓力被保持且一.隋 第13貫 本紙張尺度適用中國國家標準（CNS^4規格（210 * 297 f爱] " ' (請先閱讀背面之沒意事項再填寫本頁) 436965 A7 五、發明說明（） 性氣體，如氬氣，於5SCcm至80sccrn的速率下被引入。 來自於100瓦至20千瓦的一直流偏壓能量被供應至該標 靶’而該基材支撐件及該室的室壁則被接地。一鋁標靶被 进射約 3000Ws 至 6〇0〇〇〇〇Wse 一鋁銅膜層或其它經過摻雜的材料被沉積於該所獲 得的金屬層以允許銅或其它的摻質遷移於整個金屬層。在 本文中被描述的處理程序特別適用於將一高方向性之導 電材料結晶層沉積於被蝕刻於絕緣層（如二氧化矽，硼磷 玻璃（PSG)或硼磷矽玻璃（bpSG)層）中之高深寬比接點及 介層孔中。 該被平坦化的金屬PVD層最好是在大於1 50°C，更佳 的是大於250°C ’但低於38〇t的處理溫度下形成°為了 要達到該金屬層的平坦化，該PVD金屬膜層最好是緊接 於該濕式CVD金屬膜層的沉積之後。於大於250°C的溫度 下形成的該PVD金屬層的晶粒生長表現出可吸收於CD金 屬沉積期間於該基材的場區所形成的結瘤塊或其它的瑕 疵之晶粒生長。該溫熱的PVD金屬層可包含銅或其它摻 質的痕跡（trace)數量。 經濟部智慧財產局員工消費合作社印製 .II：---------裝--------訂. (請先閲讀背面之注意事項再填寫本頁) 適於實施本發明的CVD，PVD，及電漿處理步驟之一 多室處理設備35的示意圖被示於第5®中。該設備為一 設在美國加州Santa Clara市的Applied Materia丨s公司所 出產的”Endura"系統。示於本文中之設備35之該特定的實 施例適於處理平面基材’如半導體基材，且是被用來說明 本發明’且不應被用來限制本發明的範圍。設備3 5典型 第14頁 本紙張尺度適用中囷a家標準（CNS>A4規格（210 X 297公釐） 436965 A7 B7 經濟部智慧財產局貝工消費合作社印製 五、發明說明（ 地包含一叢集的互連處理室，例如，、CVD及PVD沉積及 快速熱退火室。 社備3 5最好是包含至少一圍起來的PVD沉積室3 6 用以實施PVD處理，如濺射。該PVD室36包含一濺射標 把（未示出）用以賤射面向該基材的滅射材料。該標把與該 室被電氣地隔離且作為一處理電極用以產生一濺射電 漿。在歲射處理期間，一嫂艘氣艘，如氬或兔，被引入該 室36中。一直流偏壓被施加於該漱射標乾上，在該室中 之基材支撑件則被接地。在該室3 6中所獲得的電場將液 射氣體離子化用以形成一濺射該標靶造成該材料沉積於 該基材上之一濺射電漿。在賤射處理中，該電漿典型地是 藉由施加一直流電或功率在100至20000瓦之間，更特定 地是在100至10000瓦之間，之射頻電壓而產生的。 該設備亦包含一 CVD沉積室40(示於第5及6圏中）， 其具有環繞的侧壁45及室頂50。該室40包含—處理氣體 分佈器55用來將處理氣體分佈於該室中。質量液控制器 及氣動閥被用來控制流入該處理室40中之處理氣體的流 量°該基材是經由一在該室40的側壁45中的—基材装載 入口而被引入該室40中且被置於該支撐件65上。該支撑 件65可被支撐舉升風箱70升高或降低，使得介於該基材 與該氣體分佈器55之間的間隙可被加以調整。—勺含了 被插入到該支轉件65的透孔中之舉升指之舉升指：總成 75可被用來將該基材升高或降下至該支撐件上以方便該 基材裝入該室40中或由該室40中取出 第15頁 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 如熱器8〇 ί;--------- ' Κ.--------訂- (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 436965 A7 ___B7__五、發明說明（） 被提供於該室中用以快速地對該基计加熱。基材的快速加 熱及冷卻對於提高處埋的產出率是較佳的，且可允許在相 同的室65中的不同的溫度下操作之連續的處理之間•的快 速循環。該基材的溫度是由該支撐件65的溫度加以大致 的估計》 該基材是在一位在一水平的有孔的阻障板1〇5之上之 處理區95中被處理的。該阻障板丨05具有排出孔11〇其 與一用來將使用過的處理氣體從該室40中排出之排出系 統Π 5成流體的聯通。一典型的排出系統1丨5包括一能夠 達到一最’]、真空為lOmTorr之輪葉真空幫浦（未示出），及 非必要地一滌氣系統用以濾除掉副產物氣體。在該室4〇 中的壓力是在基材侧被偵測且藉由調整在該排出系統1 i 5 中的一節流閥來加以控制的。 一電漿產生器Π6被提俜來產生在該室40中之處理 區95内的一電漿’用以電漿處理該TiN層或電漿強化的 化學氣相沉積處理。該電漿產生器116可⑴藉由施加一射 頻電流至一環繞該沉積室之電感線圏（未示出）而電感地產 生一電漿，（ii)藉由施加一射頻電流至在該室中之處理電 極而電阻地產生一電漿，或（iii)在該室的室壁或其它的電 極被接地時，同時電感地及電阻地產生一電漿。一在功率 介於750至2 000瓦之間的一直流或射頻電流可被施加至 —電感線圈（未示出）用以電感地將能量耦合至該沉積智中 用以在該處理區95中產生電漿。當一射頻電流被使用時， 射頻電流的頻率典型地是由400KHz至16MHz，及更佳地 第16頁 <諳先Μ讀背面之泫意事項再填寫本頁> 本紙張尺度適用中國囿家標準（CNS)A4規格（21〇 X 297公釐〉 Α7 Β7 五、發明說明（） 為13.56MHz。非必要地，一氣體污染或電漿聚焦環（未示 出）’典型地是由鋁氧化物或石英所製成，可被用來容納 處理氣體流或環繞在該基材的電漿^ 銅可藉由無電極的電鍍而被沉積於該基材上用以形 成接線及互連線。首先，一阻障層可使用PVD或CVD的 方法而被形成於一有圖案的基材上。該阻障層是是由TiN 所組成且可防止銅擴散至該二氧化矽層或其它的介電唐 中。此外，該阻障層可作為一長晶層，在該無電極電鍍處 理中的銅可生長於其上。當該基材具有—阻障層及一長晶 層被形成於其上時，該基材即被引入—電鍍浴中，沉積即 在該電鍍浴中進行。該銅最好是從一包含四甲接化氮氧 (TMAH)的溶液中被沉積的。該無電極沉積溶液的成分於 表I中列出。 l·,-裝--------訂 C請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局具工消費合作社印製 表I 成分 功用 數量（範圍） CuS045H20 供應铜離子 0.05-0.1M ---— N(CH3)4〇H 供應電子 0.05-1 0M EDTA 絡合劑 0 1 Μ HCOH(或） 還原劑 0 01-0 1 Μ N(CH3)4CH 絡合劑 0-0.01Μ 影響形態表面活化呼| GAF RE-610 降低表面張力 0.5-2% 第17頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐ΐ — 經濟部智慧財產局員工消費合作社印製 436965 A7 _ 87_五、發明說明（） 從一含有TMAH的溶液被沉積'的銅被發現可產出具 有低於1.7 // Ω cm的電阻係數之品質良好的薄膜。此無電 極的電鍍沉積處理被進一步說明於期刊Thin Solid Films 第 262 期（1995)93-103 頁的"Electroless Copper Deposition for ULSI1’一文中。 例1 本發明的一個例子是用兩個分開來由 Applied Materials公司所出產的的ENDURA®平台來實施的。第一 個平台包含一 IMP鈦室及一相連貫的TiN室"第二個平台 包含一 CVD電漿處理室，一 CVD A1室及一 PVD A1室。 一具有次0.3微米之具有24:1的深寬比的接點'介層孔， 渠道，及其它圖案被引入該系統中。一約400埃的鈦於該 Coh-Ti室中被沉積於該有圖案的晶圓上。該Ti對於形成 在該互連線的底部上之氧而是作為一吸氣（getter)材 料。接下來，該晶圓被移入該TiN室，一 150埃的ΉΝ層 於該室中被沉積於該Ti層上用以提供阻障層及£屠。基 下來’該晶圓從該室中被移出约30分鐘讓該ήν層氧化。 該晶圓然後用四個3 5秒鐘的循環用氮/氩電聚來處理 達140秒鐘，每一循環形成該ε層於該阻障層的表面上， 在每一電漿循環之後，反應產物從該室中被清除β氮的流 率為200sccm及氫的流率為300sccm。電漿是用在350ΚΗΖ 下的7 5Ό射頻功率來產生的◊該晶圓然後被送至該該c v D A1室，一 9〇〇〇埃的AI在晶圓溫度為450°C的條件下用2Kw 第18頁 — I.--------- _t--------訂· (諳先閲讀背面之注恚事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規袼（2〗0 X 297公釐） 4369 6 5 A7 _B7__ 五、發明說明（） 的功率施加約260秒於該室中被沉積。電子顯微照像顯示 良好的級階覆蓋性及接點，介層孔，渠道，及其它圖案的 無空穴填充。 例2 (比較） 為了比較，例1在沒有氫/氮電漿處理步驟之下被重 復。電子顯微照像顯示接點，介層孔，渠道及其它圖案的 填充性能顯著地降低，很可能是CVD A1層在該氧化的TiN 層上的長晶降低所造成的結果。 雖然前述是有關於本發明的較佳實施例，但本發明之 其它及進一步的實施例可在不偏離本發明的基本範圍下 被完成。本發明的範圍是由以下的申請專利範圍所界定。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消f合作社印製 第19頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 436 9 6 5 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 1. 一種處理一基材的方法，其至少包含以下的步驟： (a) 沉積一長晶層於該基材上， (b) 將該長晶層曝露於一含有氮，氫，或它們的混合 物的電漿中至少兩個循環；及 (c) 將一金屬層沉積於該長晶層上。 2. 如申請專利範圍第1項所述之方法，其中該長晶層在步 驟（b)之前被曝露於氧中。 3. 如申請專利範圍第2項所述之方法，其中該長晶層是藉 由物理氣相沉積技術而被沉積的。 4. 如申請專利範圍第3項所述之方法，其中被沉積於該長 晶層上之該金屬層是一由包含鋁，銅或它們的組合的組 群中所選取的材料所組成的。 5 .如申請專利範圍第1項所述之方法，其中該電漿是由氮 及氩的混合物所構成。 6. 如申請專利範圍第1項所述之方法，其中沉積一金屬層 的步驟包含首先沉積一 CVD濕層及接著沉積一 PVD導 電層。 7. 如申請專利範圍第1項所述之方法，其中該長晶層及該 第20頁 --_--------參------1T------t (請先閱讀背面之注意事項再填寫本f ) 本紙張尺度適用中國國家揉準（CNS )戍4说格（2I0X297公釐） 經濟部智慧財產局員工消費合作社印髮 4369 6 5 a8 B8 CS D8六、申請專利範圍 金屬層是在位於不同的半導體處:理平台上之分開來的 室中被沉積的。 8. —種處理一基材的方法，其至少包含以下的步驟： (a) 沉'積 Ti ’ TiN，Ta，TaN，Ni，NiV 或 V 阻障層於 該基材上； (b) 將該阻障層曝露於氧中； (c) 將該阻障層曝露於一含有氮，氫，或它們的混合 物的電漿中至少兩個循環以形成一長晶層； (d) 沉積一濕層於該長晶層上，及 (e) 沉積一導電層於該濕層上。 9. 如申請專利範圍第8項所述之方法，其中該濕層是由 鋁，銅，或它們的組合所構成。 1 0.如申請專利範圍第9項所述之方法，其中該導電層是由 鋁，銅，或它們的組合所構成。 1 1.如申請專利範圍第8項所述之方法，其中該阻障層是藉 由將該基材從一包含一第一處理區之第一處理平台移 送至一包含一第二處理區之第二處理平台而被曝露於 氧中。 1 2.如申請專利範圍第8項所述之方法，其中該阻障層是在 第21貫 --^-----— 1^.------訂.------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梯準{ CNS ) A4規格（210X297公釐） 436965 A8 B8 CS D8 經濟部智慧財產局員工消黄合作社印製 々、申請專利範圍 用一包含氧的電漿處理該阻障層期間被曝露於氧中。 1 3 如申請專利範圍第8項所述之方法，其中該阻障層是在 爐子退火期間被曝露於氧中。 1 4.如申請專利範圍第8項所述之方法，其中該電漿是由氮 及氫的混合物所構成。 1 5.如申請專利範圍第8項所述之方法，其中該長晶層包含 TiN。 1 6.如申請專利範圍第8項所述之方法，其中該導電層是在 大於2 5 0 °C的溫度下被沉積的。 17. —種處理一基材的方法，其至少包含以下的步驟： (a) 將一基材導入一第一處理區中； (b) 沉積一 Ti層於該基材上； (c) 將該基材導入一第二處理區中； (d) 沉積一 TiN層於該Ti層上； (e) 將該TiN層氧化： (f) 將該基材導入一第三處理區中； (g) 將該氧化的TiN層曝露於一含有氮，氫，或它們 的混合物的電漿中； (h) 將該基材導入一第四處理區中； 第22頁 ----K--------^丨 — (請先ΜΪ*背面之注意^項再填寫本頁) . 本紙張尺度逋用中國國家揉準（CNS ) A4規格（210X297公釐） 436965 ABCD ~、申請專利範圍 (i) 沉積一 CVD鋁層於該TiN層上； (j) 將該基材導入一第五處理區中；及 (k) 沉積一 PVD鋁層於該CVD層上。 1 8.如申請專利範圍第1 7項所述之方法，其中該TiN層是 藉由將該基材從一包含該第一處理區及該第二處理區 之第一處理平台移送至一包含該第三處理區之第二處 理平台而被曝露於氧中。 1 9.如申請專利範圍第1 7項所述之方法，其中該TiN層是 在用一包含氧的電漿處理該 TiN層期間被曝露於氧 中 。 20.如申請專利範圍第1 7項所述之方法，其中該TiN層是 在爐子退火期間被曝露於氧中。 --,'---------^------ΐτ------.A (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第23頁 本紙張尺度逍用中國國家標準（CNS) A4規格（210X297公釐）
TW088109001A 1998-06-05 1999-05-31 Plasma treatment for ex-situ contact fill TW436965B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/092,811 US6297147B1 (en) 1998-06-05 1998-06-05 Plasma treatment for ex-situ contact fill

Publications (1)

Publication Number Publication Date
TW436965B true TW436965B (en) 2001-05-28

Family

ID=22235254

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088109001A TW436965B (en) 1998-06-05 1999-05-31 Plasma treatment for ex-situ contact fill

Country Status (6)

Country Link
US (1) US6297147B1 (zh)
EP (1) EP1084512A1 (zh)
JP (1) JP2002517903A (zh)
KR (1) KR20010052610A (zh)
TW (1) TW436965B (zh)
WO (1) WO1999063593A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3783488B2 (ja) * 1999-10-18 2006-06-07 ソニー株式会社 半導体装置の製造方法
KR100383759B1 (ko) * 2000-06-15 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
US6455421B1 (en) * 2000-07-31 2002-09-24 Applied Materials, Inc. Plasma treatment of tantalum nitride compound films formed by chemical vapor deposition
US6579788B1 (en) * 2000-09-18 2003-06-17 Advanced Micro Devices, Inc. Method of forming conductive interconnections on an integrated circuit device
KR20040015670A (ko) 2001-01-24 2004-02-19 트리콘 호울딩즈 리미티드 탄탈륨 필름 침착방법
US6951804B2 (en) * 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US7084070B1 (en) 2001-03-30 2006-08-01 Lam Research Corporation Treatment for corrosion in substrate processing
US6833321B2 (en) * 2001-11-30 2004-12-21 Intel Corporation Method of making a semiconductor device that has copper damascene interconnects with enhanced electromigration reliability
US7137190B2 (en) * 2002-10-03 2006-11-21 Hitachi Global Storage Technologies Netherlands B.V. Method for fabricating a magnetic transducer with a corrosion resistant layer on metallic thin films by nitrogen exposure
US6713385B1 (en) * 2002-10-31 2004-03-30 Intel Corporation Implanting ions in shallow trench isolation structures
KR100487639B1 (ko) * 2002-12-11 2005-05-03 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
US8241701B2 (en) * 2005-08-31 2012-08-14 Lam Research Corporation Processes and systems for engineering a barrier surface for copper deposition
US6790778B1 (en) * 2003-09-10 2004-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for capping over a copper layer
US20050112876A1 (en) * 2003-11-26 2005-05-26 Chih-Ta Wu Method to form a robust TiCI4 based CVD TiN film
US7256111B2 (en) * 2004-01-26 2007-08-14 Applied Materials, Inc. Pretreatment for electroless deposition
US7067409B2 (en) * 2004-05-10 2006-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma treatment at film layer to reduce sheet resistance and to improve via contact resistance
US7378744B2 (en) * 2004-05-10 2008-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma treatment at film layer to reduce sheet resistance and to improve via contact resistance
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
US8158197B2 (en) * 2005-03-03 2012-04-17 Ulvac, Inc. Method for forming tantalum nitride film
JP4931169B2 (ja) * 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
JP4931171B2 (ja) * 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
US7550055B2 (en) * 2005-05-31 2009-06-23 Applied Materials, Inc. Elastomer bonding of large area sputtering target
KR101064962B1 (ko) * 2008-12-15 2011-09-16 한국전자통신연구원 적외선 센서의 제조 방법
JP5670085B2 (ja) * 2010-04-05 2015-02-18 株式会社アルバック 半導体装置の製造方法
JP5713808B2 (ja) * 2010-07-09 2015-05-07 東京エレクトロン株式会社 プラズマ処理方法及び半導体装置の製造方法
KR20130104728A (ko) * 2012-03-15 2013-09-25 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층 반도체 패키지
US20130249095A1 (en) * 2012-03-26 2013-09-26 Skyworks Solutions, Inc. Gallium arsenide devices with copper backside for direct die solder attach
US9530719B2 (en) 2014-06-13 2016-12-27 Skyworks Solutions, Inc. Direct die solder of gallium arsenide integrated circuit dies and methods of manufacturing gallium arsenide wafers
TWI733850B (zh) 2016-07-27 2021-07-21 美商應用材料股份有限公司 使用沉積/蝕刻技術之無接縫溝道填充
CN111261574A (zh) * 2018-12-03 2020-06-09 长鑫存储技术有限公司 一种半导体结构及其制作方法
CN112928063B (zh) * 2019-12-06 2023-05-23 长鑫存储技术有限公司 互连结构及其制备方法
KR20230024298A (ko) * 2020-06-17 2023-02-20 도쿄엘렉트론가부시키가이샤 표면 세정 공정을 이용한 영역 선택적 증착 방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028155A (en) 1974-02-28 1977-06-07 Lfe Corporation Process and material for manufacturing thin film integrated circuits
US4711698A (en) 1985-07-15 1987-12-08 Texas Instruments Incorporated Silicon oxide thin film etching process
US4872947A (en) 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
US5248636A (en) 1987-07-16 1993-09-28 Texas Instruments Incorporated Processing method using both a remotely generated plasma and an in-situ plasma with UV irradiation
GB8827933D0 (en) 1988-11-30 1989-01-05 Plessey Co Plc Improvements relating to soldering processes
US5043299B1 (en) 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
US5232871A (en) * 1990-12-27 1993-08-03 Intel Corporation Method for forming a titanium nitride barrier layer
JP3000717B2 (ja) 1991-04-26 2000-01-17 ソニー株式会社 ドライエッチング方法
KR100255703B1 (ko) 1991-06-27 2000-05-01 조셉 제이. 스위니 전자기 rf연결부를 사용하는 플라즈마 처리기 및 방법
JPH05308107A (ja) 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
US5242538A (en) 1992-01-29 1993-09-07 Applied Materials, Inc. Reactive ion etch process including hydrogen radicals
JP2647591B2 (ja) 1992-02-20 1997-08-27 松下電工株式会社 酸化銅の還元処理方法
JP2885616B2 (ja) 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
JPH0689880A (ja) 1992-09-08 1994-03-29 Tokyo Electron Ltd エッチング装置
JPH0697111A (ja) 1992-09-11 1994-04-08 Sony Corp バリアメタルの形成方法
JP2734915B2 (ja) 1992-11-18 1998-04-02 株式会社デンソー 半導体のドライエッチング方法
US5409543A (en) 1992-12-22 1995-04-25 Sandia Corporation Dry soldering with hot filament produced atomic hydrogen
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
JPH0763105B2 (ja) 1993-02-12 1995-07-05 日本電気株式会社 印刷配線板の製造方法
FR2707673B1 (fr) 1993-07-16 1995-08-18 Trefimetaux Procédé de métallisation de substrats non-conducteurs.
EP0652585A1 (de) 1993-11-02 1995-05-10 Leybold Aktiengesellschaft Verfahren und Vorrichtung zum Ätzen von dünnen Schichten, vorzugsweise von Indium-Zinn-Oxid-Schichten
JPH07202186A (ja) 1993-12-28 1995-08-04 Sony Corp 半導体装置の製造方法
KR0144956B1 (ko) 1994-06-10 1998-08-17 김광호 반도체 장치의 배선 구조 및 그 형성방법
JP3326974B2 (ja) 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
DE69531980T2 (de) 1994-08-23 2004-07-29 At & T Corp. Metallisierung von keramischen Materialien durch Auftrag einer haftenden reduzierbaren Schicht
JP2809113B2 (ja) 1994-09-29 1998-10-08 日本電気株式会社 半導体装置の製造方法
US5607542A (en) 1994-11-01 1997-03-04 Applied Materials Inc. Inductively enhanced reactive ion etching
JPH08186085A (ja) 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US5660682A (en) 1996-03-14 1997-08-26 Lsi Logic Corporation Plasma clean with hydrogen gas
US5843847A (en) 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
US5970378A (en) * 1996-09-03 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step plasma treatment process for forming low resistance titanium nitride layer
GB2319532B (en) * 1996-11-22 2001-01-31 Trikon Equip Ltd Method and apparatus for treating a semiconductor wafer
GB2319533B (en) 1996-11-22 2001-06-06 Trikon Equip Ltd Methods of forming a barrier layer
KR19980064441A (ko) 1996-12-20 1998-10-07 윌리엄비.켐플러 전도물질을 반도체 소자 표면에 선택적으로 결합시키는 방법
JP4142753B2 (ja) 1996-12-26 2008-09-03 株式会社東芝 スパッタターゲット、スパッタ装置、半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP1084512A1 (en) 2001-03-21
US6297147B1 (en) 2001-10-02
KR20010052610A (ko) 2001-06-25
JP2002517903A (ja) 2002-06-18
WO1999063593A1 (en) 1999-12-09

Similar Documents

Publication Publication Date Title
TW436965B (en) Plasma treatment for ex-situ contact fill
TW589405B (en) Plasma treatment for copper oxide reduction
TWI333234B (en) Integration of ald/cvd barriers with porous low k materials
US8183150B2 (en) Semiconductor device having silicon carbide and conductive pathway interface
US6797620B2 (en) Method and apparatus for improved electroplating fill of an aperture
TW535254B (en) Barrier layer structure for copper metallization and method of forming the structure
US6432819B1 (en) Method and apparatus of forming a sputtered doped seed layer
JP5702154B2 (ja) 滑らかで凝集しないＣｕシード層を用いた気泡の存在しない凹部のＣｕ充填体
US7651934B2 (en) Process for electroless copper deposition
TW546393B (en) PVD-IMP tungsten and tungsten nitride as a liner, barrier and/or seed layer for tungsten, aluminum and copper applications
US20120315756A1 (en) Process for electroless copper deposition on a ruthenium seed
KR101739613B1 (ko) Cu 배선의 형성 방법
US20020043466A1 (en) Method and apparatus for patching electrochemically deposited layers using electroless deposited materials
TW201542851A (zh) Ｃｕ配線之製造方法
JP2007502551A (ja) 銅メタライゼーションのためのａｌｄ窒化タンタルの集積
JPH05209279A (ja) 金属膜形成装置および金属膜形成法
JP4790163B2 (ja) 半導体素子の金属配線形成方法
KR20180068328A (ko) 구리 배선의 제조 방법
TW559992B (en) Selective tungsten stud as copper diffusion barrier to silicon contact
TWI467067B (zh) 改善間隙填充窗的銅表面電漿處理方法
TWI609095B (zh) 用於氮化錳整合之方法
JP2002329682A (ja) Ｃｕ薄膜作製方法
WO2006102182A2 (en) Process for electroless copper deposition
JPH11217671A (ja) 金属膜の化学的気相成長方法およびこれを用いた電子装置の製造方法
JP2007214593A (ja) 銅配線膜形成方法及び配線膜

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees