TW421798B - A flash memory device, non-volatile memory device, and method for enabling simultaneous read and write operation in a flash or the like semiconductor device - Google Patents

A flash memory device, non-volatile memory device, and method for enabling simultaneous read and write operation in a flash or the like semiconductor device Download PDF

Info

Publication number
TW421798B
TW421798B TW086119203A TW86119203A TW421798B TW 421798 B TW421798 B TW 421798B TW 086119203 A TW086119203 A TW 086119203A TW 86119203 A TW86119203 A TW 86119203A TW 421798 B TW421798 B TW 421798B
Authority
TW
Taiwan
Prior art keywords
address
group
storage
memory
flash
Prior art date
Application number
TW086119203A
Other languages
English (en)
Inventor
Johnny C Chen
Chung K Chang
Tiao-Hua Kuo
Takao Akaogi
Original Assignee
Fujitsu Ltd
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Advanced Micro Devices Inc filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW421798B publication Critical patent/TW421798B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2216/00Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously

Landscapes

  • Read Only Memory (AREA)

Description

42179 8 A7 B7 經漪部中*標準局爲工消费合作社印製 五、發明説明 ( 1 ) 發 明 背 i 明 領 Μ- 本 發 明 係 關 於 非 揮 發 性 記 憶 體 之 領 域 詳 之 > 本 發 明 係 關 於 具 有 能 夠 同 時 進 行 講 取 和 入 操 作 配 置 之 非 揮 發 性 ΐο 記 昆I 憶 访 體 联 陣 列 卩B 〇 fii. _ss_ 仪 電 子 -_〇a_ 系 -BQ 統 —1 般 包 括 有 m 理 器 和 記 憶 體 I 而 記 憶 體 是 用 來 儲 存 指 令 和 / 或 資 料 〇 於 某 些 系 統 中 非 揮 發 性 記 憶 體 須 能 保 證 即 使 當 糸 統 關 機 時 資 料 亦 能 夠 連 續 地 儲 存 0 J~* 種 非 揮 發 性 記 憶 體 為 廣 泛 地 使 用 EPROM >然而 傳統的 EPROM 於 使 用 場 合 中 不 能 夠 軎 新 程 式 規 劃 〇 因 此 許 多 之 電 子 設 備 使 用 如 E E P R 0 N 快 閃 記 憶 HA 體 或 電 池 備 份 SRAM 之 .所 有 這 些 能 夠 用 電 重 新 程 式 規 剌 刺 之 記 憶 體 0 對 於 各 裝 置 其 成 本 是 一 重 要 考 慮 因 素 因 此 使 用 快 閃 記 憶 «μ» 體 較 之 使 用 EEPR0M和 電 池 備 份 SRAM 者 為 佳 因 為 他 們 的 價 格 較 低 〇 早 期 的 快 閃 記 憶 體 存 有 個 問 題 是 他 們 不 提 供 充 分 的 陲 機 存 取 〇 舉 例 而 a 早 期 的 快 閃 記 憶 體 裝 置 當 於 快 閃 記 憶 體 裝 置 中 進 行 程 式 規 劃 或 拭 除 操 作 時 一 般 不 允 許 處 理 器 施 行 讀 取 操 作 0 一 般 而 言 在 對 快 閃 記 憶 ΟΆ 體 裝 置 起 始 讀 取 操 作 之 前 9 處 理 器 周 期 地 輔 詢 快 閃 '記 憶 體 裝 置 之 狀 態 暫 存 器 Μ 檢 測 程 式 規 剌 或 拭 除 操 作 之 結 束 0 很 不 幸 地 對 於 一 般 快 閃 記 憶 體 裝 置 之 程 式 規 劃 和 拭 除 操 作 之 周 期 時 間 其 大 小 m 次 to 要 大 於 隨 洲 m 存 取 主 記 憶 體 之 可 接 受 之 m 取 存 取 時 間 〇 如 果 此 快 閃 記 憶 體 是 電 子 % 統 中 一先 闊 讀 背 1¾ 項 再 填I 本 頁 本纸张尺度適用中园國家#卑(CNS ) Μ規格(210X 297公漤) 9 1458
IT % 42^798 A7 Β7 _ 五、發明説明(2 ) 僅有之記憶體,則如此長之配合程式規剷或拭除操作之等 待時間•對於不可接受之長時間間隔*很可能操作系統會 鎖住並防止系統作用。某些先前之快閃記憶體為了解決此 問題,允許拭除暫停操作。然而*如此之記憶體一般於_ 取操作起始之前•已加上了幾微秒之暫停等待時間間隔。 先前的系統為了防止瑄般之操作系铳鎖住*可以使用 多敝個快閃記憶《裝置。於此種系統中,處理器通常可謓 取存取至其中一個快閃記憶骽裝置·而另外的快閃記憶體 裝置可繼續進行程式規劃或拭除操作。然而•如此之系铳 一般須忍受高的價格*因為即使是單一個快閃記憶雅裝置 之容量可以適用之特定霣子裝置,亦須使用此種多數個快 閃記憶級裝置。 另外一種先前技藝系統使用快閃記憶體结合EEPROM記 植傾。此糸统允許謓取播作其中一偭記憶髓而寫入到另外 一個記憶體。EEPROM單元之大小較之快閃記憶體之大小為 相當的大。因此,使用EEPROH而不使用快閃記憶鱧之裝置 將使得成本較高。此外,因為此装置包括了二種不同之技 術·因此此裝置為更複雜,而结果使得設計和製造成本較 高。 因此,需要有一種有效的I閃£惲装置•能夠同時 作讀取和寫入操作。 發明at诚 本發明大致為提供一種允許同時作讓取和寫入操作之 非揮發性記憤體裝置。 本纸張尺度適用中國®家標準(CNS ) ΑΛ規格(210X297公釐) 2 91458 42179 8 A7 B7 經濟部中央標準局員工消f合作社印製 五、發明説明( 3 ) ! 於 —. 個 實 施 例 中 記 憶 體 裝 置 分 成 為 二 個 或 更 多 個 儲 1 1 存 庫 0 各 儲 存 庫 包 括 有 許 多 個 區 段 0 各 區 段 包 括 有 組 記 1 憶 體 單 元 0 各 儲 存 庫 具 有 解 碼 器 而 此 解 碼 器 選 擇 地 從 由 1 I 内 部 狀 態 機 器 控 制 之 輸 入 位 址 媛 衝 器 或 內 部 位 址 序 列 器 接 請 閱 1 i I 收 位 址 〇 對 於 各 儲 存 庫 之 輸 出 資 料 能 夠 傳 輸 到 謓 取 感 測 放 讀 背 1 1 大 器 或 驗 證 感 測 放 大 器 0 讀 取 感 測 放 大 器 連 接 到 輸 出 媛 衝 之, 注 意 事, 項 再/ 1 I 器 而 驗 證 感 測 放 大 器 連 接 到 狀 態 im 徹 器 0 當 一 個 儲 存 庫 接 1 收 寫 人 指 令 (程式規剌或拭除) 則 内 部 jin 狀 態 機 器 著 手 控 制 ί 並 開 始 程 式 規 剷 或 拭 除 操 作 0 當 —· 個 儲 存 庫 忙 於 作 程 式 規 頁 w* 1 1 剷 或 拭 除 操 作 時 , 則 另 一 個 儲 存 庫 能 夠 存 取 讀 取 資 料 〇 1 1 本 發 明 之 特 徵 為 製 作 一 個 半 導 體 非 揮 發 性 記 憶 體 裝 置 I 1 , 其 包 含 有 諸 區 段 之 第 一 儲 存 庫 和 諸 區 段 之 第 二 儲 存 庫 訂 I 而 各 區 段 包 含 了 快 閃 記 憶 體 單 元 陣 列 〇 記 憶 體 裝 置 包 括 位 [ 1 1 址 邏 輯 此 位 址 邏 輯 具 有 作 為 輸 出 之 第 一 組 解 碼 線 和 第 二 i 1 組 解 碼 線 〇 位 址 理 輯 選 擇 地 使 用 第 一 位 址 或 第 二 位 址 而 存 i 1 R Ί 取 使 用 第 一 組 解 碼 線 之 第 一 儲 存 庫 並 選 擇 地 使 用 第 一 位 址 或 第 二. 位 址 而 存 取 使 用 第 二 組 解 碼 線 之 第 二 儲 存 庫 〇 於 I 1 一 個 實 施 例 中 記 憶 體 裝 置 接 收 位 址 輸 入 並 包 括 狀 態 機 器 ί I 以 施 行 埋 晋 之 拭 除 和 程 式 規 剌 方 法 0 1 I 本 發 明 使 用 之 —k 個 方 法 為 包 括 了 在 半 導 體 非 揮 發 性 1 1 I 記 憶 體 裝 置 中 同 時 進 行 讀 取 和 寫 入 〇 此 記 憶 體 裝 置 包 括 有 1 1 第 一 組 記 憶 體 ?3λλ 單 元 和 第 二 組 記 憶 體 單 元 〇 本 方 法 包 括 寫 入 - 1 1 第 一 組 記 憶 ΜΑ 體 單 元 或 第 二 組 記 憶 體 單 元 〇 若 資 料 寫 入 到 第 i 1 一 組 記 憶 體 單 元 9 則 寫 入 位 址 被 送 到 第 —* 解 碼 器 資 料 1 1 本紙張尺度適用中國國家标丰(CNS ) Λ4規格(21 OX 297公漦) 3 9 1 458 42Π98 A7 _ B7五、發明説明(4 ) 寫入到第二組記憶體單元,則寫入位址送到第二解碼器。 步驟 入步 寫入 於寫 則若 * ο 元取 單諝 體中 憶 元 記單 組體 一 憶 第記 到組 入二 寫第 有從 含枓 包資 驟, 步後 入始 寫開 若驟 點 儍 I 〇 和 元取的 單讀目 體中的 憶元他 記單其 組體及 二 憶些 第記這 到組之 入一明 寫第發 有從本 含料 包資 後 始 開 驟 步 入 寫 於 則 發 本 之 列 下 從 將 明 為 更 得 . 變 而 中 明 說 细 詳 之 式 圖 附 所 合 配 例 施 實 佳 較 。 HU-1 明瞭 圖 塊 方 之 置 裝 攢 憶 記 明 發第 本於 照 明 依說 為為 圖圖 1 2 第 第 i 存 儲 r ο 1¾ rt 存 儲 中 圖 碼 解 和 輯 理 器 碼 解 之 器 碼 解 段 區 中 圖 1 第 於 〇 用 圖為 塊圖 * β 方 3 细和 ¥ A 韵 3 更第 之 器 擐 efl 憶 記 之 圖 第 削 規 式 程 何 如 明 說 圖 程 流 .為. 。 圖 圖 4 意 第 示 之 置 裝 行 施 器 機 態 狀 之 圖 第 於 何 如 明 說 圖 程 流 為 圖 5 第 (請先間讀背面之注意事項再本頁) .裝. -s 經濟部中央標準局·負工消资合作社印製 裝 攢 憶 記 之 圖 第 於 除 拭 何 女 明 說 圖 程 。 流 列為 序圖 0 6 規第 式 程 置 器 機 態 狀 之 圖 第 於 何 如 明 說 圖 程 流 為 圖 B 7 和 A 7 第 能 入 寫 / 取 時 同 之 明 發 本 明 說 媒 間 時 0 一 列為 序圖 除 8 拭第 行 施 力 本紙张尺度適州中國國家摞準(CNS ) Λ4規格(210X297公楚} 4 9 1458 42 丨 798 A7 B7 經漓部中央標準局員工消费合作社印裝 五、發明説明( 5 ) 1 | 伴 筲 胸 例 詳 湘說 明 1 I 第 1 圖 顯 示 非揮 發 性 記憶體裝 置 100 * 其 能 同 時 作 誚 1 1 1 1 取 和 寫 入 操 作 0 記憶 Ata 體 裝 置100包 括 有 19位元 之 位 址 輸 入 1 [ 102 - 、8位 元 資 料 輸入 /輸出(DATA), 電源輸入(第 1 圖 中 未 請 —先 閲 1 1 I 顯 示 )和控制輸入(第 1圖中未顯示) 0 控 制輸人 包 括 晶 片 致 讀 背 1¾ 1 1 1 能 輸 出 致 能 和寫 入 致 能。晶片 致 能 信號制 動 晶 片 的 控 之 注 意 事 項 再 1 制 邏 輯 和 輸 人 鑀 衝器 〇 當 晶片致能 不 確 認時, 記 憶 體 裝 置 1 操 作 於 備 用 (s t a n d b y ) 模 式。輸出 致 能 於讀取 周 期 期 間 經 % 本 4 由 I/O 锾 衝 器 用 來閘 控 裝 置之輸出 〇 Μ 人致能 用 來 致 能 記 頁 、—- 1 1 憶 ΜΑ 體 裝 置 之 寫 人 功能 0 於 一個實施 例 中 ,第1 圖 之 所 有 組 1 1 件 包 含 在 單 一 之 積體 電 路 晶Μ中。 1 | 位 址 輸 入 102由媛衝器104所接收 其將位 址 送 到 多 功 訂 I 器00和多功器108。 記 憶 體裝置100包括有位址序列器110 1 1 I 其 由 狀 態 機 器 和控 制 埵 輯122所 控 制 0 *™* 個 實 腌 例 中 1 1 I * 位 址 序 列 器 為 狀態 機 器 和控制邏 輯 122 之一 部 份 0 位 址 1 1 踉 丨 序 列 器 110之輸出送到多功器106和 多 功 器108 之 位 址 0 位 址 序 列 器 110 於 拭除 序 列 期間用來 鹿 生 序列位 址 〇 多 功 器 1 1 106之輸出 上位址UA I傳輸到X解 碼 1 1 2和Υ解碼1 1 4 0 多 1 | 功 器 1 08之輸出 下位址LA,送到X解 碼 118 和 Υ 解碼120 0 1 多 功 器 106反應於控制信號B0_SEL ,從辑衝器1〇4之位址 Cti 興 1 1 I 從 位 址 序 列 器 110之位址之間作選擇 >多功器ι〇δ根據選 擇 1 信 號 Β 1 _SEL 從 位址 媛 衝 器104之位址與從位址序列器110 - 1 1 之 位 址 之 間 作 選 擇。 選 擇 信號B0_SEL和 B1 _SEL 由 狀 態 機 器 1 1 和 控 制 邏 輯 1 2 2所產生 0 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210 X 297公漦) 5 9 1 4 5 8 421T9 8 B7 經濟部中央標率局周工消贽合作社印製 五、發明説明( 6 ) 儲 存 庫 0和儲存庫1 為 快 閃 記 憶 體 單 元 陣 列 (或集合) 〇 然 而 使 用 其 他 的 非 揮 發 性 記 憶 體 亦 屬 於 本 發 明 之 範 圍 0 對 於 儲 存 庫 0之位址解碼趣輯包含了 X解 碼 11 2和Y解 碼 11 4 〇 X解碼1 1 2包 括 字 線 解 碼 器 和 區 段 解 碼 器 0 字 線 解 碼 器 接 收 位 址 位 元 U A ( 15 18 } 〇 Υ解碼1 1 4包 括 位 元 解 碼 器 和 Y 閘 控 〇 位 元 線 解 碼 器 接 收 位 址 位 元 U A ( 0 : 5 ) 〇 對 於 儲 存 庫 1之位址解碼邏輯包含了 X解 碼 11 8和Y解 碼 120 < X 解碼1 18包 括 線 解 碼 器 和 區 段 解 碼 器 0 字 線 解 碼 器 接 收 位 址 位 元 L A ( 6 : 1 4 ) 和 區 段 解 碼 器 接 收 位 址 位 元 LA { 15 1 8 ) 〇 Y解碼1 20包 括 位 元 線 解 碼 器 和 Y 閘 控 0 位 元 線 解 碼 器 接 收 位 址 位 元 L A ( 0 : 5 ) 〇 於 一 個 實 施 例 中 9 媛 衝 器 102 包 括 鎖 存 器 用 以 儲 存 被 解 碼 之 位 址 0 於 另 —- 個 實 施 例 中 鎖 存 器 能 夠 是 解 碼 器 之 一 部 份 〇 第 1 圖 中 顯 示 多 功 器 130 其 具 有 三 個 輸 入 升 壓 器 0 132、 V PXGG 泵 134、 和VCC 0 ”义0 0泵1 34是 ^—* 個 正 電 源 供 應 器 用 來 產 生 及 供 膨 調 節 之 正 電 壓 經 由 字 線 至 所 選 擇 之 快 閃 記 憶 體 單 元 之 控 制 閘 極 〇 在 此 技 藝 方 面 已 知 有 許 多 不 同 之 電 壓 泵 可 適 用 於 本 發 明 〇 VPXGG泵 134 中 所 含 之 一 種 技 術 其 更 詳 细 之 說 明 可 從 美 國 專 利 第 5 » 291 , 446 號” 具 有 用 於 控 制 調 節 之 正 電 位 之 調 節 器 電 路 之 V P p電源供應器” 中 找 到 該 案 已 併 合 於 本 案 中 Η 為 參 考 〇 升 壓 器 0 1 3 2 於 謓 取 期 間 用 來 升 壓 字 線 電 壓 〇 多 功 器 130 從 狀 態 i〇k m 器 及 控 制 邏 輯 122 接 收 選 擇 信 號 並 從 它 的 三 個 輸 入 中 選 擇 其 一 經 由 X解碼1 12送 到 儲 存 庫 0之字線 D多功器1 3C 之 輸 出 標 記 為 本紙張尺度適用中國國家標準(CNS )六4规格(210 X 297公釐) β 91458 42179 8 * A7 B7 五、發明説明(7 ) VPXGO。為了簡化顯示,第1圖中盡了三個輸入132、134、 和VCC連接到多功器。一個實施例之更詳细說明可從於 1995年11月17日提出申請之美國專利申請號第08/560,459 號”快速3 -態升壓器電路”中找到,該案已併合於本案中Μ 為參考。已知在此技藝方面有許多的升壓器電路和選擇電 路可Κ適用於本發明。 第1圖中亦包括了多功器138 ·其具有三個輸入:升 壓器1 136、VPXGG泵134、和VCC。升壓器1 136相似於升 壓器0 132。多功器138之操作相似於多功器130 ,並從狀 態機器及控制邏輯122接收其選擇信號。多功器138之輸出 為VPXG1,經由X解碼118送到儲存庫1之字線。多功器130 和138之目的是要依於在記憶體單元之特定儲存庫之施行 操作而在三個電源線之間作交換。 VPPIG泵142為高電壓泵*用來通過高罨壓至記憶體單 元之汲極。VPPIG泵142之輸出送到多功器140和多功器144 。此二個多功器140和144亦有VCC之輸入。多功器140和 14 4根據從狀態機器及控制理輯122來之信號而作輸入間之 交換。多功器140之輸出為VPPI0而多功器144之輸出為 VPP Π 〇於正常謓取操作期間,VPPI0和VPPI1連接到VCC。 V Ρ Ρ I 0連接到Η -通道電晶體1 5 2之閘極》y Ρ Ρ 11連接到Ν -通 道電晶體154之閘極。電晶體152之源極連接到Y解碼114、 多功器170和多功器172。電晶體152之汲極連接到D泵160 和電晶體154之汲搔。D泵160為汲極電源供應器。已知在 此技藝方面有各種不同的電源供應器可K適用於本發明。 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 91458 餚 yL 閲 面 之 注 意 事 項 再 i A7 421798 ___B7_ 五、發明説明(8 ) 一個典型例子之汲極電源供應器揭示於由Van Buskirk等 人獲頒之美國專利號第5 ,263,000號”汲極電源供應器”, 該案已併合於本案中Μ為參考。電晶體154之源極連接到 多功器170和多功器172。電晶體154之源極亦連接到Υ解碼 120 ,其目的是要存取儲存庫中之位元線。連接到多功器 170和172之連接提供一通路用來從儲存庫0和儲存庫1誚取 資料。多功器170用從狀態機器及控制邏輯122來之信號 RSA„SEL選擇二個輸人信號中之其中一個,从傳輸到讀取 感測放大器174。多功器172用從狀態機器及控制遲輯122 來之選擇信號VS A _SEL選擇傅送其二個輸人信號中之其中 一個至驗證感測放大器176。因此,二個電晶體(152和154 )和二個多功器(170和172),用來選擇通過電厘至儲存庫 0或儲存庫1中所選擇之單元之汲極•並選擇地從儲存庫 0或儲存庫1中講取資料。 從儲存庫0和儲存庫1來的資料可與謓取感測放大器 174或驗證感測放大器176進行溝通。此二個感測放大器與 狀態機器及控制邏輯12 2進行溝通。當從儲存庫0來的資料 傳輸到讀取感測放大器1 7 4 |則從儲存庫1來的資料傳輸到 驗證感測放大器176。當從儲存庫0來的資料傳輸到驗證感 測放大器1 7 6,則從儲存庫1來的資料傳轉到謓取感測放大 器174。驗證感測放大器176之輸出送到狀態機器及控制邏 輯122,其用來驗證已程式規剷或拭除之特定位元組。 從讓取感測放大器174來的資料被送到多功器180。多 功器180之第二個輸人包括從狀態機器及控制邏輯122來的 本紙張尺度適用中國囤家標準(CTNS ) Λ4規格(21〇Χ:297公漦) (請先間讀背面之注意事項再^^本頁)
'1T 序 經濟部中央標準局男工消赀合作社印聚 9 1458 421798 A7 B7 經濟部中央標準局只工消贽合作社印製 五、發明説明( 9 ) 1 狀 態 資 訊 〇 用 於 多 功 器 180 之 選 擇 信 號 由 狀 態 機 器 及 控 制 I 1 遇 輯 122所提供^ > 1 I I/O媛衝器182能 夠 用 來 傳 送 資 料 輸 出 並 接 收 資 料 進 入 記 憶 m 裝 置 100 〇 當 在 其 中 一 個 儲 存 庫 執 行 譲 取 時 多 功 請 '先I Μ 1 器 180將從讀取感測放大器174傳輸輸 出 至 I/O媛衝器182 〇 讀 背i ί- I 注 1 意 事-1 項 丨 fr; 条」裝 於 拭 除 或 程 式 規 剷 序 列 期 間 多 功 器 180 將 傳 輸 狀 態 資 訊 至 I/O鑀衝器1δ2 便 於 輸 出 側 處 理 器 能 夠 輪 詢 記 憶 體 裝 置 100對於有關拭除或程式規副施行之狀態 > 記 憶 體 裝 置 100亦包括有負泵190 其 能 用 來 產 生 相 對 η | 高 的 負 電 壓 Μ 經 由 儲 存庫0或儲存庫1之 宇 線 來 控 制 當 1 1 由 狀 態 機 器 及 控 制 理 輯 122 選 擇 時 所 選 擇 之 記 憶 頒 單 元 1 I 之 控 制 閛 極 〇 因 此 負 泵 190與X解 碼 器 保 持 溝 通 0 負 泵 的 IT 1 一 個 例 子 能 夠 從 於 1 9 9 6 年 2 月 15 曰 提 出 甲 請 之 美 國 專 利 串 1 1 I 請 號 第 08/559 ,7 05 號 ”低供應電壓負充電泉” 中 找 到 該 栗 1 I 已 併 合 於 本 案 中 Μ 為 參 考 0 i 1 狀 態 m 器 及 控 制 邏 輯 122 提 供 用 來 謓 取 程 式 規 剌 和 肄 Ί 拭 除 操 作 之 控 制 〇 許 多 用 來 選 擇 儲 存 庫0和儲存庫1之 間 之 1 1 選 擇 線 由 狀 態 機 器 及 控 制 邏 輯 122 所 控 制 〇 另 外 9 從 區 段 1 I 解 碼 器 來 之 輸 出 能 夠 用 作 記 憶 體 單 元 之 儲 存 魔 之 間 之 選 擇 \ 1 1 記 憶 體 裝 置 100 用 埋 置 之 程 式 規 剷 \ 序 列 而 行 程 式 規 削 1 1 1 > Μ 及 用 埋 置 之 程 式 拭 除 序 列 而 行 拭 除 〇 當 執 行 程 式 規 劃 [ 和 拭 除 序 列 時 埋 置 之 序 列 允 許 處 理 器 起 始 程 式 規 _ 或 拭 1 1 除 序 列 Λ Λ 並 執 行 其 他 的 工 作 0 埋 置 之 程 式 規 劃 和 拭 除 序 列 1 1 本紙尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) 9 9 1 4 5 8 42179 8 at B7 經濟部中夾標準局Μ工消f合作社印製 五、發明説明( 10 ) i 由 狀 態 機 器 及 控 制 邏 輯 122 所 控 制 * 其 使 用 指 令 暫 存 器 來 I 1 管 理 各 序 列 之 開 始 0 拭 除 和 程 式 規 剌 操 作 僅 能 經 由 指 令 暫 1 存 器 存 取 其 控 制 内 部 狀 態 4*16 假 器 f 此 内 部 狀 態 機 器 管 理 裝 1 I 請 1 置 操 作 0 指 令 經 由 輸 入 到 記 憶 體 裝 置 100 之 資 料 而 寫 入 指 先 閱 1 I .讀 1 令 暫 存 器 〇 背 1 I 之 當 —* 個 儲 存 庫 正 進 行 程 式 規 割 時 則 另 —- 個 儲 存 庫 能 意 1 I 作 存 取 之 謓 取 操 作 〇 舉 例 而 言 於 儲 存 庫 1 中 之 位 元 組 作 事 項 再 1 1 程 式 規 剌 期 間 狀 態 xast 愤 器 及 控 制 遅 輯 1 2 2將使得多功器1 0 8 f 本 zr '4 I 從 緩 衝 器 104 中 選 擇 位 址 而 傳 輸 到 解 碼 器 11 8 和 120 〇 儲 存 η 1 1 庫 1之輸出將經由多功器172而 送 到 驗 證 感 測 放 大 器 176 〇 I f 於 儲 存 庫 0之謓取操作期間 狀態櫬器及控制邏輯122指 示 1 j 多 功 器 106從緩衝器1 04中 選 擇 位 址 而 傳 輸 到 解 碼 器 11 2 和 訂 | 11 4 5儲存庫0 之 輸 出 將 經 由 多 功 器 17 0 而 送 到 誚 取 感 m 放 1 1 1 大 器 17 4 < >讀取感测放大器174之 輸 出 將 經 由 多 功 器 180 而 1 送 到 I/O嫒衝器1 82 〇 1 1 同 樣 地 在 儲 存 库 0 中 之 區 段 作 拭 除 操 作 期 間 狀 態 )泉 機 器 及 控 制 砮 輯 122將使得多功器1 〇δ從 位 址 序 列 器 11 0 中 i 1 選 擇 位 址 〇 使 用 位 址 序 列 器 110 周 期 地 通 過 於 特 殊 區 段 中 1 I 之 所 有 的 位 元 組 以 確 定 各 位 元 組 已 作 預 程 式 規 劃 0 接 著 1 1 作 區 段 之 整 批 拭 除 〇 於 拭 除 操 作 後 t 使 β 位 址 序 列 器 產 生 1 1 位 址 >1 驗 證 此 拭 除 區 段 之 各 位 元 組 〇 當 拭 除 儲 存 庫 0 和 多 | 1 功 器 1 0 6正從位址序列器1 1 0 選 擇 位 址 時 t 則 可 由 使 用 多 功 r 1 1 器 1 0 δ而於儲存庫1 中 施 行 謓 取 * Μ 從 媛 衝 器 104 中 選 擇 位 1 1 址 而 不 是 從 位 址 序 列 器 1 1 0中選擇ΐ δ址 。在對儲存庫C >之 1 1 本紙張尺度適用中國國家標準(CNS 規格(210 X 297公釐) 1 〇 91458 421793 A7 經濟部中央標準局只工消费合作社印^ ___B7五、發明説明(11) 拭除方法之驗証操作期間,狀態機器及控制理輯122將使 用驗證感測放大器172驗證資料,而從儲存庫1中讀取之資 料將傳輸到讀取感測故大器174 。因此,各儲存庫有兩個 輸入位址通路和兩個輸出資料通路*該等通路能作多功* 而使得當從一個儲存庫讀取時,可同時寫入到另外一個儲 存庫。 第2_為更詳细地顯示儲存庫0、儲存庫1和相配合之 解碼器。儲存庫0包括了 14個區段(區段0 -區段13),各區 段具有64K位元組。諸區段以成對群聚。各對共用一個字 線解碼器和區段解碼器。所有之儲存庫0之偶區段共用位 元線解碼器230*以及所有之奇區段共用位元線解碼器232 。舉例而言,區段0和區段1共用區段解碼器202和字線解 碼器204。區段解碼器202接收位址位元A15、A16、A17和 A18。若根據此四個信號•區段解碼器202判定位址是存取 於區段0 |則區段解碼器202送出區段致能信號至選擇區段 0邏輯(選擇0),如此可致能字線解碼器204和位元線解碼 器230 Μ於區段0存取特定的位元組。同樣地,若區段解碼 器202判定位址Α15、Α16、Α17和U8是存取於區段1位元組 ,則區段解碼器202送出區段致能信號至選擇區段1埵輯( 選擇1),如此可致能字線解碼器204和@元線解碼器232Μ 於區段1存取位元組。 區段2和區段3共用區段解碼器206和字線解碼器208。 區段解碼器206接收位址位元Α15、/U6、Α17和Α18 。若根 據此四個信號*區段解碼器20 6判定位址是存取於區段2, 請 '先 閱 讀 背 面 之- 注 意 事. 項 再 本 頁 η 雜 本紙張尺度適用中國國家標準(CNS ) Α4規格U!0X297公1 ) 11 91458 42179 8 A7 B7 經濟部中央掠準局贤工消费合作社印製 五、發明説明(12) 則 區 段解碼器206送出 區段致能信號至選擇11 ί段2 邏 輯 ( 選 擇 2) •如此可致能字線解碼器 208和位元線解碼器2 30 K 於 區 段 2存取特定的位元 組。同樣地, 若區段解碼器2 0 6判 定 位 址 A15 〜A16 - A17和 A 1 8是存 取於 區段3 位 元 組 f 則 區 段 解 碼 器2 0 6送出區段致 能信號至選擇區段3 邏 輯 (選擇3 ) * 如 此 可致能字線解碼器208和 位元 線解碼 器 232 Μ 於 區 段 3存取位元組。 同樣地,區段4和 區段5共 用區 段解碼 器 210 和 字 線 解 碼 器 212。區段解碼器 210接收 位址 位元A1 5, A 16 Α17 和 A18 並送出區段致能 信號至選擇區段4邏 輯 (選擇4 ) 並 選 擇 區 段5邏輯(選擇5) 以致能 區段 4和區段5被 存 取 〇 如 此 可 致 能字線解碼器208和位元線解碼器232 Μ 於 區 段 3 存 取 位 元 組。區段6和區段 7共用區 段解 碼器21 4 和 字 線 解 碼 器 21 6 ( 區段解碼器214接收位址 位元 A15 - A16 A1 7 和 1 並 送 出區段致能信號至選擇區 段6邏輯(選 擇 6) 並 選 擇 區 段 7邏輯(選擇7),以致能區段6和區段7存取 〇 區 段 8 和 區 段 9共用區段解碼器218和字線解 碼器 2 2 0。區段解碼器2 1 8 接 收 位 址位元Α15、Α16, > A17和 A18 · 並送出 區 段 致 能 信 號 至 選 擇 區段δ邏輯(選擇8 )並選擇 區段 9邏輯( 選 擇 9) * Μ 致 能 區 段 8和區段9存取。區段10和 區段 11共用 區 段 解 碼 器 222 和 字 線解碼器2 2 4。區 段解碼器2 2 2接收位 址 位 元 Α1 5 、ί 1 6 、 A 1 7和Α18,並送出區段致能 信號 至選擇 區 段 1 0 邏 輯 ( 選 擇 10)和選擇區段1 1邏 輯(選擇 11) ,K致 能 區 段 1 0 和 區 段 11 存 取。區段12和區段13共闬 區段 解碼器 226 和 字 線 解 碼 本紙張尺度適用中國园家標準(CNS ) Λ4规格(2I0X2?7公漦) 12 9 1458 請 先 閱 讀 背 面 之 注 意 事 項 再 ί 訂 經滴部中央椋準局貝工消f合作社印製 421798 A7 B7 五、發明説明(13 ) 器228。區段解碼器226接收位址位元A15、A18、A17和A18 *並送出區段致能信號至選擇區段12理輯(選擇12)和選擇 區段13遴輯(選擇13),K致能區段12和區段13存取。 儲存庫1包括2個區段,區段14和區段15,此二區段包 括64K位元組。區段14和區段15共用區段解碼器230和字線 解碼器232。區段解碼器230接收位址位元A15、A16、A17 和ΑΙδ,並送出區段致能信號至選擇區段14理輯(選擇14) 和選擇區段15邏輯(選擇15),以致能區段14和區段15存取 。位元線解碼器234用來定址區段14W及位元線解碼器236 用來定址區段15。於不同之實施例中,對於儲存庫0和儲 存庫1可包含其他適用之配置,包括了不同數目之區段, 對於每一區段不同數目之位元組等。此外,資料能Κ位元 組、字、或其他適當数量存取。 部上之說明,各區段解碼器(202、206、210、214 、 218、222、226和230)用來送出區段致能信號至各別之區 段。第3圖為一般之區段解碼器電路之示意圖。NAHD閘302 有三個輸入。第一個輸入能夠是位址位元Α16或是它的互 補Α16Β(例如:若Α16 = 0,則A16B = 1,A16B能夠用反相器導 得)。到NAND閘302之第二個輸人能夠是位址位元Α17或是 它的互補Α17Β。到HAND閘302之第三個_人能夠是位址位 元A18或是它的互補U8B。ΝΑΟ閘302之輸出送到反相器 304。反相器304之輸出輸人到NAND閛306和NAND閘310。至 NAND閘306之額外輸人是Α15Β。HAND閛306之輸出輸人到反 相器308。反相器308之輸出為用於相關於特定區段解碼器 本紙張尺度適用中國國家標準(cns ) Λ4規格(2ΐοχ 297公f ) 1 3 9 1 4 5 8 (請先閱讀背面之注意事項再1^本頁) —裝. -訂 421798 A7 B7 五 至 ° 號 S3 信 能 致 段 區 之 段 1區 /IV tnP 0 ㈣之類對4段 、區 0 輸 他 UIS 其 之 入尉 輸段 之區 2器 31碼 器解 相段 反區 為定 出特 輸於 之關 10相 於 用 AH為 N 出 5輸 A1之 元2 位31 址器 位相 是反 人。 閘 號 信 致段 段區。 區於ίο 之示ϊ S皆 區’ 博 奇如8» 之例Α1 顧 1X 表 列 下 元 位 址 位 有 組 元 位 之 。和 址17位7 之6 段A 區、 r 5 各1 示 表 經濟部中央標準局負工消費合作社印製 -1 區段 Α1 8 Α17 Α16 Α15 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 ΐ 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 面 之- 注 意 事. 項 再
本紙張尺度適用中國國家標準(CNS ) Λ4規格UiOX297公釐) 1 4 91458 421798 % 五、發明説明(is)
從第3A圖中可看出,至HAND閘302之各輸入有二種 可能性。根據相配合之解碼電路之特定區段而選用特定之 輸人。舉例而言,第3B圖顯示栢闞於區段0和區段1之區 段解碼器電路202 °區段解碼器電路202使用A16B、A17B 和々1815作為至“《0閘302之輸人。若位址/\(18:15>等於 (0,0,0,01 ,則信號S0,其為反相器308之輸出,將被確 認。若位址A ( 18:15)等於(0,0,0,1),則信號S1將被 確認(反相器312之輸出)。各解碼器206,210,214 ,213, 222 ,226和230有與第3A和3B圖相同之構埴•其差別為各解碼 器至NAND閘302之輸人。表2顯示對於各區段解碼器至NAND 閘30 2之輸入。 表 2 -(請先閲讀背面之注§項再填寫本頁) 經濟部中央榡卑局負工消贽合作社印掣 解碼器 區 段 解碼 器輸入 202 0,1 A18B , A17B,A16B 206 2,3 A18B, A17B(A16 2 10 4 , 5 A18B, A17,A16B 214 6,7 A18B , A17 , A 16 218 8,9 A18 , A17B,A16B 222 10,11 A18 , A176 , A16 226 12,13 A18,A17,A16B 230 14,15 A18,A17,A1 6 本紙張尺度適用中國國家標準(CNS ) Λ4规格(21〇X297公釐) 15 91458 A7 421798 —__B7__ 五、發明説明(16) -(靖先閲讀背面之注意事項再填寫本頁) 第4圖顯示由記憶體裝置100之使用者施行程式規剌 於儲存庫0與儲存庫1中之位元組之步驟。首先,使用者 必須確認任何所須之控制輸人(步驟402)。此即*使用者 必須使用控制輸入將記憶體裝置1 0 0置人程式規劃槙式。 由使用者控制輸人期間,其意謂著處理器或其他的組件尋 求存取至記憶體。使用者然後輸入埋置之程式規劃設定指 令(步驟40 4 ),接著使用者輸人埋置之程式規制指令(步驟 406)。另外的實施例包括结合步驟402、404和406成為一 個指令。埋置之程式規剌設定指令促使装置自動程式規割 已定址之位元組。於步驟40 6之後,狀態機器及控制邏輯 12 2施行埋置之程式規副序列。當施行埋置之程式規劃序 列後,使用者能輪詢記憶體裝置100之各狀態(步驟408)。 於完成埋置之程式規劃序列後,即完成了程式規劃操作( 步驟410)。記憶體裝置100能用位元姐或字來程式規剷。 經濟部中央標準局員工消费合作社印製 第5圖為由狀態機器及控制理輯122所控制之埋置之程 式規劃序列之流程圖。當使甩者於步驟40 4寫入設定指令 時,狀態機器於步驟504接收程式規剌指令。於此情況下 使用者將欲程式規剌之位元組之位址寫入到位址輸入102 。接著,在狀態機器及控制邏輯122之控制下*於步驟506 施行預程式規劃驗證。此即,於程式規$位元組之前,裝 置判定是否於位元組之位元已經被程式規剌。若所爾之位 元已經程式規劃(步驟508) *則不須執行其餘的程式規劃 步驟而完成了程式規蓟(步驟510)。 若所有所需之位元尚未經程式規剌,則於步驟5 1 2起 本纸張尺度適用中國國家標準(CNS ) Λ4規格(2丨0X297公漦) 16 9 1458
421T9B A7 B7 經濟部中央標準局貞工消费合作社印製 五、發明説明( 17 ) 1 | 始 脈 衝 計 數 器 0 於 步 驟514 t 將 程 式 規 劃脈 衝 施 加 到 所 爾 1 之 位 元 而 將 這 些 位 元 程 式 規 劃 0 於 步 驟516 * 驗 證 程 式 1 規 割 之 位 元 組 〇 此 即 判 定 程 式 規 制 是 杏已 經 成 功 〇 於 步 I | 驟 516 裝 置 從 各 別 之 儲 存 庫 m 取 位 元 姐, 並 將 讓 取 之 位 請 先 閱 I 1 I 元 組 送 到 感 測 放 大 器 176。 於步驟5 18 > 狀態 機 器 及 控 制 继 背 1 1 輯 122 判 定 程 式 規 割 是 否 已 經 成 功 〇 若 程式 規 劃 已 經 成 功 之 注 意 事 項 再 I 則 完 r-p· 成 了 程 式 規 剷 序 列 (步驟520 ) 〇 若程 式 規 制 尚 未 成 ' 1 功 則 脈 衝 計 數 器 增 加 計 數 值 (步驟5 2 2 )。 脈 衝 計 數 器 為 |( 本 1 設 於 狀 態 Μ!» 愤 器 連 輯 之 内 部 〇 脈 衝 計 數 器 增加 計 數 後 > 判 定 Ά 、· 1 1 是 否 脈 衝 計 數 器 是 在 最 大 允 許 值 (步驟5 2 4 ) 〇 最 大 許 值 I 1 之 一 涸 典 型 例 子 是 250 個 脈 衝 〇 若 已 經 達到 了 最 大 值 則 I 程 式 規 m 序 列 已 經 失 敗 而 記 憶 體 裝 置 100懋擱(步 驟 52 6 ) 訂 I 0 若 脈 衝 計 數 器 未 達 於 最 大 值 則 程 式 規剌 步 驟 (步驟514 1 1 I ) 用 額 外 的 脈 衝 再 予 施 行 0 流 程 繼 續 至 步驟5 1 6和5 1 8 * 如 I I 1 上 所 述 0 1 於 程 式 規 劃 操 作 期 間 狀 態 機 器 使 用位 址 位 元 A ' }% ( 15 18 ) 決 定 程 式 規 劃 位 元 組 是 在 那一 區 段 裹 面 0 藉 1 1 由 知 道 了 位 元 組 是 在 那 一 區 段 裏 面 則 狀態 機 器 可 知 道 位 1 I 元 組 是 在 那 一 儲 存 庫 袠 面 〇 知 道 了 正 確 的儲 存庫 » 則 狀 態 1 機 器 使 B0 _SEL 或 B 1 _SEL (請參見第1圖 )%媛衝器104中 選 擇 1 1 I 位 址 〇 於 驗 證 步 驟 過 程 中 狀 態 m 器 及 控制 邏 輯 122使 1 VS A_ SEL 從 適 當 的 儲 存 庫 選 擇 輸 出 為了 送 出 資 料 驗 證 1 1 感 测 放 大 器 176 ,狀態機器及控制邏輯122亦送 出 正 確 的 控 1 1 制 信 號 至 多 功 器 130· 138 140和 1 44 0 若位 元 組 被 程 式 規 1 1 本紙張尺度適用中國國家櫺準(CNS > Λ4規格(210X 297公釐) 1 7 9 1 45 8 421798 B7 經濟部中央標準局IEC工消f合作社印¾ 五、發明説明( 18 ) 剌 於 儲 存 庫 0 則使用者不能讀取儲存庫0 〇 使 用 者 可 繼 序 進 行 資 料 輪 詢 (步驟40 8 ) 直 到 程 式 規 劃 序 列 完 成 為 止 〇 於 此 情 況 下 使 用者然 後能 從 儲 存 庫 0 謓 取 0 然 而 , 當 對 儲 存 庫 0施行程式規削序列時 ’使用者能從髂存庫1 讀 取 〇 同 樣 地 當 於 儲 存庫1 位元 組 被 施 行 程 式 規 剌 序 列 時 , 使 用 者 能 從 儲 存 庫 0讀取 第 6圖顯示由使用者施行拭除記憶體裝置1 00 之 區 段 之 步 驟 0 第 一 步 驟602 為施 加 適 當 的 控 制 輸 入 〇 使 用 者 然 後 必 須 送 出 埋 置 之拭除 設定 指 令 (步驟604) 接 著 送 出 埋 置 之 拭 除 指 令 (步驟60 6 )。於另- -實胞例中 步驟602 % 604 和 606能结合成一個步驟 >於步驟606 之 後 於 狀 態 機 器 及 控 制 邏 輯 122 控制之 下, 開 始 埋 置 之 拭 除 序 列 0 當 進 行 埋 置 之 拭 除 序 列 時,使 用者 能 輪 詢 各 狀 態 (步驟60 8 ) 0 於 —» 個 實 施 例 中 其中一 個資 料 位 元 將 指 定 為 狀 態 位 元 0 此 狀 態 位 元 將 為 邏 輯0 , 直到 拭 除 操 作 完 成 為 止 〇 依 於 拭 除 操 作 之 完 成 對 於定義 之時 間 周 期 狀 態 位 元 之 資 料 將 為 埵 輯 1 c 於埋置之拭除序列完成後 則完成了拭除操作(步 驟 6 10) 〇 第 7 A和 7B 圖顯示 埋置 之 拭 除 序 列 之 流 程 其 由 狀 態 機 器 及 控 制 邏 輯 1 2 2所控制 >當於第6 圖之1步驟6 0 4使 用 者 寫 人 埋 置 之 拭 除 設定指 令時 狀 態 機 器 於 步 驟 7 1 2 接 收 設 定 指 令 0 當 使 用 者於步 驟606 寫 入 埋 置 之 拭 除 指 令 則 狀 態 機 器 於 步 驟 7 1 4接收 拭除 指 令 0 於 此 情 況 > 使 用 者 然 後 將 欲 拭 除 之 區 段 之位址 寫人 至 位 址 輸 入 102 〇 於 一 個 實 胞 例 本紙張尺度適用中國國家標卑(CNS ) Λ4規格(2】0X297公1 ) . 1 g 9 14 5 8 4· 2 1T 9 8 A7 B7 五、發明説明(19) 中,記憶體裝置100將允許使用者一次拭除超過一個區段 。於此例中,使用者將必須寫入多於一個位址。 於記憶體裝置100拭除任何區段之前*在區段中之所 有位元必須程式規削。步驟716-734為拭除之前程式規剌 所有位元組之部份處理過程。於步驟716 ,吠態機器及控 制遛輯122驗證是否於定位址區段第一位元組已經程式規 制。此即,第一位元組之位址經由位址序列器110送至解 碼器,Μ及定位址資料送至驗證感測放大器172 。於歩驟 718 ,狀態機器及控制理輯122判定是否位元組已經全部 程式規剌(例如,於位元組之資料為0 0 Η)。若於位元組之 賁枓已經全部程式規剌,則裝置判定是否位元組為區段中 之最後位址(步驟720)。如果是如此,則區段已經全部程 式規剷且裝置已經開始拭除。箭號721連接第7 Α圃之流程 圖至第7B圖之流程画。因此,當於步驟720到達最後位址 •則流程跟著箭號7 2 1移動到第7 B圖所示之步驟。若未到 達最後位址,則位址序列器U0增加序號(722)並重複步驟 716和 718 〇 1 經濟部中央摞準局負工消费合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 若於步驟718狀態機器及控制邏輯122判定位元組未程 式規劃,則位元組於下一個步驟被程式規劃。於步驟7 2 4 設定脈衝計数器。於步驟726位元組被P式規割,以及於 步驟72 8狀態機器及控制邏輯12 2企圖驗證是否位元組已經 被適當地程式規割。若位元組已經被適當地程式規刺(步 驟7 3 0 ),則至步驟7 2 0之裝置迴路判定是否位元組是於區 段中之最後位元姐。若位元組未被適當地程式規劃(步驟 本紙張尺度適中國國家標準(CNS ) Λ4規格(210X297公釐) 1 Q 914 5 8 421708 B7 經濟部中央#準局I工消费合作社印製 五'發明説明( 20 ) 1 I 73 0 ) * 則 脈 衝 計 數 器 增 加 計 數 (7 3 2 ) 0 若 脈 衝 計 數 器 是 在 1 1 其 最 大 值 (步驟734) 則記憶體裝置1 0 0將懋擱 〇 若 脈 衝 計 i 1 數 器 不 是 在 其 最 大 值 則 序 列 將 迴 路 回 到 步 驟 72 6 並 將 另 .---S 1 I 企 fSt _ 程 式 規 剌 位 元 組 〇 於 定 址 區 段 之 所 有 位 元 組 被 程 式 規 請 先 閱 1 1 f 副 完 成 後 則 區 段 將 拭 除 〇 讀 背 1 1 1 於 步 驟 7 40 (第 7 B圖 ) 位 址 序 列 器 被 起 始 回 至 區 段 之 意 i 1 第 —- 位 址 以 及 脈 衝 計 數 器 被 重 置 〇 於步驟742 定 址 之 事 項 再 Ί 1 區 段 用 已 知 於 快 閃 記 憶 體 技 m 之 共 同 方 法 整 批 拭 除 〇 於 步 本 驟 7 44 裝 置 判 定 是 否 於 區 段 中 之 第 "* 位 元 組 已 經 過 拭 除 頁 、«_/ 1 1 〇 如 果 其 沒 有 過 拭 除 則 於 步 驟 746 裝 置 判 定 是 否 被 認 為 1 1 過 拭 除 之 位 元 組 是 在 區 段 中 之 最 後 —* 個 位 元 組 〇 若 其 不 是 1 1 在 區 段 中 之 最 後 一 個 位 元 組 則 位 址 序 列 器 11 0 增 加 序 號 訂 1 以 及 次 一 個 位 元 組 檢 核 是 否 m 拭 除 〇 若 有 任 何 之 位 元 組 1 1 1 判 定 為 過 拭 除 則 於 步 驟770 更 正 Η 補 償 iJB, m 拭 除 〇 這 更 I 1 I 正 能 夠 使 用 已 知 於 處 理 過 拭 除 快 閃 記 憶 體 單 元 之 許 多 標 準 1 ί 技 術 中 之 一 0 於步驟770 之 刖 脈 衝 計 數 器 被 重 置 〇 於 步 :痕 驟772 Ά 统 驗 證 是 否 過 拭 除 單 元 已 經 適 當 的 固 定 〇 若 沒 有 1 1 漏 電 流 (步驟7 74 ) 則 序 列 迴 路 回 到 步 驟 746 並 判 定 是 I 1 否 此 為 區 段 中 之 最 後 個 位 元 組 0 此 外 脈 fife: 衝 計 數 器 設 定 I 回 至 早 於 步 驟 770 之 值 0 若 仍 有 更 多 之 p 電 流 則 於 步 驟 1 f I 776 脈 衝 計 數 器 增 加 計 數 〇 於 步 驟778 糸 統 判 定 是 否 脈 衝 1 計 數 器 是 在 其 最 大 值 〇 若 是 在 最 大 值 9 則 糸 統 懸 擱 ( 步 驟 1 1 780 ) 0 若 脈 衝 計 m 器 不 是 在 其 最 大 值 * 則 糸 統 m 路 回 至 步 i I 驟770 > Μ為了再實腌過拭除更正 3 1 1 本紙張尺度適用中國囤家標準(CNS ) Λ4規格(2 ίΟΧ 297公茇) 2 0 9 1 45 8 A2U98 A7 B7 經濟部中央標準局負工消贽合作社印製 五、發明説明( 2 1 ) 已 判 定 並 非 所 有 之 位 元 組 被 過 拭 除 更 正 後 > 糸 統 胞 行 K 位 元 組 為 單 位 之 拭 除 驗 正 〇 若 某 特 定 位 元 組 是 FFH f 則 對 那 特 定 之 位 元 組 之 拭 除 已 經 成 功 (步驟750) 〇 於 判 定 位 元 組 已 拭 除 成 功 後 狀 態 機 器 判 定 是 否 正 在 考 慮 之 位 元 組 為 區 段 中 之 最 後 位 元 組 (步驟7 54 ) 〇 如 果 其 是 最 後 位 元 組 » 則 已 完 成 拭 除 (步驟756) 〇 若 它 不 是 最 後 位 元 組 則 位 址 序 列 器 110 增 加 序 號 (步驟7 58 ) 並 序 列 迺 路 回 到 步 驟 750 K驗證次- -個位元組 >於步驟7 5 2 若 判 定 資 料 不 是 FPH (例 如 t 拭 除 沒 有 成 功 ) 則於步驟760 m 衝 計 數 器 增 加 計 數 〇 若 脈 衝 計 數 器 增 加 至 其 最 大 值 (步驟762 ) 則 % 统 懸 擱 (步驟764) 〇 若 脈 衝 計 數 器 未 增 加 至 其 最 大 值 則 糸 统 迴 路 回 到 步 驟 7 42 當 統 正 施 行 拭 除 駿 證 時 用 來 存 取 快 閃 記 憶 體 Utf 單 元 之 位 址 正 由 位 址 序 列 器 11 0 所 產 生 0 因 此 狀 態 tiji m 器 及 控 制 遅 輯 122使用B0_ SEL 或 B 1 _ S E L使得多功器1 0 6或 108 從 位 址 序 列 器 1 1 0選擇位址 5 上 逑 之 埋 置 之 拭 除 序 列 說 明 拭 除 一 區 段 0 另 外 的 實 施 例 包 ί舌 拭 除 多 個 區 段 或 諸 區 段 之 整 個 儲 存 庫 0 於 各 實 施 例 中 可 適 當 >βΗ m 用 第 6和Ί 圖 之 方 法 0 舉 例 而 g* 對 各 區 段 將 須 莨 施 預 拭 除 験 證 * 而 整 批 拭 除 將 包 括 駭 證 各 區 段 0 第 8 圖 為 一 時 序 画 顯 示 本 發 明 之 優 點 〇 為 了 舉 例 說 明 之 e 的 玆 假 設 使 用 者 正 實 施 對 於 區 段 1 之 拭 除 序 列 〇 因 此 於 時 間 to 儲 存 庫 0 將 開 始 埋 置 之 拭 除 序 列 0 於 時 間 t4 完 成 拭 除 序 列 〇 於 從 t 0 至 t 4之 周 期 內 9 儲 存 庫 0 不 能 本紙張尺度適用中國國家標準< CNS ) Λ4規格(2!〇κ 297公f ) 2 1 9 14 5 8 2 4 經濟部智慧財產局員工消費合作社印製 8 9
五、發明説明(22 ) 用作譲取操作。然而,儲存庫1可用作謓取操作。使用者 於tl可請求從儲存庫1謓取•而於時間t2接收該謫取資科 。因此 > 當一個儲存庫正施行埋置之操作時•另一個儲存 庫能存取請取操作。 有闊第1圖說明之實®例,包括了二個儲存庫。然而 ,本發明是可調整使用的。亦即,本發明可包含三個或更 多個儲存庫。各儲存庫有其自己的位址多功器,並能夠與 謓取感測放大器或驗證感測放大器通訊資料。 本發明之上述詳细說明已表現了本發明之說明目的。 但上述之說明並非已作了巨细靡遣之說明,或欲Μ此精確 揭露形式而限制本發明►很顯然的依照上述之教示,本發 明可作許多之修飾和變更。所選用之實施例是為了對本發 明之原理作最好之解釋,Μ及其實際應用能使此技藝方面 之其他技術人員能夠最佳利用各種不同之各不同實胞例和 具有各種之修飾,當他們適用於特定的使用概念時。本發 明之範圍將由下列所附之申請專利範圍所界定。 元件符號說明 100 非揮發性記憶體裝置 102 位址輸入 104 緩衝器 106、 108、 130> 138、 140、 144、 170、 172、 ISO 多工器 110 位址序列器 U2、113X解碼器 114、120 Y解碼器 122 狀態機器和控制邏輯 132、 136 升壓器 134 、 142 VPXGG泵 152、 154電晶體 160 D泵 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 22(修正頁) 91458 (請先閲讀背面之注意事項再填寫本頁)
五、發明説明(22_ί 174、176感測放大器 182 I/O鑀衝器 190 負泵 202、 206、 210、 214、 218、 222、 226 區段解碼器 204、 208、 212、 216、 220、 228、 232 字線解碼器 230、232、234、236 位元線解碼器 3 0 2 ' 3 0 6 > 310 MND 閛 304、 308、 312 反相器 (請先閎讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 22-1(修正頁)91458 本紙張史度適用t國國家標準(CNS ) Α4規格(2丨0Χ297公釐)

Claims (1)

  1. 421798 經濟部中央標準局員工福利委員會印製 第86119203號專利申諸栞 -. ·. 申請專利範圍修正本 U9年1 1月6日 一種快閃記憶體装置,包括: 至少二個快閃記憶體單元之儲存庫;以及 可同時從其中一個該儲存庫_取,而寫人到另一 個該儲存庫之機構。 如申請專利範圍第1項之快閃記憶體裝置|其中: 該同時讓取機構包括狀態機器,可施行對拭除和 而 ,址 -址碼 之該 , : 址位 址位解 :來, 取中 位制 位制二 中.庫科 讀其 制控及制控第 其存資 庫 * 及 控該 Μ 控該該 -儲取 存置Κ該或;該或- 置一謓 儲裝., 和人庫和人庳 裝第之 個體入 入輸存人輸存 體該來 一 憶輸 輸址儲輸址儲 憶從庫 從。記址 ,址位一址位二 記收存 構庫閃位 址位該第位該第。閃接儲 機 存快括..位該用 之該用 之輯快, 二 該儲之包 括制收使庫收使庫邏之路第 , 個項置包控接地存接地存碼項電該 法一 1 裝構生-擇儲,擇儲解 3 器從 方另第體機產輯選個輯選個一第大收 置除圍憶取 * 埵輯二邏輯二第圍放接 埋拭範記讓輯碼邏少碼邏少該範測及 之器利閃時連解碼至解碼至於利感 > 剌機專快同制一解該二解該同專一 料 規態請該該控第 一 取第 二取不請第資 式狀申 第存 第 存輯申 取 程該如 該以 該M番如 譃 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公發) 1 91458 79 8 H3 第 一 感 測 放 大 器 電 路 選 擇 地 使 用 從 該 第 一 儲 存 庫 來 之 謓 取 黄 料 y 並 選 擇 地 使 用 從 該 第 二 儲 存 庫 之 讀 取 資 料 以 產 生 謓 取 實 料 輸 出 ί Μ 及 第 二 感 測 放 大 器 電 路 接 收 從 該 第 —k 儲 存 庳 來 之 謓 取 資 料 » 及 接 收 從 該 第 二 儲 存 庫 來 之 讀 取 資 料 該 第 二 感 測 放 大 器 電 路 選 擇 地 使 用 從 該 第 -- 儲 存 庫 來 之 讀 取 資 料 並 選 擇 地 使 用 從 該 第 二 儲 存 庫 來 之 謓 取 資 料 U 產 生 驗 證 資 科 該 驗 證 資 料 送 到 該 寫 入 控 制 邏 輯 〇 5 . 一 種 能 夠 同 時 進 行 讀 取 和 寫 入 操 作 之 非 揮 發 性 記 憶 體 裝 置 包 括 * 第 一 組 記 憶 體 單 元 r 第 二 組 記 憶 體 單 元 Μ 及 具 有 輸 出 之 位 址 邏 輯 包 括 第 一 組 解 碼 線 和 第 二 組 解 碼 線 該 位 址 邏 輯 選 擇 地 使 用 第 一 位 址 或 第 二 位 址 以 存 取 該 具 有 該 第 — 組 解 碼 線 之 第 一 組 記 憶 體 單 元 * 並 選 擇 地 使 用 該 第 一 位 址 或 第 二 位 址 存 取 該 具 有 該 第 二 組 解 碼 線 之 第 二 組 記 憶 體 單 元 〇 6 .如 申 請 專 利 範 圍 第 5 項 之 非 揮 發 性 記 憶 體 裝 置 9 其 中: 該 第 一 組 記 憶 Her 腊 單 元 為 快 閃 記 憶 體 單 元 ·- Μ 及 該 第 二 組 記 憶 體 單 元 為 快 閃 記 憶 體 單 元 0 7 .如 申 請 專 利 範 圍 第 6 項 之 非 揮 發 性 記 憶 體 裝 置 其 中: 該 快 閃 記 憶 體 裝 置 接 收 位 址 和 控 制 資 訊 9 該 位 址 輸 入 接 收 該 第 一 位 址 > 該 快 閃 記 憶 體 裝 置 更 包 括 控 制 缠 輯 接 收 該 控 制 本紙張尺度適用中國國家標準(CN S ) A 4規格(210 X 297公龙) 2 91458 421798 H3 經濟部中央標準局員工福利委員會印製 輯 中單元用選實 單元用選資。中記 記 中 中 中 邏 其體單使和取 體單使和取輯其閃 閃 其 其 其 制,億體地,謓 憶體地,謓邏-快 快 , , , 控 置記憶擇料該 記憶擇科該制置之 之 置 置 置 該.裝閃記選資的 閃記選資的控装段 段 裝 裝 裝 及 體快閃路取來 快閃路取來該體區 區 體 體 體 M憶組快 電謓中 組快電 諫中到憶個 涸 憶。憶S , 記一驵器該元 一組器該元送記142 記址記IB 址 性第二 大的單 第二 大的單料性括 括 性位性。性 位 發該第放來體 及該第放來體資發包 包 發刺發址發 二 揮從該測中憶 K 從該測中憶證揮元 元 揮規揮位揮 第非,從感元記;,從感元記驗非單 軍 非式非除 # 該 之路及 一單閃出路及 二單閃該之體 體 之程 之拭之 生 項電W第體快輸電以第體快-項憶 憶 項為 項為項 產。7 器,該憶組料器,該憶組料 8 記 記 6 作 6 作 e 輯訊.第大料-記二 資大料 * 記二資第閃 閃 第用第用M 遵通圍放資料閃第取放資料閃第證圍快 快 圍址圍址圃 制輯範測取資快該謓測取資快該驗範組 組 範位範位範 控遵利感讀取組從生感讀取組從生利 一 .,二。利二利二利 該址專一收讀一用產 二收讀一用產專第元第元專第專第專 , 位請第接收第使 Μ 第接收第使 Μ 請該單該單請該請該請 訊該申 中接該地, 中接該地,申 體 ..體申 申 申 實與如 元中從擇料 元中從擇料如 憶 憶如 如¾ 0 12 8 9 1 1. 1 本紙張尺度適用中國囷家樵準(CNS )Α4規格(210 X 297公釐) 3 91458 79 8 H3 該 第 —· 組 快 閃 記 憶 體 單 元 能 夠 施 行 讀 取 而 該 第 二 組 快 閃 記 憶 體 單 元 能 夠 施 行 寫 入 以 及 該 第 二 組 快 閃 記 憶 體 單 元 能 夠 腌 行 讀 取 而 該 第 一 組 快 閃 記 憶 體 單 元 能 夠 m 行 寫 入 〇 13 如 請 專 利 範 圍 第 6 項 之 非 揮 發 性 記 憶 體 装 置 其 中: 該 快 閃 記 憶 體 装 置 包 括 位 址 輸 人 和 控 制 邏 輯 該 位 址 輸 入 接 收 該 第 位 址 該 控 制 邏 輯 產 生 該 第 二 位 址 Μ 及 該 位 址 邏 輯 包 括 第 — 解 碼 埵 輯 接 收 該 第 一 位 址 和 該 第 二 位 址 t 該 第 一 解 碼 邏 輯 選 擇 地 使 用 該 位 址 輸 入 或 該 竄 人 位 址 >λ 存 取 具 有 該 第 一 組 解 碼 線 之 該 第 ~- 組 快 閃 記 憶 體 單 元 » >Λ 及 第 二 解 碼 邏 輯 接 收 該 第 — 位 址 和 該 第 二 位 址 該 第 二 解 碼 遵 輯 選 擇 地 使 用 該 第 一 位 址 或 該 第 二 位 址 > 以 存 取 具 有 該 第 二 組 解 碼 線 之 該 第 二 組 快 閃 記 憶 體 SB 單 元 該 第 — 解 碼 邏 輯 不 同 於 該 第 一 解 碼 缠 輯 〇 14 _ 如 申 請 專 利 範 圍 第 1 3項 之 非 揮 發 性 記 憶 體 裝 置 其 中: 該 第 一 解 碼 邏 輯 包 括 多 功 器 和 解 碼 器 » 該 多 功 器 接 收 該 第 一 位 址 和 該 第 二 位 址 該 解 碼 器 與 該 多 功 器 和 該 第 組 快 閃 記 憶 體 單 元 進 行 溝 通 〇 15 如 申 請 專 利 範 圍 第 1 3項 之 非 揮 發 性 記 憶 Mr 體 裝 置 > 其 中: 該 控 制 邏 輯 包 括 狀 態 機 器 〇 16. 如 甲 請 專 利 範 圍 第 6 項 之 非 揮 發 性 記 憶 體 裝 置 f 其 中: 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公袭〇 4 9 1458 421T98 __H3_ 該快閃記憶體裝置包括位址輸入和控制輸入; 該快閃記憶體裝置更包括產生該第二位址之控制 邏輯,該控制通輯接收該控制輸入;K及 該位址邏輯包括: 第一多功器,接收該第一位址和該第二位址 ,該第一多功器根據從該控制邏輯來的第一信號 而選擇該第一位址或該第二位址; 第一字線解碼器,接收該第一多功器之輸出 之第一子集; 經濟部中央標準局員工福利委員會印製 該址號 出 該 中解出 之 包 之位信 輸 之 其段輸器 尚 器二二 之 器 ,區該功 , 功第第 器 功 置 二之多 置 多該的 功 多 裝第器二 裝 一 和來 多 二 體和功,第 體 第 址輯;二 第 憶 器多該 億 該位邏址第 該 記碼一收 記 收 ί 制位該 收 性 解第接 性 接第 控二收 接 發 段該器 發 , 該該第接 , 揮區收碼 揮 器收從該- 器 非 1·接解 非 碼接據或器 碼 之第器段 之 解;,根址 碼及解。項括碼區 項 線集器器位解以線集16包解二 。16 元子功功一線;元子第更段第集第 位二多多第字集位二 圍輯區 該子圍 一第 二二該 二子二 第範邏 I -三範 第之第第擇第一第之 利址第集第利 出 該選 第 出 專位該 子之專 輸 ,而 之 輸請該,三 出請 申 器第 輸申: 如 碼之該如括 本紙張尺度適用中國國家標準(CNS )A4規格(210 X 297公褒) 5 91458 421798 H3 經濟部中央標準局員Jr.福利委員會印製 接取控或 接取控或 包 元M三- ‘,元謓四- 。尚 單 收第料 出單收第料 及出, 體接.之資 輸體接之實以輸置 惽元收取.,之憶元收取;之裝 記單接讓料器記單接讓料器體 閃體輯擇資功閃體輯擇資功憶 快憶邏選取多快憶邏選取多.記 組記制元讚三組記制元讀四性 1 閃控單擇第一閃控單擇第發 第 快該體選該第快該體選該揮 該組從憶元收該組從憶 元收非 從 二據記單接從 二據記單接之 夠第根閃體,夠第根閃體,項 能該器快憶器能該器快憶器16 , 從功組記大,從功組記大第 器和多 1 閃放 器和多一閃放圍 功,三第快測功,四第快測範 多料第該組感多'科第該組感利 三 資該從 二取四資該從 二證專 第取,號第謓第取-號第驗請 誚料信該 謓料信該 申 收資制從 ,收資制從 如 憶 元從地 Μ 憶單 使選料 記單用擇, 記體地或資 閃體使選料 閃憶擇-取 快億地和資 快記選料誚 組記擇 * 取 組閃路資該 ί 閃選料謓 一快電取之 第快路資該 第組器讀來 該組 電取之 該二 大該元 從二 器讀來 從第放之單 夠第大該元 夠該測來體 能該放之單 能從感元憶 , 從 測來體 ,和 二單記 路 和感元 憶及路,第體閃 電, 一單記以電料該憶快 器料第體閃;器資 * 記組 大實該億快出大取料閃二 放取,記組輸放謓資快第 測讓科閃二料測該取驵該 感收資快第資感收讀一從 1 接取組該取二接該第用 第元謓一從講第元收該使 : 單收 第用生 單 接從地. 括 體接該使產 體 元用擇 本紙張尺度適用中國國家標準(CNS )A4規格(210X 297公爱) 6 91458 42VI9 8 H3 經濟部中央標準局員工福利委員會印製 庫 該該置 拭位 置位:^ 而置取 存 取取裝 於制裝 一址 - 裝讀 儲存存 1體 對控 體第位 取體收 二 輯 輯 憶 行生 憶 之制 讀 憶 接 第 遵 邏 記 施產 記 來控 行。記 庫 : 和 碼 碼 性 來器 性 入該 施入性 存 括 庫 解 解 發 及用機 發 輸用 Μ 寫發 儲 包 存.,址 址 揮 Κ - 態 揮 址正 址行揮 | , 儲元位 位 非 ;器狀 非 位庫 位施非 第 置 f 單一 二 體 人機該 體 該存 iMfg該 裝 第體第 第 導 輸態 * 専 從儲 第址導 從 體 該憶該 該 半 址狀法 半 用二 該位半 -憶.,,記/ , 之 位括方 之 使第 用制之 路 記庫庫性輯 輯 項 收包之 項 夠該 使控項 電 。 性存存發邏 .邏20接尚置21能而 夠該20器 料發儲儲揮碼及碼 第 置置埋 第 庫, 能用第 大 資揮 一二非解以解 圍 裝裝之 圍 存取及存正圍 放 證非第第括址.,址。範 體體割 範 儲讀 Μ 儲庫範 測 驗體之之包位庫位庫利 憶憶規 利 一 行.,二存利:感 生導段段段 一 存二 存專:記記式 專:第胞入第儲専括 I 產半區區區第儲第儲請中該該程 請中該 Μ 寫該一 請包第 Μ種 各 一 二申其 和。申其 ,行 第申尚 ,一 之 第 第如 * 除址如, 址施 該如, 本紙張尺度適用中國國家標準(CN S ) Α4规格(210 X 297公笼) 7 9 1458 W798 H3 經濟部中央標準局員工福利委員會印製 感取料 取感取料 之 各 制 該 ..中 中訊 I 讀資 講二 讀資 作 ,1 控 至 驟庫 庫通 第該取 收第該取 操 段 .,該 輯 步存 存路 該的譲 接該的謓 入 區 ‘,庫, 邏 各儲 儲電 , 來該 庫,來該 寫 個 庫存庫 碼 列等 等制 料庫的 存料庫的 和 數 存儲存 解 下該 該控 資存來 儲資存來 取 複;儲等儲 址 括從 從該 取儲庫 一 取儲庫 讀 有元之該等 位 包來 來與 讓一存 第諝一存 行 其單段各該 該 尚用 用路 收第儲 該收第儲 進 ,體區於至· 接 ,, ,電 接該 二及從接該二 時 元憶諸路入 耦 法路 路器。 庫從第 以,庫從第 同 單記 個電寫 地 方電 電大庫 存用該;路存用該 能:體閃二碼來及擇。之器 器放存 齡使從出電儲使從· 使驟憶快為解用 Μ 選址項大 大測儲 二地 用輸器 二地用。中步記該成址,;-位24放 放感等 第擇使料大第擇使料體各閃個段位路址路部第測 测二該 該選地資放該選地資憶列快數區之電位電外圍感及感第至 從路擇取測從路擇證記下組複等立制制擇至範 一 Μ 二該人 及電選讀感及電選驗閃括一有該獨控控選或利第.,第 * 寫 以器 和生二Μ器和生快 包設含 設有有 生有址 專有料 有料證 , 大,產第,大,產於,排包排設設產設位請設資 設資驗 料放料 Μ 料放料 Μ 種法 段 路 制申 取 取以 資測'資- 實測資,一方 區 電 控如 誚 讓, 本紙張尺度通用中國國家標準(c N S ) A 4規格(210 X 297公変〕 8 9 14 5 8 Η3 26. —種於快閃記憶體中使能同時進行讀取和寫入之方法 *包括下列各步驟: 送出第一位址至第一解碼器,該第一解碼器配合 第一組快閃記憶體單元; 寫入該第一組快閃記憶體單元; 送出第二位址至第二解碼器,該第二解碼器配合 第二組快閃記憶體單元;以及 於該寫入步驟已經開始後,Μ及於該寫入步驟完 成前,從該第二組快閃記憶體單元中讀取資料。 27. 如申請専利範圍第26項之方法,尚包括下列各歩驟: 寫入該第二組記憶體單元;Μ及 於寫入至該第二組記憶體單元之步驟已經開始後 ,Μ及於寫入至該第二組記憶體單元之步驟完成前, 從該第一組記憶體單元謓取資料。 28. 如申請專利範圍第26項之方法,其中: 該第一組記憶體單元為快閃記憶體單元之諸區段 之第一儲存庫;Μ及 經濟部中央標準局員工福利委員會印製 該第二組記憶體單元為快閃記憶體單元之第二儲 存庫。 29. 如申請專利範圍第26項之方法,其中該寫入步驟包括 埋置之程式規剌序列。 30. 如申請專利範圍第26項之方法,其中該寫人步驟包括 埋置之拭除序列。 3 1.如申請專利範圍第26項之方法•其中: 該寫入步驟包括程式規剷該第一組記憶體單元之 本紙張尺度適用中國画家標準(CNS )Α4規格(210Χ 297公釐) 9 91458 4ΈΠ98 經濟部中央標準局員工福利委員會印製 證 講單 單憶 Μ, ,成 ,前 段 儲 式 驗 行體 體記,組 元完 元成 區二 程 作 進憶 憶該器二 單驟 單完 諸 第 該 時 時記 記至碼第 體步 體驟 之 之 證 同 同組:組入解之 憶入及憶步 元 元 驗 及, 能一驟二 寫一元 記寫以記入 單 單 並 Μ 元 使 第步第 括第單 組該‘,組寫 ..體 體 , .,單 中 括各該 包至體 一於 料二該。中憶 憶 中元 元之 置包列或驟址憶 第及實第於科其記 記 其單 單址 裝置下元步位記.,該 Κ 取該及資,閃 閃 -一 之定 體裝括單入一 該器至,誚至,取法快 快 法剌 剌一.。憶體包體寫第至碼入後元入後謓方為 為 方規 規測驟記憶,憶該送入解寫始單寫始元之元 元 之式 式感步性記元記若發寫 二 括開體括開單項軍 單 項程 程夠該發該單組括則括第包經憶包經體32體及體32括 該能 之 揮-體 一 包,包至驟已 記驟已憶第憶 Μ 憶 第包及 證驟元非 法憶第驟組驟址步驟 組步驟記園記.,記 圍驟 Μ 驗步單 體方記該步一步位入步二入步組範組庫組 範步 ‘, 並取剌等之組至入第入二寫入第寫人一利一存二 利入元 , 讀規半入二 人寫之 寫第該寫該該寫第專第儲第 專寫單 元該式於寫第寫該元該送若該從若該該請該 一 該。請該之 單程種和和 ,單若發 於, 於從申 第 庫申 割 一 該一取元 ,元體及則 則前 則-如 之 存如 規 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公货) 9 1458 421T98 _^_H3_ 該諝取資料步驟能夠感測一定址之單元,同時作 驗證該程式規劃單元之該步驟。 經濟部中央標準局員工福利委員會印製 本紙張尺度適用中國國家標準(CN S ) A 4規格(210 X 297公寶) 9 1458
TW086119203A 1996-12-20 1997-12-18 A flash memory device, non-volatile memory device, and method for enabling simultaneous read and write operation in a flash or the like semiconductor device TW421798B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/772,131 US5867430A (en) 1996-12-20 1996-12-20 Bank architecture for a non-volatile memory enabling simultaneous reading and writing

Publications (1)

Publication Number Publication Date
TW421798B true TW421798B (en) 2001-02-11

Family

ID=25094017

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086119203A TW421798B (en) 1996-12-20 1997-12-18 A flash memory device, non-volatile memory device, and method for enabling simultaneous read and write operation in a flash or the like semiconductor device

Country Status (7)

Country Link
US (1) US5867430A (zh)
EP (1) EP0944907B1 (zh)
JP (1) JP3327337B2 (zh)
KR (1) KR100472741B1 (zh)
DE (1) DE69707502T2 (zh)
TW (1) TW421798B (zh)
WO (1) WO1998028750A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383894C (zh) * 2001-09-17 2008-04-23 圣地斯克公司 集成电路及操作集成电路的方法
TWI641952B (zh) * 2006-03-28 2018-11-21 記憶科技有限責任公司 記憶體裝置、方法、及電腦程式產品

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US7071060B1 (en) * 1996-02-28 2006-07-04 Sandisk Corporation EEPROM with split gate source side infection with sidewall spacers
JP3611280B2 (ja) * 1997-09-30 2005-01-19 シャープ株式会社 不揮発性半導体記憶装置
FR2771526B1 (fr) * 1997-11-27 2004-07-23 Bull Sa Architecture pour la gestion de donnees vitales dans une machine multi-modulaire et procede pour la mise en oeuvre d'une telle architecture
US6088264A (en) * 1998-01-05 2000-07-11 Intel Corporation Flash memory partitioning for read-while-write operation
US6260103B1 (en) * 1998-01-05 2001-07-10 Intel Corporation Read-while-write memory including fewer verify sense amplifiers than read sense amplifiers
US6182189B1 (en) * 1998-01-05 2001-01-30 Intel Corporation Method and apparatus for placing a memory in a read-while-write mode
US5969986A (en) * 1998-06-23 1999-10-19 Invox Technology High-bandwidth read and write architectures for non-volatile memories
US6606267B2 (en) * 1998-06-23 2003-08-12 Sandisk Corporation High data rate write process for non-volatile flash memories
EP0971361B1 (en) 1998-06-23 2003-12-10 SanDisk Corporation High data rate write process for non-volatile flash memories
US5995415A (en) * 1998-09-23 1999-11-30 Advanced Micro Devices, Inc. Simultaneous operation flash memory device with a flexible bank partition architecture
US6033955A (en) * 1998-09-23 2000-03-07 Advanced Micro Devices, Inc. Method of making flexibly partitioned metal line segments for a simultaneous operation flash memory device with a flexible bank partition architecture
US6275894B1 (en) 1998-09-23 2001-08-14 Advanced Micro Devices, Inc. Bank selector circuit for a simultaneous operation flash memory device with a flexible bank partition architecture
US7268809B2 (en) * 1998-09-23 2007-09-11 San Disk Corporation Analog buffer memory for high-speed digital image capture
US6760068B2 (en) 1998-12-31 2004-07-06 Sandisk Corporation Correction of corrupted elements in sensors using analog/multi-level non-volatile memory
JP3940513B2 (ja) 1999-01-11 2007-07-04 株式会社東芝 半導体記憶装置
KR100560634B1 (ko) * 1999-01-13 2006-03-16 삼성전자주식회사 불휘발성 반도체 메모리 장치
US6377502B1 (en) * 1999-05-10 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device that enables simultaneous read and write/erase operation
DE60012081T2 (de) * 1999-05-11 2004-11-18 Fujitsu Ltd., Kawasaki Nichtflüchtige Halbleiterspeicheranordnung, die eine Datenleseoperation während einer Datenschreib/lösch-Operation erlaubt
JP2001052495A (ja) * 1999-06-03 2001-02-23 Toshiba Corp 半導体メモリ
US6591327B1 (en) 1999-06-22 2003-07-08 Silicon Storage Technology, Inc. Flash memory with alterable erase sector size
EP1073064A1 (en) * 1999-07-30 2001-01-31 STMicroelectronics S.r.l. Non-volatile memory with the functional capability of simultaneous modification of the contents and burst mode read or page mode read
JP4138173B2 (ja) 1999-08-26 2008-08-20 株式会社ルネサステクノロジ 不揮発性半導体記憶装置およびその消去方法
US6178132B1 (en) * 1999-09-09 2001-01-23 Macronix International Co., Ltd. Non-volatile integrated circuit having read while write capability using one address register
EP1242889B1 (en) * 1999-09-13 2013-10-09 Silicon Storage Technology, Inc. A single chip embedded microcontroller having multiple non-volatile erasable proms sharing a single high voltage generator
US6125055A (en) * 1999-10-19 2000-09-26 Advanced Micro Devices, Inc. Sector write protect CAMS for a simultaneous operation flash memory
US6327181B1 (en) 1999-10-19 2001-12-04 Advanced Micro Devices Inc. Reference cell bitline path architecture for a simultaneous operation flash memory device
US6550028B1 (en) 1999-10-19 2003-04-15 Advanced Micro Devices, Inc. Array VT mode implementation for a simultaneous operation flash memory device
US6111787A (en) * 1999-10-19 2000-08-29 Advanced Micro Devices, Inc. Address transistion detect timing architecture for a simultaneous operation flash memory device
US6178129B1 (en) * 1999-10-19 2001-01-23 Advanced Micro Devices, Inc. Separate output power supply to reduce output noise for a simultaneous operation
US6185128B1 (en) 1999-10-19 2001-02-06 Advanced Micro Devices, Inc. Reference cell four-way switch for a simultaneous operation flash memory device
US6118698A (en) * 1999-10-19 2000-09-12 Advanced Micro Devices, Inc. Output multiplexing implementation for a simultaneous operation flash memory device
US6163478A (en) 1999-10-19 2000-12-19 Advanced Micro Devices, Inc. Common flash interface implementation for a simultaneous operation flash memory device
US6571307B1 (en) 1999-10-19 2003-05-27 Advanced Micro Devices, Inc. Multiple purpose bus for a simultaneous operation flash memory device
US6397313B1 (en) 1999-10-19 2002-05-28 Advanced Micro Devices, Inc. Redundant dual bank architecture for a simultaneous operation flash memory
US6201753B1 (en) 1999-10-19 2001-03-13 Advanced Micro Devices, Inc. Latching CAM data in a flash memory device
US6259633B1 (en) * 1999-10-19 2001-07-10 Advanced Micro Devices, Inc. Sense amplifier architecture for sliding banks for a simultaneous operation flash memory device
US6285585B1 (en) 1999-10-19 2001-09-04 Advaned Micro Devices, Inc. Output switching implementation for a flash memory device
US6359808B1 (en) 1999-10-19 2002-03-19 Advanced Micro Devices, Inc. Low voltage read cascode for 2V/3V and different bank combinations without metal options for a simultaneous operation flash memory device
US6331950B1 (en) 1999-10-19 2001-12-18 Fujitsu Limited Write protect input implementation for a simultaneous operation flash memory device
US6240020B1 (en) 1999-10-25 2001-05-29 Advanced Micro Devices Method of bitline shielding in conjunction with a precharging scheme for nand-based flash memory devices
US6175523B1 (en) 1999-10-25 2001-01-16 Advanced Micro Devices, Inc Precharging mechanism and method for NAND-based flash memory devices
US6222768B1 (en) 2000-01-28 2001-04-24 Advanced Micro Devices, Inc. Auto adjusting window placement scheme for an NROM virtual ground array
US6272043B1 (en) 2000-01-28 2001-08-07 Advanced Micro Devices, Inc. Apparatus and method of direct current sensing from source side in a virtual ground array
US6201737B1 (en) 2000-01-28 2001-03-13 Advanced Micro Devices, Inc. Apparatus and method to characterize the threshold distribution in an NROM virtual ground array
US6160750A (en) * 2000-02-04 2000-12-12 Advanced Micro Devices, Inc. Noise reduction during simultaneous operation of a flash memory device
US6215705B1 (en) 2000-02-10 2001-04-10 Advanced Micro Devices, Inc. Simultaneous program, program-verify scheme
US6285583B1 (en) 2000-02-17 2001-09-04 Advanced Micro Devices, Inc. High speed sensing to detect write protect state in a flash memory device
US6240040B1 (en) 2000-03-15 2001-05-29 Advanced Micro Devices, Inc. Multiple bank simultaneous operation for a flash memory
JP2001283594A (ja) * 2000-03-29 2001-10-12 Sharp Corp 不揮発性半導体記憶装置
JP4524439B2 (ja) * 2000-03-30 2010-08-18 ラウンド ロック リサーチ、エルエルシー ゼロレイテンシ機能、ゼロバスターンアラウンド機能を有するシンクロナスフラッシュメモリ
US6851026B1 (en) * 2000-07-28 2005-02-01 Micron Technology, Inc. Synchronous flash memory with concurrent write and read operation
JP4535565B2 (ja) * 2000-06-09 2010-09-01 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US6772273B1 (en) * 2000-06-29 2004-08-03 Intel Corporation Block-level read while write method and apparatus
US6883044B1 (en) * 2000-07-28 2005-04-19 Micron Technology, Inc. Synchronous flash memory with simultaneous access to one or more banks
US6654848B1 (en) * 2000-09-15 2003-11-25 Advanced Micro Devices, Inc. Simultaneous execution command modes in a flash memory device
US6574141B2 (en) 2000-12-29 2003-06-03 Intel Corporation Differential redundancy multiplexor for flash memory devices
US6442069B1 (en) * 2000-12-29 2002-08-27 Intel Corporation Differential signal path for high speed data transmission in flash memory
US6931498B2 (en) * 2001-04-03 2005-08-16 Intel Corporation Status register architecture for flexible read-while-write device
US6584034B1 (en) 2001-04-23 2003-06-24 Aplus Flash Technology Inc. Flash memory array structure suitable for multiple simultaneous operations
US6781914B2 (en) 2001-08-23 2004-08-24 Winbond Electronics Corp. Flash memory having a flexible bank partition
JP4157285B2 (ja) * 2001-08-31 2008-10-01 株式会社東芝 不揮発性半導体メモリ
JP4127605B2 (ja) * 2001-09-07 2008-07-30 株式会社東芝 半導体記憶装置
JP2003123488A (ja) * 2001-10-11 2003-04-25 Toshiba Corp 半導体記憶装置
DE10152235B4 (de) * 2001-10-20 2015-01-08 Robert Bosch Gmbh Verfahren zum Erkennen von Fehlern bei der Datenübertragung innerhalb eines CAN-Controllers und ein CAN-Controller zur Durchführung dieses Verfahrens
KR100454144B1 (ko) * 2001-11-23 2004-10-26 주식회사 하이닉스반도체 멀티 뱅크 구조의 플래쉬 메모리 장치
US6614691B2 (en) * 2001-12-12 2003-09-02 Micron Technology, Inc. Flash memory having separate read and write paths
EP1345236B1 (en) 2002-03-14 2011-05-11 STMicroelectronics Srl A non-volatile memory device
US7061792B1 (en) * 2002-08-10 2006-06-13 National Semiconductor Corporation Low AC power SRAM architecture
KR100490084B1 (ko) * 2002-09-12 2005-05-17 삼성전자주식회사 효율적인 리던던시 구제율을 갖는 반도체 메모리 장치
US7155562B2 (en) * 2003-05-08 2006-12-26 Micron Technology, Inc. Method for reading while writing to a single partition flash memory
US7069377B2 (en) * 2003-05-08 2006-06-27 Micron Technology, Inc. Scratch control memory array in a flash memory device
US7099226B2 (en) 2003-10-14 2006-08-29 Atmel Corporation Functional register decoding system for multiple plane operation
JP2005222315A (ja) * 2004-02-05 2005-08-18 Sony Corp 不揮発性メモリ制御方法および装置
US7298646B1 (en) 2004-08-11 2007-11-20 Altera Corporation Apparatus for configuring programmable logic devices and associated methods
US7151709B2 (en) * 2004-08-16 2006-12-19 Micron Technology, Inc. Memory device and method having programmable address configurations
KR20080040425A (ko) * 2006-11-03 2008-05-08 삼성전자주식회사 멀티 섹터 소거 동작 도중에 데이터를 독출할 수 있는불휘발성 메모리 장치 및 데이터 독출 방법
CN101715575A (zh) 2006-12-06 2010-05-26 弗森多系统公司(dba弗森-艾奥) 采用数据管道管理数据的装置、系统和方法
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
US8638615B2 (en) 2011-12-14 2014-01-28 Kabushiki Kaisha Toshiba Semiconductor storage device, host controlling the same, and memory system including the semiconductor storage device and the host
US9251086B2 (en) 2012-01-24 2016-02-02 SanDisk Technologies, Inc. Apparatus, system, and method for managing a cache
KR101174349B1 (ko) 2012-06-21 2012-08-16 엘아이지넥스원 주식회사 음성 데이터 재생 시스템
KR101272289B1 (ko) 2012-06-21 2013-06-07 엘아이지넥스원 주식회사 음성 데이터 저장 방법
US9666244B2 (en) 2014-03-01 2017-05-30 Fusion-Io, Inc. Dividing a storage procedure
US9933950B2 (en) 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61246997A (ja) * 1985-04-23 1986-11-04 Toshiba Corp 電気的消去・再書込み可能型読出し専用メモリ
JPS6240698A (ja) * 1985-08-16 1987-02-21 Fujitsu Ltd 半導体記憶装置
US4752871A (en) * 1985-09-30 1988-06-21 Motorola, Inc. Single-chip microcomputer having a program register for controlling two EEPROM arrays
JPS6386197A (ja) * 1986-09-29 1988-04-16 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPS63161599A (ja) * 1986-12-25 1988-07-05 Toshiba Corp 不揮発性半導体メモリ
US5007022A (en) * 1987-12-21 1991-04-09 Texas Instruments Incorporated Two-port two-transistor DRAM
DE68928341T2 (de) * 1988-12-05 1998-01-29 Texas Instruments Inc Integrierte Schaltungskonfiguration mit schneller örtlicher Zugriffszeit
DE68913695T2 (de) * 1988-12-27 1994-10-20 Nippon Electric Co Mikrorechner mit einem elektrisch löschbaren und programmierbaren nichtflüchtigen Speicher.
JP2601951B2 (ja) * 1991-01-11 1997-04-23 株式会社東芝 半導体集積回路
US5276642A (en) * 1991-07-15 1994-01-04 Micron Technology, Inc. Method for performing a split read/write operation in a dynamic random access memory
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
JP3143161B2 (ja) * 1991-08-29 2001-03-07 三菱電機株式会社 不揮発性半導体メモリ
JPH06215590A (ja) * 1993-01-13 1994-08-05 Nec Ic Microcomput Syst Ltd フラッシュ消去型不揮発性メモリ
JP3464271B2 (ja) * 1994-04-12 2003-11-05 三菱電機株式会社 不揮発性半導体記憶装置
FR2719939A1 (fr) * 1994-05-11 1995-11-17 Sgs Thomson Microelectronics Mémoire non volatile modifiable électriquement à interface de commande.
US5592435A (en) * 1994-06-03 1997-01-07 Intel Corporation Pipelined read architecture for memory
US5506810A (en) * 1994-08-16 1996-04-09 Cirrus Logic, Inc. Dual bank memory and systems using the same
DE69520665T2 (de) * 1995-05-05 2001-08-30 Stmicroelectronics S.R.L., Agrate Brianza Anordnung von nichtflüchtigen EEPROM,insbesondere Flash-EEPROM
JP3824689B2 (ja) * 1995-09-05 2006-09-20 株式会社ルネサステクノロジ 同期型半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383894C (zh) * 2001-09-17 2008-04-23 圣地斯克公司 集成电路及操作集成电路的方法
TWI641952B (zh) * 2006-03-28 2018-11-21 記憶科技有限責任公司 記憶體裝置、方法、及電腦程式產品

Also Published As

Publication number Publication date
JP3327337B2 (ja) 2002-09-24
EP0944907B1 (en) 2001-10-17
DE69707502T2 (de) 2002-06-13
KR20000062264A (ko) 2000-10-25
US5867430A (en) 1999-02-02
JP2000509871A (ja) 2000-08-02
EP0944907A1 (en) 1999-09-29
KR100472741B1 (ko) 2005-03-07
DE69707502D1 (de) 2001-11-22
WO1998028750A1 (en) 1998-07-02

Similar Documents

Publication Publication Date Title
TW421798B (en) A flash memory device, non-volatile memory device, and method for enabling simultaneous read and write operation in a flash or the like semiconductor device
CN103151069B (zh) 存储器系统及其块复制方法
TWI262388B (en) Method and system for writing data to grouped pages in a block of non-volatile memory, and a memory block for storing written data in grouped pages
TW410343B (en) Non-volatile semiconductor storage
CN103635968B (zh) 包含存储器系统控制器的设备和相关方法
CN103578550B (zh) 产生随机数的存储系统与产生随机数的方法
US9947394B2 (en) Nonvolatile memory device including page buffer and method for reading data without a dumping process for backing up data
CN104951404B (zh) 操作存储器系统的非易失性存储器的方法
CN109992537A (zh) 存储系统及其操作方法
TW588256B (en) Microcomputer
CN109783009A (zh) 存储器系统及其操作方法
CN109542675A (zh) 存储器系统及其操作方法
CN109710451A (zh) 基于nand的存储装置的固件事件跟踪及其执行方法和指令集
CN109947663A (zh) 分布式编程操作
CN107393590A (zh) 非易失性存储设备及其编程方法
CN102682848B (zh) 存储器装置、存储器卡、固态驱动器、系统及其操作方法
CN102737719A (zh) 非易失性存储器器件、其操作方法以及包括其的系统
CN104916315A (zh) 半导体存储装置
CN102792381B (zh) 用于多电平存储器单元(mlc)快闪存储器的防数据破坏的保护
AU2001283409A1 (en) Novel method and structure for reliable data copy operation for non-volatile memories
CN109410993A (zh) 存储系统及其操作方法
CN110187826A (zh) 键-值存储设备及其操作方法
CN107111456A (zh) 用于生成与主机命令相关联的提示信息的系统和方法
CN109841237A (zh) 用于非易失性存储器的利用负阈值感测的感测放大器
CN107102817A (zh) 非易失性存储设备

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees