TW413943B - Self aligned contact pad in a semiconductor device and method for forming thereof - Google Patents

Self aligned contact pad in a semiconductor device and method for forming thereof Download PDF

Info

Publication number
TW413943B
TW413943B TW088105357A TW88105357A TW413943B TW 413943 B TW413943 B TW 413943B TW 088105357 A TW088105357 A TW 088105357A TW 88105357 A TW88105357 A TW 88105357A TW 413943 B TW413943 B TW 413943B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
gate
semiconductor substrate
gate electrode
Prior art date
Application number
TW088105357A
Other languages
English (en)
Inventor
Yun-Gi Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW413943B publication Critical patent/TW413943B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dram (AREA)

Description

4641 pif.doc/ A7 4641 pif.doc/ A7 經濟部智慧財產局員工消费合作社印製 五、發明說明（I ) 本發明是有關於一種半導體元件的製程，且特別是有 關於一種於絕緣層上有矽（以下簡稱爲SOI)之基底上所形 成的半導體記憶元件。 發明背景 用於半導體元件製程中的基底，在形成於其上之半導 體元件的設計上愈來愈需要具有更高的自由度。因此，這 樣的需求趨勢使得SOI形式的基底獲得比基底本身更多的 注意，SOI形式的基底是將結構爲在至少有一個晶圓爲單 一結晶的兩個晶圓中，夾著以加熱的方式所形成之氧化層 的晶圓黏著起來=晶片黏著法可用於比如爲半導體元件@ 電子元件的製作，或是比如爲在其他應用領域之一的微機 械。由於降低了井(Well)與負載的電阻，建立於SOI上％ 電晶體具有所需要的供應電壓低與操作電壓低的優點。& 外，SOI電晶體也展現了高操作速度的優點。 然而，SOI電晶體也有一些先天上的缺點。其中 重要的問題爲浮動體效應的發生。電晶體之主動區域 性浮動會使得電晶體的特性不穩定，並且伴隨著電晶 物操作與特性的退化，也會有一些可信賴度上的疑慮。 第1圖繪示了一種建立於SOI上的DRAM元件。DRam 元件包含了分別形成於依序沉積覆蓋於操作晶圓24 第一絕緣層22a與第二絕緣層18上的反置電容器20以& 字元線14a與14b。反置電容器20穿過第二絕緣餍18 $ 與源極/汲極區16其中之一連接。另一個源極/汲極蹈16 與位元線28在被選定的部分相連接，而位元線28的 4 <請先閱讀背面之注杳？事項再填寫本頁}
—^1 ^^1 - 1 ^1 ^1 4 I» I 訂---------嗥 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） 4641pif.doc/〇 A7 B7 五、發明說明（2 ) 一 部分與源極/汲極區16之間則被形成於兩者之間的第三絕 緣層26所隔離。在此對源極/汲極區16之間’且下方具有 字元線14a的區域定義爲通道區。於位元線28上方沉積 第四絕緣層’並且於第四絕緣層上形成金屬線30a與。 由圖中可知，通道區是處於電性浮動的狀態。通道區 這種電性浮動的狀態使得啓始電壓因爲所累積的電洞而產 生不規則的變動。 發明槪述· 有鑑於上述的問題，本發明之一目的爲提供一種形成 於SOI型基底上之DRAM元件的製造方法’其中將電晶體 的通道區與導體電性連接’以抑制浮動體效應。 與通道區連接的導體位於閘極線上方且與其平行，並 且是在記憶胞陣列的終端部（感應放大器的四周）與位於下 方的金屬線連接。因爲電晶體的浮動體效應所累積的電洞 會經由連接於通道區的導體而流至接地與Vbb，因此避免 了次啓始漏電流，並且抑制了啓始電壓之令人無法接受的 變動。 本發明的上述與其他目的可以藉由在半導體基底上形 成元件隔離區來達成。在半導體基底表面中與表面上的元 件隔離區圍繞了主動區。在被選取的主動區上形成包含有 閘氧化層、閘極、覆蓋層、源極/汲極區以及通道區的電晶 體。形成第一絕緣層於電晶體上並且覆蓋半導體基底。以 傳統的方式於第一絕緣層上形成電容器穿過第一絕緣層， 以電性連接於源極/汲極區其中之一。於第一絕緣層上形成 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) V* 裝---I I---訂----I I--- 經濟部智慧財產局貝工消费合作社印製 413943 4641pif.doc/006 幻 _ B7 五、發明說明（i) 第二絕緣層。將操作晶圓黏著於第二絕緣層上。對半導體 基底的另一個表面進行硏磨與拋光步驟至元件隔離區，因 此形成了已黏著好的SOI型基底。在半導體被拋光的表面 上形成第三絕緣層。在第三絕緣層中形成開口通往電晶體 之通道區。在第三絕緣層上以及接觸窗開口中沉積導電物 質’並且進行圖案化，以形成導線。形成第四絕緣層於導 線上方並覆蓋第三絕緣層。在第四絕緣層上形成穿過被選 取之第四絕緣層，而與源極/汲極區其中之一電性連接的位 元線。形成第五絕緣層覆蓋第四絕緣層，並且形成第一金 屬線於其上。 根據本發明的另一目的，導線可連接位於下方的閘極 線。由於閘極線與導線之間的連接，因此可以控制動態啓 始電壓vt。如果閘極電流爲零(閉電流），通道的電流也會 跟著爲零’因此抑制了次啓始漏電流。另一方面，如果閘 極電流增加至預定電壓（開電流），通道電壓也會增加至一 樣的大小，因此明顯的降低了通道的vt，並且增加了移動 的能力。 根據本發明之又一目的，於形成第三絕緣層之後，在 第三絕緣層上形成與位於下方的埋入式閘極線平行的第二 閘極線。接著，將兩條閘極線彼此連接。兩個閘極其中之 一作爲背向閘極，並以先前所描述的方法操作。 圖式之簡單說明 第1圖是根據習知的方法在SOI型基底上所形成之 DRAM元件的剖面圖； 6 本紙張尺度適用中1國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --裝 訂---------4 經濟部智慧財產局Μ工消费合作社印製 464lpif. A7 464lpif. A7 經濟部智慧財產局負工消费合作社印製 B7 五、發明說明（午） 第2A圖是根據本發明之第一較佳實施例，一種具有 閘極線與電晶體之半導體基底的剖面圖； 第2B圖繪示緊接於第2A圖所示，在電容器上形成絕 緣層的製程步驟； 第2C圖繪示緊接於第2B圖所示，將操作晶圓黏著於 絕緣層上，以形成SOI型基底的製程步驟； 第3A圖繪示緊接於第2C圖所示，形成本發明的新導 線的製程步驟； 第3B圖繪是根據本發明之第二實施例，緊接於第2C 圖所示之形成閘極線的製程步驟； 第4A圖與第4B圖分別爲根據本發明之第一實施例及 其修正的SOI型基底的俯視平面圖：以及 第4C圖爲根據本發明之第二實施例之SOI型基底的 俯視平面圖。 圖式之標記說明 14a、14b :字元線 16、116 :源極/汲極區 18、122 :第二絕緣層 20、120 :電容器 22a、118 :第一絕緣層 24、124 :操作晶圓 26、128a、128c :第二絕緣層 28、130 :位元線 30a、30b、134a、134b :金屬線 7 ----j----Ί -----裝---I---訂------ί·^ ( ( (請先閱讀背面之注音？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） 4641pif.doc/006 413943 A7 B7 五、發明說明（η 100 :半導體基底 112 :元件隔離層 114a :第一鬧極 126 :第二閘極 126a、126b :主體接觸導線 128b :第四絕緣層 132 第五絕緣層 135 接觸窗 136 接觸窗插塞 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局具工消费合作社印製 較佳管施例之詳細說明 本發明的較佳實施例將配合所附圖示作詳細的說明 本發明的第一實施例將配合第2A至第2C圖、第3A 圖、第4A圖與第4B圖來加以說明。第2A圖繪示根據本 發明之第一較佳實施例，在經過數個步驟之後的半導體基 底的剖面圖。首先，以傳統的方法在半導體基底的一 個表面上形成元件隔離層U2,以定義出主動區與非主動 區。在半導體基底1〇〇的主動區上形成包括閘極114a '閘 氧化層(未繪示)與源極/汲極區116的電晶體。由於形成電 晶體的方法爲習知，因此省略其解釋。 以傳統的方法在電晶體與半導體基底100上形成第一 絕緣層118。一般來說，選擇二氧化矽層爲較佳。在第一 絕緣層118中形成開口通往源極/汲極區116其中之一，並 且沉積電容器的下電極於開口中與第一絕緣層118上。沉 積電容器的介電層以及上電極並且加以圖案化，以完全形 8 · ! — 1111 訂-------I · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4641pif. d〇c/〇〇64x3943 A7 B7 玉、發明說明) 成電容器120。在電容器120與第一絕緣層118上形成比 如爲硼磷矽玻璃(BPSG)的第二絕緣層122。此硼磷矽玻璃 層122是作爲SOI型基底的黏著層。 請參照第2B圖，接著，對SOI型基底的硼磷矽玻璃 層進行硏磨與拋光，並且黏著於預先準備好的操作晶圓124 上。如第2C圖所示，對半導體基底的另一面(與操作晶圓 124相反的表面）進行平坦化至元件隔離層112。此平坦化 步驟是以化學機械硏磨法來進行。 如第3Α圖所示，接著，形成主體接觸導線。請參照 第3Α圖，在經過平坦化的表靣上髟成由氧化層所組成的 第三絕緣層128a至厚度大約爲1000埃。在第三絕緣層128a 中形成開口’以通往相當於半導體基底位於源極/汲極區 116之間大區域的通道區。在開口中以及第三絕緣層128a 上沉積導電材料，並且加以圖案化，以形成主體接觸導線 126a與126b。導線126b重疊於位於下方的閘極線iua並 且與其平行。換句話說，因爲浮動體效應所導致的累積電 洞將會流到接地或是Vbb’因此抑制了次啓始漏電流與崩 潰電壓的降低。此外’由於閘極線與電容器爲埋入式，因 此並不需要特別去考慮位元線（或是金屬線)與主體接觸導 線以及閘極線（或是電容器）之間重疊的問題。所以，主體 接觸導線可以由複晶矽、矽化鎢、鎢或是金屬形成，並且 可以同時作爲週邊電路區的電阻線。接下來的製程步驟爲 形成位元線130。在主體接觸導線126b與第三絕緣層128a 上形成第四絕緣層128b。在第三與第四絕緣層128&與128b 9 (請先閱讀背面之注意事項再填寫本頁) 装 ----訂---------線 經濟部智慧財產局MKJ-消费合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 4641 pif.doc/006 A7 413943 4641 pif.doc/006 A7 413943 經濟部智慧財產局霣工消费合作社印製 B7 五、發明說明（q) 中形成開口通往另一個源極/汲極區116°沉積形成位元線 的物質於開口中與第四絕緣層128b上，以形成位元線130。 於第四絕緣層128b上形成第五絕緣層132 ’並於其上形成 金屬線134a與134b。 第4A圖繪示在依照第一實施例，在形成主體接觸導 線126之後的SOI型基底的俯視圖。如圖中所示，主體接 觸導線126位於在下方通過主動區(更精確地說，是通道區) 的閘極線114a的上方，並且與其平行。主體接觸導線經 由接觸窗插塞126a連接於主動區。主體接觸導線126有效 的抑制了電晶體的浮動體效應。 或者，如第4B圖中所示，閘極線114a與主體接觸導 線126可以經由接觸窗135與接觸窗插塞136而彼此連接。 如此一來，主體接觸導線126b將作爲背向閘極。 主體接觸窗導體線可以連接至接地或是Vbb(背向偏 壓）。如果閘極電壓爲零（閉電流），通道區的電壓也將跟著 爲零，因此抑制了次啓始漏電流。如果施加預定的電壓於 閘極(開電流），通道區也會被施加與閘極相同大小的電壓， 因此降低了啓始電壓並且增加了載子的濃度。 以下爲本發明的第二實施例，並將配合第3B圖與第4C 圖加以說明。與第一實施例中具有相同功能的構件將以相 同的標號來標示，並作簡短的說明。於形成如第2C圖所 示之SOI型基底之後，在已平坦化的SOI表面上形成第三 絕緣層128c»在第三絕緣層上形成與下方之第一閘極重疊 並且平行的第二閘極126,也就是所謂的背向閘極。背向 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝--------訂 464 1 pif.doc A7 五、發明說明（2 ) 閘極126連接於第一閘極114a。其中，第二閘極126具有 與第一閘極114a相同的電阻，且其材質爲比如爲複晶矽、 矽化鎢、鎢以及金屬等導電性相同的材料。第一閘極與第 二背向閘極的製程順序可以反過來。簡而言之，在以元件 隔離層定義出主動區與非主動區之後，先在半導體基底的 主動區域上形成背向閘極。並且進行如第一實施例中的數 個步驟。之後，形成第三絕緣層128c，並且同時於第三絕 緣層128c上形成閘極。 在第二背向閘極126與第三絕緣層128c上形成第四絕 緣層128d。後續的步驟程序與第一實施例相同。背向閘極 的作用則已經在本發明的第一實施例中說明。 第4C圖繪示在依照本發明之第二較佳實施例形成第 二背向閘極126之後的SOI基底的俯視示意圖。由圖中可 見，第二背向閘極126經由接觸窗135與接觸窗插塞136 連接於第一閘極114a。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 yi 請先閱讀背面之注意事項再填寫本頁： --------訂·-------_峻 經濟部智慧財產局貝工消費合作社印製 本紙張尺度適用中國囷家標準（CNS)A4規格（210 x 297公釐）

Claims (1)

  1. 464lpif.d 〇i^943 C8 464lpif.d 〇i^943 C8 經濟部中央標準局兵工消費合作社印装 __ D8 六、申請專利範圍 種半導體記憶元件的製造方法，包括下列步驟： 提供具有二相對表面之一半導體基底； 形成〜元件隔離層，於該半導體基底之二相對表面中 其中之一中與其上方，以定義一主動區與一非主動區； 形成一閘極，位於其中夾有一閘氧化層之該半導體基 底的該主動區上； 於該主動區中及其上方形成一源極/汲極區，緊接於該 閘極，該半導體基底之下方具有該閘極的一區域提供爲一 通道； 於該閘極上形成一第一絕緣層，並且覆蓋該半導體基 底； 形成一電容器於該第一絕緣層上’使其穿過該第一絕 緣層，電性連接於該對源極/汲極區其中之一； 於該閘極上形成一第二絕緣層，並且覆蓋該第一絕緣 暦· 將一操作晶圓之一表面黏著於該第二絕緣層上； 硏磨並拋光該半導體基底之另一表面至該元件隔m 之一上表面： 形成一導體於該半導體基底之經過拋光的該表面上； 以及 於該第三絕緣層上形成一導體穿過該第三絕綠層且電 性連接於該通道區。 2_如申請專利範圍第1項之方法，其中該第二絕緣層 包括一硼磷矽玻璃層。 12 (請先閲讀背面之注意事項再f本頁} .裝· 、*! 線 本紙張尺度逋用中國國家搮率（CNS ) A4規格（210X297公釐） ' - 經濟部中央標準局貝工消費合作社印装 413943 - 464 丨pifd〇c/006 m 六、申請專利範圍 3. 如申請專利範圍第1項之方法，其中該導體係選自 於由複晶矽層，矽化鎢層、鎢層、金屬及其組合所組成的 族群中的材質。 4. 如申請專利範圍第1項之方法，其中該導體電性連 接於該閘極。 5. —種形成半導體記憶元件的方法，包括下列步驟： 提供具有二相對表面之一半導體基底； 形成一元件隔離層於該半導體基底之二相對表面中其 中之一中與其上方，以定義一主動區與一非主動區； 形成一第一閘極，位於其中夾有一閘氧化層之該半導 體基底的該主動區上； 於該主動區中及其上方形成一對源極/汲極區緊接於該 第一閘極，該半導體基底之下方具有該第一閘極的一區域 提供爲一通道； 於該第一閘極上形成一第二絕緣層，並且覆蓋該半導 體基底； 形成一電容器於該第二絕緣層上，使其穿過該第一絕 緣層，與該對源極/汲極區其中之一電性連接； 形成一第三絕緣層於該電容器上，並且覆蓋該第二絕 緣層； 將一操作晶圓之一表面黏著於該第三絕緣層上； 硏磨並拋光該半導體基底之另一表面至該元件隔離層 之一上表面； 形成一第四絕緣層，於該半導體基底經過拋光的另一 13 本紙張尺度適用中國國家梯準（規格（2H)X：297公釐) ~ -----7—.丨丨^--裝------訂------線 (請先閲讀背面之注意事項再19^^頁) ί 經濟部中央標準局貝工消費合作社印策 413943 b 464lpi,'d〇C/〇06_D8 六、申請專利範圍 表面上；以及 形成一第二閘極於該第四絕緣層上，位於該第一閘極 上方並且與其平行。 6. 如申請專利範圍第5項之方法，其中該第一閘極之 接觸電阻相等於該第二閘極的接觸電阻。 7. 如申請專利範圍第5項之方法，其中該第一閘極係 選自於由複晶矽層，矽化鎢層、鎢層、金屬及其組合所組 成的族群中的材質。 8. 如申請專利範圍第5項之方法，其中該第二閘極係 選自於由複晶砂層，砂化鎢層、鶴層、金屬及其組合所組 成的族群中的材質。 9. 如申請專利範圍第5項之方法，其中更包括該第一 閘極電性連接於該第二閘極。 10. 如申請專利範圍第5項之方法，其中該二閘極其中 之一作爲背向聞極。 11. 一種半導體元件，包括： 具有相對之二表面之一基底； 一閘極，形成於該半導體基底的一表面上； 一對源極/汲極區，形成於該半導體基底中及其上方， 並且連接於該閘極，在下方具有該閘極的該半導體基底中 之一區域定義爲一通道； 一第一絕緣層，形成於具有該閘極之該基底上； 一導體，形成於該第一絕緣層上，並與該通道區電性 連接； 14 ； . 裝 訂 線 r , - (請先閱讀背面之注意事項再f术頁) { 本紙張尺度逍用中國國家梯準（CNS ) A4規格（2I0X297公釐） ABCD 、申請專利範圍 一第二絕緣層，形成於該半導體基底之另一面； 一電容器，形成於該第二絕緣層上 絕緣層，與該對源極/汲極區其中之一電性連接； 一第三絕緣層，形成於該第二絕緣層上並且覆蓋於該 半導體基底；以及 一操作晶圓，黏著於該第四絕上。 12.如申請專利範圍第11項其中該導體電性 連接於該閘極。 @ 4641ρί 413°^ 4 3 ?' /LL 13. 如申請專利範圍第11項;該導體係選 自於由複晶矽層，矽化鎢層、鎢層' 及其組合所組成 的族群中的材質。 14. 一種半導體元件，包括： 具有相對之二表面之一基底： 一第一間極，形成於其中夾著一第一絕緣層之該基底 的一表面上； 一對源極/汲極區，形成於該半導體基底中及其上方， 並且連接於該閘極，在下方具有該閘極的該半導體基底中 之一區域定義爲一通道； 一第二絕緣層，形成於該半導體基底之另一面； 一第二閘極，形成於該第二絕緣層尙且與位於下方之 該第一閘極平行； 一第三絕緣層，形成於該第一閘極上並且覆蓋於該半 導體基底； 一電容器，形成於該第三絕緣層上，並且穿過該第三 15 -----.---_--裝------訂------線 r (請先閱讀r面之注意事項再「頁) ί 經濟部中央標率局男工消費合作社印裝 本紙張尺度逋用中囤國家揉準（CNS ) Α4见格（210X297公嫠） 464! pif.doc/006 A8 B8 C8 D8 4 i 3 0 4 3 六、导請專利範圍 絕緣層，與該對源極/汲極區其中之一電性連接； 一第四絕緣層，形成於該第三決於層上，並且覆蓋該 半導體基底；以及 一操作晶圓，黏著於該第四絕緣層上。 15. 如申請專利範圍第14項;其中該第一聞極 電性連接於該第二閘極。 16. 如申請專利範圍第14項^其中該閘極其中 之一作爲背向閘極° I®;. 17. 如申請專利範圍第14項之中該二閘極係 分別選自於由複晶矽層，矽化鎢層、鎢層、金屬及其組合 所組成的族群中的材質。 請 先 閲 背· 意 事 項 再 頁 裝 訂 線 經濟部中央揉隼局貝工消費合作社印裝 本紙張尺度逋用中國國家標準（CNS ) A4规格（2丨0X297公釐）
TW088105357A 1998-05-27 1999-04-03 Self aligned contact pad in a semiconductor device and method for forming thereof TW413943B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019164A KR100267013B1 (ko) 1998-05-27 1998-05-27 반도체 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
TW413943B true TW413943B (en) 2000-12-01

Family

ID=19537782

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088105357A TW413943B (en) 1998-05-27 1999-04-03 Self aligned contact pad in a semiconductor device and method for forming thereof

Country Status (7)

Country Link
US (2) US6294806B1 (zh)
JP (2) JPH11354756A (zh)
KR (1) KR100267013B1 (zh)
DE (1) DE19923388B4 (zh)
FR (1) FR2779273B1 (zh)
GB (1) GB2337851B (zh)
TW (1) TW413943B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537552B1 (ko) * 2000-07-31 2005-12-16 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조 방법
US6465331B1 (en) * 2000-08-31 2002-10-15 Micron Technology, Inc. DRAM fabricated on a silicon-on-insulator (SOI) substrate having bi-level digit lines
DE10065669A1 (de) * 2000-12-29 2002-07-11 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleiterspeicheranordnung
US6972448B2 (en) * 2000-12-31 2005-12-06 Texas Instruments Incorporated Sub-lithographics opening for back contact or back gate
FR2830124B1 (fr) * 2001-09-26 2005-03-04 St Microelectronics Sa Memoire vive
US7608927B2 (en) 2002-08-29 2009-10-27 Micron Technology, Inc. Localized biasing for silicon on insulator structures
JP2004111826A (ja) * 2002-09-20 2004-04-08 Renesas Technology Corp 半導体装置およびその製造方法
US7710771B2 (en) * 2002-11-20 2010-05-04 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage
GB0229191D0 (en) 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
JP4319078B2 (ja) * 2004-03-26 2009-08-26 シャープ株式会社 半導体装置の製造方法
KR100674952B1 (ko) * 2005-02-05 2007-01-26 삼성전자주식회사 3차원 플래쉬 메모리 소자 및 그 제조방법
US7709313B2 (en) * 2005-07-19 2010-05-04 International Business Machines Corporation High performance capacitors in planar back gates CMOS
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
TWI708329B (zh) * 2017-03-20 2020-10-21 聯華電子股份有限公司 記憶體元件及其製作方法
EP3642874A4 (en) 2017-06-20 2021-05-26 INTEL Corporation INTERNAL KNOT JUMPER FOR BINARY MEMORY CELLS

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308386A (ja) * 1987-01-30 1988-12-15 Sony Corp 半導体装置とその製造方法
JPS63219154A (ja) * 1987-03-06 1988-09-12 Nec Corp 半導体装置
US5316962A (en) * 1989-08-15 1994-05-31 Matsushita Electric Industrial Co., Ltd. Method of producing a semiconductor device having trench capacitors and vertical switching transistors
US5306942A (en) * 1989-10-11 1994-04-26 Nippondenso Co., Ltd. Semiconductor device having a shield which is maintained at a reference potential
US5420048A (en) * 1991-01-09 1995-05-30 Canon Kabushiki Kaisha Manufacturing method for SOI-type thin film transistor
JPH06104410A (ja) * 1991-10-31 1994-04-15 Sony Corp Ｓｏｉ構造の形成方法
EP0537677B1 (en) * 1991-10-16 1998-08-19 Sony Corporation Method of forming an SOI structure with a DRAM
DE69232432T2 (de) * 1991-11-20 2002-07-18 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung
JPH05243521A (ja) * 1992-03-02 1993-09-21 Fujitsu Ltd 半導体メモリ装置
JPH0834261B2 (ja) * 1992-06-17 1996-03-29 インターナショナル・ビジネス・マシーンズ・コーポレイション Ｂｉｃｍｏｓ集積回路用のｓｏｉ構造体およびその製造方法
JPH0621386A (ja) * 1992-07-06 1994-01-28 Mitsubishi Electric Corp 半導体記憶装置
JPH06252400A (ja) * 1992-12-28 1994-09-09 Sony Corp 横型絶縁ゲート型電界効果トランジスタの製法
US6004865A (en) * 1993-09-06 1999-12-21 Hitachi, Ltd. Method of fabricating multi-layered structure having single crystalline semiconductor film formed on insulator
JP3488730B2 (ja) * 1993-11-05 2004-01-19 株式会社ルネサステクノロジ 半導体集積回路装置
US5446299A (en) * 1994-04-29 1995-08-29 International Business Machines Corporation Semiconductor random access memory cell on silicon-on-insulator with dual control gates
JPH07321332A (ja) * 1994-05-21 1995-12-08 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
US5559368A (en) * 1994-08-30 1996-09-24 The Regents Of The University Of California Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation
JPH08181316A (ja) * 1994-12-22 1996-07-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5753947A (en) * 1995-01-20 1998-05-19 Micron Technology, Inc. Very high-density DRAM cell structure and method for fabricating it
JP3973715B2 (ja) * 1995-06-05 2007-09-12 富士通株式会社 半導体記憶装置及びその製造方法
US5776789A (en) * 1995-06-05 1998-07-07 Fujitsu Limited Method for fabricating a semiconductor memory device
GB2321336B (en) * 1997-01-15 2001-07-25 Univ Warwick Gas-sensing semiconductor devices
US6043535A (en) * 1997-08-29 2000-03-28 Texas Instruments Incorporated Self-aligned implant under transistor gate
KR100281109B1 (ko) * 1997-12-15 2001-03-02 김영환 에스오아이(soi)소자및그의제조방법
JP3699823B2 (ja) * 1998-05-19 2005-09-28 株式会社東芝 半導体装置
US6100567A (en) * 1998-06-11 2000-08-08 Sun Microsystems, Inc. Tunable threshold SOI device using back gate and intrinsic channel region

Also Published As

Publication number Publication date
FR2779273B1 (fr) 2005-04-29
US6458638B2 (en) 2002-10-01
KR19990086261A (ko) 1999-12-15
US6294806B1 (en) 2001-09-25
FR2779273A1 (fr) 1999-12-03
US20020001913A1 (en) 2002-01-03
JP2007335887A (ja) 2007-12-27
DE19923388B4 (de) 2005-11-10
KR100267013B1 (ko) 2000-09-15
JPH11354756A (ja) 1999-12-24
DE19923388A1 (de) 1999-12-02
GB2337851A (en) 1999-12-01
GB2337851B (en) 2000-08-23
GB9909584D0 (en) 1999-06-23

Similar Documents

Publication Publication Date Title
TW413943B (en) Self aligned contact pad in a semiconductor device and method for forming thereof
TW479311B (en) Semiconductor high dielectric constant decoupling capacitor structures and process for fabrication
TW495915B (en) Method for forming conductive contact body of semiconductor device
KR950021083A (ko) 반도체 장치 및 그 제조방법
JPH09205181A (ja) 半導体装置
TWI238535B (en) Method of forming a PIP capacltor
JP4931296B2 (ja) 半導体装置、および半導体装置を形成する方法
TW392282B (en) Manufacturing method for cylindrical capacitor
JPH09232542A (ja) 半導体装置およびその製造方法
TW381342B (en) Self-alignment capacitor manufacturing method
KR19980040650A (ko) 반도체메모리 장치의 커패시터 제조방법
JPH11307745A (ja) 非揮発性半導体素子及びその製造方法
KR100764336B1 (ko) 반도체소자의 저장전극 및 그 제조방법
KR0165459B1 (ko) 게이트전극을 함몰시킨 소자분리막 및 그 제조방법
JPH1050950A (ja) 半導体集積回路装置の製造方法
KR100609535B1 (ko) 반도체소자의 캐패시터 형성방법
KR0166491B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0176162B1 (ko) 반도체 메모리 소자 및 그 저항층 형성방법
KR100400285B1 (ko) 반도체 소자의 제조방법
TW439230B (en) Manufacturing method for flash memory
KR100390846B1 (ko) 반도체 소자 제조방법
TW451406B (en) Manufacturing method of metal damascene
JP2000269425A (ja) 半導体装置
TW410468B (en) Manufacturing the capacitor of dynamic random access memory
TW506042B (en) Manufacturing method of capacitor

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees