TW388878B - Redundant circuit for semiconductor device - Google Patents

Redundant circuit for semiconductor device Download PDF

Info

Publication number
TW388878B
TW388878B TW087109819A TW87109819A TW388878B TW 388878 B TW388878 B TW 388878B TW 087109819 A TW087109819 A TW 087109819A TW 87109819 A TW87109819 A TW 87109819A TW 388878 B TW388878 B TW 388878B
Authority
TW
Taiwan
Prior art keywords
voltage
channel metal
output
signal
node
Prior art date
Application number
TW087109819A
Other languages
English (en)
Inventor
Young-Nam Oh
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW388878B publication Critical patent/TW388878B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

:4十 *v^^rJn-T-^f A7 B7 五、發明説明(I ) 發明之背景 發明的領域
I 本發明一般相關於半導體元件之冗餘電路。更特別的 是其相關於可控制高電壓產生器操作的半導體元件之冗餘 電路,其已經被用在測定一個晶片是否正常。 相關枝術之描沭 假若任一個多重極小單元之一組成一個動態隨機存取 記憶體(DRAM)或同步記憶元件失效,此動態隨機存取 記憶體(DRAM)無法執行一個正常功能。這種情形下, 應用冗餘結構以設於動態隨機存取記憶體(DRAM)或同 步記憶元件之額外記憶體單元取代有缺陷的單元,可有較 好的良率方面成效。 在冗餘結構裡,記億體的冗餘單元以次陣列方塊安置 。在1 6 Μ動態隨機存取記憶體(DRAM)的情形,額外 之列與行預先被提供到每一個2 5 6 K單元陣列,並且假 使一個記憶體單元失效,其它(冗餘單元)將列或行爲單 位在電路操作中生效。 換言之,假使晶圓製程完成,其內部電路被設定來改 變冗餘單元的位址信號。亦即是,假使一個位址的輸入在 實際使用時對應到失效的線上,則會有一個選擇改到一個 外在線。此程式之特徵係一種電子保險絲技術,其保險絲 隨著過多電流融熔而被截斷,以及一個雷射束技術,其保 險絲被雷射束燒毀。 假使電力被施加到一個高電壓產生器,其係設於一正 _ ___3 (锖先閱讀背而之注¾事項再祯巧本页) •f1* 木紙浓尺度递m屮闪w象打呤(> Λ4叱格(2丨OX297公梦) "'•r-^-JI:^1?-^’u l,-'-!nfr <" Μ··;;.印" Α7 Β7 五、發明説明(>) . 常晶片(記憶體單元)與維修晶片,它總是被驅動著。因 此,假^只有正常晶片被操作,則不需要之電力損耗會發 生。 更特別的是,對正常晶片而言,維修時之保險絲燒毀 不存在,並且維修位址啓動通過被關閉。即使相關於維修 位址形成的高電壓產生器僅維持一個較低電壓(大約Vcc-Vt :假使高電壓產生器之環形振盪器被關閉且施加電源的 同時,於驅動電荷幫浦之前施加此預充電電壓的準位)低 於一個高電壓(例如超過1.5 Vcc),則對於高電壓產生器 的電壓無問題發生。假如電源施加上去,高電壓產生器一 直維持在操作狀態,將引起不必要的電力損耗。 發明之槪要 本發明係針對一種半導體元件之冗餘電路,其實質上 排除上述因相關技術限制與缺點所引起之問題。 本發明的一個目的在於提供一種半導體元件之冗餘電 路,其決定是否晶片是正常,並且對於正常晶片而言,被 使用之高電壓產生器被關閉,因此避免了待機狀態之不必 要電力損耗。 爲了實現以上目的,本發明提供一種半導體元件之冗 餘電路,其包含一個保險絲程式機制,產生一個控制信號 決定是否晶片正常;一個高電壓產生機制1,根據自保險絲 程式機制的控制信號而產生第一電壓或第二電壓;以及一 個晶片上冗餘解碼機制,由高電壓產生機制而得之第一電 壓或第二電壓所驅動。假若晶片是正常的,高電壓產生機 4 0¾ (諳先閱讀背而之注念事項再蛾巧本订) -•β 木紙依尺度垅川屮闪內家() ΛΟίί格(2丨0X297公梦} A7 五、發明説明(^) - 制產生第一電壓,而假使此晶片失效,高電壓產生機制產 生第二電壓。第一電壓爲一個自高電壓產生機制而來的輸 [ 出電壓',而第二電壓則爲高於第一電壓之輸出電壓。 高電壓產生機制包含:一個高電壓準位偵測器,其感 測一個高電壓準位來回應自保險絲程式機制而來的控制信 號輸出;一環形振盪器,其接受自高電壓準位偵測器之信 號輸出以產生一個振盪信號;以及一個電荷幫浦,其產生 一個高電壓被自環形振盪器產生之振盪信號所抽汲。此由 電荷幫浦產生之高電壓即爲第二電壓。 附圖之簡明描述 圖一爲根據本發明較佳實施例所提半導體元件冗餘電 路之方塊不意圖; 圖二爲圖一中保險絲程式機制之電路示意圖; 圖三爲圖一中高電壓產生器機制的高電壓準位偵測器 之電路示意圖; 圖四爲根據本發明圖一中高電壓產生器機制的環形振 盪器之電路示意圖; 圖五爲根據本發明圖一中高電壓產生器機制的電荷幫 浦部分之電路示意圖; 圖六a到六h爲圖一中電荷幫浦部分之時序示意圖; 圖七爲圖一中冗餘解碼器於一個晶片'上冗餘解碼器之 電路示意圖。 較佳實施例之詳細描述 詳細參考本發明較佳實施例,其範例展列於伴隨之附 5 木纸张尺度迖;!!屮丨'1丨家行.々((\\.S )八4規格(210X 297公犛) (請先閱讀背而之注态事項再J-Αϊ-:?本Η ) -裝. ,ιτ 線 A7 ____B7_ 五、發明説明(k) - 圖中。 如^0—所示,半導體元件之冗餘電路包含:一個保險 絲程式機制10,輸出一個控制信號enb來回應決定晶片是 否正常;高電壓產生器機制20,執行高電壓產生動作以回 應自保險絲程式機制10輸出之控制信號;以及晶片上冗餘 解碼機制30,具有許多冗餘解碼器30a到30η,並且依照 高電壓產生器機制20啓動狀態操作。 如圖二所示,保險絲程式機制10具有一個保險絲201 與一個電容202彼此以串聯方式在Vcc與接地之間連接; 第一反相器203,在保險絲201與電容202之間連接並且產 生一個控制信號enb (保險絲條件偵測器的一個反相輸出 );一個N型通道金氧半電晶體204,在接地與保險絲201 節點N201,電容202與第一反相器203之間被耦合;以及 第二反相器205,具有一個輸入接端被連接到第一反相器 203的輸出端與N型通道金氧半電晶體204的閘極接端, 因此產生一個保險絲條件偵測信號的平移信號。 高電壓產生器機制20包括:一個高電壓準位偵測器 22,其產生一個以感測高電壓Vp準位對電荷幫浦26的啓 始或關閉信號;環形振塗器24,產生一個相對應之振盪信 號於自高電壓準位偵測器22輸出之信號附上時;電荷幫浦 26,以幫浦操作產生一個高電壓來回應環形振盪器24的振 盪信號。 較佳的是,高電壓產生器機制20維持一個初始預充電 電壓(VCC — Vt記爲一個臨限電壓)當控制信號enb自保 __ _6_ }紙张尺度述丨Μ·,Pi內家行:呤((NS ) Λ4叱格(2丨〇〆297公势) ----'--L---^i------iT------.^ {諳先Μ請背而之注悉事項再填巧本订) A7 B7 五、發明説明(^) * 險絲程式機制10輸出,可做爲正常晶片判斷之指標。高電 壓產生$機制20,如圖三所示,包括一個感測部分22a的 信號到環形振盪器24 (將在稍後描述)。 感測部分22a包含:許多N型通道金氧半電晶體301 、302彼此以差動放大器電流鏡型式連接;N型通道金氧半 電晶體303、304介於N型通道金氧半電晶體301、302與 接地之間,並且每一個閘極接端被連接到保險絲程式機制 10的控制信號輸出接端enb 個P型通道金氧半電晶體 305,介於N型通道金氧半電晶體301的汲極接端與高電壓 接端Vpp並且具有一個閘極接端被連接到電源供應電壓; 許多二極體N型通道金氧半電晶體306、307、308,以串 聯方式在N型通道金氧半電晶體301的汲極接端與高電壓 接端Vpp之間連接;以及許多P型通道金氧半電晶體309 、310、311,每一個擁有一個閘極接端被連接到接地,並 且彼此以串聯方式在電源供應電壓與N型通道金氧半電晶 體302汲極接端之間連接。 P型通道金氧半電晶體305施加一個已知之電子電流 到介於N型通道金氧半電晶體301、308之間的節點N301 ,因此避免節點N301浮接。 串聯連接之N型通道金氧半電晶體306、307、308發 射一個高電壓到節點N301,並且假使竜位準高於節點 N301之電位,它們將被啓動來應用電子電流到節點N301 。許多P型通道金氧半電晶體309、310、311以Vcc施加 電子電流到節點N302。驅動器22b包含許多反相器312、 ______7_ 冢紙张疋度地A中W ΐϋ? ( ('NS ) Λ4^格(210 X 297公 ------------裝------訂------線 (誚先閲讀背而之注意事項再硪巧本頁)
A ί;
A7 ____B7__ 五、發明説明(“) · 313以串聯方式連接到節點N302,而感測部分22a的條件 被發送到最後輸出接端vppdet。 ] 假若維修晶片爲高電壓產生產生機制20的操作亦即控 制信號enb自保險絲程式機制10達成一個高準位,此邏輯 準位條件藉由比較每一個流經電流鏡之N型通道金氧半電 晶體301、302的節點N301、N302之電流差異所得輸出信 號vppdet所決定來建立一個高位能。 如果電壓Vpp是低的(Vn301<Vn302),輸出信號電 壓vppdet達到一個高準位,如果電壓Vpp是高的(Vn301 >Vn302),輸出信號電壓vppdet達到一個低準位。 在圖四中,環形振盪器24於高電壓產生產生機制20 裡以鏈形連接成時間延遲機制,並與許多反相器402、403 、404與405中間連接,因此形成鏈形連接結構,並且包 含一個反及閘401接收一個環形振盪器關鍵路徑的信號( 亦即enb,vppdet)來決定周期性脈衝啓始或關閉,而反相 器406具有一個輸入端被連接到一個N401介於反相器405 與反及閘401來產生一個最終輸出信號vpposc。許多鏈形 耦合結構之反相器402、403、404與405根據反及閘401 送出周期性脈衝信號到一個最終輸出節點(亦即vpposc節 點)。 在高電壓產生產生機制20裡的電荷幫浦26,如圖五 所示,包含一個控制部分26a利用自環形振盪器24信號 vpposc輸出提供必要的時序集給一個幫浦26b中,並且幫 浦26b以自控制部分26a的時序集執行幫浦操作並產生高 ----------------I____ 木紙乐尺度域中W R拿樣彳((,NS ) Λ4圯格(210X297公势) ' ' A7 _____B7 五、發明説明(j ) . 電壓Vpp。 控制部分26a包含:許多反相器501、502、503與504 j ,當作時間延遲機制並且以串聯方式連接到環形振遒器24 的輸出接端vpposc ;—個反或閘505,相關於環形振盪器 24的輸出信號vpposc與反相器504的輸出信號執行一個反 或操作;一個P型通道金氧半電晶體506與一個N型通道 金氧半電晶體507,在電源與接地之間插入同時每一者具 有一個閘極接端共同連接到反相器502的輸出接端;與一 個N型通道金氧半電晶體508,被放在接地與N型通道金 氧半電晶體507的源極接端並且閘極接端被連接到反相器 504的輸出接端。 幫浦部分26b包括:一個N型通道金氧半二極體與一 個N型通道金氧半電晶體513,彼此以平行方式在反或閘 505輸出接端N501與透過電容509之電源之間被連接;N 型通道金氧半電晶體514,在反相器502的輸出接端N503 與透過電容510之電源間被連接並且與N型通道金氧半電 晶體513交錯連接;N型通道金氧半電晶體515,被以平行 於N型通道金氧半電晶體514連接;N型通道金氧半電晶 I 體516,於P型通道金氧半電晶體506輸出接端N506與透 | 過電容511之電源之間相連接,並且一個閘極接端介於電 % 容510與N型通道金氧半電晶體514之間相連接到節點 J 504 ; N型通道金氧半電晶體517,在電容511的節點N507 | 、N型通道金氧半電晶體516與高電壓輸出端Vpp之間被
TI ί·ί 連接;而一個閘極接端介於電容509與Ν型通道金氧半電 ----.-----^------1Τ------.^ {婧先閱讀背而之注*事項再蛾-r5本玎) 木纸张尺度送出十孓彳:?.4 ( ('NS ) Λ4現格(210κ2<)7公犛) A7 _____B7_ a、發明説明(t) . 晶體513之間連接到節點N502 ;以及N型通道金氧半二極 體518 ’在N型通道金氧半電晶體517源極接端與電源之 間被連接。 參考圖六’電荷幫浦26的操作在以下被描述。在此較 佳之實施例中,自環形振遨器24而來的輸出信號 vpposc 被施加到維修晶片的電荷幫浦26。一旦環形振盪器24的 輸出信號vpposc預先使電荷幫浦26自邏輯低準位被充電 到邏輯高準位如圖六A之預充電時序集,二輸入端之反或 閘505輸出部分(如N501)自邏輯高準位轉換到邏輯低準 位。 如圖六C所示,電容509的相對節點N502自高電壓 (Vdd+v)改變到邏輯高準位(Vdd)以關閉N型通道金 氧半電晶體517,且節點N503透過反相器501,502在已 知的時間周期裡自邏輯低準位改變到邏輯高準位,如圖六 D所示,因此電容510的相對節點N504自邏輯高準位( Vdd)改變到高電壓(Vdd + v),因此開啓N型通道金氧 半電晶體516。 節點N505在已知的時間周期裡被延遲並且透過反相 器503、504如圖六F所示自邏輯低準位改變到邏輯高準位 ,以開啓N型通道金氧半電晶體508,如圓六G所示,節 點N506自邏輯高準位轉換到邏輯低準位使得電容511相對 節點N507自高電壓(Vdd+v)改變到邏輯高準位,因此 完成電荷幫浦預先充電的操作。 如圖六A所示,如果環形振盪器24的輸出信號 10 -------U---^------ΪΤ------Φ. (諳先閱讀背面之注"事項再功巧本K ) $紙认尺度珅川中KWSUfl ( (,、S > Λ4現格(2丨OX 297公棼) ' A7 _____B7 五、發明説明(I ) . vpposc爲了電荷幫浦26幫浦操作自邏輯高準位轉換到邏輯 低準位’節點N503在已知的時間周期裡透過反相器501、 502被延遲,如圖六D所示,並且自邏輯高準位轉換到邏 輯低準位。亦即是,電容510的相對節點N504的高電壓( Vdd+v)改變到邏輯高準位來關閉n型通道金氧半電晶體 516 ’如圖六E所示。 當環形振遒器24的輸出信號vpposc達到一個低準位 ’ P型通道金氧半電晶體506被啓動所以節點N506如圖六 G所示’自邏輯危準位改變到邏輯高準位,並且電容511 相對節點N507如圖六Η所示,自邏輯高準位改變到高電 壓(Vdd + v)。節點Ν505在已知的時間周期裡透過反相 器503、504被延遲並且如圖六F所示,其被轉換到邏輯低 準位。因此二輸入端反或閘505的輸出端N501自邏輯低準 位改變到邏輯高準位。電容509相對節點N502如圖六C 所示被改變到高電壓(Vdd+v) 型通道金氧半電晶體 517被啓動使介於節點N507與電荷幫浦26輸出端Vpp的 電位藉著以上重覆操作足夠推動到高電壓,則環形振盪器 , 24的輸出信號Vpp0Sc不再產生周期性脈衝信號,因此電荷 S 幫浦26不執行幫浦操作。 屮 $ 假使在一個已知的周期裡電荷幫浦26的輸出節點Vpp | 發生電荷漏失,則輸出節點Vpp的電位下降,並且則環形 A 振盪器24的輸出信號 vpposc周期性產生來重覆上述操作
IV t 。此在圖六G到六Η之間被省略,而正常晶片則環形振盪 I 器24的輸出信號 vpposc爲設定到邏輯低準位來啓動N型 ___ 11 本紙ί良尺度进屮闲内孓彳〇 ( rN.S ) Λ4圯格ί 2]ΟΧ 297公筇) ----一-----^1------1T------d. (婧先閱讀背而之注憑事項再硪fsT本打) A7 B7___ 五、發明説明(Λ) - 通道金氧半電晶體517。只有Ν型通道金氧半二極體518 在電源與電荷幫浦26输出接端Vpp之間插入並被啓動,以 j 使電荷幫浦26輸出接端Vpp的電位被設定爲Vdd-Vt。圖 七爲一個具有晶片上冗餘解碼器機制30的冗餘解碼器(例 如30a)電路示意圖。冗餘解碼器30a包含:三個保險絲程 式機制706、712與718 個控制信號部分750,合成保 險絲程式機制706的啓動信號與“Redwmp” ;準位平移器 733、734 ;與輸出部分760。三個保險絲程式機制706、 712與718彼此之結構相同,並且只有保險絲程式機制706 之內部結構在此描述,其包括一個保險絲701與電容702 ,以串聯方式在Vdd與接地端之間被連接著;第一反相器 703與第二反相器705,在保險絲701與電容702之間連接 著;及N型通道金氧半電晶體704,插於保險絲201節點 N701、電容202、第一反相器703與接地端之間。保險絲 條件偵測信號爲透過第二反相器705的輸出接端N704被輸 出。保險絲條件偵測信號爲透過第二反相器705的輸出接 端N704輸出爲冗餘行預解碼器整體啓始信號(亦即冗餘解 碼器30a),並且假使一個正常行被使用,則最終輸出( rya67i)的預充電狀態(亦即一個ν型通道金氧半電晶體 743被啓動以產生rya67i邏輯低準位)來產生與準位平移 器733、734之一個停滯信號(節點N712 '爲邏輯低準位) 。保險絲程式機制712與718產生互補信號(節點N706、 N707、N709與N710) ’而準位平移器733、734之位址輸 入被提供。 __ 12 本紙依K度((_NS ) ( 210·〆297公梦) 一 ----.--U---Λ+4------ir------/β {請先閱讀背而之注意事項再"寫本頁) A7 f__—_^___ 五、發明説明(/丨) - 控制信號750包含:一個反相器719,對Redwrup做 反相;,反或閘720,具有一個輸出接端被連接到保險絲 程式機制760的輸出接端N704與反相器719的輸出接端 N711,並且執行其輸入信號的反或操作。準位平移器733 、734彼此內部組成相同,只以準位平移器733的內部組 成被描述。準位平移器733包含:許多P型通道金氧半電 晶體721、722、723與724,每一者具有一個源極接端被連 接到電荷幫浦26輸出接端Vpp並且被連接到應用其輸出信 號Vpp當作本體電壓;N型通道金氧半電晶體725,具有 一個汲極接端被連接到P型通道金氧半電晶體且源極接端 與~~個閘極接端被連接到保險絲程式機制712輸出接端( 節點N706);許多N型通道金氧半電晶體726、727,在P 型通道金氧半電晶體722與接地之間插入並且具有一個汲 極與源極連接到彼此;N型通道金氧半電晶體728、729, 在P型通道金氧半電晶體723與接地之間插入並且具有一 個汲極與源極連接到彼此;N型通道金氧半電晶體730,具 有〜個汲極被連接到P型通道金氧半電晶體724且源極與 閘極接端被連接到保險絲程式機制712輸出接端(節點 N707); —個N型通道金氧半電晶體731,具有一個閘極 接端被連接到保險絲程式機制718輸出接端(節點N709) 與汲極被連接到N型通道金氧半電晶體725、730之源極( N717);以及N型通道金氧半電晶體732,具有一個閘極 接端被連接到控制信號部分750輸出接端(節點N712)與 介於N型通道金氧半電晶體731與接地之間插入。P型通 13 .— ------- - — . - —— — 本纸乐尺窣行:々() Λ4^格(21(>κ 297公犛) ----·--U---U.------ix------0 {請先閱讀背而之注意事項再禎ftT本玎) 十.·)'·^.?νΓ^π.τ^!於 Α=Μί.ι.'ρν A7 ____B7_ 五、發明説明(I i) . 道金氧半電晶體721的閘極接端被連接到p型通道金氧半 電晶體722汲極(節點N714),且P型通道金氧半電晶體 722閘i接端被連接到P型通道金氧半電晶體721汲極、N 型通道金氧半電晶體725汲極(節點N713)、與N型通道 金氧半電晶體726閘極接端。 P型通道金氧半電晶體724閘極接端被連接到P型通 道金氧半電晶體723汲極,(節點N715)而P型通道金氧 半電晶體723閘極接端被連接到P型通道金氧半電晶體 724汲極、N型通道金氧半電晶體730汲極與N型通道金 氧半電晶體729閘極接端之間。N型通道金氧半電晶體727 閘極接端被連接到N型通道金氧半電晶體728閘極接端, 且共同被連接到反相器719的輸出接端(節點N711)來形 成控制信號部分750。 輸出部分760包括:一個N型通道金氧半電晶體735 ’在正常預解碼輸入信號(gra67(3 : 0))之正常預解碼輸 入信號(gra67(0))接端與最終接端rya67i之間連接,並且 其閘極接端被連接到節點N714 ; N型通道金氧半電晶體 736 ’在正常預解碼輸入信號(gra67(3 : 0))之正常預解碼 輸入信號(gra67(l))接端與最終接端rya67i之間連接,並 且其閘極接端被連接到節點N715 ; N型通道金氧半電晶體 737 ’在正常預解碼輸入信號(gra67(3 : 0))之正常預解碼 輸入信號(gra67(2))接端連接,並且其閘極接端被連接到 準位平移器734的節點N719 ; N型通道金氧半電晶體738 ’在正常預解碼輸入信號(gra67(3 : 0))之正常預解碼輸 ________ 14 木紙張尺度诚川屮阈㈨窣d ( ( NS ) 格(210X297公势) -------U---^------訂------線 (請先閲讀背而之注意事項再硝·Τ·:Γ本灯) A7 B7 五、發明説明(Pj) . 入信號(gra67(3))接端連接,並且其閘極接端被連接到準 位平移—734的節點N720 ;—個N型通道金氧半電晶體 743,在最終輸出接端rya67i與接地之間連接並具有一個閘 極接端被連接到保險絲程式機制706的輸出接端(節點 N704);以及反二極體型式之許多N型通道金氧半電晶體 739、740、741與742,每一者在正常預解碼輸入信號( gra67(3 : 0))與接地之間連接。 N型通道金氧半電晶體743維持在一個預充電電位( 例如接地電位)在正常行之操作時最終輸出信號rya67i上 ^ N型通道金氧半電晶體739、741與742阻止每一個正常 預解碼輸入信號(gra67(3 : 0))擁有過多之負電位》 在冗餘解碼器30a的操作裡,當一個維修晶片( Redpwrup信號達到一個邏輯低準位)處於預備狀態,而n 型通道金氧半電晶體727、728每一者閘極接端被連接到控 制信號部分750的節點N711被啓動,準位平移器733的節 點N714與N715達到接地電位。 當具有閘極接端被連接到節點N714之P型通道金氧 半電晶體721被啓動,節點N713維持在Vpp電位(大約 1.5Vcc),並且當具有閘極接端被連接到節點N715之P型 通道金氧半電晶體724被啓動,節點N716維持在Vpp電 位(大約1.5VCC)。在此時,N型通道金氧半電晶體725、 730被關閉,而保險絲程式化位址與一個整體性啓始信號 (亦即節點N712)被施加到N型通道金氧半電晶體731與 732每一個閘極接端並且在P型通道金氧半電晶體722、 15 (請先閲讀背而之注意事項再續·V?本页) -4 木紙张尺度中( CNS ) Λ4^格(2丨0X 297公犛) A7 ______B7_ 五、發明説明(PJ^) - 723被關閉,^及N型通道金氧半電晶體726與729被啓 動時以串聯方式在節點N717與接地之間連接。 當f 一個維修晶片致動時,被Vpp電位預充電之一信 號在N型通道金氧半電晶體725或730、731、732被啓動 放電到節點N713與節點N716,並且輸出節點N714與 N715之一上升到Vpp電位,因此完成解碼操作。在解碼之 後,許多N型通道金氧半電晶體735、736、737、738組成 輸出部分760之一被啓動,一個相對應正常預解碼輸入信 號被傳送到最終輸出rya67i。 根據本發明所提相關於半導體元件冗餘電路在以下描 述。 —旦電源供應電壓施加到電路上,保險絲程式機制10 根據保險絲燒斷提供一個互補信號enb並且高電壓產生機 制20傳送一個相對應於正常晶片或維修晶片的信號Vpp之 電壓準位。晶片上冗餘解碼機制30產生一個輸出信號來回 應信號Vpp或維修位址。 於一正常晶片之情形時,由於一保險絲燒斷並未發生 ,保險絲程式機制10之一輸出信號enb係達到一低準位。 即使電源供應電壓係施加,高電壓產生機制20之高電壓準 位偵測器22維持致能電荷幫浦26之狀態,使得信號 vppdet達到一高準位。於高電壓準位偵測器22中之差動放 大器型式感測部分22a切掉在信號enb控制下所流通之電 流,且環形振盪器24在信號enb控制下並不產生一脈衝信 號。隨著電源供應電壓係施加’信號VPP維持於節點vpp --ΊΙ.---„---裝------ΐτ------0 (諳先閲讀背而之注4事項再功β本Η ) 本紙乐尺度鸿( CNS > Λ4悦格(210X297公梦) A7 __B7_ 五、發明説明(if) * 所預先充電之電壓準位Vcc-Vt。 晶片上冗餘解碼機制30因保險絲未燒斷而關閉一個預 | 解碼位i,並且冗餘解碼器30a到30η的啓動信號被關閉 ,因此電壓準位(Vcc —Vt),在節點Vpp預充電,當電源 供應電壓係施加時被維持住。 反過來說,在維修晶片因保險絲燒斷,保險絲程式機 制10的輸出信號enb達到一個高準位,Μ且一旦電源供應 電壓施加時,高電壓準位偵測器22使電荷幫浦26啓動, 也就是信號vppdet達到一個高準位。換言之,環形振盪器 24當信號vppdet達到一個高準位時產生一個脈衝信號 vpposc 0 當電源供應電壓施加時,在節點Vpp預充電壓(Vcc 一 Vt)的準位以電荷幫浦26提升到一個高電壓準位( 1.5Vcc),並且在高電壓準位偵測器22的控制下保持高値 〇 在這種型態之下產生高電壓Vpp,驅動晶片上冗餘解 碼機制30並且冗餘解碼器30a到30η之一依照由另一個保 險絲程式產生之位址選擇機制而接收一預解碼位址。 如以上所述,在正常晶片方面,本發明可在預備狀態 藉由禁能已使用之高電壓產生機制降低功率消耗,並且確 保以低功率消耗之記憶體性能。 因此可知,本發明不受限於特殊實施例所揭示爲了本 發明而成爲最佳之預期模態,更甚的是,本發明不受限於 說明書內所描述之實施例,除了在所附申請專利範圍所定 --TIL--^---裝------訂------線 (請先閲讀背1&之注<^項再^巧本玎) 本紙认尺度(rNS ) Λ4規格(210X297公笫) 經濟部智慧財產局員工消費合作社印製 A7 ___B7 五、發明說明(丨6 ) 義的項目之外。 〔元件符號說明〕 10、706、712、718 保險絲程式機制 20 高電壓產生機制 22 髙電壓準位偵測器 22a 感測部分 22b 驅動器 24 環形振盪器 26 電荷幫浦 26a 控制部分 26b 幫浦 30 冗餘解碼機制 30a-30n 冗餘解碼器 201 、 701 保險絲 202 、 509-511 、 702 電容 203'205'312'313 ' 402-406 、501-504、703、705、719 反相器 204 ' 301-304 ' 306-308 > 507、508、513-518、704、 725-732'735-743 N型通道金氧半電晶體 305 、 309-311 、 506 、 721-724 P型通道金氧半電晶體 401 反及閘 505 ' 720 反或閘 733 、 734 準位平移器 750 控制信號部分 760 輸出部分 ------------------^,, (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 經濟部中央標率局貝工消费合作社印*. 871 1¾ g ----------W____- 六、申請專利範困 1 ·—種半導體元件之冗餘電路,包含: 保險絲程式機制,其產生一個控制信號決定晶片是否 正常; 高電壓產生機制,根據保險絲程式機制所得控制信號 產生一個第一電壓或第二電壓;以及 晶片上冗餘解碼機制,由高電壓產生機制產生之第一 電壓或第二電壓所驅動; 其中在晶片爲正常時,該高電壓產生機制產生第一電 壓’而若晶片失敗,該高電壓產生機制產生第二電壓;且 第一電壓爲自該高電壓產生機制所得之一個輸出電壓,而 第二電壓爲一個高於第一電壓之輸出電壓。 2·根據申請專利範圔第1項所述之半導體元件之冗 餘電路,其中該高電壓產生機制包含: 一個高電壓準位偵測器,感測一個高電壓準位以回應 自保險絲程式機制所得之控制信號輸出; 一個環形振盪器,接收自高電壓準位偵測器而來的信 號輸出來產生一個振盪信號;以及 一個電荷幫浦,產生一個高電壓被該環形振盪器產生 之振盡信號汲出,其中該自電荷幫浦產生之高電壓即該第 二電壓。 1 本纸張尺度適用中國國家梂準(CNS ) A4规格(2丨OX297公漦) „I ——·---装------^------蛛. C請先M讀背在之注f項笄埃寫本f)
TW087109819A 1997-06-26 1998-06-19 Redundant circuit for semiconductor device TW388878B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027721A KR100268784B1 (ko) 1997-06-26 1997-06-26 반도체 소자의 리던던트 장치

Publications (1)

Publication Number Publication Date
TW388878B true TW388878B (en) 2000-05-01

Family

ID=19511447

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087109819A TW388878B (en) 1997-06-26 1998-06-19 Redundant circuit for semiconductor device

Country Status (4)

Country Link
US (1) US6100748A (zh)
JP (1) JP3319395B2 (zh)
KR (1) KR100268784B1 (zh)
TW (1) TW388878B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714467B2 (en) * 2002-03-19 2004-03-30 Broadcom Corporation Block redundancy implementation in heirarchical RAM's
US6928588B2 (en) * 2001-12-31 2005-08-09 Broadcom Corporation System and method of improving memory yield in frame buffer memory using failing memory location
KR100865708B1 (ko) * 2002-07-19 2008-10-29 주식회사 하이닉스반도체 반도체 장치
US6888763B1 (en) * 2003-02-04 2005-05-03 Advanced Micro Devices, Inc. Compensated oscillator circuit for charge pumps
KR100567533B1 (ko) * 2004-03-03 2006-04-03 주식회사 하이닉스반도체 차지 펌프 회로
KR100633329B1 (ko) * 2004-05-06 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 승압전압 생성회로
US7570527B2 (en) * 2005-06-02 2009-08-04 Texas Instruments Incorporated Static random-access memory having reduced bit line precharge voltage and method of operating the same
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기
CN109346121B (zh) * 2018-10-29 2020-11-27 深圳市江波龙电子股份有限公司 一种存储芯片的测试方法以及测试装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130157A (ja) * 1983-12-17 1985-07-11 Sharp Corp モノリシツク半導体集積回路
US5038368A (en) * 1990-02-02 1991-08-06 David Sarnoff Research Center, Inc. Redundancy control circuit employed with various digital logic systems including shift registers
US5410510A (en) * 1993-10-04 1995-04-25 Texas Instruments Inc. Process of making and a DRAM standby charge pump with oscillator having fuse selectable frequencies
JPH07260874A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置及びその試験方法
JP2950276B2 (ja) * 1997-02-21 1999-09-20 日本電気株式会社 半導体記憶装置
CA2223222C (en) * 1997-11-28 2006-05-02 Mosaid Technologies Incorporated Data-bit redundancy for semiconductor memories

Also Published As

Publication number Publication date
KR100268784B1 (ko) 2000-11-01
US6100748A (en) 2000-08-08
KR19990003769A (ko) 1999-01-15
JP3319395B2 (ja) 2002-08-26
JPH1126594A (ja) 1999-01-29

Similar Documents

Publication Publication Date Title
US5602796A (en) Word line driver in a semiconductor memory device
KR100507379B1 (ko) 워드라인 구동 회로
JP3221900B2 (ja) プレチャージ型冗長マルチプレクス動作を有する半導体メモリ
KR0164358B1 (ko) 반도체 메모리 장치의 서브워드라인 디코더
JP2002015574A (ja) 半導体装置
TW200306584A (en) Sense amplifier enable signal generating circuits having process tracking capability and semiconductor memory devices including the same
TW388878B (en) Redundant circuit for semiconductor device
JPH0935475A (ja) 半導体メモリ装置のサブワードラインドライバ
US6055206A (en) Synchronous semiconductor memory device capable of reducing power dissipation by suppressing leakage current during stand-by and in active operation
JP3953691B2 (ja) 集積回路及び同期型半導体メモリ装置
KR100447224B1 (ko) 비휘발성 강유전체 메모리 장치의 칼럼 리페어 회로
GB2366018A (en) Row redundancy circuit using a fuse box independent of banks
KR100512934B1 (ko) 반도체 메모리 장치
JP3691655B2 (ja) メモリ集積回路の冗長メモリセルの制御方法とその回路、及びメモリ集積回路
KR100256819B1 (ko) 리던던트 동작을 안정시킨 싱크로노스 디램
KR100287019B1 (ko) 트루/컴플리먼트 리던던시 스킴을 가지는 반도체 메모리 장치
TWI239007B (en) Semiconductor memory device and controlling method thereof
TW399213B (en) The Pre-burning circuit of semiconductor memory element with the character line hierarchical structure
CN115966231A (zh) 低泄漏行解码器以及包含该低泄漏行解码器的存储器结构
JP2003016795A (ja) 半導体メモリ装置のカラムリペア回路及びカラムリペア方法
US6597201B1 (en) Dynamic predecoder circuitry for memory circuits
KR20080040207A (ko) 반도체 메모리 장치
KR100207532B1 (ko) 반도체 메모리장치의 로우 어드레스 체인회로
KR100250928B1 (ko) 서브 로오 디코더 회로
TW392175B (en) Semiconductor memory apparatus with row decoder circuit to select the redundant row array

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees