TW382709B - Semiconductor memory capable of converting bad blocks - Google Patents

Description

2039-PIF-122.doc/〇〇5 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（丨） 本發明係有關於一種半導體記憶，具有多餘電路 (redundancy circuits)可以修復記憶中之失效部份， 且特別是有關於可映對至被辨識爲包含有損壞點的損壞區 塊之一種半f體記憶。 當一般性地考量半導體記億晶片的製造可靠度時，良率 的提升乃是相當重要的。包含有失效記憶胞的記憶晶片， 縱然是其中只有一個失效的記憶胞，亦是無法做爲正常的 產品而使用的。不過’爲了將製造成本降低至最低可能的 程度，諸如電話中的自動答復器之類的裝置，是爲可以容 許使用包含了失效記憶胞的某些記憶體（亦即，DRAM， SRAM與EEPROM)的例外裝置。較高的集積密度會導致出 現失效記憶胞的較高可能性乃是週知的事實。製造的技術 隨著半導體記憶的越來越高包裝密度而變得更爲困難且複 雜，而由於製程步驟進行時所會出現的雜粒（或碎塊），其 可能會造成良率減低的障礙則是無法避免的。爲了提升良 率，已有人提出各式各樣的嚐試方法。 爲了獲得良好的良率’利用能夠降低失效記憶胞出現情 形的製程技術是有其優點的。不過此類作法在製程環境的 某種預計的極限範圍之外，便不再有效。做爲增進良率的 另一種作法，有一種先進的半導體記憶元件具有內部的構 造，其係預備要用來修復在其本身的製程期間，於其本身 內部所形成的失效區域之用’亦即，多餘技術（redundancy technology)。採用了此種多餘技術的記億元件，除了正 常記憶胞陣列之外會包括有一個備份的記憶胞陣列（或多 5 本紙張尺度適用中國國家檩準（CNS ) A4規格（21ΌΧΪ^7公釐^ — —-------裝— (請先聞讀背面之注意事項再填寫本頁) 訂 2039-PIF-122.doc/005 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（>) 餘記憶胞陣列），其中包括有將要用來替代出現在正常記憶 胞陣列之中的失效記憶胞之多個備份記憶胞，以便使元件 被調整得在整體上如同h個沒有失效部份的元件一般。當 失效胞的數量多於備份的記憶胞時，要進行此種多餘功能 即變得不可能達成，而此等元件即無法加以使用。 基本上，多餘性電路包括有一個多餘胞俥列，其係由多 餘胞的一個矩陣所構成，並可區分爲列與行的段落以及控 制電路，其可以儲存有關於失效記憶胞的位址資訊（此類位 址資訊在此被稱爲失效位址），並可將目前的位址與失效位 址加以比較，以便判定目前的位址是否與失效胞有所關 聯。具有多餘胞陣列的替代性單元被排成列，行或區塊段 落。例如，當由外部路徑所供應的現下列位址與已在諸如 列多餘性解碼器的一可程式電路中定下的位址相同時，一 個列多餘性電路便可致動一多餘列（對應於失效之列者）， 以便與該列互相交換替代。一個行多餘性電路則使用一行 多餘性解碼器，其中正常行之位址資訊包含有一或多個失 效胞’以便使對應於失輝行位址的備份行得以替代正常記 億胞陣列之失效行。列多餘性技術之中有一種係在諸如韓 國專利申請第95-17 37號案的前一專利案中有所揭示。 圖1中顯示具有多餘性電路的一般性記憶元件的電路 構造，其中揭示了一主記憶胞陣列10，列多餘胞陣列12， 列預解碼器14，列位址儲存區塊16，正常列解碼器MRD0 至MRDSll，與多餘列解碼器RRD0至RRD15。主記憶胞 陣列1〇係由512個列區塊MCBK0至MCBK511所構成，其 6 本紙張尺度適用中國國家檩準（CNS ) A4規格（210X297公釐） ---------裝-- (鈇先閔讀背面之注意事項再填寫本頁) -Γ'-νιιέ''-ϋίιυι-··-.. 訂 d 經濟部中央標準局員工消費合作社印製 2039-PIF-122.doc/005 A7 _ ____jB7__^ 五、養明説明（$ ) · 連結有對應的512個列解碼器。多餘列區塊RCBKO至 RCBKI5係與多餘列解碼器RR.D0至RRD15結合，其係被設 定來選擇對應於主記憶胞陣列10中之失效列區塊的多餘 區塊。圖1中並未顯示主記億包陣列10亦與一行多餘胞陣 列，感應放大器，行解碼器，資料輸入/輸出選擇電路與讀 /寫控制電路相結合。 列預解碼器14產生預解碼信號，以便反應於列位址信 號而選擇主記憶胞陣列10中的列區塊。當所接收到的位址 等於先前已程式規劃，將予修復的位址中之一時，列位址 儲存區塊16接受相關於失效列區塊的列位址，並接著產生 可使一正常列解碼器MRDk (k爲0至511中之一）與一多 餘列解碼器PRDk分別被關斷與被致能的控制信號。

正常列解碼器反應於由列預解碼電路14所供應的預 解碼信號而致動內置於主記憶胞陣列10之中的區塊選擇 線（未顯示），每一條區塊選擇線係交叉地導通，以便能夠 致動列區塊中之一。在此同時，多餘列解碼器則反應於由 列位址儲存區塊所提供的多餘區塊選擇信號而致動內置於 多餘記憶胞陣列12之中的區塊選擇線，以便一個被交叉致 動的區塊選擇預解碼信號得以使其在多餘記憶胞陣列中的 對應列區塊能被致動。因此，利用前述的操作，主記憶胞 陣列10之中的一個正常列區塊，即得以被多餘記憶胞陣列 12之中，具有與主記億胞陣列10之失效列區塊相同位址 的一個多餘列區塊所替代。列位址儲存區塊16採用具有非 揮發性元件的程式規劃電路，諸如熔絲或所有類別的ROM 7 ---------- ;>裝— (誅先聞讀背面之注意事項再缜寫本頁)

、tT 教 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 經濟部中央標準局員工消費合作社印製 2039-PIF-122.doc/005 A7 _____B7__ 五、發明説明（箐) —' 電晶體( PROM，EPROM與EEPROM)。諸如_丄中之區塊 16的失效位址儲存裝置所大部份使用的元件係爲複晶^溶 絲，其可以利用雷射光束或電流而加以燒斷。 利用電流進行熔絲的程式規劃時，需要有 與接腳，以便接受大到足以將熔絲燒斷的電流， 以在晶片進行包裝之前或之後進行，但卻會增加片的R 寸，而雷射燒斷的技術則必須要在包裝之前進行。利用胃 式規劃失效位址的其他方法包括有使用非揮發性的記憶單 元。 同時’當失效記憶空間的數量增加時，多餘列或多餘行 的所需數量亦相對增加，因而增加了記憶晶片的尺寸。因 此，如圖1之中的16個多餘列區塊被指定予512個主列區 塊之例所顯示的，在爲主記億胞陣列準備多餘記憶胞空間 時’一般性的槪念是要將多餘列或行的空間量在不致於超 過多餘所需實質容量的範圍之內減至最低。多餘胞陣列的 必要尺寸可以依據主記憶胞陣列的給定記憶容量而估算出 來。 不幸的是，若失效區塊的數量變得大於多餘區塊的量， 便不可能以預備的多餘區塊來替代整個的失效區塊。因 此，想要操作採用了圖1中所顯示的EEPROM做爲硬碟的 個人電腦的一名使用者，便必須辨別由於多餘區塊的數量 短缺所造成的一或多個不可回復的失效區塊（如吾人所 知，在一般的個然電腦之中，該些區塊係被稱爲是損壞區 塊）。在圖1之中，爲主記憶胞陣列10的被丟棄的列區塊 8 --------------裝-- (鍊先聞讀背面之注意事項再填寫本頁) 訂 _释 本紙張尺度適用中國國家標準（CNS ) A4規^( 210X297公釐） " " 2039-PIF-122.doc/005 A7 B7 五、發明説明（Ο MRDk而進行了辨識（此後稱爲損壞區塊的「映對」），其中 MRDk係超出陣列的替代容量範圍之外。一旦被指定爲損壞 區塊，列區塊MRDk便無法以其對應的位址，利用內部一控 制器的演算法之處理而加以擷取。當主記憶胞陣列之中有 出現多出於多餘容量因而必須被棄置的一個損壞區塊時， 在整個記憶區塊空間之中，由於此種失效區塊的位置可能 會以隨機的方式出現，故使用者便無法擁有一種聰明的映 對方法格式。 由於幾乎所有的非揮發性記憶，諸如EEPROM (或快閃 記憶），皆會有至少一些失效的記憶胞出現，故使用者的映 對程序因此通常便必須要在真正使用之前在每一只晶片上 進行。亦即，在完成損壞區塊的映對之前’使用者是無法 使用諸如硬碟的非揮發性記憶的’這造成了使用上的不方 便。 因此，本發明之一目的即在於提供一種半導體記憶’其 不需要使用者進行損壞區塊的映對。 本發明之另一目的係在於提供一種半導體記億’其可以 修復失效的記憶胞而無須儲存相關於失效記憶胞的位址。 經濟部中央標隼局貝工消費合作社印製 (讀先聞讀背面之注意事項再填寫本頁) 本發明之又一目的係在於提供一種半導體記億，其可以 增進的操作速度來修復失效的記憶胞。 爲了達成該些目的，依據本發明的一半導體記憶具有由 複數個的正常胞區塊與多餘區塊所構成的記憶陣列’其具 有與該些正常胞區塊對應的複數個的旗標胞區塊’其各儲 存有關於其所對應之正常胞區塊的一個獨特資訊；與將該 9 本紙張尺度適用中國函^準（( 210X297公釐） 2039-PIF-122.doc/005 A7 B7 五、發明説明（4 ) 些正常胞區塊中的失效區塊以修理區塊加以替代的裝置， 該些修理區塊包括該些多餘區塊與該些正常胞區塊中的一 或多個區塊，當該些失效區塊的數量超過該些多餘區塊者 時，該些正常胞區塊中的該一或多個區塊即依一種接續的 次序而參與該替代作業。此半導體記憶係作爲一種自動的 損壞區塊映對之功能，不需要使用者加以干預，便可使虛 擬可使用區塊得以以一種接續的次序而被安排於主記憶胞 陣列之中，其方式係如同實質上包含有一或多個失效區塊 的該些區塊並未包含有失效的區塊一樣。 圖式之簡要說明 爲令本發明之其特徵和優點能更明顯易懂，下文中利用 較佳實施例並配合所附圖式而進行詳細說明。圖式之中： 圖1顯示習知半導體記憶的架構，其中損壞區塊被指定 予整個記憶區塊的一個映對位置上； 圖2係爲一方塊圖，其顯示依據本發明的一半導體記 憶，其中顯示一提壞區塊的映對位置以做爲一實例； 圖3係爲與圖2的記憶胞陣列，列解碼器與旗標胞陣列 結合的一電路圖； 經濟部中央標隼局員工消費合作社印製 (#先閩讀背面之注意事項再填寫本頁) 圖4係爲圖2中所顯示旗標感應放大器的電路圖； 圖5係爲圖2中所顯示旗標解碼器的電路圖； 圖6係爲圖2中所顯示區塊選擇控制器的電路圖； 圖7係爲圖2中所顯示列預解碼器的電路圖；與 圖8係爲一時序圖，其中顯示依據本發明操作記憶的情 形。 10 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 2039-PIF-122.d〇c/005 八了 _ B7 五、發明説明（7 ) 較佳實施例之詳細說明 由此開始’本發明的實際實施例係參考所附圖式而如下 所示。首先參考附圖，其中相當的參考標號係用以在數個 圖式之中標示相似或對應的部件。下面所將說明的較佳實 施例係可以適用於具有NAND型式記憶胞安排的快閃 EEPROM之中’其係用以做爲一種說明性的實例。 參考圖2，主記憶包陣列10係由5 I2個正常的列區塊 MCBK0至MCBK511所構成的’而多餘記憶胞陣列12則由 16個多餘列區塊RCBK0至RCBK15所構成。每—個正常與 多餘列區塊各係對應地被稱接至正常與多餘列解碼器 RRD◦至RRD15與MRD0至MRD15之上。應予注意的是有 一映對電路，其包括有列預解碼器14，正常列解碼器MRD0 至MRDSll，多餘列解碼器RRD0至rrd511，旗標感應放 大器24 ’旗標解碼器26與區塊選擇控制器28，其不只可 供利用未失效的列區塊來替代主記憶胞陣列中的失效列區 塊’更可以建構起其本身損壞區塊的映對安排。 列預解碼器I4產生預解碼信號PI，Q1與Rl (1爲〇 至7)，以便反應於列位址信號而選擇主記憶胞陣列中的正 常列區塊。旗標胞陣列中的旗標胞區塊FCBK0至FCBK511 係安排有與正常列區塊MCBK0至MCBK511相同的數量， 並亦儲存了有關於其對應正常列區塊的資訊，其資訊各提 供每一區塊的獨特辨識資料，以便依據本發明而準備映對 架構的引導資料。旗標感應放大器24係經由旗標位元線 FBLi (i爲0至4)而被連接至旗標胞陣列22，並由其中 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐） --------- 聋-- ,ν-'· (請先Μ讀背面之注意事項再填寫本頁) 、τ 2 03 9-PIF-12 2.doc/0 0 5 A7 B7 五、發明説明（犮） 讀出有關於正常列區塊的資訊，並產生失效區塊狀態信號 SOi (i爲0至4)。旗標解碼器26由旗標感應放大器24 之處接收失效區塊狀態信號SOi，並接著產生修復區塊選 擇信號FjB (j爲0至3〇 ;此後下標、'B 〃將指其對應數之 互補信號，如mB係爲信號FIS之互補）。區塊選擇控制 器28由旗標解碼器26之處接收修復選擇信號FjB，以便 使相關連結於失效列區塊上的正常列解碼器得以被關斷。 當主記憶胞陣列10中的失效列區塊的數量變得超出於 多餘列區塊RCBK0至RCBK15的數量以外時（在此之後， 此種列區塊將被稱爲額外的失效列區塊），額外失效列區塊 將以安排於主記憶胞陣列中的未失效列區塊來加以取代， 其方式爲由MCBK511 (亦即，最高效列區塊）排序至MCBK0 (亦即，最低效列區塊）。假定失效列區塊的數量爲18個， 則兩個額外的失效列區塊額便可由主記憶胞陣列10中的 MCBK511與MCBUIO來替代，而16個失效列區塊則已先 以所有的多餘列區塊RCBK0至RCBK15加以取代掉了，並 告知使用者表示列區塊MCBK509至MCBK0可以容許被使 用做爲未失效的列區塊。應予瞭解的是，被使用者當做未 失效列區塊（或可用區塊）的列區塊MCBK50 9至MCBK0， 實質上有包含了一或多個的失效區塊。其結果，使用者自 己即不需要執行損壞區塊的映對程序，並依據額外失效列 區塊之數量資訊而可以知道那些列區塊是屬於可以使用的 狀態。 圖3中顯示了與主記憶包陣列10，正常列解碼器MRD0 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------^-------聋-- '/ί、 (諸先W讀背面之注意事項再填寫本頁) 、言. d 經濟部中央標率局員工消費合作社印製 2039-PIF-122.d〇c/005 A7 B7 五、發明説明（f ) 經濟部中央標準局員工消費合作社印製 ----------"-"裝-- //、 (諸先閱讀臂面之注意事項再填寫本頁) d. 至MRDSll與旗標胞陣列22相連結的電路，其代表性地顯 示了主記憶包陣列10的正常列區塊MCBK511，正常列解 碼器MRD511與旗標胞陣列22中的旗標包區塊？031<511 之間，做爲一位址的耦接單元的一镡操作性連結情形。其 他與正常列區塊，正常列解碼器及旗標胞區塊的連結，則 是與圖3中所顯示者相同。再參考圖3，耦接至字元線來 源信號SO至S15上的字元線WL0至WL15係被連接至胞電 晶體MCI至MC16的閘極，其係由一 NAND型邏輯的胞串 32中的串選擇電晶體ST1至ST2之處連接而來。諸如參考 標號32所顯示的胞串被重覆地安排於區塊MCBK511之 中。胞串的每一個串選擇電晶體各係被耦接至其對應的位 元線上，如ST1係被耦接至位元線BL〇，而所有電晶體ST2 的源極則皆被連接至共同源極線CSL上。字元線WL0至 WL16係經由字元線閘電路34的閘電晶體而被耦接至字元 線來源信號S0至S15之上。閘電路34的兩個閘電晶體將 串選擇線SSL與GSL分別耦接至ST1與ST2的閘極並分別 至串選擇信號SS1與SS2上。閘電路3 4的所有電晶體之 閘電極皆被親接至由解碼器MRD511所供應信號的區塊字 元線BWL511之上，當其中選擇了目前的區塊MCBK5：L1 時，此解碼器即被致動。 正常列解碼器MRD511於NAND閘38的輸入端之處’ 由圖2中的列預解碼器14接受區塊選擇信號PI，Q1與 R1 (1 = 〇至7)。NAND閘38的輸出，以及由圖2的旗標 解碼器2 6所產生的多餘區塊信號F15B被供應至NAND閛 13 適用中國國家標準（CNS ) A4規格（210X297^釐） 經濟部中央標準局員工消費合作社印製 2039-PIF-122.doc/005 A7 B7 五、發明説明（π ) 4 0的輸入端。NAND閘40的輸出節點被耦接至區塊字元線 BWL511，以及高電壓開關切換泵50的一輸出端上。來自 於NAND閘40的輸出被導引至丽OS電晶體4 6的閘極，其 係經由反相器44而被耦接於SSL上的一節點與接地之 間。電晶體4 6的閘極係被耦接至NMOS電晶體4 8的閘極， 其係被連接於旗標串選擇線FSSL上的一節點與接地之 間。當區塊MCBK511與FCBK511皆未被選擇時，電晶體 46與48使串選擇線SSL與旗標串選擇線FSSL兩者被拉 降至接地位準。 旗標胞陣列22之旗標包傳52係與正常列區塊，諸如 MSBK511的胞串32具有相同的結構，每一個旗標胞串各 係由旗標選擇電晶體FST1與FST2，以及旗標胞電晶體 FMC1至FMC16所構成的。 不過，應要注意到的是旗標字元線FWL0與FWL1以及 旗標位元線FBL0至FBL4的安排與相連接情形，乃是與正 常列區塊MCBK5 11中者有相當的不同。旗標胞區塊的第一 字元線，旗標字元線FWL0，係利用將四條字元線各耦接至 沿著列方向排列的旗標胞電晶體的控制閘而形成的。做爲 區塊FCBK0之第二條字元線的另一條旗標字元線FWL1， 則係將各耦接至亦沿著列方向而排列的旗標胞電晶體之控 制閘極的其餘十二條字元線連接起來而形成的。亦即，旗 標胞串52中的第一至第四旗標胞電晶體FMC1至FMC4的 控制閘極全皆被連接至旗標字元線FWL0上，其係經由旗標 閘電晶體FSGT0而被耦接至旗標字元線來源信號FS0上， 14 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------袭— /____\ (請先聞讀背面之注意事項再填寫本頁)

、1T 2039-PIF-122.doc/005 A7 B7 經濟部中央標準局員Η消費合作社印製 五、發明説明（//) 而第五至第十六電晶體FMC5至FMC16的控制閘極則全被 連接至旗標字元線FWL1上，其係經由旗標閘電晶體TSGT1 而被耦接至旗標字元線來源信號FS1上。旗標字元線FWLO 係在旗標胞區塊FCBK511之中作爲選定的字元線而作用， 而FWL1則爲未選定的字元線。此種與旗標字元線所形成的 內部連結架構，可使之得以確保關閉胞的感應穩定性，此 些關閉胞係利用程式規劃而形成的，這是因爲，甚至當一 個旗標胞串中四個選定胞電晶體中有三個電晶體發生了失 效的最壞情況時，剩餘的一個旗標胞電晶體仍可以提供關 閉胞的資訊。 第〜串選擇線FSSL係被耦接至旗標串選擇電晶體 FST1的閘極，並經由旗標閘電晶體FSSTi而接收旗標串 選擇信號FSS1。另一旗標串選擇電晶體FST2的閘極則被 耦接至旗標串選擇線FGSL上，其係經由旗標閘電晶體 FSST2而接收旗標串選擇信號fSS2，FST2的所有源極皆 被連接荽旗標共同來源線FCSL上。旗標閘電晶體FSST1， FSGT0，FSGT1與FSST2的所有閘極皆由正常列解碼器 MRD511而被耦接至區塊字元線BWL511上。 同時，每一條旗標位元線FBLO至FBL4皆以並聯方式 而被f禹每至三個旗標胞串上。由於開啓胞的電流會流經多 個路® (例如三個路徑）而至接地面的緣故，在偵測失效區 塊時’辑標位元線與旗標胞串之間的該些並聯連結對於增 強開啓％胞的感應速度可能有其優點。此外，縱然在對應 於·一ί条货元線的三個旗標胞串之中有兩個包含有失效缺陷 (祷先聞讀脅面之注意事項再填寫本頁) ;，裝· 訂 # 本紙張尺度適用中、家樣準（CNS ) A4m ( 21〇χ 297公後） A7 B7

I

I 經濟部中央標準局員工消費合作社印製 張 紙 本 2〇39-PiF，122 d〇c/〇〇5 發明説明（/>) 的最壞情況之中，其以剩餘的一串仍可足以成功地完成感 應的動作。 下面將參考表1而說明旗標胞陣列22中的程式規劃與 袜除動作。表1中展示了在諸如FCBK511中的一個選定的 旗標胞區塊之中進行程式規劃與抹除的情形。 表1 信號 程式規劃 抹除 _ BWL Vpgm + AV Vcc FSSL Vcc 浮動 FSO Vpgm (18V) OV FS1 Vpgm (18V) OV FQSL .OV 浮動 一 FCSL OV 浮動 fbl (潠定） OV 浮動 - FBL (未撰定） OV 浮動 ^ '·- --4 訂 在進行程式規劃之前，選定的旗標胞區塊先被置於一種 抹除的狀態，如表1中所顯示的，其中區塊字元線BWLm (m 爲0至511中之一）被拉升至VCC (電源電壓），而旗標字 元線來源信號FSO與FS1則維持OV，同時旗標串選擇線 FSSL與FGSL，以及旗標共同來源線FCSL與旗標位元線 則皆爲浮動（表示所提供的是沒有偏壓的狀態）°如此’所 16 LA適用中國國家榡準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 2039-PIF-122.doc/005 Λ/ B7 五、發明説明（〇) 有的旗標電晶體便皆與開啓的胞一樣具有負臨界電壓。 爲了設定旗標胞區塊的程式規劃狀態，如表1中所顯示 的，旗標字元線來源信號FS0與FS1的電壓位準皆到達 Vpgm，其爲大約18V，係各經由閘電晶體FSGT0與FSGT1 而供應給旗標字元線FWL0與FWL1的，而電晶體的閘極則 被耦接至Vpgm + Δν (程式規劃電壓Vpgm可通過閘電晶 體而不被臨界電壓所產生電壓降的一個電壓位準〉的區塊 字元線BWLm。在進行此動作時，旗標串選擇線FSSL係被 保持在Vcc，而FGSL與FCSL則被拉降至0V。同時，0V 的電壓亦共應給選定的旗標位元線，並以Vcc來排除位元 線的選定。另一方面，諸如MCBK511對FCBK511的對應 正常區塊在旗標胞區塊進行程式規劃的期間則未被致動> 因爲串選擇信號SS1與SS2，字元線來源信號SO與S1則 被保持在0V，甚至在區塊字元線BWLm，亦即，BWL511 變爲Vpgm + Δν時亦然。有關於旗標胞區塊的多餘程式規 劃情形將在此予以說明。 圖4至7顯示區塊組件的可適用電路，其依序爲諸如旗 標感應放大器24，旗標解碼器26，區塊選擇控制器2S 與列預解碼器14。參考圖4，感應放大器24係由電流供 應器，隔絕電路70，三態反相器8〇，閂鎖9〇與反相 器101所形成的。電流供應器60係由PM0S電晶體62所 構成的，其中閘極係被耦接至參考電壓Vref，而汲極則接 至Vcc。隔絕電路70，空乏電晶體72與NM0S電晶體74 則被連接至旗標位元線FBLi上（i爲0至4中之一；亦即’ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------":>裝-- (詩先聞讀背面之注意事項再填寫本頁) 訂 20 3 9.PIF-12 2.doc/0 0 5 A7 _ ____B7___ 五、發明説明（β) 諸如圖4中的五個感應放大器實質上係被提供予圖1的構 造），而感應節點SENSEi (i爲0至4中之一）則被耦接至 電晶體62.的源極，其閘極則分別被耦接至旗標位元線遮蔽 信號BLSHF1與BLSHF2上°三態反相器80，如同本技藝 中所習知者，係由一對PMOS與NMOS電晶體82與83所建 構而成，其中其閘極係被耦接至感應節點SENSEi，而一 對PMOS與丽OS電晶體81與84，其閘極則可以反應於致 能信號LEN而動作。閂鎖90的輸入被耦接至三態反相器 8 0的輸出節點86。由閂鎖9 0的輸出開始，失效區塊狀態 信號SOi與SOiB (i爲0至4中之一）則被產生出來，以 便可以被供應給旗標解碼器26。由諸如前述圖4中的五個 感應放大器所產生的失效區瑰狀態信號的位元數量，係對 應等於圖3中的旗標位元線FBL0至FBL4之數量。 經濟部中央樣準局員工消費合作社印裝 (褚先閲讀肯面之注意事項再填寫本頁) 參考圖5，爲了產生每一個修理區塊選擇信號，失效區 塊狀態信號SOO至S〇4與其互補的信號SOOB至S04B係被 供應給NAND閘110至II6的輸入端。NAND閘的失效區塊 狀態信號之進入安排係被設定成爲由S04B-S03B -so2b-SOIB-SOOB 至 S04-S03-S02-S01-S〇0 相對於 FOB 至 F：B0B的一種二進制組合的規則。NAND閘的輸出經由NOR 閘1 IS至12〇與反相器I2 2至124而產生做爲修復區塊選 擇信號的FOB至F3〇B。可以見到的是修復區塊選擇信號 的數量在目前的狀態之中變爲由FOB至F3 0B的31個，這 是因爲其中的一種編碼組合，亦即，"，其具有五 個位元的修復區塊選擇信號者，係可用以辨識其對應區塊 18 本紙張纽適用中關家( CNS ) Α4· ( 21GX297公楚） 2039-PIF-122.doc/005 A7 ._._ B7_ 五、發明説明（β) 的正常（未失效）狀態之故。 數31代表旗標胞區塊中的可程式式樣之數量。修復區 塊選擇信號FOB至F30B所產生的規格，依據失效區塊狀 態信號SOO至S04的編碼組合，係被展示於表2之中，其 中對應於修復選擇信號的選定修復區塊（參與多餘性之替 代次序之中的區塊）亦伴隨列於表中。做爲一個實例，在表 2之中，當與失效區塊狀態信號S04至SOO相關的編碼被 設定爲''01111〃時，修復區塊選擇信號F15B即變成被致 能，並造成多餘列區塊RCBK15的被選定。否則，S04至 SOO的編碼''10000〃即被提供予F16B，其可致動正常列區 塊MCBK511，使之做爲一個修理區塊使用。由表2中可以 淸楚地瞭解，所進行的替代次序係依由第一多餘列區塊 RCBK0朝向最低效正常列區塊MCBK0，諸如RCBK0， RCBK1 ，...，MCBK511 (最高效正常列區塊）， MCBK510，...的次序而進行。

Hi I - I I I —l ^ I - (I先閩讀背面之注意事項再填寫本頁) 訂 -d 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2.97公釐） 2039-PIF-122.doc/〇〇5 A7 B7 五、發明説明（/么） 表2

FjB S04 S03 S02 SOI SOO 要予替代之修理區塊 FOB 0 0 0 0 0 RCBK0 FIB 〇 0 0 0 1 RCBK1 F2B 0 0 0 1 0 RCBK2 • • • • F15B 0 1 1 1 1 RCBK15 F16B 1 0 0 0 0 MCBK511 F17B 1 〇 〇 〇 1 MCBK510 奉 • • '# ' • F2 8B 1 . 1 1 0 0 MCBK4 99 F2 9B 1 1 1 0 1 MCBK4 98 F30B 1 1 1 1 0 MCBK4 97 1 1 1 1 1 未失效區塊 (#先聞讀背面之注意事項再填寫本育) 經濟部中央標準局貝工消費合作社印製 如前述，由於失效區塊狀態信號的數量係對應等於旗標 位元線之數量，諸如SOO至S04對應於FBL0至FBL4，下 列表3中展示的是旗標位元線與被多餘性所替代區塊的程 式規劃資料位元的組之間，隨著失效區塊的數量之增加所 相關關係，其中亦顯示旗標位元線被編碼的架構係與該些 20 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

2039-PlF-122.doc/005 7 B 五、發明説明（) 失效區塊狀態信號者相同。 表3 失效區塊 之數量 S04 S03 S02 S01 SOO 要予替代之修理區塊 1 0 0 0 0 0 RCBK0 2 0 0 0 0 1 RCBK1 3 〇 0 : 0 1 0 RCBK2 • * • 16 0 1 1 1 1 RCBK15 17 1 0 0 0 0 MCBK511 18 1 0 0 0 1 MCBK510 . 2 9 1 1 1 0 0 MCBK4 9 9 30 1 1 1 〇 1 MCBK4 98 31 1 1 . 1 1 〇 MCBK4 97 1 1 1 1 1 未失效區塊 經濟部中央標準局員工消費合作社印製 (请先聞讀背面之注意事項再填寫本頁)

區塊選擇控制器28，參考圖6，可以經由NOR閘154 而產生正常的列解碼器關斷信號XDdisB，其係接收NAND 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 2〇39-PIF-I22.doc/O05 A7 —_______B7____ 五、發明説明（A?) 閘15〇與152的輸出。NAND聞150的輸入端係被親接至 NOR閘14 2與14 4的輸出，以及NAND閘15 2的輸入端， 並至NOR閘146與148的輸出。NOR閘142至148的輸 入係被耦接至NAND閘126至140的輸出，每一個NOR閘 各接收來自於兩個NAND閘的輸出信號。對於每一個NAND 閘126至140，修復區塊選擇信號係以四個依次供應，使 得FOB至f：3B被供應至NAND閘I26，如此下去。列解碼 關斷信號XDdisB則被供應至列預解碼器14。 接著，參考圖7，.列預解碼器14具有對應於三組預解 碼信號Ρ0Β至P7B，Q0B至〇76與只08至R7B的三個解 碼器組。爲了產生Ρ0Β至P7B，NAND閘I56至158接收 列位址信號A12至A14 (包括其互補的信號A12B至

i\l4B)，且反相器160至162將NAND閘的輸出信號轉換 爲第一組的預解碼信號Ρ0Β至P7B。至於Q0B至Q7B， NAND閘164至166則接收A15至A17 (包括其互補的信 號A15B至A17B)，並更接收由區塊選擇控制器28所產生 的列解碼關斷信號XDdisB，這表示當XDdiSB變爲低位 準的導通狀態時，第二組的預解碼信號Q0B至Q7B即被切 斷。亦即，在以Q0B至Q"7B編碼控制下進行調節的所有正 常列區塊因此便皆不會被致動。Q0B至QVB經由反相器 168至17〇而被接至NAND閘I64至1M的輸出。第三組 的預解碼信號R0B至R7B係經由NAND閘172至174與反 相器176至178而產生的，NAND閘172至174中的每一 個各接收列位址信號A18至A2 0 (包括其互補的信號A18B 22 本紙張尺度適用中國國家檩準（CNS ) A4規格（210X297公釐） 2039-PIF-122.doc/005 A7 , _ B7_ _____ 五、發明説明（j) 至A2〇B)。預解碼信號被供應給正常列解碼器，如圖2或3 中所顯示的情形。 •由此開始，參考圖8的時序來說明依據本發明在讀取操 作期間的替代與映對之機制。如圖8中所顯示的，其接續 的動作依次包括有一個指令/位址輸入週期，一個旗標感應 週期，以及一個讀取週期》在指令/位址輸入週期之中，被 承認的一個指令信號CMD，反應於指令閂鎖信號CLE與寫 入致能信號WE的致能，經由輸入/輸出接腳1〇〇至1〇7而 被輸入其中，其並決定了一種狀態。此時序被假定其每一 次讀取動作皆具有一個指令信號。在利用WE的第一列轉換 而接收到指令信號CMD之後，即利用八個位元，經由輸入/ 輸出接腳1〇〇至107，反應於WE後續的低位準轉換，而 局部地供應位址信號A0至A20。 經濟部中央標準局員工消費合作社印製 (諸先聞讀背面之注意事項再填寫本頁) 假定正常列區外MCBK0被當作是第七個失效的區塊 (圖8中所有標示的參考標號全皆係對應於MCBK0的選 定），當MCBK0的位址出現時，一次感應動作便會爲了其 對應的旗標胞區塊FCBK0，而在旗標感應的週期之中進 行。在指令/位址輸入週期之中，在旗標感應放大器24之 中，由於參考電壓Vref係等於Vss，而旗標位元線遮蔽 信號BLSHF1與BLSHF2則分別爲Vss與Vcc，故感應節 點SENSEi即被拉升至Vcc以作爲預充電的位準，而旗標 位元線FBL0至FBL4則被保持在約2V的預充電電壓位準 上，這是要由空乏電晶體72的臨界電壓予以降低的。 在完成了位址的接收之後，旗標胞感應操作便由此時開 23 本紙張尺度適用中國國家標率（CNS ) A4规格（210X297公釐） 2039-PIF-122.doc/005 -A7 B7 五、發明説明（〆） (祷先聞讀背面之注意事項再填窝本頁) 始進行b應予注意的是，超出於由十六個多餘列區塊所建 構起來的多餘容量以外的第七個失效區塊MCBKO，係對應 於圖2或3中所顯示的旗標胞區塊FCBKO，其中旗標位元 線FBLO至FBL4已被設定爲''10000〃的程式規劃編碼，以 便可以其對應的修復區塊MCBK511加以替代，如表3中所 顯示的情形。首先，Vref由Vss被拉升至1.5V，以便切 斷電流的供應。在旗標胞區塊FCBK0之中，由於FSSL， FS0，FS1，FGSL 與 FSSL 分別係爲 Vcc，Vss，Vcc， Vcc 與 Vss，而除了 FBL4 外，FBL0 至 FBL3 全皆爲 λλ0"， 故連接至FBL4的旗標胞電晶體即變爲關閉的胞，而連接至 FBL0至FBL3的旗標胞電晶體則爲開啓的胞。由於有電流 流經開啓的胞，對應於FBL0至FBL3的感應節點SENSE0 至SENSE 3皆被拉降至Vss，而FBL 4的感應節點SENSE 4 則維持目前Vcc的電壓。同時，假定每一條旗標位元線的 電容値爲3PF，而流經開啓胞的電流値則爲5μΑ，則旗標 位元線的2V電壓位準被減低至約1.8V的遲滯時間t即可 依據下式而獲得。 經濟部中央標準局員工消費合作社印製 40(/75) CAF _ 3x10—“ χθ.2 I 3χ5χ10"6 上式的結果表示感應放大器可以在40 ns之內偵測開 啓胞的存在，以便在耦接至開啓胞的旗標位元線上的至少 0.2V的電壓降低即可以造成足以在感應節點上進行偵測 24 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 2039-PIF-122.doc/005 A7 B7 經濟部中央標率局員工消費合作社印製 五、發明説明（w) 的電壓變動，而其電容則遠低於旗標位元線者。開啓胞的 感應時間之進一步縮短可以利用將並聯耦接至一旗標位元 線的旗標胞串之數量成倍增加而得以加速。此種感應速度 的增快會與替代的多餘性時間之縮短有所關聯。 回到圖8，接著在得出對應於旗標位元線FBLO至FBL3 的感應節點SENSEO至SENSE3之後，致能信號1^从即變 爲高位準，因此使失效區塊狀態信號SOO至S03經由三態 反相器8〇與閂鎖而被拉降至低位準，而此時S04則爲 高位準。組合編碼''10Q0Q"與s〇4至soo被供應至旗標解 碼器26，並使第七修復區塊選擇信號F16B被致動，而其 他的修復區塊選擇信號則全皆爲高位準。圖6之中，被選 定的修復區塊選擇信號FIGB導致列解碼器關斷信號 XDdisB被致能。如圖7中所顯示的，傳導性的XDdisB使 之能夠產生低位準的列預解碼信號QL，其可令MCBK0被 關斷。注意參考圖3，在與FCBK511與MCBK511接合的 列解碼器MRDS11之中，列預解碼信號Qi可使NAND閘3 8 的輸出變爲高位準，而修復區塊選擇信號F16B則將NAND .閘40的輸出維持在高位準，因而使區塊字元線BWL511被 拉升至Vcc，以便致動MCBK511 ’使之做爲失效區塊MCBK0 的一個修復區塊。之後，正常讀取動作即開始，以由替代 區塊MCBK511中讀出資料。有關於MCBK511的正常讀取 動作在此技藝之中係爲習知。 額外地，當依前述方式而有發現諸如MCBK3之類的其 他更多失效列區塊成爲第八失效區塊時，要用以替代 25 本紙張尺度適用中國國家榇準（CNS ) A4規格（210X297公釐） ^ϋ·——— nn I —I n n s - m· I— ./.. (请先聞讀背面之注意事項其填寫本育)

,tT 2039-PIF-122.doc/005 A7 B7 五、發明説明（>Ά) MCBK3的修復區塊將會是MCBKSIO。在爲自動映對架構準 備旗轘胞區塊時’有關於替代容量的組合編碼之數量即不 限定於前述的實施例之數量。 如同前述’依據本發明之非揮發性記憶，其在執行損壞 區塊的良動映對時，可以有不需要使用者加以干預的優 點，此使得虛擬可用的區塊得以依據接續的次序而被安排 在主記憶胞的陣列中，就如同該些包含於其中的一或多個 失效的區塊，乃是實際上爲未失效的區塊一般。此外，由 於旗標胞區塊之中採用了非揮發性的胞做爲狀態辨別單 元，而其內部連結的架構則被提供來增進感應的速度，故 其電流的消耗便可以比習知的熔絲程式規劃多餘性者要來 得低，且其並可以在需要快速讀取動作的高密度記憶之中 有所用途。 雖然本發明的較佳實施例已揭示如上，然其仍能可作某 些變化，諸如以行替代爲基礎的映對架構等。 (#先聞讀背面之注意事項再填寫本頁) 、-β 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4规格（210X297公釐〉

Claims (1)

1. 2039pifl.d〇c/〇〇2 第861 12079號專利範圍修IE本 靖請委員明示 ¥ 一實質内容 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 修正日期87.4.21 祕 申請專利範圍 1. 一種積體電路記憶元件，包括： 複數個正常記憶胞區塊； 複數個多餘記憶胞區塊；以及 一裝置’用以將非失效正常記憶胞區塊替換在該複數 個多餘記憶胞區塊替換失效正常記憶胞區後剩下的失效正 常記憶胞區塊’藉以對該些非失效正常記憶胞區塊產生複 數個連續位址。 2.如申請專利範圍第1項乏':

   ^中該替換 裝置係循序地以一最高的非失效正塊位址開 始’並循序地處理到較低的非失效正常記憶胞區塊位址， 將在該複數個多餘記憶胞區塊替換失效正常記憶胞區後剩 下的失效正常記憶胞區塊替換爲複數個非失效正常記憶胞 區塊’用以對該些非失效正常記憶胞區塊產生複數個連續 位址。 3. 如申請專利範圍第1項之積體電路記憶元件，其中 該替換裝置更包括： 一裝置，用以將該複數個多餘記憶胞區塊替換該複數 個失效正常記憶胞區塊。 4. 一種積體電路記憶元件，包括： 複數個記憶胞區塊，該些記憶胞區塊包含複數個失效 5己憶胞區塊；以及 一裝置，用以將排除掉該些失效記憶胞區塊的該複數 個記憶胞區塊映對到一可變長度之連續位址序列。 5. 如申請專利範圍第4項之積體電路記憶元件，其中 27 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) 2039pifl.d〇c/〇〇2 第861 12079號專利範圍修IE本 靖請委員明示 ¥ 一實質内容 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 修正日期87.4.21 祕 申請專利範圍 1. 一種積體電路記憶元件，包括： 複數個正常記憶胞區塊； 複數個多餘記憶胞區塊；以及 一裝置’用以將非失效正常記憶胞區塊替換在該複數 個多餘記憶胞區塊替換失效正常記憶胞區後剩下的失效正 常記憶胞區塊’藉以對該些非失效正常記憶胞區塊產生複 數個連續位址。 2.如申請專利範圍第1項乏':

   ^中該替換 裝置係循序地以一最高的非失效正塊位址開 始’並循序地處理到較低的非失效正常記憶胞區塊位址， 將在該複數個多餘記憶胞區塊替換失效正常記憶胞區後剩 下的失效正常記憶胞區塊替換爲複數個非失效正常記憶胞 區塊’用以對該些非失效正常記憶胞區塊產生複數個連續 位址。 3. 如申請專利範圍第1項之積體電路記憶元件，其中 該替換裝置更包括： 一裝置，用以將該複數個多餘記憶胞區塊替換該複數 個失效正常記憶胞區塊。 4. 一種積體電路記憶元件，包括： 複數個記憶胞區塊，該些記憶胞區塊包含複數個失效 5己憶胞區塊；以及 一裝置，用以將排除掉該些失效記憶胞區塊的該複數 個記憶胞區塊映對到一可變長度之連續位址序列。 5. 如申請專利範圍第4項之積體電路記憶元件，其中 27 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) 2039pifl .doc/002 ABCD 經濟部中央標準局負工消費合作社印製 六、申請專利範圍 該映對裝置循序地將排除掉該些失效記憶胞區塊的該些記 憶胞區塊映對到複數個失效正常記憶胞區塊，以一最高的 記億胞區塊位址開始，並循序地處理到較低的記憶胞區塊 位址，用以對該些記憶胞區塊產生複數個連續位址。 6. —種積體電路記憶元件，包括： 複數個正常記憶胞區塊； 複數個多餘記億胞區塊； 複數個旗標區塊，個別其中之一對應到個別其中之一 該些正常記憶胞區塊的個別其中之一，每一旗標區塊包含 對應到正常記憶胞區塊爲非失效的一第一標示的其中之 一，對應到正常記憶胞區塊爲係以一多餘記憶胞區塊來替 換的一第二標示，以及對應到正常記憶胞區塊爲係以另一 正常記憶胞區塊來替換的一第三標示；以及 一裝置，對應到該複數個旗標區塊，將一選擇的正常 記憶胞區塊替換爲一多餘記憶胞區塊，係依據與該選擇的 正常記憶胞區塊相關聯的一旗標區塊中的該第二標示，以 及將一選擇的正常記憶胞區塊替換爲一非失效正常記憶胞 區塊，係依據與該選擇的正常記憶胞區塊相關聯的一旗標 區塊中的該第三標示。 7. 如申請專利範圍第6項之積體電路記憶元件，其中 該第二標示包括複數個第二標示以及其中該第三標示 包括複數個第三標示； 該替換裝置包括一裝置，對應到該複數個旗標區塊， 將一選擇的正常記憶胞區塊替換爲一多餘記憶胞區塊，係 28 本紙張尺度3Ϊ用中國國家標準（CNS ) A4規格T210X297公釐) ' " (請先閱讀背面之注意事項再填爲本頁) •，裝· 訂 -P 2039pifl .doc/002 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 依據與該選擇的正常記憶胞區塊相關聯的一旗標區塊中的 該些選擇的第二標示的其中之一，以及將一選擇的正常記 憶胞區塊替換爲一非失效正常記憶胞區塊，係依據與該選 擇的正常記憶胞區塊相關聯的一旗標區塊中的該些選擇的 第三標示的其中之一。 8. 如申請專利範圍第6項之積體電路記憶元件，其中 各該些旗標區塊包括： 複數個的旗標胞串，各該些旗標胞串包括複數個的串 聯連接於一對旗標胞串選擇電晶體之間的複數個的旗標胞 電晶體，該些旗標胞串儲存對應到正常記憶胞區塊爲非失 效的一第一標示的其中之一，對應到正常記憶胞區塊爲係 以一多餘記憶胞區塊來替換的一第二標示，以及對應到正 常記憶胞區塊爲係以另一正常記憶胞區塊來替換的一第三 標示； 複數條旗標字元線，各被連接至一相對應之各該旗標 胞串中之旗標胞電晶體；以及 複數條旗標位元線，各被連接至至少其中之一該些旗 標胞串選擇電晶體。 9. 如申請專利範圍第8項之積體電路記憶元件，其中 選擇的一旗標胞區塊中之該複數個旗標胞串的其中之一些 係以並聯方式來電性連接，並且儲存相同對應到正常記憶 胞區塊爲非失效的一第一標示的其中之一，對應到正常記 憶胞區塊爲係以一多餘記憶胞區塊來替換的一第二標示， 以及對應到正常記憶胞區塊爲係以另一正常記憶胞區塊來 29 (請先鬩讀背面之注意事項再填寫本頁) -裝· 訂 In ffc flmi 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 2039pifl .doc/〇〇2 經濟部中央標隼局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 替換的一第三標示。 10.如申請專利範圍第6項之積體電路記憶元件，其中 該替換裝置包括： 一感應放大器，可偵測儲存於一選擇的旗標胞區塊的 該標示，並且從中產生一個失效區塊狀態信號； 一旗標解碼器，可反應於該失效區塊狀態信號而產生 一個修理區塊選擇信號；以及 一區塊選擇控制器，可反應於該區塊狀態信號而抑止 一列解碼器，使得該列解碼器不會選擇一正常記憶胞區 Τ·γΗ 塊。 _ 11.一種操作一積體電路記憶元件之方法，包含複數個 正常記憶胞區塊與複數個多餘記憶胞區塊，該操作方法包 括以下步驟： 以非失效正常記憶胞區塊替換在該複數個多餘記憶胞 區塊替換失效正常記憶胞區後剩下的，失效正常記憶胞區 塊’藉以對該些非失效正常記憶胞區塊產生複數個連續位 址。 12.如申請專利範圍第η項之方法，其中該替換步驟 包括該步驟’係循序地以一最高的非失效正常記憶胞區塊 位址開始，並循序地處理到較低的非失效記憶胞區塊位 址’將在該複數個多餘記憶胞區塊替換失效正常記憶胞區 後剩下的失效正常記憶胞區塊替換爲複數個非失效正常記 憶胞區塊，用以對該些非失效正常記憶胞區塊產生複數個 連續位址。 30 本紙張尺度適用中囷國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

   2039pif 1 .doc/002 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 13.¾串請專利範圍第12項之方法，其中該替換步驟 係以下之步驟進行： 以複數個多餘記憶胞區塊替換複數個失效正常記憶胞 區塊。 14·—種操作一積體電路記憶元件之方法^包含複數個記 憶胞區塊’該些記憶胞區塊包含失效記憶胞區塊，該操作 方法包括以下步驟： 將排除該些失效記憶胞區塊的該複數個記憶胞區塊映 對到一可變長度之連續位址序列。 15·如申請專利範圍第14項之方法，其中該映對步驟 包括該步驟’係循序地將排除該些失效記憶胞區塊的複數 個記憶胞區塊映對到複數個失效正常記憶胞區塊，以一最 高的記憶胞區塊位址開始，並循序地處理到較低的記憶胞 區塊位址’用以對該些記憶胞區塊產生複數個連續位址。 16. —種操作一積體電路記憶元件之方法，包含複數個 正常記憶胞區塊與複數個多餘記憶胞區塊，該操作方法包 括以下步驟： 對每一正常記憶胞區塊’儲存於該積體電路記憶元件 係對應到正常記憶胞區塊爲非失效的一第一標示的其中之 一 ’ d應到正吊記憶胞區塊爲係以一多餘記憶胞區塊來替 換的一第二標示，以及對應到正常記憶胞區塊爲係以另一 正常記憶胞區塊來替換的一第三標示； 替換一選擇的正常記憶胞區塊爲一多餘記憶胞區塊， 係依據在與該選擇的正常記憶胞區塊相關聯之一旗標區塊 3 1 (請先閲讀背面之注意事項再填寫本頁) t -s r 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） A8 2039pifi .doc/002 B8 C8 D8 六、申請專利範圍 中之該第二標示；以及 替換一非失效正常記憶胞區塊爲一選擇的正常記憶胞 區塊，係依據在與該選擇的正常記憶胞區塊相關聯之一旗 標區塊中之該第三標示。 _ 17.如申請專利範圍第16項之方法，其中該第二標示 包括複數個第二標示以及其中該第三標示包括複數個第三 標示。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）