CN101246741B - 利用瑕疵存储器的系统、装置和方法及封装结构 - Google Patents

Abstract

本发明提供一种利用瑕疵存储器的方法，包括：置可编程模块为在线编程状态，将地址输入总线设置为与地址输出总线直通，检测瑕疵存储器中好坏块信息，并将该信息存入可编程模块；置可编程模块为工作状态，可编程模块根据瑕疵存储器中好坏块的情况，编程设置输入块地址和输出好快地址的映射关系并将其输入到译码控制模块，译码控制模块将输入的地址映射为好块的地址，输出到瑕疵存储器。本发明还提供利用瑕疵存储器的系统和装置及封装结构。利用本发明，可以实现最大可能的利用瑕疵存储器的好块。

Description

利用瑕疵存储器的系统、装置和方法及封装结构

技术领域

本发明涉及存储器技术领域，特别涉及一种利用瑕疵存储器的系统、装置和方法及其封装结构。

背景技术

当存储器中存在坏的存储块时，该存储器为瑕疵存储器，这些坏的存储块不能被使用，而好的存储块仍可以被正常使用。

专利号为200410086950.7的中国专利文件提出了一种利用瑕疵存储器的方法和装置。该专利文件种提出，存储器可用容量一半的低地址中存在至少一个坏块区时，则该坏块所在低地址的所有存储区域都不能使用，而只使用另一半的高地址存储块。存储器高地址中存在坏块的处理方式相同。当需要使用瑕疵存储器时，具体的讲是利用瑕疵存储器的好块时，需要对地址线进行控制，只读写好块，而避免对坏块的读写。设存储器分为16块，编号为从0到15，有四根高位地址线A3、A2、A1、A0，每根高位地址线有两种状态，分为0和1，四根高位地址线的组合共有2的4次方个，即16个，每个组合对应一个存储块编号。如果编号为0的存储块是坏块，则该存储块对应的低地址的存储区域，即0～7的存储块都不能使用。为了避开这个坏块所在的低地址存储区，将高位地址线A3设为固定的1，即将A3＝0的地址屏蔽，由A3、A2、A1三个地址线组成的8个状态控制8个存储块的读写，即控制编号为8～15的存储块。这时，8～15的存储块中又产生一个坏的存储块，如第8块是坏块，为了避开这个坏块，将A2固定的设为1，即将A2＝0的地址屏蔽，由A2、A1两个地址线组成的四个状态控制4个存储块的读写，即控制编号为12～15的存储块。当剩余的存储块中又产生一个坏块时，重复利用该方法屏蔽该坏块所在的一半存储区域。当存储器分为32块、64块等情况时，产生坏块时利用该存储器的方法与此相同。

可见，当存储器存在至少两个坏块，且坏块在高地址和低地址中分别都存在时，现有的方法对存储器的利用率很低，不能对存在的好块进行有效的利用。

另外，现有技术在实施时，还必须先检测存储器的坏块区域，根据检测结果对存储器进行分块，设置电气开关，通过手工操作该电气开关的方式进行控制。但是，本领域技术人员知道，电气开关是一种物理开关，其反应速度和灵敏度都很有限，这样就影响了读写存储器的效果，且手工操作较为繁琐。

一种利用瑕疵存储器的系统中，由于受到容量的限制，可提供的电气开关的数量是有限的，那么，当瑕疵存储器在坏块情况较为复杂的情况下，有限的物理开关不能满足需求。例如，总容量为8块的存储器，如果有存在两个坏块时，根据坏块所处位置的不同，应用排列组合关系，可以由公示C(8，2)＝8！/[(8-2)！/2！]＝28得到28种不同的损坏类型，如果此时提供的电气开关时5个，可以表示2的5次方共32种，32＞28，因此该情况下5个电气开关可以满足需要。但是如果8个存储块种有3个坏块时，由C(8，3)＝8！/[(8-3)！/3！]＝336得到336种损坏类型，此时需要至少提供9个电气开关，这9个电气开关可提供2的9次方共512个状态，才可以满足336种损坏情况。

但是，在系统种能提供的电气开关是有限的，而且如果存储器分为16块、32块或更多的情况时，可以计算出需要的电气开关数量将很大，这种情况下提供大量的电气开关是难以实现的。

发明内容

本发明的目的是提供一种利用瑕疵存储器的系统、装置和方法及封装结构，以克服现有技术中存储器存在至少两个坏块，且坏块在高地址和低地址中分别都存在时，对存储器的利用率低，不能对存在的好块进行有效利用的缺陷。

本发明的次要目的在于提供一种利用瑕疵存储器的系统、装置和方法及封装结构，其读写存储器效果好，操作简单方便，容易实现。

为解决上述技术问题，本发明提供一种利用瑕疵存储器的系统、装置和方法及封装结构是这样实现的：

一种利用瑕疵存储器的系统，包括存储控制器110，译码模块130和瑕疵存储器120，其中，

存储控制器110与瑕疵存储器120间通过时钟线、数据总线、低位地址总线、第一控制线和第二控制线相连，与译码模块130通过高位地址输入总线和第二控制线相连，用于通过译码模块130对瑕疵存储器120进行读写；

译码模块130与存储控制器110通过高位地址输入总线和第二控制线相连，与瑕疵存储器120通过高位地址输出总线相连，用于将存储控制器110对瑕疵存储器120进行读写的地址译码为瑕疵存储器120中好块的地址。

译码模块130包括译码控制模块131，输出驱动模块132和可编程模块133，其中，

译码控制模块131的输入端与存储控制器110通过高位地址输入总线和第二控制线相连，用于对存储控制器110输入地址的译码；

输出驱动模块132一侧与译码控制模块131相连，另一侧与瑕疵存储器120通过高位地址输出总线相连，输出驱动模块132用于驱动瑕疵存储器120，并通过高位地址输出总线将映射后的数据块地址传输到瑕疵存储器120；

可编程模块133与译码控制模块131相连，该可编程模块133的输入端还包括编程控制总线和MODE总线，MODE总线状态包括在线编程状态和工作状态；

在线编程状态下，所述可编程模块133用于测试瑕疵存储器120的所有存储块，得到好坏块的信息，并存储该信息；

工作状态下，所述可编程模块133根据存储的好坏块信息，编程设置输入块地址与输出好块地址的映射关系并将其提供给译码控制控制模块131，译码控制模块131根据可编程模块133中提供的输入块地址与输出好块地址的映射关系，将高位地址输入总线输入的存储块地址映射到瑕疵存储器120中的好块地址，并通过输出驱动模块132对瑕疵存储器120进行读写。

所述可编程模块133通过改变MODE总线的输入电平来改变译码模块的状态；在所述的线编程状态下，高位地址输出总线输出的地址等于高位地址输入总线输入的地址。

一种利用瑕疵存储器的装置，包括译码控制模块131，输出驱动模块132和可编程模块133，其中，

译码控制模块131的输入端与存储控制器110通过高位地址输入总线和第二控制线相连，用于对存储控制器110输入地址的译码；

输出驱动模块132一侧与译码控制模块131相连，另一侧与瑕疵存储器120通过高位地址输出总线相连，输出驱动模块132用于驱动瑕疵存储器，并通过高位地址输出总线将映射后的数据块地址传输到瑕疵存储器120；

可编程模块133与译码控制模块131相连，该可编程模块的输入端还包括编程控制总线和MODE总线，MODE总线状态包括在线编程状态和工作状态；

译码控制在线编程状态下，所述可编程模块133用于测试瑕疵存储器120的所有存储块，得到好坏块的信息，并存储该信息；

工作状态下，所述可编程模块133根据存储的好坏块信息，编程设置输入块地址与输出好块地址的映射关系并将其提供给译码控制模块131，译码控制模块131根据可编程模块133中提供的输入块地址与输出好块地址的映射关系，将高位地址输入总线输入的存储块地址映射到瑕疵存储器中的好块地址，并通过输出驱动模块132对瑕疵存储器进行读写。

所述可编程模块133通过改变MODE总线的输入电平来改变译码模块的状态；在所述的线编程状态下，高位地址输入总线输入的地址等于高位地址输出总线输出的地址。

一种利用瑕疵存储器的方法，包括：

置可编程模块为在线编程状态，将地址输入总线设置为与地址输出总线直通，检测瑕疵存储器中好坏块的情况，并将该好坏块信息存入可编程模块；

置可编程模块为工作状态，可编程模块根据瑕疵存储器中好坏块的情况，编程设置输入块地址和输出好块地址的映射关系，再将该映射关系输入到译码控制模块，译码控制模块根据输入块地址和输出好块地址的映射关系，将输入的地址映射为好块的地址，输出到瑕疵存储器。

所述的在线编程状态或工作状态通过改变MODE总线的输入电平来设置。

所述将地址输入总线设置为与地址输出总线直通由以下方式实现：

将地址输出总线的输出的地址设置与地址输入总线输入的地址相同。

一种瑕疵存储颗粒的封装结构，包括译码IC，瑕疵内存颗粒裸片，PCB板，焊接用锡球和封胶，其中，

瑕疵内存颗粒裸片的一侧与PCB板固设在一起；

瑕疵内存颗粒裸片的另一侧与译码IC固设在一起；

焊接用的锡球位于PCB板的另一侧；PCB板装有锡球的一面的两侧上在锡球规则排列的空余处的各3个位置设有引脚，所述引脚与IC译码芯片相连；

所述瑕疵内存颗粒裸片、PCB板、译码IC、焊接用锡球和引脚由封胶封装在一起。

所述瑕疵存储器为DDR1或DDR2或DDR3存储器。

由以上本发明提供的技术方案可见，在线编程状态下可编程模块检测出瑕疵存储器中好坏块的情况并存储该好坏块信息，工作状态下可编程模块根据瑕疵存储器中好坏块的情况，编程设置输入块地址和输出好块地址的映射关系，再将该映射关系输入到译码控制模块，译码控制模块将输入的存储块地址映射为存储器好块的地址，这样，可以实现最大可能的利用瑕疵存储器的好块；且其读写存储器效果好，操作简单方便，容易实现。

附图说明

图1为本发明系统的框图；

图2为本发明输入地址到输出地址的映射图；

图3为本发明装置的框图；

图4为本发明方法的流程图；

图5为本发明封装结构的示意图；

图6为本发明封装结构引脚图。

具体实施方式

本发明提供一种利用瑕疵存储器的系统，包括存储控制器，译码模块和瑕疵存储器，译码模块包括译码控制模块，输出驱动模块和可编程模块。该系统处于在线编程状态下时，可编程模块检测出整个瑕疵存储器中好坏块信息并存储该信息，处于工作状态下时，可编程模块根据瑕疵存储器中的好坏块信息，编程设置输入块地址和输出块地址的映射关系，再将该映射关系提供给译码控制模块，译码控制模块利用输入块地址和输出块地址的映射关系，将输入地址映射为输出的好块地址，由输出驱动模块通过地址输出总线驱动瑕疵存储器，完成存储控制器对瑕疵存储器的读写。

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和实施方式对本发明作进一步的详细说明。

首先介绍本发明的系统。图1示出了该系统的框图。

如图所示，该系统包括存储控制器110，译码模块130和瑕疵存储器120。该瑕疵存储器为瑕疵存储器。

存储控制器110用于通过译码模块130对瑕疵存储器120进行读写。存储控制器110与瑕疵存储器120间通过常规的时钟线、数据总线、低位地址总线和一些其它的常规控制线相连，这些常规控制线包括图中的“第一控制线”和“第二控制线”。

译码模块130的输入端与存储控制器110通过高位地址输入总线和第二控制线相连，与瑕疵存储器120通过高位地址输出总线相连，用于将存储控制器110对瑕疵存储器120进行读写的地址译码为瑕疵存储器120中好块的地址。

译码模块130包括译码控制模块131，输出驱动模块132和可编程模块133。

译码控制模块131的输入端与存储控制器110通过高位地址输入总线和第二控制线相连。该第二控制线包括WE#，CAS#、CS#和RAS#。

输出驱动模块132一侧与译码控制模块131相连，另一侧与瑕疵存储器120通过高位地址输出总线相连。输出驱动模块132用于驱动瑕疵存储器120，并通过输出的高位地址将映射后的数据块传输到瑕疵存储器120。

可编程模块133与译码控制模块131相连，该可编程模块的输入端还包括编程控制总线和MODE总线。MODE总线的状态包括在线编程状态和工作状态。可以通过改变MODE总线的输入电平来改变译码模块的状态。

在线编程状态下，存储控制器110与瑕疵存储器120是直通的，即译码模块130的高位地址输入总线输入的地址等于高位地址输出总线输出的地址。这样，可以测试瑕疵存储器120的所有存储块，从而可以得到好坏块的信息，将得到的好坏块信息通过编程控制总线输入可编程模块122。

工作状态下可编程模块133用于存储瑕疵存储器120的好坏块信息，可编程模块根据瑕疵存储器中好坏块的信息，编程设置输入块和输出块的映射关系，再将该映射关系输入给译码控制模块。

工作状态下，译码控制模块131根据可编程模块133提供的输入块和输出块的映射关系，将高位地址输入总线输入的存储块地址映射到瑕疵存储器120中的好块地址，并通过输出驱动模块120对瑕疵存储器120进行读写。

以下列举瑕疵存储器120总容量为16个存储块时，利用该存储器的过程。

瑕疵存储器120分为16个存储块，为2的4次方，编号设为0到15。译码控制模块131根据可编程模块133中存储的好坏块信息，控制高位地址输入总线输入的地址到高位地址输出总线上译码控制位表示的地址的映射，即到瑕疵存储器120的存储块地址的映射。

如果将瑕疵存储器120分为16个存储块，且其第0块、第5块、第9块和第15块是坏块，利用本发明，映射关系可以具体如图2所示：

当高位地址输入总线输入的地址Ain＝0～11时，需要在高位地址输出总线上避开这些坏块，只利用好块，则译码控制器可以将Ain的这几个输入分别映射为Aout＝1、2、3、4、7、8、10、11、12、13、14对应的。

另外，由于该坏块与好块的映射关系是通过编程来实现，因此完全可以满足不同坏块类型译码的需要。且该方式不需要增加电气开关，利于实现。

该系统在生产过程中，可编程模块中存储的瑕疵存储器的好坏块信息可以通过一次在线编程状态的执行完成，在该过程中不需手工干预，利于实现，方便生产。而且，可编程模块中存储的瑕疵存储器的好坏块信息即使掉电后仍能保持不变，因而重新加电启动后，不需要再次测试存储器好坏块信息。

以下介绍本发明利用瑕疵存储器的装置，该装置如图3所示。

该装置包括译码控制模块131，输出驱动模块132和可编程模块133。

译码控制模块131的输入端与存储控制器110通过地址输入总线和第二控制线相连。该第二控制线包括WE#，CAS#、CS#和RAS#，用于控制对访问地址的译码。

输出驱动模块132一侧与译码控制模块131相连，另一侧可以与外接的存储器通过地址输出总线相连。外接的存储器为瑕疵存储器。输出驱动模块132用于通过输出的地址驱动访问外接的存储器。

可编程模块133与译码控制模块131相连，该可编程模块的输入端还包括编程控制总线和MODE总线。MODE总线的状态包括在线编程状态和工作状态。可以通过改变MODE总线的输入电平来改变译码模块的状态。

在线编程状态下，译码模块130的地址输入总线输入的地址等于地址输出总线输出的地址。这样，可以外接存储器的所有存储块，从而可以得到好坏块信息，将得到的好坏块信息通过编程控制总线输入可编程模块122。

工作状态下，可编程模块133据瑕疵存储器中好坏块信息，编程设置输入块地址和输出好块的映射关系，再将该映射关系输入给译码控制模块131。

工作状态下，译码控制模块131根据可编程模块133提供的输入块和输出块的映射关系，将地址输入总线输入的存储块号映射到外接存储器的好块，并通过输出驱动模块120对外接存储器进行读写。具体的映射方式与前述对图2的描述类似，在此不再赘述。

该利用瑕疵存储器的装置，能够控制对瑕疵存储器的访问，有效的利用瑕疵存储器的好块。另外，可编程模块中存储的瑕疵存储器的好坏块信息可以通过一次在线编程状态的执行完成，在该过程中不需手工干预，利于实现，方便生产。

以下介绍本发明利用瑕疵存储器的方法。图4示出了本发明方法的流程图。

步骤401：置可编程模块为在线编程状态，将地址输入总线设置为与地址输出总线直通，检测出整个瑕疵存储器中好坏块信息，并将该信息存入可编程模块。

可编程模块工作在在线编程状态，将地址输入总线设置为与地址输出总线直通，此时地址输出总线的输出的地址与地址输入总线输入的地址相同，可以检测出整个瑕疵存储器中好坏块的信息。

步骤402：置可编程模块为工作状态，可编程模块根据瑕疵存储器中好坏块的信息，编程设置输入块地址和输出好块地址的映射关系，再将该映射关系输入到译码控制模块，译码控制模块利用可编程模块提供的输入块地址和输出好块的映射关系，将输入的地址映射为好块的地址，输出到瑕疵存储器。

具体的对应方法与前述系统中对图2的描述类似，在此也不在赘述。

由以上给出的实施例可见，在线编程状态下可编程模块检测出整个瑕疵存储器中好坏块的信息并存储该信息，工作状态下将输入的地址映射为输出地址总线的译码控制位代表的好块地址，这样，可以实现最大可能的利用瑕疵存储器的好块。

另外，如果利用现有技术中电气开关，该电器开关与瑕疵存储器配合使用时，由于该电气开关较大，不能与瑕疵存储器封装在一起；且由于该电气开关需要连接到瑕疵存储器的印刷电路板(Printed Circuit Board，PCB)上，而PCB板设计前不会预留连接该电气开关的引脚和电路，因此该情况下需要更改PCB板的设计。可见现有技术的电气开关与瑕疵存储器配合使用的结构无法实现与瑕疵存储器封装在一起的效果，且需要更改生产工艺，实现起来较繁琐，不利于生产。

而本发明中提出的利用瑕疵存储器的装置(即译码IC)是芯片，一般地都有成熟的工艺可以将芯片打磨的很薄，这样，由本发明提出的利用瑕疵存储器的装置，有以下瑕疵内存颗粒的封装结构的侧视图。

该瑕疵内存颗粒的封装结构包括译码IC，瑕疵内存颗粒裸片，PCB板，焊接用锡球和封胶。图5为瑕疵存储颗粒的封装结构。

如图5所示，瑕疵内存颗粒裸片的一侧与PCB板固设在一起。

瑕疵内存颗粒裸片的另一侧与译码IC固设在一起。具体的，可以用胶水将译码IC粘贴在瑕疵内存颗粒裸片上。由于译码IC被打磨的很薄，因此用封胶将瑕疵存储器封装起来后，其整体厚度并不比原来厚多少。

PCB板的另一侧下方有焊接用的锡球。

图6为瑕疵内存颗粒的封装结构的底视图。其外观与原来不包括译码IC的封装结构相比，只在图中所示位置多了6个引脚，两侧各3个，而原来的封装结构在这6个位置上是没有引脚的。这六个位置位于原来的PCB板的外侧锡球规则排列的空余处。本发明可以利用这6个位置作为6个引脚，可以与IC译码芯片相连，供IC译码芯片测试、编程使用。

该封装结构中，瑕疵存储器典型的可以为DDR1或DDR2或DDR3存储器，当然也可以为其它存储器。

虽然通过实施例描绘了本发明，本领域普通技术人员知道，本发明有许多变形和变化而不脱离本发明的精神，希望所附的权利要求包括这些变形和变化而不脱离本发明的精神。

Claims (10)

1.一种利用瑕疵存储器的系统，其特征在于，包括存储控制器(110)，译码模块(130)和瑕疵存储器(120)，其中，

存储控制器(110)与瑕疵存储器(120)间通过时钟线、数据总线、低位地址总线和控制线相连，与译码模块(130)通过高位地址输入总线和控制线相连，用于通过译码模块(130)对瑕疵存储器(120)进行读写；

译码模块(130)与存储控制器(110)通过高位地址输入总线和控制线相连，与瑕疵存储器(120)通过高位地址输出总线相连，用于将存储控制器(110)对瑕疵存储器(120)进行读写的地址译码为瑕疵存储器(120)中好块的地址。

2.如权利要求1所述的系统，其特征在于，译码模块(130)包括译码控制模块(131)，输出驱动模块(132)和可编程模块(133)，其中，

译码控制模块(131)的输入端与存储控制器(110)通过高位地址输入总线和控制线相连，用于对存储控制器(110)输入地址的译码；

输出驱动模块(132)一侧与译码控制模块(131)相连，另一侧与瑕疵存储器(120)通过高位地址输出总线相连，输出驱动模块(132)用于驱动瑕疵存储器(120)，并通过高位地址输出总线将映射后的数据块地址传输到瑕疵存储器(120)；

可编程模块(133)与译码控制模块(131)相连，该可编程模块(133)的输入端还包括编程控制总线和模式MODE总线，模式MODE总线状态包括在线编程状态和工作状态；

在线编程状态下，所述可编程模块(133)用于测试瑕疵存储器(120)的所有存储块，得到好坏块的信息，并存储该信息；

工作状态下，所述可编程模块(133)根据存储的好坏块信息，编程设置输入块地址与输出好块地址的映射关系并将其提供给译码控制模块(131)，译码控制模块(131)根据可编程模块(133)中提供的输入块地址与输出好块地址的映射关系，将高位地址输入总线输入的存储块地址映射到瑕疵存储器(120)中的好块地址，并通过输出驱动模块(132)对瑕疵存储器(120)进行读写。

3.如权利要求2所述的系统，其特征在于，所述可编程模块(133)通过改变模式MODE总线的输入电平来改变译码模块的状态；在所述的线编程状态下，高位地址输入总线输入的地址等于高位地址输出总线输出的地址。

4.一种利用瑕疵存储器的装置，其特征在于，包括译码控制模块(131)，输出驱动模块(132)和可编程模块(133)，其中，

译码控制模块(131)的输入端与存储控制器(110)通过高位地址输入总线和控制线相连，用于对存储控制器(110)输入地址的译码；

输出驱动模块(132)一侧与译码控制模块(131)相连，另一侧与瑕疵存储器(120)通过高位地址输出总线相连，输出驱动模块(132)用于驱动瑕疵存储器，并通过高位地址输出总线将映射后的数据块地址传输到瑕疵存储器(120)；

可编程模块(133)与译码控制模块(131)相连，该可编程模块的输入端还包括编程控制总线和模式MODE总线，模式MODE总线状态包括在线编程状态和工作状态；

译码控制在线编程状态下，所述可编程模块(133)用于测试瑕疵存储器(120)的所有存储块，得到好坏块的信息，并存储该信息；

工作状态下，所述可编程模块(133)根据存储的好坏块信息，编程设置输入块地址与输出好块地址的映射关系并将其提供给译码控制模块(131)，译码控制模块(131)根据可编程模块(133)中提供的输入块地址与输出好块地址的映射关系，将高位地址输入总线输入的存储块地址映射到瑕疵存储器中的好块地址，并通过输出驱动模块(132)对瑕疵存储器进行读写。

5.如权利要求4所述的装置，其特征在于，所述可编程模块(133)通过改变模式MODE总线的输入电平来改变译码模块的状态；在所述的线编程状态下，高位地址输出总线输出的地址等于高位地址输入总线输入的地址。

6.一种利用瑕疵存储器的方法，其特征在于，包括：

置可编程模块为在线编程状态，将地址输入总线设置为与地址输出总线直通，检测瑕疵存储器中好坏块的情况，并将该好坏块信息存入可编程模块；

置可编程模块为工作状态，可编程模块根据瑕疵存储器中好坏块的情况，编程设置输入块地址和输出好块地址的映射关系，再将该映射关系输入到译码控制模块，译码控制模块根据输入块地址和输出好块地址的映射关系，将输入的地址映射为好块的地址，输出到瑕疵存储器。

7.如权利要求6所述的方法，其特征在于，所述的在线编程状态或工作状态通过改变模式MODE总线的输入电平来设置。

8.如权利要求6或7所述的方法，其特征在于，所述将地址输入总线设置为与地址输出总线直通由以下方式实现：

将地址输出总线的输出的地址设置与地址输入总线输入的地址相同。

9.一种瑕疵存储颗粒的封装结构，其特征在于，包括译码集成电路IC，瑕疵内存颗粒裸片，印刷电路PCB板，焊接用锡球和封胶，其中，

瑕疵内存颗粒裸片的一侧与印刷电路PCB板固设在一起；

瑕疵内存颗粒裸片的另一侧与译码集成电路IC固设在一起；

焊接用的锡球位于印刷电路PCB板的另一侧；印刷电路PCB板装有锡球的一面的两侧上在锡球规则排列的空余处的各3个位置设有引脚，所述引脚与集成电路IC译码芯片相连；

所述瑕疵内存颗粒裸片、印刷电路PCB板、译码集成电路IC、焊接用锡球和引脚由封胶封装在一起。

10.如权利要求9所述的封装结构，其特征在于，所述瑕疵存储器为双倍速率同步动态随机存储器DDR1或双倍速率同步动态随机存储器DDR2或双倍速率同步动态随机存储器DDR3存储器。

Images