JP2870523B2 - メモリモジュール - Google Patents
メモリモジュールInfo
- Publication number
- JP2870523B2 JP2870523B2 JP9169222A JP16922297A JP2870523B2 JP 2870523 B2 JP2870523 B2 JP 2870523B2 JP 9169222 A JP9169222 A JP 9169222A JP 16922297 A JP16922297 A JP 16922297A JP 2870523 B2 JP2870523 B2 JP 2870523B2
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- semiconductor memory
- random access
- memory
- access semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
- G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はメモリモジュールに
関し、特に不良番地を有するランダムアクセス半導体メ
モリを搭載して製造歩留まりを向上し、低価格で提供す
ることが可能なメモリモジュールに関する。
関し、特に不良番地を有するランダムアクセス半導体メ
モリを搭載して製造歩留まりを向上し、低価格で提供す
ることが可能なメモリモジュールに関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータ等の装置
において大容量の記憶装置が求められているが、装置の
大きさの制限および拡張性の観点から、コンピュータ装
置のボード上に直接ランダムアクセス半導体メモリ、特
にＤＲＡＭを実装するという方法が減少し、代わりに、
回路配線が形成された多層のプリント基板上にＤＲＡＭ
等のランダムアクセス半導体メモリを複数個実装して所
定記憶容量とビット幅を構成したメモリモジュールを、
ソケットに差し込む形態で使用するコンピュータ装置が
主流となっている。
において大容量の記憶装置が求められているが、装置の
大きさの制限および拡張性の観点から、コンピュータ装
置のボード上に直接ランダムアクセス半導体メモリ、特
にＤＲＡＭを実装するという方法が減少し、代わりに、
回路配線が形成された多層のプリント基板上にＤＲＡＭ
等のランダムアクセス半導体メモリを複数個実装して所
定記憶容量とビット幅を構成したメモリモジュールを、
ソケットに差し込む形態で使用するコンピュータ装置が
主流となっている。
【０００３】これにより、コンピュータ装置のボード上
には前記メモリモジュールをボードと電気的に接続する
ためのソケットだけを半田実装すればよくなり、また、
ＤＲＡＭの配置が平面的配置から垂直方向配置となった
ため、ＤＲＡＭの搭載必要面積が減少して大容量をコン
パクトに搭載することが可能となった。また、このメモ
リモジュール形態は、取り付け取り外しが容易であるた
め拡張性が高いものとなっている。
には前記メモリモジュールをボードと電気的に接続する
ためのソケットだけを半田実装すればよくなり、また、
ＤＲＡＭの配置が平面的配置から垂直方向配置となった
ため、ＤＲＡＭの搭載必要面積が減少して大容量をコン
パクトに搭載することが可能となった。また、このメモ
リモジュール形態は、取り付け取り外しが容易であるた
め拡張性が高いものとなっている。
【０００４】図３はこのような従来のメモリモジュール
の一例を示す構成図であり、図において、３１は多層基
板、３２は回路配線、３３は例えば８Ｍワード×８ビッ
ト構成の６４ＭビットＤＲＡＭ、３４はＥＥＰＲＯＭ、
３５は前記ソケットに接続するための接続端子である。
の一例を示す構成図であり、図において、３１は多層基
板、３２は回路配線、３３は例えば８Ｍワード×８ビッ
ト構成の６４ＭビットＤＲＡＭ、３４はＥＥＰＲＯＭ、
３５は前記ソケットに接続するための接続端子である。
【０００５】この例では８Ｍワード×８ビットのＤＲＡ
Ｍを８個搭載しているので、８Ｍワード×６４ビット構
成のＤＲＡＭモジュールが実現されている。また、ＪＥ
ＤＥＣ（Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ＥｎｇｉｎｅｅｒｉｎｇＣｏｕｎｃｉ１）において、
２ＫビットのシリアルＥＥＰＲＯＭを搭載し、メモリモ
ジュールの構成や特性等を書き込むことが標準化されて
いるメモリモジュールが存在する。
Ｍを８個搭載しているので、８Ｍワード×６４ビット構
成のＤＲＡＭモジュールが実現されている。また、ＪＥ
ＤＥＣ（Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ＥｎｇｉｎｅｅｒｉｎｇＣｏｕｎｃｉ１）において、
２ＫビットのシリアルＥＥＰＲＯＭを搭載し、メモリモ
ジュールの構成や特性等を書き込むことが標準化されて
いるメモリモジュールが存在する。
【０００６】また、従来磁気ディスク記憶装置によって
行われていた大容量の情報の記憶が、ランダムアクセス
半導体メモリの大容量化と価格の低下により、近年ＤＲ
ＡＭ等のランダムアクセス半導体メモリを使用して行わ
れるようになってきており、この分野の用途にも前途の
メモリモジュール形態での使用が行われている。
行われていた大容量の情報の記憶が、ランダムアクセス
半導体メモリの大容量化と価格の低下により、近年ＤＲ
ＡＭ等のランダムアクセス半導体メモリを使用して行わ
れるようになってきており、この分野の用途にも前途の
メモリモジュール形態での使用が行われている。
【０００７】これらのメモリモジュールは、動作中に不
良が発生してもこれを検知して訂正する為のビットを有
したランダムアクセス半導体メモリを備えたＥＣＣ（Ｅ
ｒｒｏｒ Ｃｏｒｒｅｃｔ Ｃｏｄｅ）タイプのメモリ
モジュールと、動作中に不良が発生しても訂正する機能
等を有しないＮｏｎ一ＥＣＣタイプのモジュールに分け
られる。例えばＮｏｎ−ＥＣＣタイプのメモリモジュー
ルでは、６４ビットのデータバス幅さえあればよいた
め、８ビット構成のＤＲＡＭを使用した場合、８個搭載
すればよい。しかしＥＣＣタイプでは、通常８ビットを
使ってＥＣＣ機能とするので６４ビットバスにさらに８
ビット必要となり、前述の８ビット構成ＤＲＡＭを使用
した場合９個搭載される。つまりＮｏｎ一ＥＣＣタイプ
に対してＥＣＣタイプでは、最低１個以上のＤＲＡＭを
多く使用する必要があり、その分値段が高くなる。
良が発生してもこれを検知して訂正する為のビットを有
したランダムアクセス半導体メモリを備えたＥＣＣ（Ｅ
ｒｒｏｒ Ｃｏｒｒｅｃｔ Ｃｏｄｅ）タイプのメモリ
モジュールと、動作中に不良が発生しても訂正する機能
等を有しないＮｏｎ一ＥＣＣタイプのモジュールに分け
られる。例えばＮｏｎ−ＥＣＣタイプのメモリモジュー
ルでは、６４ビットのデータバス幅さえあればよいた
め、８ビット構成のＤＲＡＭを使用した場合、８個搭載
すればよい。しかしＥＣＣタイプでは、通常８ビットを
使ってＥＣＣ機能とするので６４ビットバスにさらに８
ビット必要となり、前述の８ビット構成ＤＲＡＭを使用
した場合９個搭載される。つまりＮｏｎ一ＥＣＣタイプ
に対してＥＣＣタイプでは、最低１個以上のＤＲＡＭを
多く使用する必要があり、その分値段が高くなる。
【０００８】一般にパーソナルコンピュータ等の装置で
は、電源を入れた直後に磁気ディスク記憶装置からオペ
レーションシステムと言われるプログラムを半導体メモ
リに転送し、その転送されたデータを使用してＣＰＵが
演算を行う。つまり、このデータを転送される部分に不
良があった場合、正しいプログラムが記憶されていない
ことになり、動作不良を発生することになる。そのた
め、このような用途のメモリモジュールに搭載されるＤ
ＲＡＭは完全に全ビットが良品であることが求められ
る。
は、電源を入れた直後に磁気ディスク記憶装置からオペ
レーションシステムと言われるプログラムを半導体メモ
リに転送し、その転送されたデータを使用してＣＰＵが
演算を行う。つまり、このデータを転送される部分に不
良があった場合、正しいプログラムが記憶されていない
ことになり、動作不良を発生することになる。そのた
め、このような用途のメモリモジュールに搭載されるＤ
ＲＡＭは完全に全ビットが良品であることが求められ
る。
【０００９】一方、特にオーディオ用に音声記憶の用途
で用いられるランダムアクセス半導体メモリは、実使用
時に数ビットの不良番地があっても実使用上問題になら
ず、そのため、従来から完全な良品であるランダムアク
セス半導体メモリよりも安価である不良番地を有するラ
ンダムアクセス半導体メモリが使用されている。このよ
うに、不良番地を有するランダムアクセス半導体メモリ
をメモリモジュールに搭載して使用する機会を増加させ
ることが可能であれば、価格を抑えたメモリモジュール
を提供することが可能である。
で用いられるランダムアクセス半導体メモリは、実使用
時に数ビットの不良番地があっても実使用上問題になら
ず、そのため、従来から完全な良品であるランダムアク
セス半導体メモリよりも安価である不良番地を有するラ
ンダムアクセス半導体メモリが使用されている。このよ
うに、不良番地を有するランダムアクセス半導体メモリ
をメモリモジュールに搭載して使用する機会を増加させ
ることが可能であれば、価格を抑えたメモリモジュール
を提供することが可能である。
【００１０】しかし現状は、ランダムアクセス半導体メ
モリの大容量化により１ビット当たりの単価は大幅に下
がってきてはいるが、ランダムアクセス半導体メモリに
１ビットでも冗長回路等により救済することが不可能な
不良番地があった場合、このランダムアクセス半導体メ
モリは不良となり廃棄されることになる場合が多い。例
えば、６４ＭビットのＤＲＡＭでは、６７，１０８，８
６３ビットの記憶セルは良品であっても１ビットが不良
であるだけでほとんどの場合不良として廃棄されてい
た。
モリの大容量化により１ビット当たりの単価は大幅に下
がってきてはいるが、ランダムアクセス半導体メモリに
１ビットでも冗長回路等により救済することが不可能な
不良番地があった場合、このランダムアクセス半導体メ
モリは不良となり廃棄されることになる場合が多い。例
えば、６４ＭビットのＤＲＡＭでは、６７，１０８，８
６３ビットの記憶セルは良品であっても１ビットが不良
であるだけでほとんどの場合不良として廃棄されてい
た。
【００１１】
【発明が解決しようとする課題】上述のように、ランダ
ムアクセス半導体メモリが大容量化している中で、冗長
回路等により救済することが不可能な不良番地を有した
ランダムアクセス半導体メモリはほとんど廃棄されてお
り、メモリモジュールには完全なランダムアクセス半導
体メモリのみが搭載されるため、メモリモジュールの価
格が高くなってしまう課題があった。
ムアクセス半導体メモリが大容量化している中で、冗長
回路等により救済することが不可能な不良番地を有した
ランダムアクセス半導体メモリはほとんど廃棄されてお
り、メモリモジュールには完全なランダムアクセス半導
体メモリのみが搭載されるため、メモリモジュールの価
格が高くなってしまう課題があった。
【００１２】また、製品化初期段階では特に廃棄される
ランダムアクセス半導体メモリが多く製造歩留まりが特
に低いために、製品単価が特に高くなってしまうなどの
課題があった。
ランダムアクセス半導体メモリが多く製造歩留まりが特
に低いために、製品単価が特に高くなってしまうなどの
課題があった。
【００１３】この発明は上記課題を解決するためのもの
であり、不良番地を含むランダムアクセス半導体メモリ
を廃棄することなくメモリモジュールに搭載して使用
し、これにより、良品であるランダムアクセス半導体メ
モリのみを使用した場合より安価のメモリモジュールを
提供することを目的とする。
であり、不良番地を含むランダムアクセス半導体メモリ
を廃棄することなくメモリモジュールに搭載して使用
し、これにより、良品であるランダムアクセス半導体メ
モリのみを使用した場合より安価のメモリモジュールを
提供することを目的とする。
【００１４】
【課題を解決するための手段】請求項１記載のメモリモ
ジュールは、メモリモジュールの基板上に搭載されるラ
ンダムアクセス半導体メモリのうち少なくとも１個に、
一部に不良番地を有したランダムアクセス半導体メモリ
を用い、前記不良番地に関する情報が書き込まれた不揮
発性半導体メモリを前記基板上に設けたものである。
ジュールは、メモリモジュールの基板上に搭載されるラ
ンダムアクセス半導体メモリのうち少なくとも１個に、
一部に不良番地を有したランダムアクセス半導体メモリ
を用い、前記不良番地に関する情報が書き込まれた不揮
発性半導体メモリを前記基板上に設けたものである。
【００１５】請求項２記載のメモリモジュールは、前記
不揮発性半導体メモリとして、電気的に消去・書き込み
可能なＥＥＰＲＯＭを用いたものである。
不揮発性半導体メモリとして、電気的に消去・書き込み
可能なＥＥＰＲＯＭを用いたものである。
【００１６】請求項３記載のメモリモジュールは、前記
ランダムアクセス半導体メモリとして、記憶情報を保持
する機能を有したＳＲＡＭを用いたものである。
ランダムアクセス半導体メモリとして、記憶情報を保持
する機能を有したＳＲＡＭを用いたものである。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１８】実施の形態１．図１は本発明の実施の形態
１によるメモリモジュールを示す構成図であり、図にお
いて、１は多層基板（基板）、２は多層基板１にプリン
トされた回路配線、３は完全良品のＤＲＡＭ（ランダム
アクセス半導体メモリ）、４〜６は不良番地を含むＤＲ
ＡＭ（ランダムアクセス半導体メモリ）、７はＥＥＰＲ
ＯＭ（不揮発性半導体メモリ）、８は接続端子である。
ＤＲＡＭ３および４〜６と、ＥＥＰＲＯＭ７は、独立し
た回路配線２により接続端子８に接続されている。
１によるメモリモジュールを示す構成図であり、図にお
いて、１は多層基板（基板）、２は多層基板１にプリン
トされた回路配線、３は完全良品のＤＲＡＭ（ランダム
アクセス半導体メモリ）、４〜６は不良番地を含むＤＲ
ＡＭ（ランダムアクセス半導体メモリ）、７はＥＥＰＲ
ＯＭ（不揮発性半導体メモリ）、８は接続端子である。
ＤＲＡＭ３および４〜６と、ＥＥＰＲＯＭ７は、独立し
た回路配線２により接続端子８に接続されている。
【００１９】この例では、例えば各ＤＲＡＭ３〜６が６
４ＭビットのＤＲＡＭであり、これが８個搭載されてい
るので、完全なＤＲＡＭだけで構成されているとすれば
５１２Ｍビットの容量となる。この５１２Ｍビットは実
際には５３６，８７０，９１２ビットの容量となる。こ
こで、ＤＲＡＭ４には１ビットの不良番地が存在し、Ｄ
ＲＡＭ５には１ワード線（１２８ビット）の不良番地が
存在し、ＤＲＡＭ６には１ブロック（１３１，０７２ビ
ット）の不良部分が存在しているものとする。
４ＭビットのＤＲＡＭであり、これが８個搭載されてい
るので、完全なＤＲＡＭだけで構成されているとすれば
５１２Ｍビットの容量となる。この５１２Ｍビットは実
際には５３６，８７０，９１２ビットの容量となる。こ
こで、ＤＲＡＭ４には１ビットの不良番地が存在し、Ｄ
ＲＡＭ５には１ワード線（１２８ビット）の不良番地が
存在し、ＤＲＡＭ６には１ブロック（１３１，０７２ビ
ット）の不良部分が存在しているものとする。
【００２０】このメモリモジュール上の各ＤＲＡＭは、
出荷前検査行程における試験装置を用いた検査により不
良番地が検出されており、検出されたそれぞれの不良番
地、不良ブロック等の不良番地情報が電気的にデータ書
き込み可能なＥＥＰＲＯＭ７に書き込まれている。ＥＥ
ＰＲＯＭ７の書き込み情報は接続端子８を介してパーソ
ナルコンピュータ等において利用され、上記不良番地が
使用されないように設定される。これにより、本メモリ
モジュールは不良部分を除いた５３６，７３９，７１１
ビットの容量を有するメモリモジュールとなる。
出荷前検査行程における試験装置を用いた検査により不
良番地が検出されており、検出されたそれぞれの不良番
地、不良ブロック等の不良番地情報が電気的にデータ書
き込み可能なＥＥＰＲＯＭ７に書き込まれている。ＥＥ
ＰＲＯＭ７の書き込み情報は接続端子８を介してパーソ
ナルコンピュータ等において利用され、上記不良番地が
使用されないように設定される。これにより、本メモリ
モジュールは不良部分を除いた５３６，７３９，７１１
ビットの容量を有するメモリモジュールとなる。
【００２１】なお、本発明のメモリモジュールは、実用
上はコンピュータシステムにおける半導体電子ディスク
等として用いるのが望ましい。つまり、コンピュータの
立ち上げ直後にオペレーションプログラムを格納する目
的のシステムメモリ領域としては使用しない。コンピュ
ータシステムが完全なシステムメモリ領域内にオペレー
ションプログラムを格納して動作を開始した後で、本発
明のメモリモジュールのＥＥＰＲＯＭ７に書き込まれた
不良番地情報を読みとり、この番地に以降デー夕の読み
とりおよび書き込みをしないように設定する。これによ
り、５３６，７３９，７１１ビットのデータを保存する
ことができるメモリモジュールで構成された半導体電子
ディスクとして機能する。
上はコンピュータシステムにおける半導体電子ディスク
等として用いるのが望ましい。つまり、コンピュータの
立ち上げ直後にオペレーションプログラムを格納する目
的のシステムメモリ領域としては使用しない。コンピュ
ータシステムが完全なシステムメモリ領域内にオペレー
ションプログラムを格納して動作を開始した後で、本発
明のメモリモジュールのＥＥＰＲＯＭ７に書き込まれた
不良番地情報を読みとり、この番地に以降デー夕の読み
とりおよび書き込みをしないように設定する。これによ
り、５３６，７３９，７１１ビットのデータを保存する
ことができるメモリモジュールで構成された半導体電子
ディスクとして機能する。
【００２２】以上のように、この実施の形態１によれ
ば、各ＤＲＡＭの不良番地を出荷前検査行程において検
出してこれをＥＥＰＲＯＭ７に書き込み、パーソナルコ
ンピュータ等において上記不良番地が使用されないよう
に設定するようにしたため、不良番地を含むＤＲＡＭを
廃棄することなくメモリモジュールに搭載して使用する
ことが可能となる。例えば、製品歩留まりが生産化初期
段階で低い７０％程度の場合でも、本発明のメモリモジ
ュール用に使用できるＤＲＡＭが２０％ぐらい含まれる
ため、全体としての製品単価を下げることができ、良品
であるＤＲＡＭのみを使用した場合より安価のメモリモ
ジュールを提供することが可能となる。
ば、各ＤＲＡＭの不良番地を出荷前検査行程において検
出してこれをＥＥＰＲＯＭ７に書き込み、パーソナルコ
ンピュータ等において上記不良番地が使用されないよう
に設定するようにしたため、不良番地を含むＤＲＡＭを
廃棄することなくメモリモジュールに搭載して使用する
ことが可能となる。例えば、製品歩留まりが生産化初期
段階で低い７０％程度の場合でも、本発明のメモリモジ
ュール用に使用できるＤＲＡＭが２０％ぐらい含まれる
ため、全体としての製品単価を下げることができ、良品
であるＤＲＡＭのみを使用した場合より安価のメモリモ
ジュールを提供することが可能となる。
【００２３】実施の形態２．図２は本発明の実施の形態
２によるメモリモジュールを示す構成図であり、図にお
いて、２１は多層基板、２２は多層基板２１にプリント
された回路配線、２３は完全良品のＳＲＡＭ（ランダム
アクセス半導体メモリ）、２４は不良番地を含むＳＲＡ
Ｍ（ランダムアクセス半導体メモリ）、２５はＥＥＰＲ
ＯＭ（不揮発性半導体メモリ）、２６は接続端子、２７
は電池である。ＳＲＡＭ２３，２４およびＥＥＰＲＯＭ
２５は回路配線２２により接続端子２６に接続されてい
る。
２によるメモリモジュールを示す構成図であり、図にお
いて、２１は多層基板、２２は多層基板２１にプリント
された回路配線、２３は完全良品のＳＲＡＭ（ランダム
アクセス半導体メモリ）、２４は不良番地を含むＳＲＡ
Ｍ（ランダムアクセス半導体メモリ）、２５はＥＥＰＲ
ＯＭ（不揮発性半導体メモリ）、２６は接続端子、２７
は電池である。ＳＲＡＭ２３，２４およびＥＥＰＲＯＭ
２５は回路配線２２により接続端子２６に接続されてい
る。
【００２４】前記実施の形態１のメモリモジュールがＤ
ＲＡＭにより構成されたメモリモジュールであったのに
対し、この実施の形態２のメモリモジュールはＳＲＡＭ
により構成されている。不良番地をＥＥＰＲＯＭ２５に
格納する点は実施の形態１と同様である。
ＲＡＭにより構成されたメモリモジュールであったのに
対し、この実施の形態２のメモリモジュールはＳＲＡＭ
により構成されている。不良番地をＥＥＰＲＯＭ２５に
格納する点は実施の形態１と同様である。
【００２５】この実施の形態２で用いるＳＲＡＭは一般
的に待機時の消費電流が小さく、高速であり、コンピュ
ータシステムの電源をオフにしたりメモリモジュールを
コンピュータシステムから取り外した場合でも電池２７
でデータを保持することができる。
的に待機時の消費電流が小さく、高速であり、コンピュ
ータシステムの電源をオフにしたりメモリモジュールを
コンピュータシステムから取り外した場合でも電池２７
でデータを保持することができる。
【００２６】以上のように、この実施の形態２において
は、ランダムアクセス半導体メモリとして記憶情報を保
持する機能を有したＳＲＡＭを用いており、不良番地を
含むＳＲＡＭを廃棄することなくメモリモジュールに搭
載して使用することが可能となり、これにより、良品で
あるＳＲＡＭのみを使用した場合より安価のメモリモジ
ュールを提供することが可能となるとともに、コンピュ
ータシステム間のデータを保持したままでのメモリモジ
ュールの付け替えや電源ＯＦＦ後のデータの保持等が可
能な、高速・低消費電力のメモリモジュールとすること
ができる。
は、ランダムアクセス半導体メモリとして記憶情報を保
持する機能を有したＳＲＡＭを用いており、不良番地を
含むＳＲＡＭを廃棄することなくメモリモジュールに搭
載して使用することが可能となり、これにより、良品で
あるＳＲＡＭのみを使用した場合より安価のメモリモジ
ュールを提供することが可能となるとともに、コンピュ
ータシステム間のデータを保持したままでのメモリモジ
ュールの付け替えや電源ＯＦＦ後のデータの保持等が可
能な、高速・低消費電力のメモリモジュールとすること
ができる。
【００２７】なお、上記実施の形態１および２において
は、不良番地情報の格納用の不揮発性半導体メモリとし
てＥＥＰＲＯＭを用いたが、ＥＥＰＲＯＭの代わりにＥ
ＰＲＯＭやＰＲＯＭ等を用いることも原理的には可能で
ある。ただし、ＥＥＰＲＯＭを用いることにより、メモ
リモジュールの出荷前のスペック試験等において新たに
発見された不良番地を書き加える更新を行ったり、パー
ソナルコンピュータ等にメモリモジュールが搭載された
後に発生した不良番地をパーソナルコンピュータ等のメ
モリチェック機能により検出してこの検出内容に従って
ＥＥＰＲＯＭの記憶情報を電気的に更新するなどのこと
が可能となるため、電気的に消去・書き込み可能なＥＥ
ＰＲＯＭを用いる方が望ましい。
は、不良番地情報の格納用の不揮発性半導体メモリとし
てＥＥＰＲＯＭを用いたが、ＥＥＰＲＯＭの代わりにＥ
ＰＲＯＭやＰＲＯＭ等を用いることも原理的には可能で
ある。ただし、ＥＥＰＲＯＭを用いることにより、メモ
リモジュールの出荷前のスペック試験等において新たに
発見された不良番地を書き加える更新を行ったり、パー
ソナルコンピュータ等にメモリモジュールが搭載された
後に発生した不良番地をパーソナルコンピュータ等のメ
モリチェック機能により検出してこの検出内容に従って
ＥＥＰＲＯＭの記憶情報を電気的に更新するなどのこと
が可能となるため、電気的に消去・書き込み可能なＥＥ
ＰＲＯＭを用いる方が望ましい。
【００２８】
【発明の効果】以上のように、請求項１記載のメモリモ
ジュールによれば、メモリモジュールの基板上に搭載さ
れるランダムアクセス半導体メモリのうち少なくとも１
個に、一部に不良番地を有したランダムアクセス半導体
メモリを用い、前記不良番地に関する情報が書き込まれ
た不揮発性半導体メモリを前記基板上に設けるようにし
たため、不揮発性半導体メモリ中の不良番地情報をメモ
リモジュール外部に電気的に取り出して前記不良番地を
使用しないように設定するなどのことが可能となり、こ
れにより、不良番地を含むランダムアクセス半導体メモ
リを廃棄することなくメモリモジュールに搭載して使用
することが可能となり、良品であるランダムアクセス半
導体メモリのみを使用した場合より安価のメモリモジュ
ールを提供することが可能となる効果がある。
ジュールによれば、メモリモジュールの基板上に搭載さ
れるランダムアクセス半導体メモリのうち少なくとも１
個に、一部に不良番地を有したランダムアクセス半導体
メモリを用い、前記不良番地に関する情報が書き込まれ
た不揮発性半導体メモリを前記基板上に設けるようにし
たため、不揮発性半導体メモリ中の不良番地情報をメモ
リモジュール外部に電気的に取り出して前記不良番地を
使用しないように設定するなどのことが可能となり、こ
れにより、不良番地を含むランダムアクセス半導体メモ
リを廃棄することなくメモリモジュールに搭載して使用
することが可能となり、良品であるランダムアクセス半
導体メモリのみを使用した場合より安価のメモリモジュ
ールを提供することが可能となる効果がある。
【００２９】請求項２記載のメモリモジュールによれ
ば、前記不揮発性半導体メモリとして、電気的に消去・
書き込み可能なＥＥＰＲＯＭを用いるようにしたため、
不揮発性半導体メモリのメモリモジュールへの搭載後、
またはメモリモジュールのコンピュータシステムへの搭
載後に、不良番地に関する情報を必要に応じて電気的に
更新することができる効果がある。
ば、前記不揮発性半導体メモリとして、電気的に消去・
書き込み可能なＥＥＰＲＯＭを用いるようにしたため、
不揮発性半導体メモリのメモリモジュールへの搭載後、
またはメモリモジュールのコンピュータシステムへの搭
載後に、不良番地に関する情報を必要に応じて電気的に
更新することができる効果がある。
【００３０】請求項３記載のメモリモジュールによれ
ば、前記ランダムアクセス半導体メモリとして、記憶情
報を保持する機能を有したＳＲＡＭを用いるようにした
ため、コンピュータシステム間のデータを保持したまま
でのメモリモジュールの付け替えや電源ＯＦＦ後のデー
タの保持等が可能な高速・低消費電力のメモリモジュー
ルとすることができる効果がある。
ば、前記ランダムアクセス半導体メモリとして、記憶情
報を保持する機能を有したＳＲＡＭを用いるようにした
ため、コンピュータシステム間のデータを保持したまま
でのメモリモジュールの付け替えや電源ＯＦＦ後のデー
タの保持等が可能な高速・低消費電力のメモリモジュー
ルとすることができる効果がある。
【図１】本発明の実施の形態１によるメモリモジュール
を示す構成図である。
を示す構成図である。
【図２】本発明の実施の形態２によるメモリモジュール
を示す構成図である。
を示す構成図である。
【図３】従来のメモリモジュールを示す構成図である。
１，２１ 多層基板（基板） ２，２２ 回路配線 ３〜６ ＤＲＡＭ（ランダムアクセス半導体メモリ） ７，２５ ＥＥＰＲＯＭ（不揮発性半導体メモリ） ８，２６ 接続端子 ２３，２４ ＳＲＡＭ（ランダムアクセス半導体メモ
リ）
リ）
Claims (3)
- 【請求項１】 基板上に配置された１個以上のランダム
アクセス半導体メモリと、前記基板上に配置された接続
端子と、前記基板上に設けられたデータ書き込み可能な
不揮発性半導体メモリと、前記ランダムアクセス半導体
メモリおよび前記不揮発性半導体メモリを前記接続端子
と接続する回路配線とを備え、 前記ランダムアクセス半導体メモリのうち少なくとも１
個は、一部に不良番地を有しており、前記不良番地に関
する情報が前記不揮発性半導体メモリに書き込まれてい
ることを特徴とするメモリモジュール。 - 【請求項２】 前記不揮発性半導体メモリとして、電気
的に消去・書き込み可能なＥＥＰＲＯＭを用いたことを
特徴とする請求項１記載のメモリモジュール。 - 【請求項３】 前記ランダムアクセス半導体メモリとし
て、記憶情報を保持する機能を有したＳＲＡＭを用いた
ことを特徴とする請求項１または２記載のメモリモジュ
ール。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9169222A JP2870523B2 (ja) | 1997-06-25 | 1997-06-25 | メモリモジュール |
| US09/102,638 US6212648B1 (en) | 1997-06-25 | 1998-06-23 | Memory module having random access memories with defective addresses |
| TW087110201A TW382744B (en) | 1997-06-25 | 1998-06-24 | Memory module |
| KR1019980024014A KR100283974B1 (ko) | 1997-06-25 | 1998-06-25 | 결함 있는 어드레스가 있는 랜덤 액세스 메모리들을 갖는 메모리 모듈 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9169222A JP2870523B2 (ja) | 1997-06-25 | 1997-06-25 | メモリモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117098A JPH1117098A (ja) | 1999-01-22 |
| JP2870523B2 true JP2870523B2 (ja) | 1999-03-17 |
Family
ID=15882491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9169222A Expired - Fee Related JP2870523B2 (ja) | 1997-06-25 | 1997-06-25 | メモリモジュール |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6212648B1 (ja) |
| JP (1) | JP2870523B2 (ja) |
| KR (1) | KR100283974B1 (ja) |
| TW (1) | TW382744B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496876B1 (en) * | 1998-12-21 | 2002-12-17 | Micron Technology, Inc. | System and method for storing a tag to identify a functional storage location in a memory device |
| US6829721B2 (en) * | 2001-02-05 | 2004-12-07 | M-Systems Flash Disk Pioneers Ltd. | Method for recording and storage of system information in multi-board solid-state storage systems |
| US20020199130A1 (en) * | 2001-06-20 | 2002-12-26 | Yao-Jung Kuo | Automatic address redirecting memory device and the method of the same |
| US6762952B2 (en) * | 2002-05-01 | 2004-07-13 | Hewlett-Packard Development Company, L.P. | Minimizing errors in a magnetoresistive solid-state storage device |
| JP2004055100A (ja) | 2002-07-24 | 2004-02-19 | Elpida Memory Inc | メモリモジュールの救済方法、メモリモジュール、及び揮発性メモリ |
| DE102004054874A1 (de) * | 2004-11-12 | 2006-05-24 | Infineon Technologies Ag | Elektronische Schaltungsanordnung mit externer Speichereinheit zur Speicherung von Reparaturinformationen bei flüchtigen Speichern |
| TW200744099A (en) * | 2006-05-30 | 2007-12-01 | Himax Tech Ltd | Memory and the redundancy repair method thereof |
| US7277337B1 (en) | 2006-09-25 | 2007-10-02 | Kingston Technology Corp. | Memory module with a defective memory chip having defective blocks disabled by non-multiplexed address lines to the defective chip |
| US7802133B2 (en) * | 2007-06-29 | 2010-09-21 | Qimonda North America Corp. | System and method for addressing errors in a multiple-chip memory device |
| KR20110057646A (ko) * | 2009-11-24 | 2011-06-01 | 삼성전자주식회사 | 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 장치의 제어 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5758056A (en) * | 1996-02-08 | 1998-05-26 | Barr; Robert C. | Memory system having defective address identification and replacement |
| US5996096A (en) * | 1996-11-15 | 1999-11-30 | International Business Machines Corporation | Dynamic redundancy for random access memory assemblies |
-
1997
- 1997-06-25 JP JP9169222A patent/JP2870523B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-23 US US09/102,638 patent/US6212648B1/en not_active Expired - Lifetime
- 1998-06-24 TW TW087110201A patent/TW382744B/zh not_active IP Right Cessation
- 1998-06-25 KR KR1019980024014A patent/KR100283974B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW382744B (en) | 2000-02-21 |
| KR19990007310A (ko) | 1999-01-25 |
| KR100283974B1 (ko) | 2001-03-02 |
| US6212648B1 (en) | 2001-04-03 |
| JPH1117098A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4431977B2 (ja) | メモリモジュールの自己テストおよび修復するためのシステムおよび方法 | |
| US6683372B1 (en) | Memory expansion module with stacked memory packages and a serial storage unit | |
| US6052798A (en) | System and method for remapping defective memory locations | |
| JP3107240B2 (ja) | メモリモジュール及びその不良ビットテーブル設定方法 | |
| US8886892B2 (en) | Memory module and method employing a multiplexer to replace a memory device | |
| US20050210186A1 (en) | Semiconductor device | |
| JP2005135183A (ja) | マルチチップパッケージ型メモリシステム | |
| JPH02203500A (ja) | 半導体記憶装置 | |
| JP2870523B2 (ja) | メモリモジュール | |
| JP2008299997A (ja) | 半導体記憶装置 | |
| JP4196743B2 (ja) | 半導体記憶装置 | |
| US20020013917A1 (en) | Memory access system | |
| US20020010891A1 (en) | Redundant memory access system | |
| US20020124203A1 (en) | Method for utilizing DRAM memory | |
| JP2007323723A (ja) | 半導体記憶装置、メモリモジュール及びメモリモジュールの検査方法 | |
| JP2008107897A (ja) | 半導体記憶装置 | |
| JPS63241649A (ja) | マイクロコンピユータ・システム | |
| US20010042228A1 (en) | Memory access system | |
| JPH0991991A (ja) | メモリモジュール | |
| JP3244031B2 (ja) | 半導体記憶装置 | |
| JPH0778231A (ja) | メモリカード | |
| JP3341745B2 (ja) | 電子ディスク装置の書き込み／読み出し制御方法及びその装置 | |
| JPH10172297A (ja) | 半導体記憶装置及び半導体記憶装置の試験方法 | |
| JP2004192712A (ja) | 半導体記憶装置、半導体記憶装置を含む半導体ウェーハ及びシステム | |
| JP2008192206A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981201 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120108 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120108 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |