DE102004054874A1 - Elektronische Schaltungsanordnung mit externer Speichereinheit zur Speicherung von Reparaturinformationen bei flüchtigen Speichern - Google Patents

Elektronische Schaltungsanordnung mit externer Speichereinheit zur Speicherung von Reparaturinformationen bei flüchtigen Speichern Download PDF

Info

Publication number
DE102004054874A1
DE102004054874A1 DE102004054874A DE102004054874A DE102004054874A1 DE 102004054874 A1 DE102004054874 A1 DE 102004054874A1 DE 102004054874 A DE102004054874 A DE 102004054874A DE 102004054874 A DE102004054874 A DE 102004054874A DE 102004054874 A1 DE102004054874 A1 DE 102004054874A1
Authority
DE
Germany
Prior art keywords
volatile memory
memory unit
volatile
unit
repair information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004054874A
Other languages
English (en)
Inventor
Carsten Ohlhoff
Christoph Ostendorf
Stefan Gollmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004054874A priority Critical patent/DE102004054874A1/de
Priority to US11/270,025 priority patent/US20060120199A1/en
Priority to CNA2005100230396A priority patent/CN1832030A/zh
Publication of DE102004054874A1 publication Critical patent/DE102004054874A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/74—Time at which the repair is done
    • G11C2229/743—After packaging
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

Die Erfindung schafft eine elektronische Schaltungsanordnung mit einer flüchtigen Speichereinheit (100), einer nicht-flüchtigen Speichereinheit (200, NVM) und einer Verbindungseinrichtung (300) zur Verbindung der flüchtigen Speichereinheit (100) mit der nicht-flüchtigen Speichereinheit (200, NVM). Die flüchtige Speichereinheit (100) und die nicht-flüchtige Speichereinheit (200, NVM) sind als ein einziger Baustein ausgebildet, wobei eine Reparaturinformation, die die flüchtige Speichereinheit (100) betrifft, in der nicht-flüchtigen Speichereinheit (200, NVM) gespeichert ist.

Description

  • Die vorliegende Erfindung betrifft allgemein elektronische Schaltungsanordnungen mit unterschiedlichen Schaltungseinheiten, und betrifft insbesondere Schaltungsanordnungen, welche flüchtige und nicht-flüchtige Speichereinheiten aufweisen und welche in sogenannten Multi-Chip-Anordnungen ausgebildet sind.
  • Spezifisch betrifft die vorliegende Erfindung eine elektronische Schaltungsanordnung mit einer flüchtigen Speichereinheit, einer nicht-flüchtigen Speichereinheit, und einer Verbindungseinrichtung zur Verbindung der flüchtigen Speichereinheit mit der nicht-flüchtigen Speichereinheit, wobei eine externe Speicherung von Reparaturinformation betreffend die flüchtige Speichereinheit in der nicht-flüchtigen Speichereinheit erfolgt.
  • Bei der Herstellung von hochintegrierten Schaltungseinheiten, wie beispielsweise Speicherchips (z.B. DRAM, Dynamic Random Access Memory, dynamischer Schreiblesespeicher) ergibt sich das Problem, dass diese nicht mit ausreichender Ausbeute fehlerfrei hergestellt werden können. Um dieses Problem zu lösen, ist bei herkömmlichen Herstellungsverfahren für derartige Speicherchips ein Bereich redundanter Speicherzellen bereitgestellt.
  • Bei einer Herstellung der Speicherchips auf einem Wafer wird eine Mehrzahl von Funktionaltests durchgeführt, bei denen fehlerhafte oder "marginale" (in einem kritischen Betriebszustand befindliche) Speicherzellen identifiziert werden. In dem herkömmlichen Verfahren wird zu diesem Zweck ein externes Testsystem an eine zu verifizierende Schaltungsanordnung angeschlossen, wobei Adressen fehlerhafter Speicherzellen ermittelt werden. Auf der Grundlage dieser Daten wird eine Reparaturlösung berechnet, wobei hierbei festgelegt wird, welche defekte Zelle mit welcher redundanten Leitung repariert werden soll. Die hierbei ermittelte Reparaturinformation muss gemäß dem Verfahren nach dem Stand der Technik auf dem Speicherbaustein individuell, d.h. "nicht-flüchtig" abgespeichert werden, damit die Information in einem Speicherzellenfeld jederzeit erhalten bleibt und bei jedem neuen Hochfahren der gesamten Schaltungsanordnung (power up) diejenigen Zugriffe, die auf als fehlerhaft erkannte Adressen gerichtet sind, auf funktionale redundante Speicherelemente umgeleitet werden können.
  • Somit tritt das Problem auf, derartige Reparaturinformation in der Schaltungsanordnung abzuspeichern. Üblicherweise wird eine derartige Reparaturinformation mittels sogenannter Laser-Fuses (Laser-Sicherungen) in die Schaltungsanordnung eingeprägt bzw. in dieser abgespeichert. Im Wesentlichen handelt es sich hierbei um Metall- oder Polysilizium-Stege, die mit Hilfe energiereicher Laserstrahlung in der Produktion durchtrennt werden können, um so jeweils eine logische "0" bzw. eine logische "1" darzustellen.
  • In nachteiliger Weise kann eine derartige Speicherung von Reparaturinformation nur dann vorgenommen werden, wenn der Speicherbaustein frei zugänglich ist, d.h. wenn sich die gesamte Schaltungsanordnung noch nicht in einem Gehäuse befindet. Nach einem Einbau der Schaltungsanordnung in das Gehäuse sind die sogenannten Laser-Fuses in unzweckmäßiger Weise nicht mehr zugänglich.
  • Hierdurch ergibt sich der wesentliche Nachteil, dass sämtlicher Fehler, die nach einem Verpacken der gesamten Schaltungsanordnung im Gehäuse durch das Testsystem aufgefunden werden, beispielsweise in Funktionaltests, nicht repariert werden können.
  • Um dieses Problem zu lösen, ist im Stand der Technik vorgeschlagen worden, sogenannte elektrische Sicherungen (electrical fuses bzw. Anti-Fuses) einzusetzen. Hierbei handelt es sich um nicht-flüchtige Speicherelemente, die durch Anlegen einer hohen Spannung bzw. Durchleiten eines hohen Stroms durch dieselben programmierbar sind.
  • Ein wesentlicher Nachteil derartige elektrischer Sicherungen besteht jedoch darin, dass diese einen hohen Platzbedarf auf der elektronischen Schaltungsanordnung benötigen. Hierbei handelt es sich um Komponenten, wie einen Generator zur Erzeugung hoher Spannungen, eine Adressierungslogik für die Sicherungen, etc.
  • Ferner ist es unzweckmäßig, dass durch derartige elektrische Sicherungen der Herstellungsprozess der gesamten Schaltungsanordnung, insbesondere des in der Schaltungsanordnung vorhandenen flüchtigen Speichers komplexer und damit teurer wird. Dies führt daher, dass zusätzliche Prozessschritte zur Bereitstellung der elektronischen Sicherungen (E-fuses) erforderlich sind. Da die in der Schaltungsanordnung vorhandenen flüchtigen Speicher (insbesondere DRAM) ein Massenprodukt sind, ist es äußerst nachteilig, die Herstellungskosten durch das Bereitstellen zusätzlicher elektronischer Sicherungen zu erhöhen.
    •
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung bereitzustellen, bei der als fehlerhaft erkannte, flüchtige Speichereinheiten nach einem Einbringen in ein Gehäuse repariert werden können, ohne den Platzbedarf und die Kosten der gesamten Schaltungsanordnung zu erhöhen.
  • Diese Aufgabe wird erfindungsgemäß durch eine Vorrichtung mit den Merkmalen des Patentanspruchs 1 gelöst.
  • Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Ein wesentlicher Gedanke der Erfindung besteht darin, eine flüchtige Speichereinheit der Schaltungsanordnung und eine nicht-flüchtige Speichereinheit als einen einzigen Schaltungschip bzw. einen einzigen elektronischen Baustein auszubilden, wobei eine Reparaturinformation, die die flüchtige Speichereinheit betrifft, in der nicht-flüchtigen Speichereinheit gespeichert ist.
  • Die notwendige Speicherung der Reparaturinformation besteht im Wesentlichen aus den Adressen der defekten Speicherelemente, wobei eine derartige Reparaturinformation nunmehr nicht auf dem flüchtigen Speicherbauelement (z.B. dem DRAM) selbst, sondern externen, auf einem separaten (nicht-flüchtigen) Speicherchip gespeichert wird. In vorteilhafter Weise sind Halbleiterspeicher zunehmend als sogenannte Multi-Chip-Packages (MCP) bereitgestellt, bei welchen mindestens zwei Dies (Schaltungschips) in einem gemeinsamen Package (Gehäuse) untergebracht sind. Sehr einfach und verbreitet ist hierbei die Kombination von nicht-flüchtigen Speichereinheiten, wie beispielsweise Flash-Speicherelementen mit den üblichen flüchtigen Speichereinheiten (z.B. SRAM oder Pseudo-SRAM).
  • Hierdurch ergibt sich der Vorteil, dass die Kombination mehrerer Schaltungseinheiten in einem gemeinsamen Gehäuse zu einer geringen Baugröße und damit zu einem geringen Platzbedarf führt.
  • Weiterhin ergibt sich der Vorteil, dass eine jeweilige flüchtige Speichereinheit fest und eindeutig mit einer entsprechenden nicht-flüchtigen Speichereinheit in Verbindung steht, so dass letztere potentiell auch zur Speicherung von Informationen eingesetzt werden kann, auf die die flüchtige Speichereinheit zugreift.
  • Gemäß einem allgemeinen Aspekt der vorliegenden Erfindung weist die elektronische Schaltungsanordnung im Wesentlichen auf:
    • a) eine flüchtige Speichereinheit;
    • b) eine nicht-flüchtige Speichereinheit; und
    • c) eine Verbindungseinrichtung zur Verbindung der flüchtigen Speichereinheit mit der nicht-flüchtigen Speichereinheit, wobei die flüchtige Speichereinheit und die nicht-flüchtige Speichereinheit als ein einziger Schaltungschip ausgebildet sind, wobei eine Reparaturinformation, die die flüchtige Speichereinheit betrifft, in der nicht-flüchtigen Speichereinheit gespeichert ist.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung ist die flüchtige Speichereinheit ein dynamischer Schreiblesespeicher.
  • Es ist vorteilhaft, die Verbindungseinrichtung als eine elektrische Verbindung der flüchtigen Speichereinheit mit der nicht-flüchtigen Speichereinheit in Form von elektrischen Verbindungen z.B. in Form von Bonddrähten auszubilden.
  • Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist die Verbindungseinrichtung als eine Einrichtung bereitgestellt, die eine Funkverbindung der flüchtigen Speichereinheit mit der nicht-flüchtigen Speichereinheit bereitstellt. Vorzugsweise ist die Verbindungseinrichtung durch Hochfrequenz-Sendeempfänger ausgebildet.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung stellt die Verbindungseinrichtung eine optische Verbindung der flüchtigen Speichereinheit mit der nicht-flüchtigen Speichereinheit mittels optischer Sendeempfänger bereit.
  • Ferner ist es vorteilhaft, eine nicht-flüchtige Speichereinheit mit mindestens zwei flüchtigen Speichereinheiten in einem einzigen Schaltungschip (Gehäuse) unterzubringen.
  • Auf diese Weise wird durch die elektronische Schaltungsanordnung die Möglichkeit bereitgestellt, Fehler in einer flüchtigen Speichereinheit nach einem Verpacken derselben in ein Gehäuse dauerhaft zu beseitigen, ohne den Gesamtplatzbedarf und die Herstellungskosten der gesamten Schaltungsanordnung zu erhöhen.
    •
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • In den Zeichnungen zeigen:
  • 1 ein Gesamtblockbild einer Schaltungsanordnung, bei der eine flüchtige Speichereinheit und eine nichtflüchtige Speichereinheit in einem gemeinsamen Gehäuse untergebracht sind, gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 ein Flussdiagramm zur Erläuterung eines Testablaufs zwischen der flüchtigen Speichereinheit und der nicht-flüchtigen Speichereinheit auf direktem Wege über eine Signalleitung, gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 ein schematisches Flussdiagramm zur Veranschaulichung einer Initialisierungsprozedur einer erfin dungsgemäßen Mehrfachchip-Schaltungsanordnung gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung; und
  • 4 ein weiteres Ausführungsbeispiel, das einen Informationsaustausch zwischen der nicht-flüchtigen Speichereinheit und der flüchtigen Speichereinheit über einen Speicher-Controller veranschaulicht.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • In 1 ist ein Blockbild einer elektronischen Schaltungsanordnung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. In einem gemeinsamen Gehäuse 303 sind sowohl eine flüchtige Speichereinheit 100 als auch eine nicht-flüchtige Speichereinheit 200 untergebracht. Obwohl die vorliegende Erfindung nicht darauf beschränkt ist, ist eine Verbindungseinrichtung 300 gezeigt, die aus elektrischen Leiterbahnen besteht und eine elektrische Verbindung zwischen der flüchtigen Speichereinheit 100 und der nicht-flüchtigen Speichereinheit 200 bereitstellt.
  • Ein gemeinsamer Anschlussbereich 305 dient hierbei sowohl einer Verbindung der flüchtigen Speichereinheit 100 mit der nicht-flüchtigen Speichereinheit 200, als auch einer externen Anschlussmöglichkeit an externe Schaltungseinheiten (nicht gezeigt) über gemeinsame Anschlusseinheiten 304.
  • Eine Anschlussmöglichkeit an externe Schaltungseinheiten ist nicht zwingend notwendig. Falls eine solche Funktionalität nicht erforderlich ist, können auch lediglich die beiden Speichereinheiten 100, 200 miteinander verbunden sein.
  • Ferner ist ein erster Anschlussbereich 102 mit ersten Anschlusseinheiten 101 vorgesehen, über welche die nicht flüchtige Speichereinheit 200 mit externen Schaltungseinheiten (nicht gezeigt) verbunden werden kann.
  • Ein zweiter Anschlussbereich 202 weist zweite Anschlusseinheiten 201 auf, über welche die flüchtige Speichereinheit 100 mit externen Schaltungseinheiten (nicht gezeigt) verbunden werden kann. Ein wesentlicher Vorteil der erfindungsgemäßen Schaltungsanordnung besteht darin, dass die flüchtige Speichereinheit 100 und die nicht-flüchtige Speichereinheit 200 in einem gemeinsamen Gehäuse 303 untergebracht sind, wobei eine Reparaturinformation bezüglich der flüchtigen Speichereinheit 100 in der nicht-flüchtigen Speichereinheit 200 fest abgelegt werden kann.
  • Es sei darauf hingewiesen, dass in dem Gehäuse 303 mehr als eine flüchtige Speichereinheit 100 und/oder mehr als eine nicht-flüchtige Speichereinheit 200 angeordnet sein können, obwohl dies in den Figuren nicht veranschaulicht ist.
  • Bei der Herstellung der elektronischen Schaltungsanordnung gemäß 1 ergibt sich der Vorteil, dass mindestens jeweils ein flüchtiger Speicher (flüchtige Speichereinheit 100) fest und eindeutig mit einem nicht-flüchtigen Speicher (nichtflüchtige Speichereinheit 200) verbunden bzw. diesem zugeordnet ist, so dass die nicht-flüchtige Speichereinheit 200 potentiell auch zur Speicherung von Information genutzt werden kann, auf die die flüchtige Speichereinheit 100 zugreift.
  • Bei einer Herstellung derartiger Mehrfachchip-Produkte ist ein endgültiger elektrischer Funktionaltest unvermeidbar. Eine Ausbeute bei einem derartigen letzten Testschritt ist kritisch, da sich zum einen die Ausfallwahrscheinlichkeiten der einzelnen, in der Multichip-Packung (dem Multichip-Gehäuse) enthaltenen Bausteine multiplizieren, und zum anderen der Wert eines Multichip-Produkts deutlich höher ist als derjenige der jeweiligen Einzelbausteine (d.h. der flüchtigen Speichereinheit 100 und der nicht-flüchtigen Speichereinheit 200). In vorteilhafter Weise überwindet die erfindungsgemäße Anordnung somit den Nachteil des Stands der Technik, d.h. es ist möglich, defekte Einzelbausteine (flüchtige Speichereinheiten 100) nach einem Einbau in das Gehäuse 303 zu reparieren.
  • Erfindungsgemäß werden Informationen über Adressen, die in einem endgültigen Funktionaltest der flüchtigen Speichereinheit als fehlerhaft erkannt worden sind, in der nichtflüchtigen Speichereinheit 200, die sich in dem gleichen Gehäuse 303 befindet, gespeichert.
  • In dem Gehäuse 303 ist die Verbindungseinrichtung 300 typischerweise durch Bonddrähte ausgebildet, die zu den entsprechenden Bondpads führen. Nach einem Einschalten (Hochfahren, power-up) muss die Adressierungslogik der flüchtigen Speichereinheit (DRAM) die Adressen fehlerhafter Speicherelemente aus der nicht-flüchtigen Speichereinheit 200 auslesen, bevor der erste lesende oder schreibende Zugriff auf die flüchtige Speichereinheit erfolgt.
  • Es ist Durchschnittsfachleuten bekannt, wie eine interne Realisierung der Redundanzadressen vorgenommen werden muss, so dass eine Erläuterung hiervon im Folgenden weggelassen ist. Die Reparaturinformation wird über beispielsweise eine serielle Verbindung 300 zwischen der flüchtigen Speichereinheit 100 und der nicht-flüchtigen Speichereinheit 200 bereitgestellt.
  • In 2 ist ein schematisches Flussdiagramm gezeigt, das die wesentlichen Schritte eines Testflusses bei einem Testen einer elektronischen Schaltungsanordnung auf der Basis eines Mehrfachchip-Produkts veranschaulicht. Hierbei ist der Testfluss gezeigt, der durch das erfindungsgemäße Verfahren die Möglichkeit einer Reparatur nach einem letzten Funktionaltest, d.h. nach einem Einbau der flüchtigen Speichereinheit 100 und der nicht-flüchtigen Speichereinheit 200 in ein gemeinsames Gehäuse 303, ermöglicht.
  • In einem Schritt S201 wird ein Test der nicht-flüchtigen Speichereinheit 200 auf Wafer-Ebene durchgeführt. Gleichzeitig ist es möglich, in einem Schritt S202 einen Test der flüchtigen Speichereinheit (z.B. des DRAM) auf Wafer-Ebene durchzuführen. Weist die flüchtige Speichereinheit 100 Fehler auf, so erfolgt in typischer Weise in einem anschließenden Schritt S203 eine herkömmliche Reparatur der flüchtigen Speichereinheit 100 mittels beispielsweise herkömmlicher Laser-Sicherungen. Schließlich werden die flüchtige Speichereinheit 100 und die nicht-flüchtige Speichereinheit 200 zusammengeführt, um in einem einzigen Gehäuse 303 (siehe 1) angeordnet zu werden (Schritt S204).
  • Die in Form einer Multichip-Packung (Mehrfachchip-Gehäuse) angeordnete elektronische Schaltungsanordnung wird nun einem Funktionaltest in einem Schritt S205 unterzogen. Ein derartiger Funktionaltest wird sowohl im Hinblick auf die nichtflüchtige Speichereinheit 200 als auch die flüchtige Speichereinheit 100 durchgeführt. Ein Schritt S207 dient dazu, eine Information über fehlerhafte Adressen aufzunehmen, wobei eine Reparaturlösung in einem Schritt 209 berechnet wird. In einem Schritt S208 werden derartige reparierte Adressen zu der elektronischen Schaltungsanordnung zurückgegeben, wobei die Reparaturinformation in der nicht-flüchtigen Speichereinheit 200 gespeichert wird (Schritt S206).
  • Somit ist es durch das erfindungsgemäße Verfahren möglich, eine Reparatur nach dem letzten Funktionaltest der gesamten elektronischen Schaltungsanordnung vorzusehen. Hierbei ergibt sich insbesondere der Vorteil, dass eine Reparaturmöglichkeit einer als flüchtiger Speicher bereitgestellten flüchtigen Speichereinheit nach einer Verpackung in ein Gehäuse 303 ermöglicht werden kann, wodurch ferner der Vorteil einer verbesserten Ausbeute bereitgestellt wird. Somit ergibt sich weiterhin in zweckmäßiger Weise ein verringerter Technologieund Schaltungsaufwand in dem flüchtigen Speicher, da eventuell auftretende Fehler durch die in der nicht-flüchtigen Speichereinheit 200 gespeicherte Information beseitigt werden können. Somit weist die erfindungsgemäße Schaltungsanordnung den Vorteil auf, dass diese mit im Vergleich gemäß dem Stand der Technik gefertigte Schaltungsanordnung geringere Herstellungskosten aufweist.
  • 3 zeigt ein Flussdiagramm zur Veranschaulichung eines schematischen Ablaufs einer Übertragung der in der nichtflüchtigen Speichereinheit 200 gespeicherten Information auf die flüchtige Speichereinheit 100. Hierbei bezeichnet ein Pfeil mit dem Bezugszeichen 401 den Zeitablauf, wobei die durch den gestrichelten Doppelpfeil angezeigte Zeitperiode die Initialisierungszeitperiode darstellt.
  • In einem Schritt S301 wird eine externe Versorgungsspannung an die elektronische Schaltungsanordnung, die aus der nichtflüchtigen Speichereinheit 200 und der flüchtigen Speichereinheit 100 besteht, angelegt. In einem anschließenden Schritt S302 stabilisieren sich die Spannungsnetze beider Schaltungsteile, d.h. der nicht-flüchtigen Speichereinheit 200 und der flüchtigen Speichereinheit 100 auf ihre Nominalspannungen. Auf diese Weise ist die Logik/Zustandsmaschine bereit und ein Chip-Bereitsignal wird gesetzt. Ein anschließender Schritt 303 sorgt dafür, dass die flüchtige Speichereinheit 100 eine Reparaturinformation über die in 1 dargestellte Verbindungseinrichtung 300 anfordert.
  • Schließlich überträgt die nicht-flüchtige Speichereinheit 200 die Reparaturinformation in einem beliebigen Protokoll zu der flüchtigen Speichereinheit 100 (Schritt S304). In dem anschließenden Schritt S305 dekodiert die flüchtige Speichereinheit 100 (DRAM) das Protokoll und liest die Reparaturinformation, d.h. die Adressen mit defekten Speicherelementen. Eine Redundanzschaltung wird mit der Reparaturinformati on initialisiert. Die Initialisierungszeitperiode 402 ist damit abgelaufen und umfasst eine Zeit vom Beginn des oben beschriebenen Schritts S301 bis zu dem Ende des Schritts S305. In dem anschließenden Schritt S306 wird die Mehrfachchip-Packung für Schreib- und Lese-Betriebsschritte bereitgestellt und ein erster Benutzerzugriff ist möglich. Der in 3 veranschaulichte Schritt S307 repräsentiert nachfolgende Betriebsschritte, die den Betrieb der gesamten elektronischen Schaltungsanordnung betreffen. Diese sind nicht erfindungswesentlich und daher im Folgenden nicht näher erläutert.
  • Es sei darauf hingewiesen, dass, obwohl dies in den Zeichnungen nicht veranschaulicht ist, die nicht-flüchtige Speichereinheit 200 zur Ausführung des obigen Schritts S304 eine interne Logik benötigt, welche:
    • (i) auf eine externe Abfrage "hört";
    • (ii) die internen Adressen erzeugt, um auf den Speicherbereich zuzugreifen, der die Reparaturinformation beinhaltet;
    • (iii) die Information in das geeignete Protokoll konvertiert; und
    • (iv) die OCD für die Übertragung steuert.
  • Es sei darauf hingewiesen, dass eine Initialisierungszeitperiode 402 vor einer Inbetriebnahme der gesamten elektronischen Schaltungsanordnung für einen spezifischen Anwendungsfall nicht unterschritten werden darf.
  • 4 veranschaulicht eine weitere Ausführungsform einer Erfindungseinrichtung 300 gemäß der vorliegenden Erfindung. In dem in 4 veranschaulichten Fall erfolgt eine Übertragung einer Reparaturinformation nicht auf einem direkten Weg zwischen der nicht-flüchtigen Speichereinheit 200 und der flüchtigen Speichereinheit 100, sondern über einen externen Speicher-Controller 306. Hierbei muss der Speicher-Controller 306 bzw. der diesem zugrundeliegende Mikro-Controller über eine Software eine entsprechende Übertragung steuern. Insbesondere besteht der Vorteil dieser zweiten Ausführungsform darin, dass an die nicht-flüchtige Speichereinheit 200 anders als in der ersten Ausführungsform der vorliegenden Erfindung keine besonderen Anforderungen gestellt werden müssen.
  • Ein Nachteil der in 4 dargestellten zweiten Ausführungsform der vorliegenden Erfindung besteht hingegen darin, dass Anpassungen am Controller 306 oder der Software für diesen Speicher-Controller 306 separat von der Fertigung der Multichip-Packung bereitgestellt werden müssen, was eine Implementierung insgesamt erschwert und aus der Sicht des Anwenders dazu führt, dass bei einem Wechsel des Herstellers Anpassungen an eine Firmware erforderlich sind.
  • Der in 4 gezeigte Speicher-Controller 306 wird über eine Schnittstelleneinheit 301 von einer Verarbeitungseinrichtung 302 angesteuert.
  • Es sei darauf hingewiesen, dass die in 1 gezeigte Verbindungseinrichtung 300 zur Verbindung der flüchtigen Speichereinheit 100 mit der nicht-flüchtigen Speichereinheit 200 (NVM = Non-Volatile Memory) nicht nur als eine elektrische Verbindung mittels Leiterbahnen bereitgestellt werden kann, sondern auch als eine drahtlose Verbindung vorgesehen werden kann. Vorzugsweise besteht eine derartige drahtlose Verbindungseinrichtung 300 aus einer Funkverbindung der flüchtigen Speichereinheit 100 mit der nicht-flüchtigen Speichereinheit 200 (NVM), wobei Hochfrequenz-Sendeempfänger bereitgestellt werden.
  • Ferner ist es möglich, die Verbindungseinrichtung als eine optische Verbindungseinrichtung zur Verbindung der flüchtigen Speichereinheit 100 mit der nicht-flüchtigen Speichereinheit 200 bereitzustellen, wobei optische Sendeempfänger sowohl an der flüchtigen Speichereinheit 100 als auch an der nichtflüchtigen Speichereinheit 200 bereitgestellt werden.
  • Je nach Anwendungsfall kann es vorteilhaft sein, eine nichtflüchtige Speichereinheit 200 mit mehr als einer flüchtigen Speichereinheit 100 in einem einzigen Schaltungschip 303 bzw. in einem einzigen elektronischen Baustein zu kombinieren, wobei die nicht-flüchtige Speichereinheit 200 dann Reparaturinformationen von den mindestens zwei flüchtigen Speichereinheiten 100 speichert.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
  • Auch ist die Erfindung nicht auf die genannten Anwendungsmöglichkeiten beschränkt.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
    • 100
    Flüchtige Schaltungseinheit
    101
    Erste Anschlusseinheiten
    102
    Erster Anschlussbereich
    200
    Nicht-flüchtige Speichereinheit
    201
    Zweite Anschlusseinheiten
    202
    Zweiter Anschlussbereich
    300
    Verbindungseinrichtung
    301
    Schnittstelleneinheit
    302
    Verarbeitungseinrichtung
    303
    Gehäuse
    304
    Gemeinsame Anschlusseinheiten
    305
    Gemeinsamer Anschlussbereich
    306
    Speicher-Controller
    401
    Zeit
    402
    Initialisierungszeitperiode
    403

Claims (6)

  1. Elektronische Schaltungsanordnung mit: a) einer flüchtigen Speichereinheit (100); b) einer nicht-flüchtigen Speichereinheit (200, NVM); und c) einer Verbindungseinrichtung (300) zur Verbindung der flüchtigen Speichereinheit (100) mit der nicht-flüchtigen Speichereinheit (200, NVM), dadurch gekennzeichnet, d) dass die flüchtige Speichereinheit (100) und die nichtflüchtige Speichereinheit (200, NVM) als ein einziger elektronischer Baustein ausgebildet sind, wobei eine Reparaturinformation, die die flüchtige Speichereinheit (100) betrifft, in der nicht-flüchtigen Speichereinheit (200, NVM) gespeichert ist.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die flüchtige Speichereinheit (100) ein dynamischer Schreiblesespeicher (DRAM) ist.
  3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindungseinrichtung (300) eine elektrische Verbindung der flüchtigen Speichereinheit (100) mit der nichtflüchtigen Speichereinheit (200, NVM) mittels Leiterbahnen bereitstellt.
  4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindungseinrichtung (300) eine Funkverbindung der flüchtigen Speichereinheit (100) mit der nicht-flüchtigen Speichereinheit (200, NVM) mittels Hochfrequenz-Sendeempfängern bereitstellt.
  5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindungseinrichtung (300) eine optische Verbindung der flüchtigen Speichereinheit (100) mit der nichtflüchtigen Speichereinheit (200, NVM) mittels optischer Sendeempfänger bereitstellt.
  6. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass eine nicht-flüchtige Speichereinheit (200, NVM) mit mindestens zwei flüchtigen Speichereinheiten (100) in einem einzigen Schaltungschip kombiniert ist.
DE102004054874A 2004-11-12 2004-11-12 Elektronische Schaltungsanordnung mit externer Speichereinheit zur Speicherung von Reparaturinformationen bei flüchtigen Speichern Withdrawn DE102004054874A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004054874A DE102004054874A1 (de) 2004-11-12 2004-11-12 Elektronische Schaltungsanordnung mit externer Speichereinheit zur Speicherung von Reparaturinformationen bei flüchtigen Speichern
US11/270,025 US20060120199A1 (en) 2004-11-12 2005-11-09 Electronic circuit
CNA2005100230396A CN1832030A (zh) 2004-11-12 2005-11-12 电子电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004054874A DE102004054874A1 (de) 2004-11-12 2004-11-12 Elektronische Schaltungsanordnung mit externer Speichereinheit zur Speicherung von Reparaturinformationen bei flüchtigen Speichern

Publications (1)

Publication Number Publication Date
DE102004054874A1 true DE102004054874A1 (de) 2006-05-24

Family

ID=36313606

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004054874A Withdrawn DE102004054874A1 (de) 2004-11-12 2004-11-12 Elektronische Schaltungsanordnung mit externer Speichereinheit zur Speicherung von Reparaturinformationen bei flüchtigen Speichern

Country Status (3)

Country Link
US (1) US20060120199A1 (de)
CN (1) CN1832030A (de)
DE (1) DE102004054874A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8631488B2 (en) 2008-08-04 2014-01-14 Cupp Computing As Systems and methods for providing security services during power management mode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649931B2 (en) * 2000-11-22 2003-11-18 Hitachi, Ltd. Semiconductor wafer, semiconductor chip, semiconductor device and method for manufacturing semiconductor device
DE10316931A1 (de) * 2003-04-12 2004-11-04 Infineon Technologies Ag Verfahren und Vorrichtung zum Testen von DRAM-Speicherbausteinen in Multichip-Speichermodulen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5996096A (en) * 1996-11-15 1999-11-30 International Business Machines Corporation Dynamic redundancy for random access memory assemblies
JP2870523B2 (ja) * 1997-06-25 1999-03-17 日本電気株式会社 メモリモジュール
US7102907B2 (en) * 2002-09-09 2006-09-05 Micron Technology, Inc. Wavelength division multiplexed memory module, memory system and method
GB2395613B (en) * 2002-11-21 2006-09-06 Hewlett Packard Co Memory tag,read/write device and method of operating a memory tag

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649931B2 (en) * 2000-11-22 2003-11-18 Hitachi, Ltd. Semiconductor wafer, semiconductor chip, semiconductor device and method for manufacturing semiconductor device
DE10316931A1 (de) * 2003-04-12 2004-11-04 Infineon Technologies Ag Verfahren und Vorrichtung zum Testen von DRAM-Speicherbausteinen in Multichip-Speichermodulen

Also Published As

Publication number Publication date
CN1832030A (zh) 2006-09-13
US20060120199A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
DE4206344C2 (de) Integrierter Halbleiterspeicherbaustein, der eine Prüfschaltung verwendet
DE4242810C2 (de) EEPROM mit einem Fehlerprüf- und Korrektur-Schaltkreis
DE102006043401A1 (de) Serial Presence Detect-Funktionalität auf Speicherkomponente
DE102006048856A1 (de) Reparatur einer Halbleiterspeichervorrichtung über einen externen Befehl
DE10147138B4 (de) Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen
DE102005001520A1 (de) Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers
DE102004039831B4 (de) Multi-Chip-Package
DE10246741A1 (de) Verfahren und Vorrichtung zum internen Abgleich von Ausgangstreibern und Terminierungen in Halbleitereinrichtungen
WO2006034704A1 (de) Halbleiterspeicherbaustein mit einer umlenkschaltung
DE102004047330B4 (de) Integrierter Halbleiterspeicher
DE10229164B4 (de) Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins
DE102005004379B4 (de) Speicherbauelement und Verfahren zum Testen von Speicherbauelementen mit reparaturfähiger Redundanz
DE102004027423A1 (de) Speicherschaltung mit redundanten Speicherbereichen
DE10109335C2 (de) Integriertes Halbleiterspeicherbauelement
DE102004054874A1 (de) Elektronische Schaltungsanordnung mit externer Speichereinheit zur Speicherung von Reparaturinformationen bei flüchtigen Speichern
DE10311373B4 (de) Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers
DE102005046981B4 (de) Speicher und Verfahren zum Verbessern der Zuverlässigkeit eines Speichers mit einem benutzten Speicherbereich und einem unbenutzten Speicherbereich
DE10152916B4 (de) Informationsenthaltungseinrichtung für Speichermodule und Speicherchips
DE10214125C1 (de) Speicherchip, Speicherbaustein und entsprechendes Speichermodul und -verfahren
DE102005029251A1 (de) Speichermodul und Verfahren zum Betreiben eines Speichermoduls
DE102007004311A1 (de) Halbleiter-Bauelement, insbesondere DRAM, mit mehreren verschiedenartigen einmal-programmierbaren Elementen
DE10318771B4 (de) Integrierte Speicherschaltung mit einer Redundanzschaltung sowie ein Verfahren zum Ersetzen eines Speicherbereichs
DE10157537C2 (de) Integrierter Speicher und Verfahren zur Reparatur eines integrierten Speichers
DE102008026568A1 (de) Halbleiterbauelement, Speichermodul und Verfahren zum Testen einer Fehlerkorrektur-Funktionalität beim Zugriff auf ein Speicherbauelement
DE102004041731B3 (de) Speichermodul zum Bereitstellen einer Speicherkapazität

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee