CN101447233A - 提高otp存储器可测性的系统和方法 - Google Patents

提高otp存储器可测性的系统和方法 Download PDF

Info

Publication number
CN101447233A
CN101447233A CNA2008102105801A CN200810210580A CN101447233A CN 101447233 A CN101447233 A CN 101447233A CN A2008102105801 A CNA2008102105801 A CN A2008102105801A CN 200810210580 A CN200810210580 A CN 200810210580A CN 101447233 A CN101447233 A CN 101447233A
Authority
CN
China
Prior art keywords
test
otp
row
cell
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008102105801A
Other languages
English (en)
Inventor
薛福隆
庄建祥
方文宽
陈柏宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101447233A publication Critical patent/CN101447233A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/26—Floating gate memory which is adapted to be one-time programmable [OTP], e.g. containing multiple OTP blocks permitting limited update ability

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

公开了一种测试逻辑电路的系统，用于在具有存储单元阵列的一次性可编程(OTP)式存储器中执行写入和读取操作，该系统包括测试单元列，其单元数与所述存储单元阵列的整列的单元数基本相同；测试单元行，其单元数与所述存储单元阵列的整行中单元数目基本相同；其中，在测试操作过程中首先对所述测试单元的列和行进行写入，接着进行读取，且所述测试单元的列和行在OTP存储器的非测试操作过程中永远不会被存取。

Description

提高OTP存储器可测性的系统和方法
优先权信息
本发明要求2007年11月30日提交的美国临时申请No.60/991,684的优先权。
技术领域
本发明一般涉及集成电路(IC)设计，更特别地涉及一次可编程(OTP)式存储器的测试。
背景技术
在将制造的存储器IC销售给消费者之前，都必须要对所有的存储单元以及相关的逻辑电路进行测试。由于存储单元相对地占据了比逻辑电路更大的芯片区域，因此这些存储单元出现缺陷的机率也就更大，传统的存储器测试一直致力于通过反复向存储单元写入以及从存储单元读取对存储单元进行测试。对存储单元的测试将不可避免地测试相关的逻辑电路，因为这些逻辑电路提供地址解码、读和写的功能。可以通过上述的传统测试方法测试随机存取存储器如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)以及非易失性闪存，因为这些存储器中的存储单元可以被反复地写入和读取。
然而，传统的测试方法不能仅对逻辑电路进行快速地测试，且对现代高密度存储器中的全部存储单元进行存取会花费很长时间。更重要的是，某些存储器例如OTP存储器不允许对其反复进行写操作。因此，不能够通过对存储单元进行测试来实现对这些存储器中的逻辑电路的测试。对于OTP存储器来说，存储单元仅能够被写入一次，且这个权利将被保留给最终用户。
这样，需要一种系统和方法用于快速测试存储器IC中的逻辑电路，而不影响其可用性。
发明内容
考虑到前面所述的，本发明提供了一种测试逻辑电路的系统，用于在具有存储单元阵列的一次可编程(OTP)存储器中执行读写操作。根据本发明的一个方面，该系统包括测试单元列和测试单元行，其中所述测试单元列的单元数与所述存储单元阵列的整列的单元数基本相同，所述测试单元行的单元数与所述存储单元阵列的整行的单元数基本相同，其中在测试操作过程中首先对测试单元行和列进行写入，接着进行读取，且所述测试单元行和列在OTP存储器的非测试操作过程中则永远不会被存取。
然而，在结合附图进行阅读时，将从下面关于具体实施方式的描述中获得本发明操作的结构和方法，及其额外的目标和优点。
附图说明
图1是表示根据本发明实施方式的一次可编程(OTP)式存储模块的示意图。
图2是表示根据本发明实施方式的示例性测试过程的流程图。
在附图的图中，通过举例的方式而不是以限制的方式对本发明进行说明，其中相的标号表示相同的元件。
具体实施方式
下面将提供对用于直接测试存储器集成电路(IC)中逻辑电路的系统和方法的详细描述。
图1是表示根据本发明实施方式的一次性可编程(OTP)式存储模块100的示意图。该OTP存储模块100具有由OTP存储单元阵列构成的单元模块105，所述OPT存储单元被以行号(n)和列号(m)排列，其中n和m都是整数。单元的每一行都连接有字线，WLC或WL[i]，其中i＝0，1，2，...n-1。单元的每一列都连接有位线，BLC或BL[j]，其中j＝0，1，2，...m-1。字线WL[0:n-1]与位线BL[0:m-1]上的单元都是常规的存储单元。测试字线WLC以及测试位线BLC上的单元为测试单元，其结构与常规的存储单元的一致，但仅用于测试目的。使用这些测试单元的原因是：OTP存储器100的常规单元不能被反复编程，但测试逻辑电路至少需要一次写入步骤，因此这些测试单元被用于进行写入步骤。在进行测试之后，这些测试单元基本上被破坏。这里我们使用具有额外一行一列的n×m单元阵列作为例子，但行与列的数目可以多于一行，并且行与列的数目不应影响本发明的范围。
再次参考图1，字线WLC与WL[0:n-1]被行解码器110所控制。位线BLC和BL[0:m-1]被列解码器120所控制。尽管图1中没有显示出逻辑电路，但这些逻辑电路仍包括完整的外围电路以使OTP存储单元100在读写操作过程中功能正确。
图2是表示根据本发明的一个实施方式示例性的测试过程200。对图1所示的OTP存储器100进行该测试过程200，并从第一次读取步骤210开始，在该读取步骤中，被存储在测试单元中的原始数据被首先读取，该测试单元与测试字线WLC连接。通常，OTP存储器中的原始数据表示为全“0”，其对应于低的门限值。如果从特定的测试单元中读取了“1”，则该特定的测试单元或其对应的地址选择电路和/或感应电路可能有缺陷。然而0和1是任选的，其不应该影响本发明的范围。在图2中，前述对原始读取的功能测试通过步骤215表述。
由于这些测试单元仅占据图1中示例性单元模块105的一行和一列的区域，因此与整个逻辑电路相比，它们存在缺陷的机会就相对较小。因此，如果第一读取步骤210显示有缺陷，则逻辑电路被认为有缺陷，则丢弃整个芯片，这节省了后面的处理，例如封装和更多的测试。通常，没有为逻辑电路缺陷设计的现场修复电路。
在起始读取测试之后，将相反的数据编程到所述测试单元中，接着在后面步骤中这些相反的数据将被读取，因此测试了写入电路以及地址选择电路和/或感应电路。在步骤220中，对OTP来说将与原始数据相反的数据，即“1”，写入到由WLC读取的测试单元中，而不写入到任何常规单元中。不写入到常规单元中是为了为最终用户保留它们一次可编程的能力。编程步骤220之后进行功能测试步骤225。如果任何一个被存取的测试单元都不能被编程，则立即将OTP存储器100丢弃。
如果读取步骤210从测试单元读取的全部是“0”，并且功能测试步骤225从相同的测试单元读取的全部是“1”，则可以得出结论，与该WLC存取单元相关的逻辑电路在功能上是正确的。否则，在测试单元本身或逻辑电路如地址选择电路和/或传感电路中一定存在某些缺陷，所以需要将该OTP100存储丢弃。
类似的，在未被丢弃的OTP存储器100中，在步骤230中读取测试单元中的原始数据，该测试单元与测试位线BLC连接。步骤235表示读取步骤230的功能测试。
在步骤240中将由该BLC存取的测试单元编程写入相反的数据，而不写入到任何常规单元中。同样还有针对于编程步骤240的功能测试步骤245。在功能测试步骤245中，如果任何一个所存取的测试单元不能够被编程，则该OTP存储器100将被立刻丢弃。
230从测试单元读取的全部是“0”，并且功能测试步骤245从相同的测试单元读取的全部是“1”，则可以得出结论，与该BLC存取测试单元相关的逻辑电路在功能上是正确的。否则，在测试单元本身或逻辑电路如地址选择电路和/或感应电路中一定存在某些缺陷，所以需要将该OTP100存储丢弃。如果在步骤210～225WLC相关测试中与步骤230～245BLC相关测试中都未被丢弃的话，则该OTP存储器100可以被认为是好的部分。
尽管可以随机读测试单元，但在进行到其他方向之前，在一个方向上顺序读取所有测试单元会更快。为了测试列方向上的逻辑电路，则选择测试字线WLC，而对位线BL[0:m-1]则顺序选择。以这种方式中，每个连接到WLC上的测试单元都被顺序读取。能够测试与某些控制逻辑连接的列传输门逻辑电路。类似的，为了测试行方向上的逻辑电路，则选择测试位线BLC，而对字线WL[0:n-1]顺序选择。以这种方式，每个连接到BLC的测试单元都被顺序读取。可以测试与某些控制逻辑连接的行解码逻辑电路。如果测试行和列都被预编程为交替的0和1的检测板模板，那么读取测试行和列就能够测试读取感应放大器、行/列解码器和传输门以及控制逻辑。这能够提供非常好的故障覆盖。如果不使用本发明，OTP的测试仅能够读取全部为0的空白芯片。而不能测试行和列的解码电路和控制逻辑。实际上，读取步骤210、230都不限于仅读取与WLC或BLC连接的测试单元，在读取步骤210、230对存储单元没有破坏性时，也可以读取其它的常规单元。但如果仅测试逻辑电路，则需要仅在测试单元上进行读取步骤210、230，以加速测试过程200。
再参考图1，尽管测试WLC和BLC被置于图1中单元模块105的边上，但本领域技术人员能够认识到测试WLC和BLC可以被设置在单元模块105的任何位置。
上述描述提供了许多不同的实施方式或用于执行本发明不同特征的实施方式。描述了组件和处理的具体实施方式以帮助阐明本发明。当然，这仅仅是实施方式，而不是为了限制本发明权利要求中所描述的范围。
尽管这里将本发明说明和描述为一个或者多个具体实施例的实施方式，但其仍不时为了限制于所显示的细节，因为这里可以做出多种修饰和结构变化，而不离开本发明的主旨，并且仍在权利要求的领域和范围内。因此，适当的是，所附的权利要求被宽泛地并且以与在后面权利要求中所提供本发明范围一致的方式进行解释。

Claims (10)

1.一种测试逻辑电路的电路，用于在具有存储单元阵列的一次可编程(OTP)存储器中执行写入和读取操作，所述电路包括：
测试单元列，其单元数与所述存储单元阵列的整列的单元数基本相同；
测试单元行，其单元数与所述存储单元阵列的整行中单元数目基本相同；
其中，在测试操作的过程中首先对测试单元的列和行中的至少一个单元进行写入，接着对所述单元进行读取，且所述单元在OTP存储器的非测试操作过程中永远不会被存取。
2.根据权利要求1所述的电路，其中，所述测试单元和所述存储单元具有基本相同的结构。
3.根据权利要求1所述的电路，其中，所述测试单元的列或行被连续地写入交替的“0”和“1”模板，接着被连续地读取。
4.根据权利要求1所述的电路，其中，在被写入之前，所述测试单元的所述列或行被读取。
5.根据权利要求4所述的电路，其中，写入到测试单元的值与从相同测试单元读取的值相反。
6.一种嵌入在集成电路(IC)中的测试系统，其包括：
第一一次可编程(OTP)存储单元组，其以列排列；
第二OTP存储单元组，其以与所述列垂直的行排列；
逻辑电路，其被配置成为仅在测试操作过程中，对所述第一和第二OTP存储单元组进行编程和读取；
其中所述第一和第二OTP存储单元组仅在所述测试操作过程中是可电子存取的。
7.根据权利要求6所述的测试系统，其中，所述第一和第二OTP存储单元组是OTP存储阵列的一部分，并且其中所有单元都具有基本相同的结构。
8.根据权利要求6所述的测试系统，其中，所述第一和第二OTP存储单元组被连续地写入交替的“1”和“0”的模板，接着被连续地读取。
9.根据权利要求6所述的测试系统，其中，所述第一和第二OTP存储单元组在被写入之前被读取。
10.一种对一次可编程(OTP)存储器的逻辑电路进行测试的方法，所述一次可编程(OTP)存储器具有存储单元阵列，该方法包括：
提供测试单元列，其单元数与所述存储单元阵列的整列的单元数基本相同；
提供测试单元行，其单元数与所述存储单元阵列的整行的单元数基本相同；
在测试操作过程中，对至少一个所述测试单元进行存取；和
禁止在除所述测试操作之外的其它操作过程中对所述测试单元进行存取。
CNA2008102105801A 2007-11-30 2008-09-02 提高otp存储器可测性的系统和方法 Pending CN101447233A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US99168407P 2007-11-30 2007-11-30
US60/991,684 2007-11-30
US12/124,989 2008-05-21

Publications (1)

Publication Number Publication Date
CN101447233A true CN101447233A (zh) 2009-06-03

Family

ID=40675557

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008102105801A Pending CN101447233A (zh) 2007-11-30 2008-09-02 提高otp存储器可测性的系统和方法

Country Status (2)

Country Link
US (1) US7843747B2 (zh)
CN (1) CN101447233A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768331A (zh) * 2012-07-26 2012-11-07 深圳市芯海科技有限公司 一种otp型的mcu测试装置及其测试方法
CN104272122A (zh) * 2011-11-08 2015-01-07 赛登斯公司 用于未被编程的otp存储器阵列的测试单元

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8508972B2 (en) 2010-07-23 2013-08-13 Analog Devices, Inc. Built-in self test for one-time-programmable memory
WO2012012711A1 (en) 2010-07-23 2012-01-26 Analog Devices, Inc. Apparatus and method for testing one-time-programmable memory
US10923204B2 (en) * 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US20130188410A1 (en) * 2012-01-20 2013-07-25 Qualcomm Incorporated Method and apparatus for testing one time programmable (otp) arrays
TWI497511B (zh) * 2012-11-08 2015-08-21 Ind Tech Res Inst 具嵌入式非揮發性記憶體之晶片及其測試方法
US9472302B2 (en) * 2013-03-07 2016-10-18 Intel Corporation Redundant fuse coding
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
CN110489351B (zh) * 2018-05-14 2021-03-09 英韧科技(上海)有限公司 芯片指纹管理装置及安全芯片
KR102520496B1 (ko) 2019-01-03 2023-04-11 삼성전자주식회사 오티피 메모리 장치 및 오피 메모리 장치의 테스트 방법
US11462282B2 (en) 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure
US11367494B2 (en) 2020-08-31 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Memory structure with doping-induced leakage paths

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031772A (en) * 1997-06-20 2000-02-29 Oki Electric Industry Co., Ltd. Semiconductor memory device having floating gate transistors
US6407953B1 (en) * 2001-02-02 2002-06-18 Matrix Semiconductor, Inc. Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104272122A (zh) * 2011-11-08 2015-01-07 赛登斯公司 用于未被编程的otp存储器阵列的测试单元
CN102768331A (zh) * 2012-07-26 2012-11-07 深圳市芯海科技有限公司 一种otp型的mcu测试装置及其测试方法
CN102768331B (zh) * 2012-07-26 2016-06-15 深圳市芯海科技有限公司 一种otp型的mcu测试装置及其测试方法

Also Published As

Publication number Publication date
US20090141573A1 (en) 2009-06-04
US7843747B2 (en) 2010-11-30

Similar Documents

Publication Publication Date Title
CN101447233A (zh) 提高otp存储器可测性的系统和方法
US9858981B2 (en) Semiconductor memory devices including redundancy memory cells
US7184333B2 (en) Semiconductor memory having a dummy signal line connected to dummy memory cell
US7738308B2 (en) Memory row and column redundancy
KR102076584B1 (ko) 메모리 셀을 리페어 하는 방법과 장치 및 이를 포함하는 메모리 시스템
US7719914B2 (en) Semiconductor memory and test system
CN108511029B (zh) 一种fpga中双端口sram阵列的内建自测和修复系统及其方法
EP3933841B1 (en) Repair circuit, memory, and repair method
EP1647031B1 (en) Memory device and method of storing fail addresses of a memory cell
CN112908396A (zh) 具有修复匹配机制的存储器装置及其操作方法
US7203106B2 (en) Integrated semiconductor memory with redundant memory cells
US6851017B2 (en) Semiconductor memory
US20120269018A1 (en) Memory system having memory and memory controller and operation method thereof
CN101405817B (zh) 半导体存储器
US7266036B2 (en) Semiconductor memory device
US9015463B2 (en) Memory device, memory system including a non-volatile memory configured to output a repair data in response to an initialization signal
US7308622B2 (en) Integrated memory and method for testing the memory
JP2008159168A (ja) 半導体記憶装置
US6430096B1 (en) Method for testing a memory device with redundancy
US9330793B2 (en) Memory device
US9761329B2 (en) Built-in self-test (BIST) circuit and associated BIST method for embedded memories
EP1408512B1 (en) Method for storing errors of a memory device in a diagnose array having a minimum storing size
WO2007022393A2 (en) Memory row and column redundancy

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090603