JP3483724B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP3483724B2 JP3483724B2 JP06572197A JP6572197A JP3483724B2 JP 3483724 B2 JP3483724 B2 JP 3483724B2 JP 06572197 A JP06572197 A JP 06572197A JP 6572197 A JP6572197 A JP 6572197A JP 3483724 B2 JP3483724 B2 JP 3483724B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- storage means
- test
- repair
- state machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置に係るものであり、特に、その冗長救済判定テス
トをより安価なＬＳＩテスタを用いて行うことを可能と
した不揮発性半導体記憶装置に関するものである。
憶装置に係るものであり、特に、その冗長救済判定テス
トをより安価なＬＳＩテスタを用いて行うことを可能と
した不揮発性半導体記憶装置に関するものである。
【０００２】
【従来の技術】従来の不揮発性半導体記憶装置の構成、
及びテスト手法について、図４及び図５を用いて説明す
る。
及びテスト手法について、図４及び図５を用いて説明す
る。
【０００３】図４は、従来の不揮発性半導体記憶装置の
ブロック図であり、図５は、該従来の不揮発性半導体記
憶装置におけるウエハーテストのフローチャートであ
る。
ブロック図であり、図５は、該従来の不揮発性半導体記
憶装置におけるウエハーテストのフローチャートであ
る。
【０００４】図４に於いて、３１はアドレスバッファ、
３２はビット線デコーダ、３３はワード線デコーダ、３
４はメモリセルアレイ、３５はＩ／Ｏゲート、３６は書
き込み／消去高電圧スイッチ、３７はライトステートマ
シーン、３８はステータスレジスタ、３９は出力マルチ
プレクサ、４０は入力バッファ、４１は出力バッファ、
４２はライトステートマシーン制御用アルゴリズム（プ
ログラム）記憶部である。
３２はビット線デコーダ、３３はワード線デコーダ、３
４はメモリセルアレイ、３５はＩ／Ｏゲート、３６は書
き込み／消去高電圧スイッチ、３７はライトステートマ
シーン、３８はステータスレジスタ、３９は出力マルチ
プレクサ、４０は入力バッファ、４１は出力バッファ、
４２はライトステートマシーン制御用アルゴリズム（プ
ログラム）記憶部である。
【０００５】書き込み／消去高電圧スイッチ３６は、書
き込み／消去時に必要となる高電圧を選択的に出力する
電圧スイッチング回路である。ライトステートマシーン
３７は、その制御用アルゴリズム記憶部４２に記憶され
るアルゴリズムに従って、書き込み／消去の動作を制御
する制御回路である。
き込み／消去時に必要となる高電圧を選択的に出力する
電圧スイッチング回路である。ライトステートマシーン
３７は、その制御用アルゴリズム記憶部４２に記憶され
るアルゴリズムに従って、書き込み／消去の動作を制御
する制御回路である。
【０００６】図５は、上述の通り、従来の不揮発性半導
体記憶装置におけるウエハーテストのフローチャートで
あり、救済判定テスト（テスト１：書き込みテスト、テ
スト２：消去テスト、テスト３：読み出しテスト）をメ
モリセルアレイ３４の全メモリセルに対して行い、その
結果を、各テスト毎に、テスタの不良情報格納メモリに
ストアしていく。そして、救済ルーチンにて、不良情報
格納メモリに記憶されている不良アドレスの解析を行
い、救済可能であれば、救済を実行し、確認テストにて
「良」と判定されれば、次のテストの実行に進む。
体記憶装置におけるウエハーテストのフローチャートで
あり、救済判定テスト（テスト１：書き込みテスト、テ
スト２：消去テスト、テスト３：読み出しテスト）をメ
モリセルアレイ３４の全メモリセルに対して行い、その
結果を、各テスト毎に、テスタの不良情報格納メモリに
ストアしていく。そして、救済ルーチンにて、不良情報
格納メモリに記憶されている不良アドレスの解析を行
い、救済可能であれば、救済を実行し、確認テストにて
「良」と判定されれば、次のテストの実行に進む。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の手法に於いては、不良メモリセルのアドレス情報を
記憶するための不良情報格納メモリをＬＳＩテスタ内に
持たせる必要がある。したがって、ＬＳＩテスタの価格
上昇を招き、テストコストが増大するという問題点があ
った。
来の手法に於いては、不良メモリセルのアドレス情報を
記憶するための不良情報格納メモリをＬＳＩテスタ内に
持たせる必要がある。したがって、ＬＳＩテスタの価格
上昇を招き、テストコストが増大するという問題点があ
った。
【０００８】本発明は、かかる従来の問題点を解決し、
従来のような不良情報格納メモリを必要としない安価な
テスタにて冗長救済判定テストの実行を可能とした不揮
発性半導体記憶装置を提供するものである。
従来のような不良情報格納メモリを必要としない安価な
テスタにて冗長救済判定テストの実行を可能とした不揮
発性半導体記憶装置を提供するものである。
【０００９】
【課題を解決するための手段】本発明の不揮発性半導体
記憶装置は、救済判定テストにて不揮発性メモリセルの
中に不良メモリセルが検出されたか否かを示す情報を記
憶する第１の記憶手段と、各ワード線毎に１個ずつ設け
られたワード線本数個のフラグに対し救済の判定テスト
にて不良メモリセルを含むことが検出された場合に対応
するワード線にフラグをセットして記憶する第２の記憶
手段と、各ビット線毎に１個ずつ設けられたビット線本
数個のフラグに対し救済の判定テストにて不良メモリセ
ルを含むことが検出された場合に対応するビット線にフ
ラグをセットして記憶する第３の記憶手段とを設け、上
記第１、第２及び第３の記憶手段は、上記不揮発性メモ
リセルと同一の構成であり、回路的に消去できないこと
を特徴とするものである。
記憶装置は、救済判定テストにて不揮発性メモリセルの
中に不良メモリセルが検出されたか否かを示す情報を記
憶する第１の記憶手段と、各ワード線毎に１個ずつ設け
られたワード線本数個のフラグに対し救済の判定テスト
にて不良メモリセルを含むことが検出された場合に対応
するワード線にフラグをセットして記憶する第２の記憶
手段と、各ビット線毎に１個ずつ設けられたビット線本
数個のフラグに対し救済の判定テストにて不良メモリセ
ルを含むことが検出された場合に対応するビット線にフ
ラグをセットして記憶する第３の記憶手段とを設け、上
記第１、第２及び第３の記憶手段は、上記不揮発性メモ
リセルと同一の構成であり、回路的に消去できないこと
を特徴とするものである。
【００１０】 また、本発明の不揮発性半導体記憶装置
は、データ書き込み及びデータ消去を制御するライトス
テートマシーンと、該ライトステートマシーンを制御す
るアルゴリズムを記憶するライトステートマシーン制御
アルゴリズム記憶手段とを有する不揮発性半導体記憶装
置に於いて、救済判定テストにて不揮発性メモリセルの
中に不良メモリセルが検出されたか否かを示す情報を記
憶する第１の記憶手段と、各ワード線毎に１個ずつ設け
られたワード線本数個のフラグに対し救済の判定テスト
にて不良メモリセルを含むことが検出された場合に対応
するワード線にフラグをセットして記憶する第２の記憶
手段と、各ビット線毎に１個ずつ設けられたビット線本
数個のフラグに対し救済の判定テストにて不良メモリセ
ルを含むことが検出された場合に対応するビット線にフ
ラグをセットして記憶する第３の記憶手段とを設けると
共に、上記ライトステートマシーンにより上記記憶手段
への書き込みを実行させるためのアルゴリズムを上記ラ
イトステートマシーン制御アルゴリズム記憶手段に記憶
させ、上記第１、第２及び第３の記憶手段は、上記不揮
発性メモリセルと同一の構成であり、回路的に消去でき
ないことを特徴とするものである。
は、データ書き込み及びデータ消去を制御するライトス
テートマシーンと、該ライトステートマシーンを制御す
るアルゴリズムを記憶するライトステートマシーン制御
アルゴリズム記憶手段とを有する不揮発性半導体記憶装
置に於いて、救済判定テストにて不揮発性メモリセルの
中に不良メモリセルが検出されたか否かを示す情報を記
憶する第１の記憶手段と、各ワード線毎に１個ずつ設け
られたワード線本数個のフラグに対し救済の判定テスト
にて不良メモリセルを含むことが検出された場合に対応
するワード線にフラグをセットして記憶する第２の記憶
手段と、各ビット線毎に１個ずつ設けられたビット線本
数個のフラグに対し救済の判定テストにて不良メモリセ
ルを含むことが検出された場合に対応するビット線にフ
ラグをセットして記憶する第３の記憶手段とを設けると
共に、上記ライトステートマシーンにより上記記憶手段
への書き込みを実行させるためのアルゴリズムを上記ラ
イトステートマシーン制御アルゴリズム記憶手段に記憶
させ、上記第１、第２及び第３の記憶手段は、上記不揮
発性メモリセルと同一の構成であり、回路的に消去でき
ないことを特徴とするものである。
【００１１】かかる本発明の不揮発性半導体記憶装置に
よれば、救済判定テストにおいて不良メモリセルが検出
された場合、そのことを示す情報、並びに、不良メモリ
セルを含むワード線及びビット線を示す情報が、不揮発
性半導体記憶装置内部の記憶手段に記憶される。また、
その書き込みの制御は、ライトステートマシーンにより
実行される。そして、その後に実行される救済ルーチン
に於いて、上記記憶手段の内容が解析され、救済可能で
あれば、冗長置換が実行されるものである。
よれば、救済判定テストにおいて不良メモリセルが検出
された場合、そのことを示す情報、並びに、不良メモリ
セルを含むワード線及びビット線を示す情報が、不揮発
性半導体記憶装置内部の記憶手段に記憶される。また、
その書き込みの制御は、ライトステートマシーンにより
実行される。そして、その後に実行される救済ルーチン
に於いて、上記記憶手段の内容が解析され、救済可能で
あれば、冗長置換が実行されるものである。
【００１２】したがって、本発明の不揮発性半導体記憶
装置によれば、ＬＳＩテスタに、従来のような不良情報
格納メモリを持たせる必要が無くなり、安価なテスタを
用いることが可能となるため、テストコストの低減を達
成することができるものである。
装置によれば、ＬＳＩテスタに、従来のような不良情報
格納メモリを持たせる必要が無くなり、安価なテスタを
用いることが可能となるため、テストコストの低減を達
成することができるものである。
【００１３】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００１４】図１は、本発明の一実施形態の不揮発性半
導体記憶装置のブロック図であり、図２は、該不揮発性
半導体記憶装置におけるウエハーテストのフローチャー
トである。
導体記憶装置のブロック図であり、図２は、該不揮発性
半導体記憶装置におけるウエハーテストのフローチャー
トである。
【００１５】図１に於いて、１はアドレスバッファ、２
はビット線デコーダ、３はワード線デコーダ、４はメモ
リセルアレイ、５はＩ／Ｏゲート、６は書き込み／消去
高電圧スイッチ、７はライトステートマシーン、８はス
テータスレジスタ、９1及び９2はタグメモリ、１０は救
済要求グローバルフラグ、１１は出力マルチプレクサ、
１２は入力バッファ、１３は出力バッファ、１４はライ
トステートマシーン制御用アルゴリズム（プログラム）
記憶部である。
はビット線デコーダ、３はワード線デコーダ、４はメモ
リセルアレイ、５はＩ／Ｏゲート、６は書き込み／消去
高電圧スイッチ、７はライトステートマシーン、８はス
テータスレジスタ、９1及び９2はタグメモリ、１０は救
済要求グローバルフラグ、１１は出力マルチプレクサ、
１２は入力バッファ、１３は出力バッファ、１４はライ
トステートマシーン制御用アルゴリズム（プログラム）
記憶部である。
【００１６】書き込み／消去高電圧スイッチ６は、書き
込み／消去時に必要となる高電圧を選択的に出力する電
圧スイッチング回路である。ライトステートマシーン７
は、その制御用アルゴリズム記憶部１４に記憶されるア
ルゴリズムに従って、書き込み／消去の動作を制御する
制御回路である。
込み／消去時に必要となる高電圧を選択的に出力する電
圧スイッチング回路である。ライトステートマシーン７
は、その制御用アルゴリズム記憶部１４に記憶されるア
ルゴリズムに従って、書き込み／消去の動作を制御する
制御回路である。
【００１７】タグメモリ９1は、メモリセルアレイ４の
各ワード線毎に１個ずつ設けられたワード線本数個のフ
ラグから成り、また、タグメモリ９2は、メモリセルア
レイ４の各ビット線毎に１個ずつ設けられたビット線本
数個のフラグから成る。該タグメモリを構成する各フラ
グは、メモリセルアレイ４を構成する不揮発性メモリセ
ルと同一構成の不揮発性メモリセルで構成されている。
ただし、回路的に消去は不可能とされている。これは、
一度、書き込まれた情報が、誤消去されることを防止す
るためである。救済判定テストにおいて、不良メモリセ
ルが検出された場合、タグメモリ９1及び９2中の対応す
るフラグ（不良メモリセルが含まれるワード線及びビッ
ト線に、それぞれ対応して設けられているフラグ）がセ
ットされる。なお、既にそのフラグがセットされている
場合は、改めてセット処理は行われない。
各ワード線毎に１個ずつ設けられたワード線本数個のフ
ラグから成り、また、タグメモリ９2は、メモリセルア
レイ４の各ビット線毎に１個ずつ設けられたビット線本
数個のフラグから成る。該タグメモリを構成する各フラ
グは、メモリセルアレイ４を構成する不揮発性メモリセ
ルと同一構成の不揮発性メモリセルで構成されている。
ただし、回路的に消去は不可能とされている。これは、
一度、書き込まれた情報が、誤消去されることを防止す
るためである。救済判定テストにおいて、不良メモリセ
ルが検出された場合、タグメモリ９1及び９2中の対応す
るフラグ（不良メモリセルが含まれるワード線及びビッ
ト線に、それぞれ対応して設けられているフラグ）がセ
ットされる。なお、既にそのフラグがセットされている
場合は、改めてセット処理は行われない。
【００１８】また、救済要求グローバルフラグ１０は、
救済判定テストにおいて、不良メモリセルが検出された
場合にセットされるフラグである。該救済要求グローバ
ルフラグも、メモリセルアレイ４を構成する不揮発性メ
モリセルと同一構成の不揮発性メモリセルで構成されて
いる。また、回路的に消去は不可能とされている。この
救済要求グローバルフラグについても、既に、セットさ
れている場合は、重ねてセット処理は行われない。
救済判定テストにおいて、不良メモリセルが検出された
場合にセットされるフラグである。該救済要求グローバ
ルフラグも、メモリセルアレイ４を構成する不揮発性メ
モリセルと同一構成の不揮発性メモリセルで構成されて
いる。また、回路的に消去は不可能とされている。この
救済要求グローバルフラグについても、既に、セットさ
れている場合は、重ねてセット処理は行われない。
【００１９】図２は、上述の通り、本実施形態における
ウエハテストのフローチャートであり、コンタクトチェ
ック、ＤＣテスト、及びファンクションテストの各テス
トを経た後、先ず、救済判定テスト１が行われる。該救
済判定テスト１は、書き込みテストである。先頭アドレ
スから順に、１メモリセルずつ書き込みテスト（書き込
み、読み出し、一致判定）を実行して行き、不良メモリ
セルが検出されれば、救済要求グローバルフラグ１０並
びにタグメモリ９1及び９2中の対応するフラグのセット
処理が行われる。この処理は、ライトステートマシーン
制御用アルゴリズム記憶部１４に書き込み制御用アルゴ
リズムを記憶させておくことによって行われる。なお、
上述したように、既に、救済要求グローバルフラグ１０
またはタグメモリ中のフラグがセットされている場合
は、重ねて、セット処理が行われることは無い。最終ア
ドレスのメモリセルのテストを終了すると、次のステッ
プである、救済判定テスト２に進む。なお、救済判定テ
スト１において救済不可能と判定されたチップは不良品
として処理される。
ウエハテストのフローチャートであり、コンタクトチェ
ック、ＤＣテスト、及びファンクションテストの各テス
トを経た後、先ず、救済判定テスト１が行われる。該救
済判定テスト１は、書き込みテストである。先頭アドレ
スから順に、１メモリセルずつ書き込みテスト（書き込
み、読み出し、一致判定）を実行して行き、不良メモリ
セルが検出されれば、救済要求グローバルフラグ１０並
びにタグメモリ９1及び９2中の対応するフラグのセット
処理が行われる。この処理は、ライトステートマシーン
制御用アルゴリズム記憶部１４に書き込み制御用アルゴ
リズムを記憶させておくことによって行われる。なお、
上述したように、既に、救済要求グローバルフラグ１０
またはタグメモリ中のフラグがセットされている場合
は、重ねて、セット処理が行われることは無い。最終ア
ドレスのメモリセルのテストを終了すると、次のステッ
プである、救済判定テスト２に進む。なお、救済判定テ
スト１において救済不可能と判定されたチップは不良品
として処理される。
【００２０】救済判定テスト２は、消去テストである。
上記書き込みテストと同様に、先頭アドレスから順に、
１メモリセルずつ消去テスト（消去、読み出し、一致判
定）を実行して行き、不良メモリセルが検出されれば、
救済要求グローバルフラグ１０並びにタグメモリ９1及
び９2中の対応するフラグのセット処理が行われる。こ
の処理は、ライトステートマシーン制御用アルゴリズム
記憶部１４に書き込み制御用アルゴリズムを記憶させて
おくことによって行われる。なお、上述したように、既
に、救済要求グローバルフラグ１０またはタグメモリ中
のフラグがセットされている場合は、重ねて、セット処
理が行われることは無い。最終アドレスのメモリセルの
テストを終了すると、次のステップである、救済判定テ
スト３に進む。なお、救済判定テスト２において救済不
可能と判定されたチップは不良品として処理される。
上記書き込みテストと同様に、先頭アドレスから順に、
１メモリセルずつ消去テスト（消去、読み出し、一致判
定）を実行して行き、不良メモリセルが検出されれば、
救済要求グローバルフラグ１０並びにタグメモリ９1及
び９2中の対応するフラグのセット処理が行われる。こ
の処理は、ライトステートマシーン制御用アルゴリズム
記憶部１４に書き込み制御用アルゴリズムを記憶させて
おくことによって行われる。なお、上述したように、既
に、救済要求グローバルフラグ１０またはタグメモリ中
のフラグがセットされている場合は、重ねて、セット処
理が行われることは無い。最終アドレスのメモリセルの
テストを終了すると、次のステップである、救済判定テ
スト３に進む。なお、救済判定テスト２において救済不
可能と判定されたチップは不良品として処理される。
【００２１】救済判定テスト３は、読み出しテストであ
る。上記両テストと同様に、先頭アドレスから順に、１
メモリセルずつ読み出しテストを実行して行き、不良メ
モリセルが検出されれば、救済要求グローバルフラグ１
０並びにタグメモリ９1及び９2中の対応するフラグのセ
ット処理が行われる。この処理は、ライトステートマシ
ーン制御用アルゴリズム記憶部１４に書き込み制御用ア
ルゴリズムを記憶させておくことによって行われる。な
お、上述したように、既に、救済要求グローバルフラグ
１０またはタグメモリ中のフラグがセットされている場
合は、重ねて、セット処理が行われることは無い。最終
アドレスのメモリセルのテストを終了すると、次のステ
ップである、救済要否判定ステップに進む。なお、救済
判定テスト３において救済不可能と判定されたチップは
不良品として処理される。
る。上記両テストと同様に、先頭アドレスから順に、１
メモリセルずつ読み出しテストを実行して行き、不良メ
モリセルが検出されれば、救済要求グローバルフラグ１
０並びにタグメモリ９1及び９2中の対応するフラグのセ
ット処理が行われる。この処理は、ライトステートマシ
ーン制御用アルゴリズム記憶部１４に書き込み制御用ア
ルゴリズムを記憶させておくことによって行われる。な
お、上述したように、既に、救済要求グローバルフラグ
１０またはタグメモリ中のフラグがセットされている場
合は、重ねて、セット処理が行われることは無い。最終
アドレスのメモリセルのテストを終了すると、次のステ
ップである、救済要否判定ステップに進む。なお、救済
判定テスト３において救済不可能と判定されたチップは
不良品として処理される。
【００２２】なお、救済要求グローバルフラグ１０の処
理については、救済判定テスト１、２及び３を終了した
時点で、タグメモリ９1及び９2中の何れかのフラグがセ
ットされていれば、セットするようにしてもよい。
理については、救済判定テスト１、２及び３を終了した
時点で、タグメモリ９1及び９2中の何れかのフラグがセ
ットされていれば、セットするようにしてもよい。
【００２３】救済要否判定ステップにおいては、上記救
済要求グローバルフラグ１０の状態がチェックされ、該
フラグがリセット状態であれば、不良メモリセルを含ま
ない良品として処理される。
済要求グローバルフラグ１０の状態がチェックされ、該
フラグがリセット状態であれば、不良メモリセルを含ま
ない良品として処理される。
【００２４】一方、上記救済要求グローバルフラグ１０
がセットされていれば、図３に示す救済ルーチンに進
む。該救済ルーチンにおいては、上記タグメモリ９1及
び９2の内容解析が行われ、救済可能と判定されれば、
所定の冗長置換処理が実行される。すなわち、ヒューズ
切断等による、不良メモリセルを含むワード線及び／又
はビット線のデコーダ回路からの切り離し、並びに、ヒ
ューズの選択的切断等による、冗長デコーダに於ける置
換アドレス・プログラム処理が実行される。また、タグ
メモリ９1及び９2の内容解析の結果、救済不能と判定さ
れれば、不良品として処理される。
がセットされていれば、図３に示す救済ルーチンに進
む。該救済ルーチンにおいては、上記タグメモリ９1及
び９2の内容解析が行われ、救済可能と判定されれば、
所定の冗長置換処理が実行される。すなわち、ヒューズ
切断等による、不良メモリセルを含むワード線及び／又
はビット線のデコーダ回路からの切り離し、並びに、ヒ
ューズの選択的切断等による、冗長デコーダに於ける置
換アドレス・プログラム処理が実行される。また、タグ
メモリ９1及び９2の内容解析の結果、救済不能と判定さ
れれば、不良品として処理される。
【００２５】上記実施形態においては、ウエハテストに
おいて、救済判定テストを実行しているが、アセンブリ
後のパッケージテストにおいて、救済判定テスト及び救
済ルーチンを実行する構成としてもよい。
おいて、救済判定テストを実行しているが、アセンブリ
後のパッケージテストにおいて、救済判定テスト及び救
済ルーチンを実行する構成としてもよい。
【００２６】
【発明の効果】以上、詳細に説明したように、本発明の
不揮発性半導体記憶装置は、救済判定テストにて不良メ
モリセルが検出されたか否かを示す情報を記憶する第１
の記憶手段と、救済判定テストにて不良メモリセルを含
むことが検出されたワード線及びビット線を示す情報を
記憶する第２の記憶手段とを設けたことを特徴とするも
のであり、また、本発明の不揮発性半導体記憶装置は、
データ書き込み及びデータ消去を制御するライトステー
トマシーンと、該ライトステートマシーンを制御するア
ルゴリズムを記憶するライトステートマシーン制御アル
ゴリズム記憶手段とを有する不揮発性半導体記憶装置に
於いて、救済判定テストにて不良メモリセルが検出され
たか否かを示す情報を記憶する第１の記憶手段と、救済
判定テストにて不良メモリセルを含むことが検出された
ワード線及びビット線を示す情報を記憶する第２の記憶
手段とを設けると共に、上記ライトステートマシーンに
より上記記憶手段への書き込みを実行させるためのアル
ゴリズムを上記ライトステートマシーン制御アルゴリズ
ム記憶手段に記憶させたことを特徴とするものであり、
かかる本発明の不揮発性半導体記憶装置によれば、救済
判定テストにおいて、従来のような不良情報格納メモリ
を必要としない安価なテスタにて良否の判定を行うこと
が可能となり、テストコストの低減を達成することがで
きるものである。
不揮発性半導体記憶装置は、救済判定テストにて不良メ
モリセルが検出されたか否かを示す情報を記憶する第１
の記憶手段と、救済判定テストにて不良メモリセルを含
むことが検出されたワード線及びビット線を示す情報を
記憶する第２の記憶手段とを設けたことを特徴とするも
のであり、また、本発明の不揮発性半導体記憶装置は、
データ書き込み及びデータ消去を制御するライトステー
トマシーンと、該ライトステートマシーンを制御するア
ルゴリズムを記憶するライトステートマシーン制御アル
ゴリズム記憶手段とを有する不揮発性半導体記憶装置に
於いて、救済判定テストにて不良メモリセルが検出され
たか否かを示す情報を記憶する第１の記憶手段と、救済
判定テストにて不良メモリセルを含むことが検出された
ワード線及びビット線を示す情報を記憶する第２の記憶
手段とを設けると共に、上記ライトステートマシーンに
より上記記憶手段への書き込みを実行させるためのアル
ゴリズムを上記ライトステートマシーン制御アルゴリズ
ム記憶手段に記憶させたことを特徴とするものであり、
かかる本発明の不揮発性半導体記憶装置によれば、救済
判定テストにおいて、従来のような不良情報格納メモリ
を必要としない安価なテスタにて良否の判定を行うこと
が可能となり、テストコストの低減を達成することがで
きるものである。
【図１】本発明の一実施形態の不揮発性半導体記憶装置
のブロック構成図である。
のブロック構成図である。
【図２】同実施形態に於けるウエハテストのフローチャ
ートである。
ートである。
【図３】図２に示す救済ルーチンの詳細を示すフローチ
ャートである。
ャートである。
【図４】従来の不揮発性半導体記憶装置のブロック構成
図である。
図である。
【図５】同不揮発性半導体記憶装置に於けるウエハテス
トのフローチャートである。
トのフローチャートである。
４ メモリセルアレイ
７ ライトステートマシーン
９1、９2 タグメモリ
１０ 救済要求グローバルフラグ
１４ ライトステートマシーン制御用アルゴリ
ズム記憶部
ズム記憶部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−45451（ＪＰ，Ａ)
特開 平１−179300（ＪＰ，Ａ)
特開 平８−185700（ＪＰ，Ａ)
特表 平10−511799（ＪＰ，Ａ)
国際公開96／21229（ＷＯ，Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11C 29/00
Claims (2)
- 【請求項１】 救済判定テストにて不揮発性メモリセル
の中に不良メモリセルが検出されたか否かを示す情報を
記憶する第１の記憶手段と、各ワード線毎に１個ずつ設
けられたワード線本数個のフラグに対し救済の判定テス
トにて不良メモリセルを含むことが検出された場合に対
応するワード線にフラグをセットして記憶する第２の記
憶手段と、各ビット線毎に１個ずつ設けられたビット線
本数個のフラグに対し救済の判定テストにて不良メモリ
セルを含むことが検出された場合に対応するビット線に
フラグをセットして記憶する第３の記憶手段とを設け、 上記第１、第２及び第３の記憶手段は、上記不揮発性メ
モリセルと同一の構成であり、回路的に消去できないこ
とを特徴とする不揮発性半導体記憶装置。 - 【請求項２】 データ書き込み及びデータ消去を制御す
るライトステートマシーンと、該ライトステートマシー
ンを制御するアルゴリズムを記憶するライトステートマ
シーン制御アルゴリズム記憶手段とを有する不揮発性半
導体記憶装置に於いて、 救済判定テストにて不揮発性メモリセルの中に不良メモ
リセルが検出されたか否かを示す情報を記憶する第１の
記憶手段と、各ワード線毎に１個ずつ設けられたワード
線本数個のフラグに対し救済の判定テストにて不良メモ
リセルを含むことが検出された場合に対応するワード線
にフラグをセットして記憶する第２の記憶手段と、各ビ
ット線毎に１個ずつ設けられたビット線本数個のフラグ
に対し救済の判定テストにて不良メモリセルを含むこと
が検出された場合に対応するビット線にフラグをセット
して記憶する第３の記憶手段とを設けると共に、 上記ライトステートマシーンにより上記記憶手段への書
き込みを実行させるためのアルゴリズムを上記ライトス
テートマシーン制御アルゴリズム記憶手段に記憶させ、 上記第１、第２及び第３の記憶手段は、上記不揮発性メ
モリセルと同一の構成であり、回路的に消去できないこ
とを特徴とする不揮発性半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06572197A JP3483724B2 (ja) | 1997-03-19 | 1997-03-19 | 不揮発性半導体記憶装置 |
| US09/001,555 US6112321A (en) | 1997-03-19 | 1997-12-31 | Nonvolatile semiconductor storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06572197A JP3483724B2 (ja) | 1997-03-19 | 1997-03-19 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10261300A JPH10261300A (ja) | 1998-09-29 |
| JP3483724B2 true JP3483724B2 (ja) | 2004-01-06 |
Family
ID=13295177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06572197A Expired - Fee Related JP3483724B2 (ja) | 1997-03-19 | 1997-03-19 | 不揮発性半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6112321A (ja) |
| JP (1) | JP3483724B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507854B1 (en) * | 1999-11-05 | 2003-01-14 | International Business Machines Corporation | Enhanced network caching and mirroring system |
| JP4274672B2 (ja) * | 2000-03-30 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6748562B1 (en) * | 2000-10-31 | 2004-06-08 | Agilent Technologies, Inc. | Memory tester omits programming of addresses in detected bad columns |
| US20020196687A1 (en) * | 2001-06-08 | 2002-12-26 | Sauvageau Anthony J. | Methods and apparatus for analyzing and repairing memory |
| US20090089029A1 (en) * | 2007-09-28 | 2009-04-02 | Rockwell Automation Technologies, Inc. | Enhanced execution speed to improve simulation performance |
| US8930779B2 (en) * | 2009-11-20 | 2015-01-06 | Rambus Inc. | Bit-replacement technique for DRAM error correction |
| WO2014074390A1 (en) | 2012-11-06 | 2014-05-15 | Rambus Inc. | Memory repair using external tags |
| CN110955549B (zh) * | 2019-11-08 | 2023-05-02 | 北京字节跳动网络技术有限公司 | 故障内存判定方法、装置及电子设备 |
| TW202145242A (zh) * | 2020-05-29 | 2021-12-01 | 台灣積體電路製造股份有限公司 | 用於記憶體修復的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179300A (ja) * | 1987-12-29 | 1989-07-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US5245572A (en) * | 1991-07-30 | 1993-09-14 | Intel Corporation | Floating gate nonvolatile memory with reading while writing capability |
| JP3003059B2 (ja) * | 1991-10-18 | 2000-01-24 | 横河電機株式会社 | 特定用途向け集積回路 |
| JP2922060B2 (ja) * | 1992-07-27 | 1999-07-19 | 富士通株式会社 | 半導体記憶装置 |
| US5563828A (en) * | 1994-12-27 | 1996-10-08 | Intel Corporation | Method and apparatus for searching for data in multi-bit flash EEPROM memory arrays |
| JP3428200B2 (ja) * | 1994-12-28 | 2003-07-22 | 安藤電気株式会社 | 不良セル救済解析装置および救済解析方法 |
| JP4148990B2 (ja) * | 1995-01-05 | 2008-09-10 | マクロニクス インターナショナル カンパニー リミテッド | エラー許容データのための不揮発性メモリデバイス |
-
1997
- 1997-03-19 JP JP06572197A patent/JP3483724B2/ja not_active Expired - Fee Related
- 1997-12-31 US US09/001,555 patent/US6112321A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10261300A (ja) | 1998-09-29 |
| US6112321A (en) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3730423B2 (ja) | 半導体記憶装置 | |
| JP3594891B2 (ja) | 半導体記憶装置およびその検査方法 | |
| US7813154B2 (en) | Method and apparatus for address allotting and verification in a semiconductor device | |
| KR20010092411A (ko) | 반도체 기억 장치 및 그 테스트 방법 | |
| KR950009743A (ko) | 다른칩에 구제기능을 가진 반도체 메모리 시스템 | |
| JP2004503897A (ja) | 行修理をセグメント化した半導体メモリ | |
| KR20030011577A (ko) | 반도체 기억 장치 및 그 테스트 방법 | |
| KR20060041653A (ko) | 반도체 기억장치 및 반도체 기억장치의 테스트방법 | |
| JP3483724B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2003123500A (ja) | 半導体装置 | |
| JPH01261845A (ja) | 冗長回路 | |
| TW480494B (en) | Method for testing a semiconductor memory, and semiconductor memory with a test device | |
| US6178124B1 (en) | Integrated memory having a self-repair function | |
| US6601194B1 (en) | Circuit configuration for repairing a semiconductor memory | |
| JPH076597A (ja) | メモリ内の欠陥素子の処理方法 | |
| US20040205308A1 (en) | Integrated memory having redundant units of memory cells and method for testing an integrated memory | |
| JP3886679B2 (ja) | 半導体記憶装置およびその制御方法 | |
| JP3790022B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH09231781A (ja) | 半導体記憶装置 | |
| JPH11232895A (ja) | 不揮発性メモリ | |
| KR20030058256A (ko) | 플래시 메모리 소자 및 그의 리페어 방법 | |
| JP2006107583A (ja) | 半導体記憶装置 | |
| US6754113B2 (en) | Topography correction for testing of redundant array elements | |
| JP3970391B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2002343099A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |