TW299445B - - Google Patents
Download PDFInfo
- Publication number
- TW299445B TW299445B TW085108812A TW85108812A TW299445B TW 299445 B TW299445 B TW 299445B TW 085108812 A TW085108812 A TW 085108812A TW 85108812 A TW85108812 A TW 85108812A TW 299445 B TW299445 B TW 299445B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- test
- defective
- output
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
經濟部中央標準局員工消f合作社印製 A7 ___ _B7___ 五、發明説明(1 ) 〔技術領域〕 本發明係關於一種試驗如RAM ’ ROM,電荷轉送 裝置(CCD),記憶體等之半導體記億體的方法及實施 該方法的裝置,尤其是,關於一種可圓滑地讀出記憶半導 體記憶體之試驗結果(判定良否結果)之不良解析記憶內 容的不良之磁滯的半導體記憶體試驗方法及實施該方法之 裝置》 〔背景技術〕 首先,參照第1 3圖簡述以往之這種半導體記億體試 驗裝置之基本構成的一例子,該半導體記億體試驗裝置係 由定發生器1 ,試驗圖案發生器2,波形整形器3,邏輯 比較器4,及不良解析記憶體5所構成,實施被試驗記憶 體6之試驗,試驗圖案發生器2係應答於從定時發生器1 所供應之基準時鐘脈衝CK,發生供應於被試驗記憶體6 之位址信號ADS,試驗資料信號PD,及控制信號CS ,與供應於邏輯比較器4及不良解析記憶體5之期待值資 料信號E D。這些信號(資料)係一旦被輸入於波形整形 器3,在此被整形成被試驗記憶體6之試驗所必需之波形 之後施加於被試驗記億體6。 被試驗記憶體6係藉施加控制信號C S來控制試驗資· 料信號之寫入或讀出。亦即,藉由施加有寫入用之控制信 號CS,試驗資料信號依次寫入在由位址信號ADS所指 定的被試驗記億體6之位址,又藉由施加有讀出用之控制 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)-4 - ---------裝-- _請先閎讀背面乏注意事』,填寫本頁)
、1T 經濟部中央棣芈局員工消費合作杜印製 A7 __B7_五、發明説明(2 ) 信號C S,依次讀出由位址信號AD S所指定之被試驗記 憶體6之位址寫入之試驗資料信號。由被試驗記憶體6所 讀出之讀出資料信號RD係給與邏輯比較器4,在此,與 從試驗圖案發生器之所輸出之期待值資料信號E D相比較 ,由比較結果的兩者之一致,不一致來實行被試驗記憶體 6之良否的判定。 使用於該半導體記憶體試驗裝置之不良解析記憶體5 ,係儲存被試驗記憶體6之判定結果爲不良之週期的試驗 圖案發生器2之輸出的順序資料,亦即,儲存位址信號 ADS,試驗資料信號PD及期待值資料信號ED,與表 示不良所發生之被試驗記憶體6之資料輸出插腳之狀態的 不良資訊者。完成試驗之後,讀出該不良解析記億體5之 記憶內容並調査俾實行被試驗記憶體6之不良解析。 在上述以往之半導體記憶體試驗裝置,對於被試驗記 憶體6施加由一台試驗圖案發生器2所發生之位址信號 ADS,試驗資料信號PD,及控制信號CS,而被試驗 記憶體6之不良資料係被儲存於一台之不良解析記憶體5 。故將被試驗記憶體6之判定良否結果爲不良之週期的順 序資料及不良資訊儲存在不良解析記憶體5時,僅儲存判 定良否結果爲不良之週期者即可以。一方面,不良解析時 之不良解析記憶體5的記億內容之讀出係藉從不良解析I己 憶體5之初期住址依次讀出記憶內容,即可依所發生之順 序讀出資料。 然而,在半導體記憶體之試驗,常常採用計數被試驗 本紙張尺度適用中國國家標準(CNS > A4規格(210X 297公釐_) ~ 請先閱靖背面之*注意事項hi/寫本頁) 裝· 訂 線 經濟部中央橾準局貝工消費合作社印製 A7 __________B7_ 五、發明説明(3 ) 記億體6之不良數,在計數值達到某一規定值爲止將不良 資料儲存在不良解析記憶體5,而當計數值達到該規定值 時則停止該值以上之不良資料的所謂,不良解析記億體5 之使用法之情形。參照第1 3圖簡述在此時所使用的半導 體記憶體試驗裝置之基本構成的一例子。 如圖示,在表示於第1 2圖之構成的半導體記憶體試 驗裝置,係在邏輯比較器4之輸出側,具有附加計數被試 驗記憶體輸出插腳之不良合計數(OR電路之輸出)的計 數器7,及事先儲存不良數之規定值的暫存器8,及相比 較該不良數之規定值與計數器7之計數值的比較電路9, 及控制對於不良解析記憶體5之不良資料之寫入的記億體 控制電路1 0之構成,計數器7之計數值比不良數規定值 大時,則比較電路9係在記憶體控制電路1 0之寫入禁止 信號,禁止對於不良解析記憶體5之此值以後之不良資料 的寫入。 爲了使用上述構成之半導體記憶體試驗裝置來試驗高 速半導體記億體,須高速動作試驗圖案發生器2來高速地 發生位址信號ADS,試驗資料信號PD,控制信號CS ,惟在試驗圖案發生器2之髙速化上本身就有限制。因此 ,在上述之半導體記憶體試驗裝置係試驗圖案發生器2之 動作速度限制整體之試驗速度,而無法試驗超過試驗圖案^ 發生器2之動作速度的高速半導體記憶體。因此,在高速 半導體記億體之試驗,使用有設置多數台試驗圖案發生器 2,交錯動作這些試驗圖案發生器,結果可髙速地發生試 本紙張尺度逋用中國國家橾準(CNS > A4規格(2丨0 X 297公釐) ---------^-- 請先閱讀背面之.注意事項一寫本頁) 訂丨· 線 -6 - 2^9445 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(4 ) 驗圖案的半導體記億體試驗裝置。 以下,參照第1 4圖簡述實行交錯動作之半導體記億 體試驗裝置之基本構成的一例子。如圖所示,分別設置定 時發生器1 ,試驗圖案發生器2,波形整形器3,邏輯比 較器4,及不良解析記憶體5各η台(1 ,2.......... η ,但是η係2以上之整數),又,在被試驗記憶體6之輸 入側設置第1交錯電路7 i,而在輸出側設置第2交錯電 路72,將η台之波形整形器1 ,2,η之輸出資料信號 1 Ν 1 * I Ν 2 ......... INn經由第1交錯電路施加 於被試驗記億體6,而將從被試驗記億體6所讀出之讀出 資料信號經由第2交錯電路7 2篩分並輸出於η台之邏輯 比較器1 ,2.......... 11者》 如上所述,設置η台之試驗圖案發生器1 ,2 ....... …η與η台之不良解析記載體1 ,2 .......... η實行η方 法之交錯動作時.則在被試驗記憶體6,可施加試驗圖案 發生器之台數倍,亦即,以η倍速度可施加順序資料(位 址信號ADS,試驗資料信號pd,及控制信號CS) » 第15圖係表示用於施加於被試驗記憶體6的η台之 試驗圖案發生器1 ,2 .......... η同時所發生的輸入資料 信號I Ν 1 ,I Ν 2 ......... I Ν η之一例子。這些輸入資 料信號INI ,ΙΝ2 ......... INn,係在交錯動作之第. 1週期,從η台之試驗圖案發生器1 ,2.......... η分別
成爲各一個之η個串聯態樣的輸入資料IND1 ,IND 2 ......... I N D η,以一台之試驗圖案發生器之動作比率 本紙張尺度適用中國國家標準(CNS)A4規格(no〆297公釐)_ 7 _ ---------裝-- 請先K讀背面之注意事^.填寫本頁) 訂 線 N D ( η + I N D 2 A7 B7 五、發明説明(5 ) 的η倍之動作比率依這些輸入資料IND1 ,IND2... ......I N D η之順序供應於第1交錯電路7 1。又在交錯 動作之第2週期,從η台之試驗圖案發生器1 ,2 ....... …η作爲串聯態樣的η個之输入資料I ND ( η + ;[), I N D ( n + 2 ) ’ IND2n ’以丄台之試驗圖案發生 器之動作比率的η倍之動作比率依這些輸入資料 N D ( η + 2 ) 之順序供應於第1交錯電路7 i。以下,繼續在交錯動作 ,對於從η台之試驗圖案發生器1,2 .......... η所發生 之輸入資料I ND ( 2 η + 1 )以後的串聯態樣之η個的 輸入資料也同樣地,以一台之試驗圖案發生器之動作比率 的η倍之動作比率供應於第1交錯電路7 ιβ 供應於第1交錯電路7 ,所供應之第i 個的輸入 資料I ND 1至I NDii,係同樣地依這些输入資料 請先¾讀背面之注意事'填寫本頁)
I N D 經濟部中央標準局員工消費合作杜印製 1 ND η之順序,以一台之試 驗圖案發生器之動作比率的η倍之動作比率從第1交錯電 路7 X讀出而被施.加於被試驗記憶體6。供應於第1交錯 電錯電路7ι之第2之η個的輸入資料Ind(n+1) 〜Ϊ ND 2 η也同樣地,以一台之試驗圖案發生器之動作 比率的π倍之動作比率,依這些輸入資料I nd ( η + 1 I N D 2 N D ( η + 2 ),
I N D 之順序,從落 1交錯電路7 1被讀出’而施加於被試驗記憶體6 ^ 以下’繞續在各週期,對於從η台之試驗圖案發生器 1 ,2,......... η所發生之輸入資料 N D ( 2 η 本張尺^遴用中國國家橾芈(CNS ) Μ規格(210χ297公釐) ' 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(6 ) 以後之各η個的輸入資料也同樣地,以一台之試驗圖案發 生器之動作比率的η倍之動作比率.,從第1交錯電路 被讀出,而施加於被試驗記憶體6。如此,從η台之試驗 圖案發生器1 ,2 .......... η同時地發生之輸入資料信號 I Ν 1 ,I Ν 2 ......... I Ν η,係如表示於記載在第1 5 圖之最後一行之被試驗記憶體施加圖案I Ν,成爲藉由η 方法之交錯動作,以一台之試驗圖案發生器之之動 作比率的η倍之動作比率施加於被試驗記憶體6。 —方面,對於經由第1交錯電路7:以高速施加於被 試驗記億體6的輸入資料信號INI,ΙΝ2 ......... 1 Ν η之試驗結果,係输入資料信號施加於被試驗記億體 6之順序,且以一台之試驗圖案發生器之動作比率的η倍 之動作比率,從被試驗記憶體被讀出在第2交錯電路72 〇 第16圖係表示從被試驗記憶體6被讀出在第2交錯 電路72之試驗結果的輸出資料信號OUT 1 ,OUT 2 ..........〇 U Τ η之一例子。這些輸出資料信號0 U T 1 ,0UT2.......... OUTn,係在交錯動作之第1週期 ,作爲η個之串聯態樣之輸出資料0UTD1 , 〇 U T D 2 .......... OUTDn,以一台之試驗圖案發生 器之動作比率的η倍之動作比率,從被試驗記憶體6以路 讀出順序相同之順序被讀出篩分在η台之邏輯比較器1 , 2 .......... η而供應在第2交錯電路72。又在交錯動作 之第2週期,輸出資料信號係作爲η個之串聯態樣之輸出 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ 297公釐)_ g ^-- 請先閏讀背面之注意事一/:%寫本頁)
、1T Α7 Β7 經濟部中央標準局員工消費合作社印策 五、發明説明(7 ) 資料 0 U T D η + 1,0 U T D η + 2 ......... 0UTD2n,以一台之試驗圖案發生器之動作比率的η 倍之動作比率,從被試驗記憶體6以與讀出順序相同之順 序被讀出,篩分在η倍之邏輯比較器1 ,2.......... η而 供應在第2交錯電路72。以下也同樣地,在交錯動作之 第3週期以後,各η個之串聯態樣之輸出資料 0 U Τ 2 η + 1 .........,以一台之試驗圖案發生器之動作 比率的η倍之動作比率,從被試驗記憶體6以與讀出順序 相同之順序被讀出,篩分在η台之邏輯比較器1,2,… ......η而供應在第2交錯電路7 2。 在這些邏輯比較器1,2 .......... η,分別比較從第 2交錯電路7 2供應之試驗結果的輸出資料信號OUT 1 〇U T 2.......... 〇 U Τ η與從相對應之試驗圖案發生器 1 ,2.......... η分別供應的期待值資料信號EDI , ED2 .......... EDn,這些比較結果係儲存在相對應之 η台之不良解析記億體1,2,η。對於這些不良解析記 憶體1,2,…·.··…η之比較結果的儲存之順序係表示於 第16圖之第1行所述之被試驗記憶體讀出資料OUT之 順序,該比較結果之儲存係對於η台之不良解析記憶體1 ,2 .......... η在每一各週期同時地實行。 實行如上述所構成之η方法之交錯動作的半導體記懷 體試驗裝置,係使用η台之試驗圖案發生器1,2....... …η與η台之不良解析記億體1,2.......... η。在如第 1 5圖所示之交錯圖案發生時,一個被試驗記億體6之比 本紙張尺度適用中國國家標準(€奶)八4規格(2丨0乂 297公釐)_1〇 _— (請先閱请背面之.注意事項寫本頁) -裝. 訂 線 經濟部中央標準局員工消費合作社印製 A7 _B7_五、發明説明(8 ) 較試驗結果的讀出輸出資料信號0UT1 ,0UT2,… ......OUTn,係如第16圖所示,被分散並儲存在η台 之不良解析記憶體1 ’ 2.......... η。如上所述,對於η 台之不良解析記憶體1,2.......... η的資料之儲存,係 對於各不良解析記憶體同時地實行各交錯週期之η個的資 料信號。因此,邏輯比較器1 ,2.......... η的邏輯比較 之結果,即使各交錯週期之η個資料內之一個資料存有不 良時,該不良資料係須儲存在不良解析記憶體*惟如上所 述,由於將各交錯週期之η個資料一下子篩分儲存於η台 之不良解析記憶體,因此未存有不良之相同週期之其他資 料也會儲存在不良解析記憶體而作爲沒有不良者之資料β 第1 7圖係表示被檢出發生不良之資料的結果,第1 〜第9之各交錯週期之η個資料一下子分散儲存在η台之 不良解析記憶體1 ’ 2 .......... η時的各不良解析記憶體 之資料儲存狀態的一例子。在圖中,以斜線所示區域係表 示被檢出不良之資料。因此,第1 7圖係表示在第1週期 之η個資料1 — 1 ,2-1 ,3 — 1 ,η-I ,不良存在 於第π個之資料n — 1 ’而在第2週期之^個資料1 — 2 * 2 - 2 » 3 - 2 * ......... η — 2,不良存在於第1個資 料1 一 2與第3個資料3 — 2,而在第3週期之η個資料 1 3,2 — 3 , 3 - 3 , ......... η — 3 ,不良存在於第 、 1個資料1 一 3,以下同樣地,在第9週期之η個資料1 一 9,2 — 9,3 — 9 .......... n — g,不良存在於第η 個之資料η 一 9。但是,因各交錯週期之η個資料均被儲 本紙張尺度適用中國國家樣準(CN-S-)A4洗格(21〇χ 297&^) _ _ -— Α7 Β7 經濟部中央標隼局員工消費合作社印製 五、發明説明(9 ) 存,因此在該狀態,無法特定實際上發生不良之資料所屬 之交錯週期在那一週期。 又,不良解析記憶體係有計數不良數,而計數值達到 某一規定值爲止仍儲存資料的使用法|惟因將η個資料一 下子分散並儲存在η台之不良解析記憶體1 ,2 .......... η,因此,儲存於不良解析記億體之資料數產生比不良數 之規定值超過+1資料週期至+ (η — 1 )資料週期分量 的缺點。 又,因交錯動作之各週期(交錯週期)係由η個資料 所構成,因此在以下之說明中交錯勲作之各週期係以交錯 週期表現,而對於η個資料係以資料週期表現。 〔發明之揭示〕 本發明之目的係在於提供一種解決上述之以往技術之 問題點的半導體記憶體試驗方法及實施該方法之裝置。 依照本發明之第1項,提供一種半導體記億體試驗方 法,係屬於將從多數台之試驗圖案發生器所發生之試驗資 料信號經由第1交錯電路藉由交錯動作寫入在被試驗記憶 體,並從該被試驗記憶體經由第2交錯電路藉由交錯動作 讀出試驗結果之資料之後篩分施加於多數台之邏輯比較器 ,在這些邏輯比較器相比較試驗結果之資料與從上述試驗 圖案發生器所供應之期待值資料,在比較結果有不良時, 將包括不良資料之交錯週期的資料篩分並儲存於多數台之 不良解析記憶體的半導體記憶體之試驗方法,其特徵爲: (請先閱讀背面之注憙事項再頁) I.;· •-β
L Γ 本紙張尺度適用中國國家揉準(CNS ) Α4規格(2丨0X29?公釐) -1Ζ - A 7 B7 五、發明説明(10 ) 從上述多數台之邏輯比較器發生與不良資料一起表示不良 之發生的不良標記信號*也將該不良標記信號與不良資料 相對應而儲存於上述多數台之不良解析記憶體,在被試驗 記憶體之試驗完成後,從上述不良解析記憶體依次讀出不 良標記信號俾特定發生不良之資料週期者" 較理想之實施例中,上述交錯動作係4方法,8方法 或是16方法之交錯動作者。 依照本發明之第2項,提供一種半導體記憶體試驗裝 置,係靥於將從多數台之試驗圖案發生器所發生之試驗資 料信號經由第1交錯電路藉由交錯動作寫入在被試驗記億 體,並從該被試驗記憶體經由第2交錯電路藉由交錯動作 讀出試驗結果之資料之後篩分施加於多數台之邏辑比較器 ,在這些邏輯比較器相比較試驗結果之資料與從上述試驗 圇案發生器所供應之期待值資料,在比較結果有不良時, 將包括不良資料之交錯週期的資料篩分並儲存於多數台之 不良解析記億體的半導體記憶體試驗裝置,其特徵爲:上 述多數台之邏輯比較器係具有發生依據上述不良資料表示 發生有不良之不良標記信號的電路。 上述多數台之不良解析記憶體係具有將從相對應之邏 輯比較器所發生之不良標記信號與上述不良資料相對應並 予以儲存的儲存領域。 依照本發明之第3項,上述半導體記憶體試驗裝置^ 供設有:計數上述不良標記信號並輸出計數值之下位位元 的不良計數器,及儲存有不良數之規定值,且输出其下位 本紙張尺度通用中國國家標準(CNS ) A4規格(210X297公釐} 請先閱讀#·面之注意事項再^,_本頁 r 經濟部中央標準局員工消費合作社印裝 經濟部中央標準局員工消費合作社印製 A7 _B7_五、發明説明(11) 位元的規定值儲存暫存器,及相加上述不良計數之下位位 元輸出與上述規定值儲存暫存器之下位位元输出的加器, 及在上述加器之相加結果相加常數並輸出該相加結果之下 位位元的常數相加電路,及施加有上述加器之下位位元輸 出與上述常數相加電路之下位位元输出,且藉上述規定值 儲存暫存器之下位位元來轉換上述加器之輸出或上述常數 相加電路之输出並予以輪出的多路轉換器的半導體記憶體 試驗裝置。 較理想之實施例,上述不良計數器係計數上述不良標 記信號並輸出該計數值之下位2位元;上述規定值儲存暫 存器係输出上述不良數規定值之最下位位元及下位2位元 :上述加器係相加上述不良計數器之下位2位元输出與上 述規定值儲存暫存器之下位2位元輸出並輸出該相加結果 之下位2位元;上述常數相加電路係在上述加器之下位2 位元輸出相加2;上述多路轉換器係施加有上述加器之下 位2位元输出及上述常數相加電路之下位2位元輸出,藉 由上述規定儲存暫存器之最下位位元輸出來轉換上述加器 之相加結果或上述常數相加電路之相加結果並予以輸出。 較理想之其他實施例,上述不良計數器係計數上述不 良標記信號並輸出該計數值之下位3位元;上述規定值儲 存暫存器係輸出上述不良數規定值之下位2位元及下位3 位元;上述加器係相加上述不良計數器之下位3位元輸出 與上述規定值儲存暫存器之下位3位元輸出並输出該相加 結果之下位3位元;上述常數相加電路係在上述加器之下 本紙張尺度適用中國國家標準(CNS > A4規格(2丨0X297公釐)_ _ (請先閲諫背面之注意事項再\^舄本頁) -裝· •ys A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明(12 ) 位3位元輸出相加2的電路,及相加4的電路,及相加6 的電路等三種電路所構成;上述多路轉換器係施加有上述 加器之下位3位元輸出及上述常數相加電路之3個電路之 各該下位3位元輸出,藉由上述規定值儲存暫存器之下位 2位元輸出來轉換上述加器之相加結果或上述常數相加電 路之相加結果並予以輸出。 較理想之另一實施例,上述不良計數器係計數上述不 良標記信號並輸出該計數值之下位4位元;上述規定值儲 存暫存器係輸出上述不良數規定值之下位3位元及下位4 位元;上述加器係相加上述不良計數器之下位4位元输出 與上述規定值儲存暫存器之下位4位元輸出並输出該相加 結果之下位4位元;上述常數相加電路係在上述加器之下 位4位元輸出相加2的電路,及相加4的電路,及相加6 的電路,及相加8的電路,及相加A的電路,及相加B的 電路,以及相加E的電路等七種電路所構成;上述多路轉 換器係施加有上述加器之下位4位元輸出及上述常數相加 電路之7個電路.之各該下位4位元輸出,藉由上述規定值 儲存暫存器之下位3位元輸出來轉換上述加器之相加結果 或上述常數相加電路之相加結果並予以輸出。 〔實施發明所用之最佳形態〕 以下,參照所附圖式詳述本發明之實施例。 首先,參照第1圖說明依本發明之半導體記憶體試驗 方法及裝置的第1實施例•本發明係以實行如第14圇所 (請先閲m背面之注意事項再一本頁)
L
T 本紙張又度適用中國國家標隼(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印袈 五、 發明説明 (13) ί 示 之 以 往 之 交 錯 動作的半導體記億體試驗裝置作爲其前提 r. 1 條 件 > 因 本 發 明 係尤其是適用於其不良解析記憶體5,故 \ I 在 第 1 圖 僅 表 示 不良解析記憶體及相關連於此之迴路,裝 1 1 1 置 等 0 又 在 第 1圖,邏輯比較器4係代表性地表示第 請 聞 1 1 Ι 1 4 圖 所 示 的 半 導體記億體試驗裝置之η台邏辑比較器4 背 1 1 內 之 1 台 而 不 良解析記億體5,也同樣地代表性地表示 之 注 音 1 I η 台 不 良 解 析 記 憶體5內之1台。 項 1 1 在 邏 輯 比 較 器,從被試驗記憶體6供應有經由第 本 1 裝 2 交 錯 電 路 7 2 (參照第1 4圖)所讀出之試驗結果的輸 頁 1 l 出 資 料 信 號 又 從相對應之試驗圖案發生器2 1供應有期 1 1 待 值 資 料 信 號 ( 期待值資料1)·這些信號係邏輯比較器 1 1 1 4 i相比較 若比較結果爲不良,則不良資料1從邏輯比 • 1 訂 1 較 器 4 1输出而儲存於相對應之不良解析記憶體5 i。 1 1 在 本 發 明 中 ,通輯比較器4 i係具備,如一般相比較 1 1 從 被 試 驗 記 憶 體 6所讀出之試驗結果的输出資料信號與來 1 1 白 試 驗 圖 案 發 生 器2 i的期待值資料信號之後输出不良資 線 1 料 而 且 發 生 表 示依據不良資料發生有不良標記信號的電 1 1 路 « 因 此 1-^4# 構 成 不 但可輸出不良資料,也能輸出不良標記信 1 | m 0 1 I 不 良 解 析 記 憶體5 i係由:控制對於該不良解析記憶 1 1 1 體 5 不良資料之儲存或讀出的記憶體控制電路5 12, '* 1 1 | 及 記 億 體 領域 5 Ϊ 3所構成,記憶體領域5 i 3係具有儲存不 1 1 良 資 料 1 的 記 憶 體領域•及儲存不良標記信號的記億體領 1 1 域 〇 概 念 地 表 示 這些領域係成爲如第2圖所示· 1 1 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐)_ 16 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(14) 在第2圖,記憶體領域513係表示如第1圖所示之不 良解析記憶體5 i的記憶體領域,靼憶體領域5 23係表示 不良解析記憶體5 2(未予圖示)的記憶體領域;以下同 樣地,記億體5„3係表示不良解析記憶體5n (未予圖示 )的記憶體領域。記載於這些記憶體領域5 13〜5 n3之四 方形之方塊內的記號1 - 1至n-9,係左邊記號表示不 良解析記億體,而右邊記號表示資料週期》由圖可容易地 瞭解’左邊記號之「1」係表示不良解析記憶體,左 邊記號「1」係表示不良解析記憶體52,以下同樣地, 左邊記號「η」係表示不良解析記憶體5„。又,右邊記 號「1」係表示第1交錯週期,右邊記號「2」係表示第 2交錯週期,以下同樣地,右側記號「9」係表示第9交 錯週期。在本例子,各交錯週期係由η個資料週期所成, 成爲第1〜第9之所有交錯週期有資料信號施加於被試驗 記憶體者。因此,第2圖係表示將各交錯週期之η個資料 週期分量的資料一下子儲存在η台不良解析記憶體5 5 „時,分散儲存於各不良解析記億體之資料的一例子。 在這些記億體領域5 13〜5„3,具有儲存藉由上述記 號所示之各交錯週期之η個資料週期之不良資料的記憶體 領域,及相對應於此而儲存不良標記信號的記億體領域, 惟在第2圖,儲存該不良標記信號之記億體領域,係爲了 、 說明之方便上,一併另外表不在圖之左邊。該一併顯示之 不良標記信號記憶體領域之最左邊之第1縱方向列的方塊 (第1不良標記)係表示靥於記億體領域5 13的不良標記 本紙張尺度適用t國國家揉率(CNS ) Α4规格(210X297公釐)_17- ----------裝-- (請先閲讀背面之注意事項寫本頁) -訂 線 Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明(15) 信號記憶體領域;第2左邊之第2縱方向列的方塊(第2 不良標記)係表示屬於不良標記信號記憶體領域;以下同 樣地,最右邊之第η縱方向列的方塊(第η不良標記)係 表示屬於記憶體領域5 η3的不良標記信號記億體領域。 在第2圖,以斜線所示之方塊係表示檢出有不良的資 料週期。因此,第2圖係表示在第1交錯週期之η個資料 週期 1 — 1,2 — 1,3 — 1.......... η — 1,係在第 η 個資料週期η — 1存有不良,在第2交錯週期之η個資料 週期 1 — 2,2 — 2,3 — 2.......... η — 2,係在第 1 個資料週期1 一 2與第3個資料週期3 — 2存有不良,而 在第3交錯週期之η個資料週期1 一 3,2 — 3,3 — 3 ..........η - 3,係在第1個資料週期1 一 3存有不良; 以下同樣地、在第9交錯週期之η個資料週期1 — 9,2 —9,3- 9,η — 9,係在第η個資料週期η — 9存有 不良。又,在左邊之不良標記信號記憶體領域記載「1」 之方塊係表示存有不良,因此,不良標記信號記憶體領域 「1」,係與各記憶領域513〜5„3施以斜線的資料週期 相對應。 完成被試驗記憶體6之記驗後,藉調査儲存有不良資 料之η台不良解析記憶體5之記憶內容,實行被試驗記憶 體6之不良解析。在該不良解析中,僅依次掃描η台不良 解析記億體5之各該記億體領域5 13〜5 η3中之不良標記 信號記億體領域,以一併表示於第2圖之左邊之態樣*從 η台不良解析記憶體5讀出不良標記信號|並將這些不良 請先閱讀背面之注意事項vii,寫本頁) 裝- 、1Τ 本紙張尺度適用中國國家標隼(CNS > Μ規格(2丨0X297公釐)._ 18 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(16) 標記信號記憶在外部記憶體。所讀出之不良標記信號中之 數值「1」係表示在相對應之資料週期存有不良》因此, 在讀出不良標記信號時,僅將輸出數值1之資料週期從η 台不良解析記憶體5依次讀出而記憶於外部記憶體*則能 得到如第2圖之右邊所示之讀出資料。亦即,從η台之不 良解析5僅可讀出儲存有不良資料的資料週期。 如上所述,依照本發明,藉使用不良標記信號,從一 下子儲存在η台不良解析記憶體5的η個資料週期分量之 資料內,依發生順序僅重新並排僅發生不良之資料週期之 儲存資料並予以讀出。 以下,參照第3圖說明依本發明之半導體記憶體試驗 方法及裝置的第2實施例。該第2實施例係表示,計數被 試驗記憶體之不良數,而計數值達到某一規定值爲止在不 良解析記憶體儲存資料,當計數值達到該規定值時則停止 其以上之不良資料的儲存乃採取不良解析記憶體之使用法 的半導體記憶體試驗方法及裝置上適用本發明之情形。 如上所述,本發明係將實行如表示於第1 4圖之以往 交錯動作的半導體記憶體試驗裝置作爲其前提條件,因本 發明係特別適用於關連於計數被試驗記憶體6之不良數的 電路或裝置部分,因此在第3圖僅表示適用本發明之部分 的基本構成。 第3圖係表示在實行4方法(WAY)之交錯動作時 ,使用在用於算出對於比不良數之規定值超過(Over Run )之不良解析記憶體之儲存資料數所用的超過數運算電路 ( CNS ) ( 210X297^* ) _ jg " ---------#-- (請先閱讀背面之&意事項ί 寫本頁) 訂 線· A7 B7 五、發明説明(π) 。在實行4方法之交錯動作之半導體記憶體試驗裝置,可 使用不良數之規定值及不良標記信號之計數值的各該下位 2位元,及不良數之規定值的最下位位元來求出該超過數 〇 例示之超過數運算電路係由:儲存不良數之規定值的 規定值儲存暫存器2 0,及計數不良數的不良計數器2 1 ,及輸入有不良數規定值之下位2位元與計數值之下位2 位元,實行相加運算的加器2 2,及在加器2 2之相加2 並予以輸出的常數相加電路2 3,及輸出有加器2 2之相 加結果A與在該相加結果A相加2之常數相加電路2 3之 相加結果B(=A+2),而且輸入有儲存在規定值儲存 暫存器2 0之不良數規定值的最下位位元,在該規定值之 最下位位元爲時輸出相加結果A,在該規定值之最 下位爲'1#時輸出相加結果B的多路轉換器2 4等所構 成。 以下,說明上述構成之超過數運算電路的動作。從規 定值儲存暫存器2 0及不良計數器2 1有不良數規定值之 下位2位元及計數值之下位2位元輸入在加器2 2並被相 加。如第4圖所示,不良數規定值之下位2位元係成爲^ 00' ’ '01" ,'10" ,' 1 1 ^ ,而來自計數器 21之下位2位元係各週期均成爲>00' , '01^〜 ' 1 0 ^ ' 1 1 ^ ,因此,這些相加結果A係成爲如第 4圖所示。又,在該相加結果A相加2之結果B係成爲如 第4圖所示,如上所述,因多路轉換器2 4係在不良規定 本紙張尺度逋用中國國家標準(CNS > A4規格(210X297公釐) ---------I 請先閱逢背面之注意事項^寫本頁 訂 經濟部中央標隼局員工消費合作社印製 2QQ445 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(is) 值之最下位位元爲0時選擇相加結果A,而在不良數規定 值之最下位位元爲1時選擇輸出相加結果B者,因此,如 第4圖之超過(Over Run)數之欄所示成爲從多路轉換器 2 4輸出有比對於不良數之規定值超過之不良解析記憶體 的儲存資料之數置(超過數)。 由於藉由不良計數器21計數表示發生不良之不良標 記信號,而在該計數值成爲規定值以上時停止對於不良解 析記憶體的不良資料之儲存。因此,如在上述第1實施例 所述,使用不良標記信號而從儲存於4台不良解析記憶體 之第1〜第4之各該4資料週期分量的資料內,依發生順 序僅重新排列並讀出發生不良之資料週期的儲存資料,然 後藉由運算處理不良標記信號之計數值與規定值,可求出 超過規定值之資料週期。藉從重新排列之儲存資料除去超 過規定值之資料週期,可讀出有效資料。 第3圖係表示在實行8方法之交錯動作時,使用在用 於算出對於比不良數之規定值超過(Over Run)之不良解 析記憶體之儲存資料數所用的超過數運算電路。在實行8 方法之交錯動作之半導體記憶體試驗裝置,可使用不良數 之規定值之下位3位元及下位2位元,及不良標記信號之 計數值的下位3位元來求出該超過數。 例示之超過數運算電路係由:儲存不良數之規定值的^ 規定值儲存暫存器2 0 ,及計數不良數的不良計數器2 1 ,及輸入有不良數規定值之下位3位元與計數值之下位3 位元,實行相加運算而输出相加結果之下位3位元的加器 本紙張尺度適用中國囤家標準_( CNS )八4規格(210X 297公釐) ~ ! (請先聞.讚背面之注意事項c,.^寫本頁) .裝. 訂 線 A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明(19 ) 2 2 » 及 在加器2 2 之 相 加結 果 (下 位3 位 元)分別相加 1 二 種 例 如 在此例子爲 2 1 4, 6 之不 相同 常 數並予以輸出 1 I 的 —_. 種 常 數相加電路 2 3 1 * 2 3 2 - 2 3 3 ,及輸入有加 1 1 I 器 2 2 之 相加結果A 與 在 該相 加 結果 Α分 別 相加2,4, 請 先 聞 1 1 1 6 之 3 種 常數相加電 路 2 3 ! > 2 3 2 ,2 3 3之相加結果 讀 背 1 1 D ( = A + 2 ) ,C ( == A + 4 ), B ( A + 6 ),而且 之 注 1 I 意 1 1 輸 入 有 儲 存在規定值 儲 存 暫存 器 2 0 之不 良 數規定值的下 1 1 位 2 位 元 ,在該規定 值 之 下位 2 位元 β 、 厨 0 〇 *時输出相 k 窝 套· 1 裝 加 結 果 A ,在下位2 位 元 爲' 0 1 ^ 時输 出 相加結果B, 頁 1 | 在 下 位 2 位元爲1 0 家 時輸 出 相加 結果 C ,在下位2位 1 I 元 爲 % 1 1 #時輸出 相 加 結果 D 的多 路轉 換路2 4等所構 1 1 1 成 〇 1 訂 以 下 ,說明上述 構 成 之超 過 數運 算電 路 的動作。從規 1 定 值 儲 存 暫存器2 0 及 不 良計 數 器2 1有 不 良數規定值之 1 1 下 位 3位元及計數值之下位3位元輸入在加器2 2並被相 1 1 加 〇 如 第 4圖所示, 不 良 數規 定 值之 下位 3 位元係成爲"" 線 I 0 0 0 • *'001 Μ 9 '0 1 0 ^ 0 11',' 1 I 1 0 0 *'101 m > "1 1 0 " 1 11〃 ,而來 1 1 | 白 計 數 器 2 1之下位 3 位 元係 各 週期 均成 爲 ' 0 0 0 *, 1 1 0 0 1 f ,' 0 1 0 /T 0 11 10 0,,' 1 1 1 0 1 •'110 >r 9 '1 1 1 " ,因 此 ,這些之相力 1 1 結 果 A 係 成爲如第6 圖 所 示β 又 ,在 該相 加 結果A相加2 1 1 之 結 果 D ,在相加結 果 A 相加 4 之結 果C 9 及在相加結果 1 I A 相 加 6 之結果B係 分 別 成爲 如 第6 圖所 示 •如上所述, 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 22 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(2〇 ) 因多路轉換路2 4係在不良數規定值之下位2位元爲I 〇 時輸出相加結果A,在下位2位元爲1#時輸 出相加結果B,在下位2位元爲"*1 0'時輸出相加結果 C,而在下位2位元爲'I 1'時選擇輸出相加結果D時 ’因此,如第6圖之超過(Over Run)數之欄所示成爲從 多路轉換器2 4輸出有比對於不良數之規定值超過之不良 解析記憶體的儲存資料之數量(超過數)。 第7圖係表示在實行1 6方法之交錯動作時,使用在 用於算出對於比不良數之規定值超過(Ober Run)之不良 解析記憶體之儲存資料數所用的超過數運算電路。在實行 1 6方法之交錯動作之,可使用不良數之規定值之下位4 位元及下位3位元,及不良標記信號之計數值的下位4位 元來求出該超過數。 例示之超過數運算電路係由:儲存不良數之規定值的 規定值儲存暫存器2 0,及計數不良數的不良計數器2 1 ,及輸入有不良數規定值之下位4位元與計數值之下位4 位元,實行相加運算而輸出相加結果之下位4位元的加器 2 2,及在加器2 2之相加結果(下位4位元)分別相加 七種例如在此例子爲2,4,6,8,A ( 1 6進數之數 位),C(16進數之數位),E(16進數之數位)之 不相同常數並予以输出的七種常數相加電路2 3a,2 3¾ ,233,244,23 5,23β,237,及輸入有加器 2 2之相加結果Α與在該相加結果Α分別相加2,4,6 ,8,A,C,E之七種常數相加電路23^ 232, 本紙張尺度適用中國國家標準(〔^)八4規格(210父297公釐)-23 ----------裝-- 請先闓讀背面之注意事¼寫本頁) 訂 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(21 )233,23<t,235,23β,237之相加結果 Η (= A + 2 ) · G ( = A + 4 ) ,F(.A + 6) ,E( = A + 8) · D ( = A + A ) * C ( = A + C ) ,B( = A + E )’而且輸入有儲存在規定值儲存暫存器20之不良數規 定值的下位3位元,在該規定值之下位3位元爲·0 0 0 #時輸出相加結果A,在下位3位元爲|〇0 1#時输出 相加結果B,在下位3位元爲1 0 '時輸出相加結果 C,在下位3位元爲1 1^時輸出相加結果D,在下 位3位元爲〇〇〃時輸出相加結果E,在下位3位元 爲>1 0 1 '時輸出相加結果F,在下位3位元爲' . 1 1 0^時輸出相加結果G,而在下位3位元爲'1 1 1 ^時輸出相加結果Η的多路轉換路24等所構成。 以下,說明上述構成之超過數運算電路的動作。從規 定值儲存暫存器2 0及不良計數器2 1有不良數規定值之 下位4位元及計數值之下位4位元输入在加器2 2並被相 加。如第8圖至第11圖所示,不良數規定值之下位4位 元係成爲 '0000, , ' 0 0 0 1 ^ , '0010", ' 0 0 1 1 ^ ' 0 1 0 0 ^ ' 0 1 0 1 ^ ' 0 1 1 0 ' 0 1 1 1 ^ ,' 1 0 0 0 " ,'1001 ^ ' 1 0 1 0 ^ ,'10 11" ,'1100,,' 1101, , ,1110, , 而來自計數器 2 1之下位4位元係各週期均成爲"^0000', ' 0 0 0 1 " ,' ο ο 1 0 41 ,' 0 0 1 1 ^ ,'0100 f , '0101, , ' 0 1 1 0 # , ' 0 1 1 1 ^ , ' 請先S-讀背面之注意事項寫本頁) -裝· -* 線 本紙張尺度通用中國國家標準(CNSM4規格(210X297公釐)_ 24 _ 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(22 ) 1000〃 ,' 1 0 0 1 ^ ,'1010〃 ,'1011 ,'110 0" ,'1101".* '1110",' 1111",因此,這些之相加結果A係成爲第8圖至第 1 1圖所示。又,在該相加結果A相加2之結果Η,在相 加結果Α相加4之結果G,在相加結果Α相加6之結果F ,在相加結果A相加8之結果E *在相加結果A相加A之 結果D,在相加結果A相加C之結果C,及在相加結果A 相加E之結果B係分別成爲第8圖至第1 1圖所示•如上 所述,因多路轉換路2 4係在不良數規定值之下位3位元 爲0 0"時輸出相加結果A,在下位3位元爲、 001 "時输出相加結果B,在下位3位元爲、010_ 時輸出相加結果C,而在下位3位元爲1 1"時輸出 相加結果D,在下位3位元爲*1 〇 〇'時輸出相加結果 E,在下位3位元爲*1 0 1"時輸出相加結果F,在下 位3位元爲1 0 '時輸出相加結果G,在下位3位元 >1 1 1#時输出相加結果Η者,因此,如第8圖至第 1 1圖之超過(0.ver Run)數之檷所示成爲從多路轉換器 2 4输出有比對於不良數之規定值超過之不良解析記憶體 的儲存資料之數量(超過數)。 由以上說明可知,依照本發明,從一下子儲存於η台 不良解析記憶體5之η個資料週期分量的資料內,依發生^ 順序僅重新排列藉由不良標記信號所指示之發生不良的資 料週期之儲存資料並可讀出。因此,可從η台不良解析記 億體5僅讀出儲存有不良資料的資料週期。 本紙張尺度遑用中國國家橾準(CNS ) A4規格(210X297公釐)_ 25 (請先聞讀背面之注意事^d填寫本頁) .裝. •線 Α7 Β7 五、發明説明(23) 又,依照本發明,因設置電路構成之簡單的超過數運 算電路,因此,可求出超過不良數之規定值而儲存於不良 解析記憶體的超過資料週期之數量(超過數),由重新排 列所讀出之不良儲存資料除去該求出之超過資料週期之數 量,而可讀出有效之資料。 如此,適用本發明,則可圓滑地讀出記億半導體記憶 體之試驗結果之不良解析記憶體的記憶內容之不良的磁後 〔圖式之簡單說明〕 第1圖係表示依本發明的半導體記憶體試驗裝置之第 1實施例之邏輯比較器及不良解析記憶體部分的方塊圖。 第2圖係表示適用本發明的半導體記憶體試驗裝置之 η台不良解析記億體之資料儲存狀態之一例的概念圖。 第3圖係表示在依本發明的半導體記憶體試驗裝置之 第2實施例,使用於4方法之交錯動作時之超過數運算電 路的方塊圖。 第4圖係表示第3圚之超過數運算電路之輸入輸出資 料的圖式。 第5圖係表示在依本發明的半導體記憶體試驗裝置之 第2實施例,使用於8方法之交錯動作時之超過數運算電 路的方塊圖。 第6圖係表示第5圚之超過數運算電路之輸入輸出資 料的圔式· 本紙張尺度適用中國國家梯準(CNS ) Α4規格(210Χ297公釐) 請先閱讀背面之注意事項ί 寫本頁 U3- 、言 經濟部中央標準局員工消費合作社印製 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明(24 ) 第7圖係表示在依本發明的半導體記憶體試驗裝置之 第2實施例,使用於1 6方法之交錯動作時之超過數運算 電路的方塊圖。 第8圖係表示第7圖之超過數運算電路之輸入輸出資 料的圖式。 第9圖係表示第7圖之超過數運算電路之輸入輸出資 料的圖式。 第10圖係表示第7圖之超過數運算電路之輸入輸出 料的圖式。 第11圖係表示第7圖之超過數運算電路之輸入輸出 料的圖式。 第1 2圖係表示以往之半導體記憶體試驗裝置之基本 構成之一例子的方塊圖。 第13圖係表示以往之半導體記億體試驗裝置之不良 數的計數及實行比較之電路之一例子的方塊圖。 第14圖係表示實行交錯動作之以往的半導體記憶體 試驗裝置之基本構成之一例子的方塊圖》 第15圖係表示用於說明第14圖之以往的半導體記 憶體試驗裝置之試驗資料之寫入定時所用的圖式。 第16圖係表示用於說明第14圖之以往的半導體記 憶體試驗裝置之試驗資料之讀出定時所用的圖式* 〜 第17圖係表示以往的半導體記憶體試驗裝置之n台 不良解析記億體之資料儲存狀態之一例子的概念圖· 本紙張尺度適用中國國家標準(CNS > Α4規格(210Χ297公釐) 請先閲讀背面之>1意事項寫本頁) .裝· ,νβ -27
Claims (1)
- 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 _ _ _ D8 六、申請專利範圍 1 . 一種半導體記億體試驗方法,係屬於將從多數台 之試驗圖案發生器所發生之試驗資料信號經由第1交錯電 路藉由交錯動作寫入在被試驗記憶體,並從該被試驗記憶 體經由第2交錯電路藉由交錯動作讀出試驗結果之資料之 後篩分施加於多數台之邏辑比較器,在這些邏輯比較器相 比較試驗結果之資料與從上述試驗圖案發生器所供應之期 待值資料,在比較結果有不良時,將包括不良資料之交錯 週期的資料篩分並儲存於多數台之不良解析記憶體的半導 體記憶體之試驗方法,其特徵爲: 從上述多數台之邏辑比較器發生與不良資料一起表示 不良之發生的不良標記信號,也將該不良標記信號與不良 資料相對應而儲存於上述多數台之不良解析記憶體,在被 試驗記憶體之試驗完成後,從上述不良解析記憶體依次讀 出不良標記信號俾特定發生不良之資料週期者。 2. 如申請專利範圍第1項所述之半導體記憶體試驗 方法,其中,上述交錯動作係4方法,8方法或是1 6方 法之交錯動作者。 3. —種半導體記憶體試驗裝置,係屬於將從多數台 之試驗圖案發生器所發生之試驗資料信號經由第1交錯電 路藉由交錯動作寫入在被試驗記憶體,並從該被試驗記憶 體經由第2交錯電路藉由交錯動作讀出試驗結果之資料之^ 後篩分施加於多數台之邏輯比較器,在這些邏輯比較器相 比較試驗結果之資料與從上述試驗圚案發生器所供應之期 待值資料,在比較結果有不良時,將包括不良資料之交錯 本紙張尺度適用中國國家標準(CNS)A4規格( 210X297公釐)_ 28 _ 請先閱讀背面之注意事ϊί 4填寫本頁) •裝· 訂 線 經濟部中央標準局負工消費合作社印製 A8 B8 C8 ____ D8 六、申請專利範圍 週期的資料篩分並儲存於多數台之不良解析記億饈的半導 體記憶體試驗裝置,其特徵爲: 上述多數台之邏輯比較器係具有發生依據上述不良資 料表示發生有不良之不良標記信號的電路, 上述多數台之不良解析記憶體係具有將從相對應之邏 辑比較器所發生之不良標記信號與上述不良資料相對應並 予以儲存的儲存領域。 4. 如申請專利範圔第3項所述之半導體記億體試驗 裝置,其中,上述交錯動作係4方法,8方法或是1 6方 法之交錯動作者。 5. 如申請專利範圈第3項所述之半導體記憶體試驗 裝置,其中,又包括:計數上述不良標記信號並輸出計數 值之下位位元的不良計數器,及 儲存有不良數之規定值,且輸出其下位位元的規定值 儲存暫存器,及 相加上述不良計數之下位位元輸出與上述規定值儲存 暫存器之下位位元輸出的加器,及 在上述加器之相加結果相加常數並输出該相加結果之 下位位元的常數相加電路,及 施加有上述加器之下位位元輸出與上述常數相加電路 之下位位元输出,且藉上述規定值儲存暫存器之下位位元 來轉m上述加器之輸出或上述常數相加電路之輸出並予以 輸出的多路轉換器的半導體記憶體試驗裝置。 6 .如申請專利範圍第5項所述之半導體記憶體試驗 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐)_ 29 - (請先閲讀背面之注意事ϊί-?.填寫本頁) -裝- 、νβ 線 經濟部中央標準局員工消費合作社印装 六、申請專利範圍 裝置,其中,上述不良計數器係計數上述不良標記信號並 輸出該計數值之下位2位元; 上述規定值儲存暫存器係输出上述不良數規定值之最 下位位元及下位2位元; 上述加器係相加上述不良計數器之下位2位元輸出與 上述規定值儲存暫存器之下位2位元輸出並輸出該相加結 果之下位2位元; 上述常數相加電路係在上述加器之下位2位元輸出相 加2 上述多路轉換器係施加有上述加器之下位2位元輸出 及上述常數相加電路之下位2位元輸出,藉由上述規定儲 存暫存器之最下位位元輸出來轉換上述加器之相加結果或 上述常數相加電路之相加結果並予以輸出。 7.如申請專利範圍第5項所述之半導體記憶體試驗 裝置,其中上述不良計數器係計數上述不良標記信號並輸 出該計數值之下位3位元; 上述規定值儲存暫存器係輸出上述不良數規定值之下 位2位元及下位3位元; 上述加器係相加上述不良計數器之下位3位元输出與 上述規定值儲存暫存器之下位3位元輸出並輸出該相加結 果之下位3位元; ~ 上述常數相加電路係在上述加器之下位3位元輸出相 加2的電路,及相加4的電路,及相加6的電路等三種電 路所構成: (請先閱讀背面之注意事填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格( 210X297公釐)-30 - 2^^445 έ88 C8 D8 六、申請專利範圍 上述多路轉換器係施加有上述加器之下位3位元输出 及上述常數相加電路之3個電路之各該下位3位元輸出, 藉由上述規定值儲存暫存器之下位2位元輸出來轉換上述 加器之相加結果或上述常數相加電路之相加結果並予以輸 出。 8.如申請專利範圍第5項所述之半導體記憶體試驗 裝置,其中,上述不良計數器係計數上述不良標記信號並 輸出該計數值之下位4位元: 上述規定值儲存暫存器係輸出上述不良數規定值之下 * 位3位元及下位4位元; 上述加器係相加上述不良計數器之下位4位元输出與 上述規定值儲存暫存器之下位4位元输出並输出該相加結 果之下位4位元; 上述常數相加電路係在上述加器之下位4位元输出相 加2的電路,及相加4的電路,及相加6的電路,及相加 8的電路,及相加A的電路,及相加B的電路,以及相加 E的電路等七種電路所構成; 經濟部中央標準局員工消f合作社印製 請先聞讀背面之注意事^^填寫本頁) 上述多路轉換器係施加有上述加器之下位4位元输出 及上述常數相加電路之7個電路之各該下位4位元輸出, 藉由上述規定值儲存暫存器之下位3位元輸出來轉換上述 加器之相加結果或上述常數相加電路之相加結果並予以輔K 出。 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐)-31 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16631795A JP3547059B2 (ja) | 1995-06-30 | 1995-06-30 | 半導体メモリ試験方法およびこの方法を実施する装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW299445B true TW299445B (zh) | 1997-03-01 |
Family
ID=15829116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085108812A TW299445B (zh) | 1995-06-30 | 1996-07-19 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5835428A (zh) |
JP (1) | JP3547059B2 (zh) |
KR (1) | KR100239739B1 (zh) |
TW (1) | TW299445B (zh) |
WO (1) | WO1997002574A1 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3267981B2 (ja) * | 1996-10-15 | 2002-03-25 | 株式会社アドバンテスト | メモリ試験装置及びこの試験装置をram試験モードとrom試験モードとに切り替える方法 |
JP3367848B2 (ja) * | 1996-12-10 | 2003-01-20 | 株式会社東芝 | 半導体デバイスのテスト装置 |
JPH10289165A (ja) * | 1997-04-14 | 1998-10-27 | Ando Electric Co Ltd | Icテスタの不良解析装置及びicテスタのメモリデバイス測定装置 |
US6297400B1 (en) | 1999-07-02 | 2001-10-02 | The Clorox Company | Synthesis of a tetraamido macrocycle ligand from a novel diamidodiol |
US6536005B1 (en) * | 1999-10-26 | 2003-03-18 | Teradyne, Inc. | High-speed failure capture apparatus and method for automatic test equipment |
US6320812B1 (en) * | 2000-09-20 | 2001-11-20 | Agilent Technologies, Inc. | Error catch RAM for memory tester has SDRAM memory sets configurable for size and speed |
JP3888631B2 (ja) * | 2000-11-02 | 2007-03-07 | 株式会社ルネサステクノロジ | 半導体メモリおよび半導体メモリの検査方法並びに製造方法 |
JP2003123499A (ja) * | 2001-10-16 | 2003-04-25 | Mitsubishi Electric Corp | 半導体試験装置および半導体装置の試験方法、並びに半導体装置の製造方法 |
US6917215B2 (en) * | 2002-08-30 | 2005-07-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit and memory test method |
US7295028B2 (en) * | 2002-08-30 | 2007-11-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit and memory test method |
CN100345269C (zh) * | 2003-03-03 | 2007-10-24 | 富士通株式会社 | 半导体器件测试装置 |
AU2010225442B2 (en) | 2009-03-16 | 2013-10-24 | Carl Zeiss Vision Australia Holdings Limited | Liquid casting compositions, production processes and photochromic optical elements |
KR101527690B1 (ko) * | 2014-10-10 | 2015-06-11 | (주) 에이블리 | 낸드 플래시 메모리 테스트 인터페이스 장치 및 그 운용방법 |
US10025788B2 (en) * | 2015-09-29 | 2018-07-17 | International Business Machines Corporation | Detection of file corruption in a distributed file system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61280100A (ja) * | 1985-06-05 | 1986-12-10 | Advantest Corp | メモリ試験装置 |
KR920005798A (ko) * | 1990-04-18 | 1992-04-03 | 미타 가쓰시게 | 반도체 집적회로 |
JP3049343B2 (ja) * | 1991-11-25 | 2000-06-05 | 安藤電気株式会社 | メモリ試験装置 |
JPH06295599A (ja) * | 1993-04-09 | 1994-10-21 | Nec Corp | 半導体記憶装置 |
JPH0778499A (ja) * | 1993-09-10 | 1995-03-20 | Advantest Corp | フラッシュメモリ試験装置 |
JP3502450B2 (ja) * | 1994-08-22 | 2004-03-02 | 株式会社アドバンテスト | パターン発生器 |
-
1995
- 1995-06-30 JP JP16631795A patent/JP3547059B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-28 KR KR1019970701234A patent/KR100239739B1/ko not_active IP Right Cessation
- 1996-06-28 WO PCT/JP1996/001796 patent/WO1997002574A1/ja active IP Right Grant
- 1996-06-28 US US08/793,638 patent/US5835428A/en not_active Expired - Fee Related
- 1996-07-19 TW TW085108812A patent/TW299445B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO1997002574A1 (fr) | 1997-01-23 |
JPH0917197A (ja) | 1997-01-17 |
KR970705821A (ko) | 1997-10-09 |
KR100239739B1 (ko) | 2000-03-02 |
US5835428A (en) | 1998-11-10 |
JP3547059B2 (ja) | 2004-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW299445B (zh) | ||
US3631229A (en) | Monolithic memory array tester | |
US4942576A (en) | Badbit counter for memory testing | |
TW315416B (zh) | ||
DE3750460T2 (de) | Halbleiterspeichergerät. | |
TW463177B (en) | Failure capture apparatus and method for automatic test equipment | |
KR920006996A (ko) | 용장 회로부 메모리 ic의 시험 장치 | |
DE10296525B4 (de) | Chipinterne Schaltungen für ein Hochgeschwindigkeitsspeichertesten mit einem langsamen Speichertester | |
KR100277108B1 (ko) | 반도체 메모리 시험장치의 메모리 불량 해석 장치 | |
TW403906B (en) | Semiconductor memory device having test mode | |
US3740646A (en) | Testing of non-linear circuits by accumulated result comparison | |
DE19706534B4 (de) | Halbleitereinrichtung, bei der eine interne Funktion entsprechend einem Potential einer speziellen Anschlußfläche bestimmt wird, und Verfahren des Bestimmens einer internen Funktion einer Halbleitereinrichtung | |
US7388393B2 (en) | Semiconductor test apparatus | |
TW510974B (en) | Semiconductor device testing apparatus | |
EP0586834A2 (en) | Enhanced data analyzer for use in bist circuitry | |
JPH06119799A (ja) | メモリ試験装置 | |
JP2002202350A (ja) | 半導体試験装置 | |
JP2005259266A (ja) | 試験装置及び試験方法 | |
DE112004001124T5 (de) | Prüfvorrichtung | |
KR100505587B1 (ko) | 반도체 메모리 테스트 장치 | |
JP2824283B2 (ja) | 半導体メモリ試験装置 | |
JP2586333Y2 (ja) | 半導体メモリ試験装置 | |
JP2000195296A (ja) | メモリ試験装置 | |
DE10243471A1 (de) | Testschaltkreis einer integrierten Speicherschaltung zum Kodieren von Bewertungsdaten und Verfahren hierzu | |
KR100227789B1 (ko) | 메모리 테스트 패턴 생성기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |