DE112004001124T5

DE112004001124T5 - Prüfvorrichtung

Info

Publication number: DE112004001124T5
Application number: DE112004001124T
Authority: DE
Inventors: Masaki Fujiwara
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2003-06-19
Filing date: 2004-06-11
Publication date: 2006-10-26
Also published as: JPWO2004113941A1; KR20060020689A; US7299395B2; US20060095823A1; KR101113437B1; JP4644124B2; WO2004113941A1

Abstract

Prüfvorrichtung zum Prüfen einer elektronischen Vorrichtung, die ein Ausgangssignal ausgibt, in welchem Bits von auszugebenden Ausgangsdaten pro Zyklus invertiert oder nicht invertiert werden, welche aufweist:
einen Mustererzeugungsabschnitt zum Erzeugen eines Prüfmusters zum Prüfen der elektronischen Vorrichtung;
einen Erzeugungsabschnitt für erwartete Werte zum Erzeugen eines Musters für erwartete Werte der von der elektronischen Vorrichtung aufgrund des Prüfmusters auszugebenden Ausgangsdaten; und
einen Invertierungszyklus-Erzeugungsabschnitt zum Erzeugen eines Musters für erwartete Werte des Ausgangssignals, in welchem Bits in einem Zyklus des Musters für erwartete Werte der Ausgangsdaten entsprechend einem Zyklus, in welchem die elektronische Vorrichtung Bits der Ausgangsdaten invertiert und ausgibt, invertiert sind.

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf eine Prüfvorrichtung zum Beurteilen, ob eine elektronische Vorrichtung einen Defekt hat oder nicht. Insbesondere bezieht sich die Erfindung auf eine Prüfvorrichtung zum Prüfen einer elektronischen Vorrichtung, die ein Ausgangssignal ausgibt, in welchem Bits von auszugebenden Ausgangsdaten pro Zyklus invertiert oder nicht invertiert sind. Für die bezeichneten Staaten, die eine Einbeziehung von Dokumenten zulassen, wird der in der folgenden Japanischen Anmeldung beschriebene Inhalt in die vorliegende Anmeldung als Teil von deren Beschreibung einbezogen.
Japanische Patentanmeldung Nr. 2003-175436, angemeldet am 19. Juni 2003.
STAND DER TECHNIK
Herkömmlich wird eine Prüfung einer elektronischen Vorrichtung (DUT) wie eines DRAM oder SRAM zum Speichern von elektronischen Daten beispielsweise durch Vergleichen eines von der DUT, in der voreingestellte elektronische Daten gespeichert sind, ausgegebenen Ausgangssignals mit einem Muster aus erwarteten Werten, die mit den elektronischen identisch sind, durchgeführt.
Die Implementierung einer elektronischen Multibit-Vorrichtung ist in letzter Zeit ebenfalls bemerkenswert fortgeschritten. Daher nimmt eine Anzahl von Ausgangsstiften der DUT, in der logische Werte des auszugebenden Signals zur gleichen Zeit invertiert werden, zu, wodurch als eine Folge Rauschen in den Ausgangssignalen bewirkt wird. Um derartiges Rauschen zu verringern, gibt es eine elektronische Vorrichtung, die das Signal durch Invertieren der Ausgangsdaten pro Zyklus des Ausgangssignals ausgibt. D.h., wenn viele Ausgangsstifte vorhanden sind, bei denen die Ausgangsdaten gegenüber dem vorhergehenden Zyklus invertiert sind, wird die Anzahl von Ausgangsstiften reduziert durch Invertieren und Ausgeben der Ausgangsdaten der jeweiligen Ausgangsstifte. In diesem Fall gibt die DUT auch ein Invertierungszyklussignal aus, das anzeigt, dass das Ausgangssignal dieses Zyklus invertiert ist.
Wenn jedoch die DUT die Daten des Ausgangssignals wie vorstehend beschrieben invertiert und ausgibt, muss ein Muster aus erwarteten Werten, das mit diesem Ausgangssignal zu vergleichen ist, ebenfalls invertiert werden. Jedoch ist die herkömmliche Prüfvorrichtung nicht in der Lage, zu erkennen, ob die DUT das Aus gangssignal invertiert hat oder nicht. Daher war es für einen Benutzer, der die Prüfung durchführt, erforderlich, um die Prüfung durchzuführen, festzustellen, ob das Ausgangssignal der DUT invertiert ist oder nicht, entsprechend vorher zu der DUT gegebenen elektronischen Daten, und ein Muster für erwartete Werte entsprechend dem Feststellungsergebnis zu erzeugen. Demgemäß war es schwierig, die Prüfung der DUT effizient durchzuführen.
Weiterhin beendet beim Speichern von H-Ausfalldaten für einen erwarteten Wert mit dem Pegel H und von L-Ausfalldaten für einen erwarteten Wert mit dem Pegel L in einem Ausfallspeicher als ein Ergebnis der Prüfung der DUT, die Prüfvorrichtung die Speicherung der Ausfalldaten als die ursprünglich zu speichernden H-Ausfalldaten und L-Ausfalldaten als die L-Ausfalldaten bzw. H-Ausfalldaten, wenn das Ausgangssignal der DUT und das Muster für erwartete Werte invertiert sind. Daher war es schwierig, die DUT im Einzelnen zu analysieren.
Demgemäß ist es eine Aufgabe der Erfindung, einen Mustergenerator und eine Prüfvorrichtung vorzusehen, die in der Lage sind, die vorgenannten Probleme zu lösen. Diese Aufgabe kann gelöst werden durch die Kombination von Merkmalen, die in den unabhängigen Ansprüchen der Erfindung beschrieben sind. Von diesen abhängige Ansprüche spezifizieren bevorzugte Ausführungsbeispiele der Erfindung.
ZUSAMMENFASSUNG DER ERFINDUNG
Um die vorgenannten Probleme zu lösen, ist gemäß einem ersten Aspekt der Erfindung eine Prüfvorrichtung zum Prüfen einer elektronischen Vorrichtung, die ein Ausgangssignal, in welchem Bits von auszugebenden Ausgangsdaten pro Zyklus invertiert oder nicht invertiert sind, ausgibt, vorgesehen, mit einem Mustererzeugungsabschnitt zum Erzeugen eines Prüfmusters zum Prüfen der DUT, einem Erzeugungsabschnitt für erwartete Werte zum Erzeugen eines Musters für erwartete Werte der von der DUT auf der Grundlage des Prüfmusters auszugebenden Ausgangsdaten.
Die Prüfvorrichtung kann weiterhin aufweisen: einen Invertierungszyklus-Erzeugungsabschnitt zum Erzeugen eines Musters für erwartete Werte des Ausgangssignals, in welchem Bits in einem Zyklus des Musters für erwartete Werte der Ausgangsdaten entsprechend einem Zyklus, in welchem die DUT die Ausgangsdaten invertiert und ausgibt, invertiert sind, einen H-Pegel-Beurteilungsabschnitt zum Ausgeben von H-Ausfalldaten, die anzeigen, ob ein Bit des Ausgangssignals entsprechend einem Bit des Musters für erwartete Werte des Ausgangssignals, das den Pegel H anzeigt, der Pegel H pro Bit des Musters für erwartete Werte des Ausgangssignals ist oder nicht, einen L-Pegel-Beurteilungsabschnitt zum Ausgeben von L-Ausfalldaten, die anzeigen, ob ein Bit des Ausgangssignals entsprechend einem Bit des Musters für erwartete Werte des Ausgangssignals, das einen Pegel L anzeigt, der Pegel L pro Bit des Musters für erwartete Werte des Ausgangssignals ist oder nicht, einen Ausfallspeicher zum Speichern der H-Ausfalldaten als Ausfalldaten, wenn die Ausgangsdaten den Pegel H anzeigen, und die L-Ausfalldaten als Ausfalldaten speichert, wenn die Ausgangsdaten den Pegel L anzeigen, und Auswahlabschnitte zum Umschalten eines logischen Wertes der H-Ausfalldaten mit einem logischen Wert der L-Ausfalldaten, wenn der Invertierungszyklus-Erzeugungsabschnitt die Bits des Musters für erwarte te Werte beim Speichern in dem Ausfallspeicher invertiert.
Der Invertierungszyklus-Erzeugungsabschnitt kann das Bit bestimmen, dessen Zyklus des Musters für erwartete Werte auf der Grundlage des Prüfmusters zu invertieren ist. Weiterhin kann die DUT ein Speicher mit einem Invertierungsbereich sein, in welchem gegebene Daten geschrieben werden durch Invertieren von diesen, und die Prüfvorrichtung kann weiterhin einen Bereichsinvertierungsabschnitt enthalten zum Invertieren von Bits, die vorher in den Invertierungsbereich zu schreiben sind, aus Bits des von dem Mustererzeugungsabschnitt erzeugten Prüfmusters, um zu der DUT und dem Erzeugungsabschnitt für erwartete Werte geführt zu werden.
Der Ausfallabschnitt kann den logischen Wert der H-Ausfalldaten umschalten entsprechend dem Bit, das durch den Invertierungszyklus-Erzeugungsabschnitt in dem Muster für erwartete Werte invertiert ist und durch den Bereichsinvertierungsabschnitt in dem Prüfmuster nicht invertiert ist, oder dem Bit, das durch den Invertierungszyklus-Erzeugungsabschnitt in dem Muster für erwartete Werte nicht invertiert ist und durch den Bereichsinvertierungsabschnitt in dem Prüfmuster invertiert ist, mit dem logischen Wert der L-Ausfalldaten zum Speichern in dem Ausfallspeicher.
Der Bereichsinvertierungsabschnitt kann ein Bereichsinvertierungssignal erzeugen, das den Pegel H entsprechend dem zu invertierenden Bit des Prüfmusters anzeigt, der Mustererzeugungsabschnitt kann das exklusive ODER des Bereichsinvertierungssignals und des Prüfmusters zu der DUT und dem Erzeugungsabschnitt für erwartete Werte führen, der Invertierungszyklus- Erzeugungsabschnitt kann ein Invertierungszyklussignal ausgeben, das den Pegel H entsprechend dem Zyklus des Prüfmusters anzeigt, in welchem das Bit zu invertieren ist, der Erzeugungsabschnitt für erwartete Werte kann das exklusive ODER des von dem Bereichsinvertierungsabschnitt zu der DUT geführten Prüfmusters und des Invertierungszyklussignals zu dem H-Pegel-Beurteilungsabschnitt und dem L-Pegel-Beurteilungsabschnitt als das Muster für erwartete Werte führen, die Prüfvorrichtung kann weiterhin einen Auswahlsteuerabschnitt enthalten für die Ausgabe eines Steuersignals zum Steuern der Auswahlabschnitt auf der Grundlage des exklusiven ODERS des Bereichsinvertierungssignals und des Invertierungszyklussignals, und die Auswahlabschnitte können den logischen Wert der H-Ausfalldaten mit dem logischen Wert der L-Ausfalldaten umschalten, wenn das Steuersignal den Pegel H bei der Speicherung in dem Ausfallspeicher anzeigt.
Gemäß einem zweiten Aspekt der Erfindung ist eine Prüfvorrichtung zum Prüfen einer elektronischen Vorrichtung vorgesehen, die ein Ausgangssignal ausgibt, in welchem Bits von auszugebenden Ausgangsdaten pro Zyklus invertiert oder nicht invertiert sind, mit einem Mustererzeugungsabschnitt zum Erzeugen eines Prüfmusters zum Prüfen der DUT, einem Erzeugungsabschnitt für erwartete Werte zum Erzeugen eines Musters für erwartete Werte der von der DUT auf der Grundlage des Prüfmusters auszugebenden Ausgangsdaten, einen logischen Komparator zum Vergleichen des von der DUT entsprechend dem Prüfmuster ausgegebenen Ausgangssignals mit dem Muster für erwartete Werte, um zu beurteilen, ob die DUT einen Defekt hat oder nicht, einen Komparator zum Berechnen einer Anzahl von Bits in jedem Zyklus des Prüfmusters, deren logi scher Wert sich gegenüber dem logischen Wert von jeweiligen Bits des Musters für erwartete Werte in dem diesem Zyklus vorhergehenden Zyklus geändert hat, um zu beurteilen, ob die berechnete Anzahl von Bits größer als eine vorbestimmte Anzahl von Bits ist, und einen Invertierungszyklus-Erzeugungsabschnitt, der bewirkt, dass der Erzeugungsabschnitt für erwartete Werte ein Muster ausgibt, in welchem das Prüfmuster des betroffenen Zyklus invertiert ist, als das Muster für erwartete Werte dieses Zyklus des Prüfmusters, wenn der Komparator feststellt, dass die Anzahl von Bits größer als die vorbestimmte Anzahl von Bits ist, und bewirkt, dass der Erzeugungsabschnitt für erwartete Werte das Prüfmuster dieses Zyklus als das Muster für erwartete Werte für den Zyklus des Prüfmusters ausgibt, wenn der Komparator feststellt, dass die Anzahl von Bits kleiner als die vorbestimmte Anzahl von Bits ist.
Die elektronische Vorrichtung kann auch ein Invertierungszyklussignal ausgeben, das anzeigt, ob Bits in dem Ausgangssignal pro Zyklus des Ausgangssignals invertiert sind oder nicht, der Komparator kann einen erwarteten Wert des Inversionszyklus ausgeben, der anzeigt, ob die berechnete Anzahl von Bits größer als die vorbestimmte Anzahl von Bits ist oder nicht, und der logische Komparator kann beurteilen, ob die DUT defektfrei ist oder nicht, auf der Grundlage eines Ergebnisses des Vergleichs des erwarteten Wertes für den Invertierungszyklus mit dem Invertierungszyklussignal.
Der Komparator kann die Anzahl von sich ändernden Bits berechnen auch auf der Grundlage davon, ob der erwartete Wert für den Invertierungszyklus, der entsprechend dem betroffenen Zyklus auszugeben ist, sich gegenüber dem erwarteten Wert für den Invertierungszyklus des dem betroffenen Zyklus vorhergehenden Zyklus geändert hat oder nicht. Die vorbestimmte Anzahl von Bits kann ein Wert sein, der erhalten wurde durch Addieren von 1 zu der halben Anzahl von Bits in einem Zyklus des Prüfmusters, und der Komparator kann den erwarteten Wert für den Invertierungszyklus gleich dem erwarteten Wert für den Invertierungszyklus entsprechend dem dem betroffenen Zyklus vorhergehenden Zyklus ausgeben, wenn die Anzahl von geänderten Bits in dem betroffenen Zyklus gleich der halben Anzahl von Bits in einem Zyklus des Prüfmusters ist.
Die Prüfvorrichtung kann weiterhin enthalten: einen Halteabschnitt für Daten des vorhergehenden Zyklus zum Halten des Prüfmusters in dem dem betroffenen Zyklus vorhergehenden Zyklus, einen Halteabschnitt für den erwarteten Wert der vorhergehenden Zyklusinvertierung zum Halten des erwarteten Wertes des Invertierungszyklus entsprechend dem vorhergehenden Zyklus, und einen Erzeugungsabschnitt für das Muster von erwarteten Werten des vorhergehenden Zyklus zum Erzeugen des Musters von erwarteten Werten in dem vorhergehenden Zyklus auf der Grundlage des Prüfmusters in dem vorhergehenden Zyklus, das von dem Halteabschnitt für die Daten des vorhergehenden Zyklus gehalten wird, und des erwarteten Wertes für den Invertierungszyklus entsprechend dem vorhergehenden Zyklus, der von dem Halteabschnitt für den erwarteten Wert der Invertierung des vorhergehenden Zyklus gehalten wird, wobei der Komparator die Anzahl von sich ändernden Bits auf der Grundlage des Musters für erwartete Werte des vorhergehenden Zyklus und des Prüfmusters des betroffenen Zyklus berechnen kann.
Es ist festzustellen, dass die vorstehend beschriebe ne Zusammenfassung der Erfindung nicht notwendigerweise alle erforderlichen Merkmale der Erfindung beschreibt. Die Erfindung kann auch eine Unterkombination der vorstehend beschriebenen Merkmale sein.
Somit ermöglicht die Erfindung, dass die Prüfung der DUT, die das Ausgangssignal durch Invertieren oder nicht Invertieren pro Zyklus ausgibt, effizient und genau durchgeführt wird.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Diagramm, das eine schematische Konfiguration einer Prüfvorrichtung gemäß einem Ausführungsbeispiel der Erfindung zeigt.
2a und 2b zeigen eine beispielhafte Arbeitsweise einer elektronischen Vorrichtung, wobei 2a die DUT mit mehreren Eingangs-/Ausgangsstiften zeigt und 2b ein beispielhaftes Ausgangssignal, das von den Ausgangsstiften der DUT ausgegeben wird, zeigt.
3 ist ein Diagramm, das eine beispielhafte Konfiguration der Prüfvorrichtung im Einzelnen zeigt.
4 ist ein Diagramm, das eine beispielhafte Konfiguration eines Invertierungszyklus-Erzeugungsabschnitts zeigt.
5 ist ein Diagramm, das eine beispielhafte Arbeitsweise des Invertierungszyklus-Erzeugungsabschnitts zeigt.
6 ist ein Diagramm, das eine andere beispielhafte Konfiguration der Prüfvorrichtung zeigt.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Die Erfindung wird nun auf der Grundlage von bevorzugten Ausführungsbeispielen beschrieben, die den Bereich der Erfindung nicht beschränken, sondern die Erfindung veranschaulichen sollen. Alle Merkmale und deren Kombinationen, die in den Ausführungsbeispielen beschrieben sind, sind nicht notwendigerweise wesentlich für die Erfindung.
1 ist ein Diagramm, das eine schematische Konfiguration einer Prüfvorrichtung 100 gemäß einem Ausführungsbeispiel der Erfindung zeigt. Die Prüfvorrichtung 100 führt eine Prüfung einer elektronischen Vorrichtung 110 durch. Hier ist die DUT 110 ein Halbleiterspeicher wie ein DRAM und SRAM.
Die Prüfvorrichtung 100 hat einen Mustererzeugungsabschnitt 10, einen Komparator 30, einen logischen Komparator 40 und einen Ausfallspeicher 50. Der Mustererzeugungsabschnitt 10 erzeugt ein Prüfmuster, das zu der DUT 110 zu führen ist, um die DUT 110 zu prüfen. Der Mustererzeugungsabschnitt 100 führt auch ein Signal zum Auswählen eines Modus zum Schreiben von elektronischen Daten in die DUT 110 und eines Modus zum Lesen von in der DUT 110 gespeicherten elektronischen Daten zu der DUT 110. Beim Schreiben elektronischer Daten in die DUT 110 erzeugt der Mustererzeugungsabschnitt 10 ein Signal zum Bezeichnen einer Adresse in der DUT 110 und an der bezeichneten Adresse zu schreibende Daten und führt sie zu der DUT 110. Beim Lesen elektronischer Daten aus der DUT 110 führt der Mustererzeugungsabschnitt 10 ein eine Adresse in der DUT 110 bezeichnendes Signal zu der DUT 110.
Der Komparator 30 empfängt die als ein Ausgangssignal aus der DUT ausgelesenen Daten und wandelt das Ausgangssignal in ein digitales Signal um, das den logischen Wert H oder L anzeigt, auf der Grundlage davon, ob der Pegel jedes Datenelements des Ausgangssignals größer als ein vorher gesetzter Pegel ist oder nicht.
Der logische Komparator 40 vergleicht das Ausgangssignal mit einem Muster für erwartete Werte, das von dem Mustererzeugungsabschnitt 10 erzeugt wurde, um zu beurteilen, ob die DUT 110 defektfrei ist oder nicht. Der Mustererzeugungsabschnitt 10 erzeugt ein Muster für erwartete Werte, das beispielsweise identisch mit dem zu der DUT 110 gegebenen Muster ist.
Der Ausfallspeicher 50 speichert das Ergebnis des Vergleichs des Ausgangssignals mit dem Muster für erwartete Werte pro Adresse in der DUT 110. Es wird möglich, eine Adresse in der DUT 110 zu beurteilen, an der ein Fehler auftritt, indem das in dem Ausfallspeicher 50 gespeicherte Vergleichsergebnis analysiert wird.
Die 2a und 2b zeigen eine beispielhafte Arbeitsweise der DUT 110. Wie in 2 gezeigt ist, hat die DUT 110 mehrere Eingangs-/Ausgangsstifte. Die mehreren Ausgangsstifte geben Daten synchron pro Zyklus des Ausgangssignals aus.
2b zeigt ein Beispiel des von den Ausgangsstiften der DUT 110 ausgegebenen Ausgangssignals. Bei diesem Beispiel gibt die. DUT 110 8 Bit-Daten pro Zyklus des Ausgangssignals aus.
Wenn ein voreingestelltes Prüfmuster über den Eingangsstift eingegeben wird, speichert die DUT 110 Daten entsprechend dem Prüfmuster an der bezeichneten Adresse, wie in 2b gezeigt ist. Dann erzeugt die DUT 110 ein speicherinternes Ausgangssignal (Ausgangsdaten) entsprechend dem Prüfmuster. Obgleich die jeweiligen Ausgangsstifte der DUT 110 das speicherinterne Ausgangssignal (Ausgangsdaten) zu dieser Zeit ausgeben sollten, gibt die DUT 110 ein Ausgangssignal aus, in welchem die internen Ausgangsdaten der jeweiligen Ausgangsstifte invertiert sind, wenn eine Anzahl von Ausgangsstiften, bei denen die internen Ausgangsdaten invertiert sind, größer ist als eine voreingestellte Anzahl von Stiften von dem vorhergehenden Zyklus in den jeweiligen Zyklen der internen Ausgangsdaten.
Wenn beispielsweise die DUT 110 die Ausgangsdaten wie sie sind ausgibt entsprechend dem ersten und zweiten Zyklus des internen Speicherausgangssignals nach 2b, wird das interne Speicherausgangssignal bei allen Ausgangsstiften invertiert. In einem derartigen Fall gibt die DUT 110 ein Ausgangssignal aus, bei dem das interne Speicherausgangssignal des zweiten Zyklus invertiert ist, sowie ein Invertierungszyklussignal, das anzeigt, ob Bits des internen Speicherausgangssignals invertiert sind oder nicht. Der Mustererzeugungsabschnitt 10 nach dem vorliegenden Ausführungsbeispiel invertiert Daten in dem Zyklus des Musters für erwartete Werte entsprechend dem Zyklus des Ausgangssignals, in welchem das interne Speicherausgangssignal invertiert ist, und führt es zu dem logischen Komparator 40.
Die elektronische Vorrichtung 110 kann auch einen In vertierungsbereich aufweisen, in den die gegebenen Daten invertiert und geschrieben werden. D.h., die DUT 110 kann ein Speicher sein, in den gegebene Daten invertiert und geschrieben werden und der die geschriebenen Daten invertiert und ausgibt. Beispielsweise kann die DUT 110 ein Speicher sein, in welchem ein Adresse, in die gegebene Daten invertiert und geschrieben werden, vorher beim Schreiben der Daten gesetzt wird.
3 ist ein Diagramm, das eine beispielhafte Konfiguration der Prüfvorrichtung 100 im Einzelnen zeigt. In 3 haben Komponenten mit denselben Bezugszahlen wie denjenigen in 1 dieselben oder ähnliche Funktionen und Konfigurationen wie die in Verbindung mit 1 erläuterten Komponenten.
Der Mustererzeugungsabschnitt 10 hat einen Steuersignal-Erzeugungsabschnitt 12, einen Adressenerzeugungsabschnitt 14, einen Mustererzeugungsabschnitt 20, einen Bereichsinvertierungsabschnitt (ARIRAM) 22, einen Invertierungszyklus-Erzeugungsabschnitt 24, einen Erzeugungsabschnitt 26 für erwartete Werte und einen Auswahlsteuerabschnitt 28. Der Steuersignal-Erzeugungsabschnitt 12 erzeugt ein Signal zum Steuern der DUT 110 und führt es zu der DUT 110. Beispielsweise führt der Steuersignal-Erzeugungsabschnitt 12 ein Signal zum Setzen der DUT 110 in den Schreibmodus oder den Lesemodus zu der DUT 110.
Der Adressenerzeugungsabschnitt 14 erzeugt die Adresse in der DUT 110, an der Daten einzuschreiben sind, oder die Adresse in der DUT 110, aus der die Daten auszulesen sind, und führt sie zu der DUT 110.
Der Mustererzeugungsabschnitt 20 erzeugt das zu der DUT 110 zu führende Prüfmuster. Der Mustererzeugungsabschnitt 20 hat einen Datenerzeugungsabschnitt 16 und eine Exklusiv-ODER-Schaltung 18. Der Datenerzeugungsabschnitt 16 erzeugt Prüfdaten, die anzeigen, ob eine interne Zelle der DUT 110 zu laden ist oder nicht, und die Exklusiv-ODER-Schaltung 18 gibt das exklusive ODER der von dem Datenerzeugungsabschnitt 16 erzeugten Prüfdaten und eines von dem Bereichsinvertierungsabschnitt 22 ausgegebenen Bereichsinvertierungssignals als das Prüfmuster aus.
Der Bereichsinvertierungsabschnitt 22 empfängt die Adresse in der DUT 110, an der Daten zu schreiben sind, von dem Adressenerzeugungsabschnitt 14, und steuert auf der Grundlage dieser Adresse, ob jedes Bit der von dem Datenerzeugungsabschnitt 16 erzeugten Prüfdaten zu invertieren ist oder nicht. Bei diesem Beispiel ist die DUT 110 ein Speicher mit einem Invertierungsbereich, in den gegebene Daten invertiert und geschrieben sind, und der Bereichsinvertierungsabschnitt 22 führt das Prüfmuster, in welchem in den Invertierungsbereich der DUT 110 zu schreibende Bits vorher invertiert wurden, aus Bits des von dem Mustererzeugungsabschnitt 20 erzeugten Prüfmusters zu der DUT 110 und dem Erzeugungsabschnitt 26 für erwartete Werte.
Beispielsweise erzeugt der Datenerzeugungsabschnitt 16 1111...1 als die Prüfdaten bei der Durchführung einer Prüfung des Ladens aller internen Zellen der DUT 110. Zu dieser Zeit steuert der Bereichsinvertierungsabschnitt 22, ob die jeweiligen Bits der Prüfdaten zu invertieren sind oder nicht, auf der Grundlage der Adresse in der DUT 110, an der die jeweiligen Bits der Prüfdaten geschrieben sind. D.h., wenn die DUT 110 Daten invertiert und sie an der Adresse schreibt, an der die Daten geschrieben werden sollen, bewirkt der Bereichsinvertierungsabschnitt 22, dass der Mustererzeugungsabschnitt 20 ein Prüfmuster erzeugt, in welchem Bits von Prüfdaten entsprechend dieser Adresse invertiert sind. Eine derartige Steuerung ermöglicht, dass die Prüfung des Ladens sämtlicher internen Zellen der DUT 110 effizient durchgeführt wird. Bei dem vorliegenden Ausführungsbeispiel gibt der Bereichsinvertierungsabschnitt 22 ein Bereichsinvertierungssignal aus, das den logischen Wert H entsprechend der Zeit des in den Prüfdaten zu invertierenden Bits anzeigt.
Der Erzeugungsabschnitt 26 für erwartete Werte erzeugt das Muster für erwartete Werte der von der DUT 110 auszugebenden Ausgangsdaten auf der Grundlage des von dem Mustererzeugungsabschnitt 20 ausgegebenen Prüfmusters. Der Erzeugungsabschnitt 26 für erwartete Werte erzeugt das Muster für erwartete Werte, in welchem die Bits des von dem Mustererzeugungsabschnitt 20 erzeugten Prüfmusters invertiert oder nicht invertiert sind, auf der Grundlage davon, ob die DUT 110 Daten invertiert und ausgibt pro Zyklus des Ausgangssignals oder nicht, und ob die DUT 110 das gegebene Prüfmuster invertiert oder nicht und es wie in Verbindung mit 2 erläutert, schreibt.
Der Inversionszyklus-Erzeugungsabschnitt 24 führt einen erwarteten Wert für den Invertierungszyklus zu dem Erzeugungsabschnitt 26 für erwartete Werte, um das Muster für erwartete Werte zu erzeugen, in welchem Bits in dem Zyklus des Musters für erwartete Werte entsprechend dem Zyklus, in welchem die DUT 110 die Bits der Ausgangsdaten invertiert und ausgibt, invertiert sind. Der Invertierungszyklus-Erzeugungsabschnitt 24 bestimmt Bits, die in welchem Zyklus in dem Muster für erwartete Werte zu invertieren sind, auf der Grundlage des Prüfmusters. Der Invertierungszyklus-Erzeugungsabschnitt 24 erzeugt den erwarteten Wert für den Invertierungszyklus, der den logischen Wert H anzeigt zu Zeiten entsprechend dem zu invertierenden Zyklus in dem Muster für erwartete Werte auf der Grundlage des von dem Mustererzeugungsabschnitt 20 erzeugten Prüfmusters, wie nachfolgend in 4 beschrieben wird.
Dann führt der Erzeugungsabschnitt 26 für erwartete Werte das exklusive ODER des Prüfmusters und des erwarteten Wertes für den Invertierungszyklus als das Muster für erwartete Werte zu dem logischen Komparator 40. Eine derartige Arbeitsweise ermöglicht, dass der Erzeugungsabschnitt 26 für erwartete Werte das korrekte Muster für erwartete Werte effizient erzeugt. Der Auswahlsteuerabschnitt 28 gibt das exklusive ODER des Bereichsinvertierungssignals und des Invertierungszyklussignals als ein Steuersignal zum Steuern der Auswahlabschnitte 44a und 44b, das nachfolgend beschrieben wird, aus.
Der Komparator 30 empfängt das von der DUT 110 ausgegebene Ausgangssignal und wandelt das Ausgangssignal in ein digitales Signal um. Der Komparator 30 hat einen H-Pegelkomparator 32 und einen L-Pegelkomparator 34. Der H-Pegelkomparator 32 vergleicht einen voreingestellten H-Pegel-Spannungswert (VOH) mit einem Spannungswert des Ausgangssignals. Er gibt dann 1 aus, wenn der Spannungswert des Ausgangssignals größer als VOH ist, und gibt 0 aus, wenn der Spannungswert des Ausgangssignals kleiner als VOH ist. Der L-Pegelkomparator 34 vergleicht einen voreingestellten L-Pegel-Spannungswert (VOL) mit dem Spannungswert des Ausgangssignals. Er gibt dann 1 aus, wenn der Span nungswert des Ausgangssignals kleiner als VOL ist, und gibt 0 aus, wenn der Spannungswert des Ausgangssignals größer als VOL ist.
Der logische Komparator 40 vergleicht das in das digitale Signal umgewandelte Ausgangssignal mit dem Muster für erwartete Werte und gibt Ausfalldaten auf der Grundlage des Vergleichsergebnisses aus. Der logische Komparator 40 hat einen H-Pegel-Beurteilungsabschnitt 36, einen L-Pegel-Beurteilungsabschnitt 38, die Auswahlabschnitte 44a und 44b und eine ODER-Schaltung 42.
Der H-Pegel-Beurteilungsabschnitt 36 gibt H-Ausfalldaten aus, die anzeigen, ob ein Bit des Ausgangssignals entsprechend einem Bit des Musters für erwartete Werte des Ausgangssignals, das den Pegel H anzeigt, den Pegel H pro Bit des Musters für erwartete Werte des Ausgangssignals hat. Der H-Pegel-Beurteilungsabschnitt 36 kann beispielsweise eine UND-Schaltung sein und gibt ein UND des Invertierungssignals des Ausgangssignals, das durch den H-Pegelkomparator 32 in ein digitales Signal umgewandelt wurde, und des Musters für erwartete Werte aus.
Der L-Pegel-Beurteilungsabschnitt 38 gibt L-Ausfalldaten aus, die anzeigen, ob ein Bit des Ausgangssignals entsprechend einem Bit des Musters für erwartete Werte des Ausgangssignals, das den Pegel L anzeigt, den Pegel L pro Bit des Musters für erwartete Werte des Ausgangssignals hat. Der L-Pegel-Beurteilungsabschnitt 38 kann beispielsweise eine UND-Schaltung sein und UND des von dem L-Pegel 34 in ein digitales Signal umgewandelten Ausgangssignals und des Musters für erwartete Werte ausgeben.
Die Auswahlabschnitte 44a und 44b empfangen die H-Ausfalldaten und die L-Ausfalldaten, wählen entweder die H-Ausfalldaten oder die L-Ausfalldaten aus und geben diese aus auf der Grundlage des von dem Auswahlsteuerabschnitt 28 ausgegebenen Steuersignals. Bei dem vorliegenden Ausführungsbeispiel gibt, wenn das Steuersignal den logischen Wert L anzeigt, der Auswahlabschnitt 44a H-Ausfalldaten aus, und der Auswahlabschnitt 44b gibt L-Ausfalldaten aus. Wenn das Steuersignal den logischen Wert H anzeigt, gibt der Auswahlabschnitt 44a L-Ausfalldaten aus und der Auswahlabschnitt 44b gibt H-Ausfalldaten aus.
Der Ausfallspeicher 50 speichert die von dem Auswahlabschnitt 44a ausgegebenen Ausfalldaten als H-Ausfalldaten, wenn die Ausgangsdaten den Pegel H anzeigen, und speichert die von dem Auswahlabschnitt 44b ausgegebenen Ausfalldaten als L-Ausfalldaten, wenn die Ausgangsdaten den Pegel L anzeigen.
D.h., die Auswahlabschnitte 44a und 44b speichern sie in dem Ausfallspeicher 50 durch Schalten des logischen Wertes der H-Ausfalldaten entsprechend dem Bit, das durch den Invertierungszyklus-Erzeugungsabschnitt 24 in dem Muster für erwartete Werte invertiert ist und durch den Bereichsinvertierungsabschnitt 22 in dem Prüfmuster (und in dem Muster für erwartete Werte) nicht invertiert ist, oder dem Bit, das durch den Invertierungszyklus-Erzeugungsabschnitt 24 in dem Muster für erwartete Werte nicht invertiert ist und durch den Bereichsinvertierungsabschnitt 22 in dem Prüfmuster invertiert ist, mit dem logischen Wert der L-Ausfalldaten. D.h., die Auswahlabschnitte 44a und 44b speichern sie durch Umschalten des logischen Wertes der H-Ausfalldaten mit dem logischen Wert der L-Ausfalldaten, wenn das Muster für erwartete Werte nur durch den Invertierungszyklus-Erzeugungsabschnitt 24 oder den Bereichsinvertierungsabschnitt 22 invertiert ist, und ohne Umschalten des logischen Wertes der H-Ausfalldaten und des logischen Wertes der L-Ausfalldaten, wenn sowohl der Invertierungszyklus-Erzeugungsabschnitt 24 als auch der Bereichsinvertierungsabschnitt 22 das Muster für erwartete Werte invertiert haben, sowie wenn keiner von diesen das Muster für erwartete Werte invertiert hat.
Eine derartige Steuerung ermöglicht, dass die H-Ausfalldaten und die L-Ausfalldaten korrekt in dem Ausfallspeicher 50 gespeichert werden. Wenn das Ausgangssignal und das Muster für erwartete Werte beispielsweise invertiert und ausgegeben werden, bestimmt der H-Pegel-Beurteilungsabschnitt 36 L-Pegeldaten, d.h., die Entladungsstufe, als interne Daten der DUT 110. In einem derartigen Fall trat, obgleich der Ausfallspeicher 50 das Beurteilungsergebnis des H-Pegel-Beurteilungsabschnitts 36 als L-Ausfalldaten speichern sollte, bei der herkömmlichen Prüfvorrichtung der Fall auf, dass der Ausfallspeicher Ausfalldaten, die als L-Ausfalldaten zu speichern sind, als H-Ausfalldaten speichert, oder Ausfalldaten, die als H-Ausfalldaten zu speichern sind, als L-Ausfalldaten speichert, weil die herkömmliche Prüfvorrichtung nicht eine derartige Steuerung durchführt. Daher war es schwierig, die DUT 110 genau zu analysieren.
Jedoch ermöglicht die Prüfvorrichtung 100 nach der vorliegenden Erfindung, dass die DUT 110 genau analysiert wird, da sie die H-Ausfalldaten und die L-Ausfalldaten korrekt in dem Ausfallspeicher 50 speichern kann. Weiterhin gibt die ODER-Schaltung 42 das ODER der von dem Auswahlabschnitt 44a ausgegebenen Ausfalldaten und der von dem Auswahlabschnitt 44b ausgegebenen Ausfalldaten aus. D.h., wenn ein Ausfall zumindest in den einen der L-Ausfalldaten und der H-Ausfalldaten auftritt, speichert die ODER-Schaltung 42 Ausfalldaten FT, die den Ausfall in der Ausfallspeicher 50 anzeigen. Die Verwendung der Ausfalldaten FT ermöglicht, dass die einfache Analyse der DUT 110 effizient durchgeführt wird.
4 ist ein Diagramm, das eine beispielhafte Konfiguration des Invertierungszyklus-Erzeugungsabschnitts 24 zeigt. Der Invertierungszyklus-Erzeugungsabschnitt 24 hat einen Halteabschnitt 52 für vorhergehende Zyklusdaten, einen Halteabschnitt 54 für den erwarteten Wert der vorhergehenden Zyklusinvertierung, einen Erzeugungsabschnitt 56 für das Muster für erwartete Werte des vorhergehenden Zyklus und einen Komparator 58. Die Arbeitsweise des Invertierungszyklus-Erzeugungsabschnitts 24 wird unter Verwendung von 5 erläutert.
5 ist ein Diagramm, das eine beispielhafte Arbeitsweise des Invertierungszyklus-Erzeugungsabschnitts 24 zeigt. Wenn das Prüfmuster von dem Mustererzeugungsabschnitt 20 zu dem Invertierungszyklus-Erzeugungsabschnitt 24 geführt wird, gibt der Halteabschnitt 52 für vorhergehende Zyklusdaten ein Signal, in welchem das Prüfmuster um einen Zyklus verzögert ist, wie in 5 gezeigt ist, als ein Prüfmuster des vorhergehenden Zyklus aus.
Der Halteabschnitt 54 für den erwarteten Wert der vorhergehenden Zyklusinvertierung empfängt einen von dem Invertierungszyklus-Erzeugungsabschnitt 24 erzeugten erwarteten Wert des Invertierungszyklus und gibt ein Signal, in welchem der erwartete Wert des Invertierungszyklus um einen Zyklus verzögert ist, als einen erwarteten Wert des Invertierungszyklus des vorhergehenden Zyklus aus.
Der Erzeugungsabschnitt 56 für das Muster für erwartete Werte des vorhergehenden Zyklus gibt das exklusive ODER des von dem Halteabschnitt 52 für vorhergehende Zyklusdaten erzeugten Prüfmusters des vorhergehenden Zyklus und den erwarten Wert des Invertierungszyklus des vorhergehenden Zyklus als ein Muster für erwartete Werte des vorhergehenden Zyklus aus.
Der Komparator 58 berechnet eine Anzahl von Bits in jedem Zyklus des von dem Mustererzeugungsabschnitt 20 empfangenen Prüfmusters, dessen logischer Wert sich geändert hat von dem logischen Wert jedes Bits des Musters für erwartete Werte in dem vorhergehenden Zyklus dieses Zyklus, um festzustellen, ob die berechnete Anzahl von Bits größer als eine voreingestellte Anzahl von Bits ist. Der Komparator 58 führt auch den erwarteten Wert des Invertierungszyklus, der den logischen Wert H anzeigt, zu dem Erzeugungsabschnitt 26 für erwartete Werte und dem Auswahlsteuerabschnitt 28, wenn er feststellt, dass die Anzahl von geänderten Bits die voreingestellte Anzahl von Bits überschreitet.
Bei dem vorliegenden Ausführungsbeispiel stellt der Komparator 58 fest, ob die berechnete Anzahl von Bits die voreingestellte Anzahl von Bits überschreitet, unter derselben Bedingung wie der Bedingung der Feststellung, ob die DUT 110 alle Ausgangsdaten pro Zyklus invertiert und ausgibt.
Wenn beispielsweise die DUT 110 8-Bit-Daten in einem Zyklus ausgibt und Daten von 5 Bits oder mehr inver tiert sind, und wenn sie Daten durch Invertieren aller Daten in diesem Zyklus ausgibt, stellt der Komparator 58 fest, dass die Anzahl von geänderten Bits gleich 5 oder mehr ist. Da die Beurteilungsbedingung in der DUT 110 vorher durch die Spezifikation der DUT 110 gesetzt ist, kann die Bedingung einfach zu dem Komparator 58 gegeben werden.
Dann bewirkt, wenn der Komparator 58 den erwarteten Wert für den Invertierungszyklus, der den logischen Wert H anzeigt, ausgibt, d.h., wenn er feststellt, dass die Anzahl von geänderten Bits die voreingestellte Anzahl von Bits überschreitet, der Invertierungszyklus-Erzeugungsabschnitt 24, dass der Erzeugungsabschnitt 26 für den erwarteten Wert ein Muster, in welchem das Prüfmuster dieses Zyklus invertiert ist, als ein Muster für erwartete Werte für diesen Zyklus des Prüfmusters ausgibt. Wenn der Komparator 58 den erwarteten Wert für den Invertierungszyklus, der den logischen Wert L anzeigt, ausgibt, d.h., wenn er feststellt, dass die Anzahl von geänderten Bits kleiner als die voreingestellte Anzahl von Bits ist, bewirkt der Invertierungszyklus-Erzeugungsabschnitt 24, dass der Erzeugungsabschnitt 26 für erwartete Werte das Prüfmuster dieses Zyklus als ein Muster für erwartete Werte für diesen Zyklus des Prüfmusters ausgibt. Eine derartige Arbeitsweise ermöglicht, dass das korrekte Muster für erwartete Werte einfach erzeugt wird, selbst wenn die DUT 110 Ausgangsdaten durch Invertieren oder Nichtinvertieren pro Zyklus ausgibt.
Weiterhin berechnet der Komparator 58 bei der Beurteilung, ob die DUT 110 die Ausgangsdaten durch Invertieren ausgibt oder nicht, auf der Grundlage dessen, ob das Invertierungszyklussignal invertiert oder nicht, die Anzahl von sich ändernden Bits weiterhin auf der Grundlage dessen, ob der entsprechend diesem Zyklus auszugebende erwartete Werte des Invertierungszyklus sich gegenüber dem erwarteten Wert für den Invertierungszyklus des diesem Zyklus vorhergehenden Zyklus geändert hat. D.h., der Komparator 58 wählt aus, ob das Muster für erwartete Werte dieses Zyklus zu invertieren ist, auf der Grundlage dessen, ob der entsprechend diesem Zyklus auszugebende erwartete Wert des Invertierungszyklus sich gegenüber dem erwarteten Wert des Invertierungszyklus des diesem Zyklus vorhergehenden Zyklus geändert hat.
Wenn beispielsweise die voreingestellte Anzahl von Bits in dem Komparator 58 ein Wert ist, der durch Addieren von 1 zu der Hälfte der Anzahl von Bits in einem Zyklus des Prüfmusters erhalten wurde, und die Anzahl von sich ändernden Bits in diesem Zyklus gleich der Hälfte der Anzahl von Bits in einem Zyklus des Prüfmusters ist, gibt der Komparator 58 einen erwarteten Wert für den Invertierungszyklus aus, der gleich dem erwarteten Wert für den Invertierungszyklus entsprechend dem vorhergehenden Zyklus dieses Zyklus ist.
Wenn die DUT 110 ein Invertierungszyklussignal von mehreren Bits ausgibt, gibt der Invertierungszyklus-Erzeugungsabschnitt 24 vorzugsweise einen erwarteten Wert für den Invertierungszyklus von mehreren Bits entsprechend dem Invertierungszyklussignal der mehreren Bits aus. Wenn beispielsweise die DUT 110 eine Vorrichtung ist, die ein Invertierungszyklussignal von 1 Bit pro 8 Bits des Ausgangssignals ausgibt, deren Ausgangssignal gleich 72 Bits ist und die das Invertierungszyklussignal von 9 Bits ausgibt, gibt der Invertierungszyklus-Erzeugungsabschnitt 24 vorzugs weise einen erwarteten Wert für den Invertierungszyklus von 9 Bits aus. In diesem Fall gibt, wenn die Anzahl von sich ändernden Bits in diesem Zyklus gleich der Hälfte der Anzahl von Bits in einem Zyklus des Prüfmusters ist, der Komparator 58 den erwarteten Wert für den Invertierungszyklus von mehreren Bits gleich dem erwarteten Wert für den Invertierungszyklus von mehreren Bits entsprechend dem vorhergehenden Zyklus dieses Zyklus aus.
Die Prüfvorrichtung 100 nach dem vorliegenden Ausführungsbeispiel ermöglicht, dass das korrekte Muster für erwartete Werte effizient erzeugt wird, selbst wenn die DUT 110 das Ausgangssignal durch Invertieren oder Nichtinvertieren pro Zyklus ausgibt.
Der logische Komparator 40 kann weiterhin das von der DUT 110 ausgegebene Invertierungszyklussignal mit dem erwarteten Wert für den Invertierungszyklus vergleichen und kann das Vergleichsergebnis in dem Ausfallspeicher 50 speichern. In diesem Fall führt der Komparator 58 bevorzugt den erwarteten Wert für den Invertierungszyklus zu dem logischen Komparator 40.
6 ist ein Diagramm, das eine andere beispielhafte Konfiguration der Prüfvorrichtung 100 zeigt. Die Prüfvorrichtung 100 nach dem vorliegenden Ausführungsbeispiel stellt fest, ob die DUT 110 defektfrei ist oder nicht, weiterhin auf der Grundlage des von der DUT 110 ausgegebenen Invertierungszyklussignals. In 6 haben Komponenten, die mit denselben Bezugszahlen wie diejenigen in 1 gekennzeichnet sind, dieselben oder ähnliche Funktionen und Konfigurationen wie die in Verbindung mit 1 bis 5 erläuterten Komponenten.
Bei diesem Beispiel führt der Komparator 58 des Mustererzeugungsabschnitts 10 den erwarteten Wert für den Invertierungszyklus zu dem logischen Komparator 40, und der logische Komparator 40 vergleicht das von der DUT 110 ausgegebene Invertierungszyklussignal mit dem erwarteten Wert für den Invertierungszyklus und speichert das Vergleichsergebnis in dem Ausfallspeicher 50, wie vorstehend beschrieben ist. Die Prüfvorrichtung 100 nach dem vorliegenden Ausführungsbeispiel ermöglicht, dass die Prüfung der DUT 110 genauer durchgeführt werden kann.
Obgleich die Erfindung im Wege der Ausführungsbeispiele beschrieben wurde, ist festzustellen, dass der Fachmann viele Änderungen und Ersetzungen vornehmen kann, ohne den Geist und den Bereich der Erfindung zu verlassen.
Es ist offensichtlich anhand der Definition der angefügten Ansprüche, dass die Ausführungsbeispielen mit derartigen Modifikationen auch zu dem Bereich der Erfindung gehören.
GEWERBLICHE ANWENDBARKEIT
Wie aus der vorstehenden Beschreibung augenscheinlich ist, ermöglicht die Erfindung, dass die Prüfung der DUT, die das Ausgangssignal durch Invertieren oder Nichtinvertieren pro Zyklus ausgibt, effizient und genau durchgeführt wird.
Zusammenfassung:
Es ist eine Prüfvorrichtung vorgesehen, welche aufweist: einen Mustererzeugungsabschnitt zum Erzeugen eines Prüfmusters, einen Erzeugungsabschnitt für erwartete Werte zum Erzeugen eines erwarteten Wertes, einen Invertierungszyklus-Erzeugungsabschnitt zum Erzeugen eines Musters für erwartete Werte eines Ausgangssignals, in welchem Bits in einem Zyklus des Musters für erwartete Werte in den Ausgangsdaten entsprechend dem Zyklus, in welchem die elektronische Vorrichtung die Daten ausgibt durch Invertieren von deren Bits, einen H-Pegel-Beurteilungsabschnitt zum Ausgeben von H-Ausfalldaten pro Bit des Musters für erwartete Werte des Ausgangssignals, einen L-Pegel-Beurteilungsabschnitt zum Ausgeben von L-Ausfalldaten pro Bit des Musters für erwartete Werte des Ausgangssignals, einen Ausfallspeicher und Auswahlabschnitte zum Schalten eines logischen Wertes der H-Ausfalldaten und eines logischen Wertes der L-Ausfalldaten, wenn der Invertierungszyklus-Erzeugungsabschnitt die Bits des Musters für erwartete Werte invertiert.

Claims

Prüfvorrichtung zum Prüfen einer elektronischen Vorrichtung, die ein Ausgangssignal ausgibt, in welchem Bits von auszugebenden Ausgangsdaten pro Zyklus invertiert oder nicht invertiert werden, welche aufweist: einen Mustererzeugungsabschnitt zum Erzeugen eines Prüfmusters zum Prüfen der elektronischen Vorrichtung; einen Erzeugungsabschnitt für erwartete Werte zum Erzeugen eines Musters für erwartete Werte der von der elektronischen Vorrichtung aufgrund des Prüfmusters auszugebenden Ausgangsdaten; und einen Invertierungszyklus-Erzeugungsabschnitt zum Erzeugen eines Musters für erwartete Werte des Ausgangssignals, in welchem Bits in einem Zyklus des Musters für erwartete Werte der Ausgangsdaten entsprechend einem Zyklus, in welchem die elektronische Vorrichtung Bits der Ausgangsdaten invertiert und ausgibt, invertiert sind.
Prüfvorrichtung nach Anspruch 1, welche weiterhin aufweist: einen H-Pegel-Beurteilungsabschnitt zum Ausgeben von H-Ausfalldaten, die anzeigen, ob ein Bit des Ausgangssignals entsprechend einem Bit des Musters für erwartete Werte des Ausgangssignals, das den Pegel H anzeigt, den Pegel H pro Bit des Musters für erwartete Werte des Ausgangssignals hat oder nicht; einen L-Pegel-Beurteilungsabschnitt zum Ausgeben von L-Ausfalldaten, die anzeigen, ob ein Bit des Ausgangssignals entsprechend einem Bit des Musters für erwartete Werte des Ausgangssignals, des Pegel L anzeigt, den Pegel L pro Bit des Musters für erwartete Werte des Ausgangssignals hat oder nicht; einen Ausfallspeicher zum Speichern der H-Ausfalldaten als Ausfalldaten, wenn die Ausgangsdaten den Pegel H anzeigen, und Speichern der L-Ausfalldaten als Ausfalldaten, wenn die Ausgangsdaten den Pegel L anzeigen; und Auswahlabschnitte zum Umschalten eines logischen Wertes der H-Ausfalldaten mit einem logischen Wert der L-Ausfalldaten, wenn der Invertierungszyklus-Erzeugungsabschnitt die Bits des Musters für erwartete Werte beim Speichern in dem Ausfallspeicher invertiert.
Prüfvorrichtung nach Anspruch 2, bei der der Invertierungszyklus-Erzeugungsabschnitt Bits von welchem Zyklus in dem Muster für erwartete Werte bestimmt, die zu invertieren sind, auf der Grundlage des Prüfmusters.
Prüfvorrichtung nach Anspruch 2, bei der die elektronische Vorrichtung ein Speicher mit einem Invertierungsbereich ist, in den gegebene Daten geschrieben werden, indem sie invertiert werden; und die Prüfvorrichtung weiterhin einen Bereichsinvertierungsabschnitt zum Invertieren von vorher in den Invertierungsbereich zu schreibenden Bits aus Bits des von dem Mustererzeugungsabschnitt erzeugten Prüfmusters zum Zuführen zu der elektronischen Vorrichtung und dem Erzeugungsabschnitt für erwartete Werte aufweist.
Prüfvorrichtung nach Anspruch 4, bei der der Auswahlabschnitt den logischen Wert der H-Ausfalldaten schaltet entsprechend dem Bit, das durch den Invertierungszyklus-Erzeugungsabschnitt in dem Muster für erwartete Werte invertiert ist und durch den Bereichsinvertierungsabschnitt in dem Prüfmuster nicht invertiert ist, oder dem Bit, das durch den Invertierungszyklus-Erzeugungsabschnitt in dem Muster für erwartete Werte nicht invertiert ist und durch den Bereichsinvertierungsabschnitt in dem Prüfmuster invertiert ist, mit dem logischen Wert der L-Ausfalldaten, um in dem Ausfallspeicher gespeichert zu werden.
Prüfvorrichtung nach Anspruch 5, bei der der Bereichsinvertierungsabschnitt ein Bereichsinvertierungssignal erzeugt, das den Pegel H anzeigt entsprechend dem zu invertierenden Bit des Prüfmusters; der Mustererzeugungsabschnitt das exklusive ODER des Bereichsinvertierungssignals und des Prüfmusters zu der elektronischen Vorrichtung und dem Erzeugungsabschnitt für erwartete Werte führt; der Invertierungszyklus-Erzeugungsabschnitt ein Invertierungszyklussignal ausgibt, das den Pegel H entsprechend dem Zyklus des Prüfmusters, in welchem das Bit zu invertieren ist, ausgibt; der Erzeugungsabschnitt für erwartete Werte das exklusive ODER des durch den Bereichsinvertierungsabschnitt zu der elektronischen Vorrichtung geführten Prüfmusters und des Invertierungszyklussignals zu dem H-Pegel-Beurteilungsabschnitt und dem L-Pegel-Beurteilungsabschnitt als das Muster für erwartete Werte führt; die Prüfvorrichtung weiterhin einen Auswahlsteuerabschnitt zum Ausgeben eines Steuersignals zum Steuern der Auswahlabschnitte auf der Grundlage des exklusiven ODER des Bereichsinvertierungssignals und des Invertierungszyklussignals aufweist; und die Auswahlabschnitte den logischen Wert der H-Ausfalldaten mit dem logischen Wert der L-Ausfalldaten schalten, wenn das Steuersignal den Pegel H beim Speichern in den Ausfallspeicher anzeigt.
Prüfvorrichtung zum Prüfen einer elektronischen Vorrichtung, die ein Ausgangssignal ausgibt, in welchem Bits von auszugebenden Ausgangsdaten pro Zyklus invertiert oder nicht invertiert sind, welche aufweist: einen Mustererzeugungsabschnitt zum Erzeugen eines Prüfmusters zum Prüfen der elektronischen Vorrichtung; einen Erzeugungsabschnitt für erwartete Werte zum Erzeugen eines Musters für erwartete Werte der von der elektronischen Vorrichtung auf der Grundlage des Prüfmusters auszugebenden Ausgangsdaten; einen logischen Komparator zum Vergleichen des von der elektronischen Vorrichtung entsprechend dem Prüfmuster ausgegebenen Ausgangssignals mit dem Muster für erwartete Werte, um zu beurteilen, ob die elektronische Vorrichtung defektfrei ist oder nicht; einen Komparator zum Berechnen einer Anzahl. von Bits in jedem Zyklus des Prüfmusters, deren logischer Wert sich gegenüber dem logischen Wert von jeweiligen Bits des Musters für erwartete Werte in dem diesem Zyklus vorhergehenden Zyklus geändert hat, um festzustellen, ob die berechnete Anzahl von Bits größer als eine vorbestimmte Anzahl von Bits ist; und einen Invertierungszyklus-Erzeugungsabschnitt zum Bewirken, dass der Erzeugungsabschnitt für erwartete Werte ein Muster, in welchem das Prüfmuster dieses Zyklus invertiert ist, als ein Muster für erwartete Werte für diesen Zyklus dieses Prüfmusters ausgibt, wenn der Komparator feststellt, dass die Anzahl von Bits größer als die vorbestimmte Anzahl von Bits ist, und der bewirkt, dass der Erzeugungsabschnitt für erwartete Wertes das Prüfmuster dieses Zyklus als das Muster für erwartete Werte für den Zyklus dieses Prüfmusters ausgibt, wenn der Komparator feststellt, dass die Anzahl von Bits kleiner als die vorbestimmte Anzahl von Bits ist.
Prüfvorrichtung nach Anspruch 7, bei der die elektronische Vorrichtung auch ein Invertierungszyklussignal ausgibt, das anzeigt, ob Bits des Ausgangssignals pro Zyklus des Ausgangssignals invertiert sind oder nicht; der Komparator einen erwarteten Wert für den Invertierungszyklus ausgibt, der anzeigt, ob die berechnete Anzahl von Bits größer als die vorbestimmte Anzahl von Bits ist; und der logische Komparator beurteilt, ob die elektronische Vorrichtung defektfrei ist oder nicht, auf der Grundlage ebenfalls eines Ergebnisses des Vergleichs des erwarteten Wertes für den Invertierungszyklus mit dem Invertierungszyklussignal.
Prüfvorrichtung nach Anspruch 8, bei der der Komparator die Anzahl von sich ändernden Bits auch auf der Grundlage dessen berechnet, ob der erwartete Wert des Invertierungszyklus, der entsprechend dem betroffenen Zyklus auszugeben ist, sich gegenüber dem erwarteten Wert des Invertierungszyklus des dem betroffenen Zyklus vorhergehenden Zyklus geändert hat oder nicht.
Prüfvorrichtung nach Anspruch 8, bei der die vorbestimmte Anzahl von Bits ein Wert ist, der durch Addieren zu der Hälfte der Anzahl von Bits in einem Zyklus des Prüfmusters erhalten ist; und der Komparator den erwarteten Wert für den Invertierungszyklus gleich dem erwarteten Wert für den Invertierungszyklus entsprechend dem vorhergehenden Zyklus des betroffenen Zyklus ausgibt, wenn die Anzahl von sich ändernden Bits in dem betroffenen Zyklus gleich der Hälfte der Anzahl von Bits in einem Zyklus des Prüfmusters ist.
Prüfvorrichtung nach Anspruch 7, welche weiterhin aufweist: einen Halteabschnitt für Daten des vorhergehenden Zyklus zum Halten des Prüfmusters in dem dem betroffenen Zyklus vorhergehenden Zyklus; einen Halteabschnitt für einen erwarteten Invertierungswert des vorhergehenden Zyklus zum Halten des erwarteten Wertes des Invertierungszyklus entsprechend dem vorhergehenden Zyklus; und einen Erzeugungsabschnitt für ein Muster für erwartete Werte des vorhergehenden Zyklus zum Erzeugen des Musters für erwartete Werte in dem vorhergehenden Zyklus auf der Grundlage des Prüfmusters in dem vorhergehenden Zyklus, das von dem Halteabschnitt für vorhergehende Zyklusdaten gehalten wird, und des erwarteten Wertes für den Invertierungszyklus entsprechend dem vorhergehenden Zyklus, der von dem Halteab schnitt für den erwarteten Wert der Invertierung des vorhergehenden Zyklus gehalten wird; wobei der Komparator die Anzahl von sich ändernden Bits auf der Grundlage des Musters für erwartete Werte des vorhergehenden Zyklus und des Prüfmusters des betroffenen Zyklus berechnet.