TW293161B - - Google Patents

Download PDF

Info

Publication number
TW293161B
TW293161B TW085105915A TW85105915A TW293161B TW 293161 B TW293161 B TW 293161B TW 085105915 A TW085105915 A TW 085105915A TW 85105915 A TW85105915 A TW 85105915A TW 293161 B TW293161 B TW 293161B
Authority
TW
Taiwan
Prior art keywords
container
range
capacitor
indefinite
layer
Prior art date
Application number
TW085105915A
Other languages
English (en)
Original Assignee
Micron Comm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Comm Inc filed Critical Micron Comm Inc
Application granted granted Critical
Publication of TW293161B publication Critical patent/TW293161B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Description

經濟部中央標準局員工消費合作社印製 如3161 A7 B7 五、發明説明（1 ) 技術領域 本發明係闢於一種形成含Taa〇e介《®之霣容器之方 法，形成Taa〇e介電曆之方法*及霣容器構造。 先前技術 随著DRAH記憧體晶胞密度增高•維捋夠高雔存容量但 晶胞面積縮小的拱載持鑛不停。此外•持鑛有個進一步嫌 小晶胞面積的目禰。增加晶胞容Μ之主要方式係經由晶胞 结構技術。此種技術包含三度空間晶胞霣容器•例如挖榷 或堆叠電容器。隴著大小的特徵縮小，開發晶胞霣介»Μ 及晶胞结構材料發展變重要。256 Mb DRAM之特性大小約 為0.25微米，習知電介»例如31〇8及313(14由於介電常數 小故不適合。 考慮化學蒸氣沈積（CVD)Taa〇e薄膜是一種極有展望的 晶胞介電曆·原因為Taa〇e之介霣常數約為Si3N4之三倍。 先前技術®容器構造包含使用TaaOef為霣容器介®靥， 合併上方主要為结晶性TiH霣極或其它曆。然而·鉅靥相 闞的擴敗性在形成的霣容器構造構成問題。例如，來自 Taa〇e之組非期望地由介霣曆外滲。又，來自毗鄰導霣霣 容器板之材料擴散入靼雇內。任一種情況下，Taa(U靥之 介«性質皆以比較預期更低或無法控制之方式受到不良影 響。 _示之籣軍說明 本發明之較佳具艚例將參照附圔說明如下。 第1園為根據本發明之半専tt晶圆片段示意剖面圃； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央棣準局貝工消费合作社印製 A7 B7 五、發明説明（2 ) 第2圈為根據本發明另一具《例之半導體晶圓片段示 意剖面鬮； 第3圓為根據本發明之又另一具*例之半導體晶園片 段示意剖面鼷。 進行本發明之最佳横式及本發明之揭示 根據本發明之一個態樣，一種形成電容器之方法包含 下列步驟： 提供一傾節點其有待®連接至霣容器； 提供第一導《性霣容器板於節點上； 化學蒸氣沈積Taa〇B霣容器介霣層於第一導電霣容器 板上；及 提供一雇主要為不定形擴散陣壁曆於Taa〇e介霣層上。 根據本發明之另一態樣，一棰形成介霣曆之方法，包 括下列步驟： 化學蒸氣沈稹一曆Taa〇e介霣靥於基質頂上；及 提供一種主要為不定形擴散陣壁層於Tae〇e介®靥上。 根據本發明之又另一態樣，一種霣容器包括： 一片第一導霄《容器板； 一曆毗鄰第一専《電容器板之«容器介«曆，該霣容 器介霣靥包括Taa〇e ; 一層毗鄰Tae〇e介《曆之主要為不定形擴敗陣壁；及 一片第二導««容器板，Tae〇e介《靥係置於第一與 第二導《板間。 特別首先參照第1匾，半導«晶圆片段概略K#考纗 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 訂
AT _!Ζ_ 五、發明説明（3 ) (請先閱讀背面之注意事項再填寫本頁) 號10表示。包括一片籩鬆矽基質12其中形成有一個専霣擴 散區14。一層絕緣曆16,典型為艚矽代磷酸鹽玻璃（BPSG) ，提供於基質12上，而接觸開口事先設於絕緣曆至擴散區 14。導《材料20填充於接觭開口 18 ·而材料20及氧化物雇 16如所述已經平面化。材料20可為任一種遘當等霣材料， 例如鎢或導電摻雜聚矽。電容器構造2 5設於曆16及柱塞20 頂上，而導霣柱塞20構成有待電連接至電容器25之節點。 經濟部中央標準局員工消费合作杜印裝 電容器2 5包括第一導鼋電容器板2 6其提供於節點2 0上 方且製作圔樣。較佳材料範例為導電摻雜聚矽•對2 56 Mb 密度提供至10QQ埃摩度。Taa〇e之霣容器介電曆28提供於 第一導電電容器板2 6上。沈積靥28之方法範例係使用 Ta(0CaHs)e及氧作為前驅物於45QC賴低壓化學蒸氣沈稹 。Ta(OC8He)e可於170Ό氣化並使用氧氣或另一種逋當載 氣引進反應器室内。隨後，於700C至900tJ之溫度範園於 無水氧氣氛下藉快速热退火密化。較佳，下方霣容器板26 之聚矽表面於提供Ta,〇e之前亦箱原地滴加HF淸潔。恰在 沈積13,0<«前*也可進行快速热氮處理，例如於NH3中於 900¾處理60秒。根據256 Mb積«程度之層28較佳厚度範 例為100埃。 主要為不定形擴敗陣莖曆30設於Taa〇e介霄層28上。 此層較佳為導電性，對256 Mb積«程度之較佳厚度範例為 20 0埃。層30之最佳材料為薄金羼有機化學蒸氣沈積（MOCVD) 沈積的主要為不定形TiCxLOs，此處“X”係於0.01至0.5 之範園，“y”係於0.99至0.5之範園，及“Z”係於0至0.3 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（4 ) 之範圍，而“X” ，“y”及“z”之和等於約1.0。較佳此 種沈積用之金羼有櫬前顆物為Ti(NRa)«，此處R係遘自Η及 含碳基團。生產此種主要為不定形層之沈積條件包含2 00 1C至60〇υ，及0.1至10 0托耳。最佳不定形掮散陣壁雇包 括對於钽由Taa〇e層向外擴散之陣壁材料。較佳TiCxNy〇z 可提供此種功能。 亦最佳，“z”等於0。然而不幸，沈積膜暴露於氧甚 至周圍空氣時*氧會非期望地摻混於沈稹膜內。摻混的氧 非期望地影響等電性。因此，較佳減少暴两於氧，直到整 個膜被随後各層覆蓋為止•隨後各層可有效作為氧摻混的 陣壁。 然後_•第二導電®容器板32提供於擴散降壁雇30外俩 ，因此Taa〇e介霄餍28置於第一與第二専電板間。因此， 第二導罨霣容器板32構成設於不定形擴散陣壁雇30上的分 立的第二導罨轚容器板。第二霣容器板32之較佳材料範例 為聚矽，用於256 Mb積體程度之較佳厚度為1000埃。 先前技術構造及提議利用Taa〇e作為電容器介霣曆有 鉅原子由曆中非期望地向外擴散，或有非期望的成分擴散 入此曆内的缺點。如前述較佳具體例中提供薄曆主要不定 形擴散陣壁層有助於維持Ta,〇e層的完整性，因此，具有 此種小用途所需的高介電常數。本發明發現不定形材料由 於不存在有晶粒邊界（於多晶材料中提供方便的擴散路徑） 故屬較佳擴敗陣壁。 第2圖示例說明根捶本發明之另一具體例S容器構造 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消費合作社印裝 A7 B7 五、發明説明（5 ) 及方法。若屬遽宜，則使用第1圖之相同煽號，若有差異 則Μ不同編號表示，類似編號接有“a”表示。晶圓片段 10a包括一個霣容器構造25a，其與前述具髑例之差異為設 有一片主要為不定形導電第二電容器板32a作為特性不定 形擴敗陣壁層。較佳材料為前述金屬有檄化學蒸氣沈積 TiCxLOz，其提供至可有效形成第二導««容器板32a之 主要部份（如所示，整個部份）之厚度。另外，可提供板32 及26構成導霣特性不定形擴散陣壁曆例如MOCVD TiCxNy〇« Ο 第3圔示例說明又另一具«例電容器構造及方法。再 度•若颺通宜，使用第一具體例之相同编號·而差異Μ不 同编號或加尾詞“ b”表示。晶固片段10b包含分別具有第 一具«例之相同第一及第二電容器板26及32之霣容器構造 2 5b。然而，提供一對主要為不定形擴展陣壁層30及4 0來 包住Taa〇e介霣曆28K防钽向外擴散。 縮小規棋實施本發明研究三類快速热氮退火聚矽膜其 上方具有Taa〇e薄膜·且於上方沈積不同的氮化钽或碳氮 化鉅曆。本發明構造係於冷壁化學蒸氣沈稹反懕室内於 450Ό，及0.5托耳由肆二甲醢胺基钽（TDMAT)賴金属有機 化學蒸氣沈稹TitMOz薄膜形成。此等晶圓與二曆非本發 明沈稹氮化妲暦比較。兩暦非本發明曆分別«化學蒸氣沈 積及激鍍沈積。CVD TiN薄膜係經由於低壓化學蒸氣沈積 反應室内於600C反應TiCl*與NH3(亦即非M0CVD)形成。激 鍍TiN薄膜係經由於Ar-Na周圍氣氛於0.014托耳反應性狼 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------「裝！ (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 293161 五、發明説明（6 ) 鍍Ti形成。沈積過程中，基質加热至400¾。CVD TiN薄膜 頂上，K及本發明之M0CVD薄膜頂上也沈稹額外濺鍍TiNlf 曆以防止用來去除光阻的霣漿步»通程中被氧化。使用 TiCl«及NH,之濺鍍沈積膜及CVD TiN膜為结晶性·而本發 明之MOCVD膜為大體不定形。 每組準備4個樣品，其中三個於7X 10·8托耳於70 0¾ ，800TC及900=分別退火30分鏟。相對於對照CVD TiN薄 膜，観察钽向外擴敗人结晶TiN層，且隨著退火溫度的升 高而坩加。又*结晶濺鍍TiN薄膜•則観察到900·Ό退火後 •組明顯向外擴散入TiN曆。 而不定形MOCVD TiCxLOz薄膜*則未見钽向外擴散。 然而薄膜中檢測得2 0原子％碳及氧。又•高達9001：未出 現MOCVD Ti(MOz靥與介霣Taa〇e之交互作用，因此此種 複合層構成引人的霣容器及其它介《曆之候埋者。 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央揉準局貝工消费合作社印装 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 10 A7 B7 五、發明説明（7 ) 元件欏猇對照 10 ....晶圓片段 12____基質 14----擴散區 1 6 ....絕緣曆 18——接觸開口 20____材料 25.. ..電容器構造 26.. ..第一導電霣容器板 28. . . .¾容器介電曆 30 * 40 ----主要為不定形擴敗陣壁靥 32.. ..第二導霄霣容器板 ----------f 裝------訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -11 -

Claims (1)

  1. A8 B8 C8 D8 經濟部中央橾準局員工消費合作社印製 六、申請專利範圍 1. 一種形成電容器之方法包含下列步驟： 提供一個節點其有待霣連接至電容器； 提供第一導霣性電容器板於節點上； 化學蒸氣沈積Taa〇e電容器介罨曆於第一導霣霄 容器板上；及 提供一雇主要為不定形擴散陣壁雇於1&«08介霣 層上。 2. 如申請専利範園第1項之形成霄容器之方法，其中提 供不定形擴散陣壁層作為鉅由Taa〇e層向外擴散的陣 壁。 3. 如申請專利範園第1項之形成霣容器之方法，其中該 不定形擴散障壁靥係提供作導電用。 4. 如申請專利範園第1項之形成®容器之方法，其中該 不定形擴散陣壁層係提供作導锺用及提供至可有效形 成第二導霣霣容器板的主要部份之厚度。 5. 如申請專利範園第1項之形成電容器之方法*其又包 拮於不定形擴敗障壁層上方提供一片分立第二導霣電 容器板。 6. 如申謫專利範園第1項之形成霣容器之方法，其中該 提供不定形擴散陣壁雇步»包括於Taa〇e上金羼有機 化學蒸氣沈積一層TiCxLO»曆，此處“X”係於〇·〇1 至0.5之範圃，及“y”係於0.99至0.5之範園•及“ z”係於〇至〇.3之範園，而“X” · ”及“z”之和 等於約1. 0。 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 ir 本紙張(CNS〉A4規格（210X297公釐） 12 A8 B8 C8 D8 293161 申請專利範圍 7. 如申請專利範圃第1項之形成電容器之方法*其中該 提供不定形擴散陣壁曆步驟包括於Taa〇e上金羼有櫬 化學蒸氣沈積一雇TiCxLO«層，此處“xw係於〇.〇1 至0.5之範園，及“y”係於0.99至0.5之範園，及“ Z”係於0至0.3之範困，而“X” ，“y”及“Z”之和 等於約1.0;及該金颺有機化學蒸氣沈積TiCxNy〇«步 驟包括使用式Ti(NRa)«之氣態組有機金*前驅物*此 處R係S自Η及含碳基團，及使用20〇υ至60 010，及 0.1至10 0托耳（Torr)之沈積條件。 8. 如申請專利範園第1項之形成®容器之方法，其中該 提供不定形擴散陣壁曆步驟包括於Ta,〇e上金羼有懺 化學蒸氣沈積一曆Ti(M〇s層•此處“X”係於0.01 至0.5之範画，及“y”係於0.33至0.5之範圔，及“ z”係於0至0.3之範圓，而“X” ，“y”及“z”之和 等於約1.0;及該金鼷有檄化學蒸氣沈稹TiCxl^O*步 驟包括使用式Ti(NRa)«之氣態鉅有機金羼前驅物，此 處R係壤自Η及含碳基圄，及使用200*0至60 0¾，及 0.1至10 0托耳之沈積條件；及 又包括於該不定形擴敗陣壁餍上提供一片分立第 二導電轚容器板。 9. 如申請専利範園第1項之形成霣容器之方法·其中該 提供不定形擴散陣壁層步嫌包括於Taa〇e上金觸有機 化學蒸氣沈積一層TiCxNrO»靥，此處“X”係於0.01 至0.5之範園，及“y”僳於0.99至0.5之範圃，及“ 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） -1 3 - (請先閲讀背面之注意事項再填寫本頁} 訂 經濟部中央標準局員工消费合作社印製 經濟部中央標準局負工消費合作社印装 A8 B8 C8 D8 申請專利範圍 z”係於0至0.3之範，而“X” · “y”及之和 等於約1. 0 ;及 又包括於該不定形擴敗陣壁曆上提供一片分立第 二導霣電容器板。 10. —種形成介電層之方法，包括下列步» : 化學蒸氣沈積一靥Taa〇B介®層於基質頂上；及 提供一種主要為不定形擴散陣壁®於1&2〇11介電 層上。 11. 如申請專利範画第10項之形成介霣層之方法，其中提 供不定形擴敗陣壁曆作為組由Taa〇e^向外掮散的陣 壁。 12. 如申請專利範園第10項之形成介霣靥之方法·其中該 不定形擴敗陣壁曆係提供作導霣用。 13. 如申請專利範面第10項之形成介霣曆之方法，其中該 提供不定形擴敗陣壁曆步嫌包括於Taa〇e上金屬有櫬 化學蒸氣沈積一曆TiCxL〇z層，此處Mx”係於Q.01 至0.5之範園，及“y”係於0.99至0.5之範園，及“ z”係於0至0.3之範面，而“X” ，wy”及“z”之和 等於約1.0。 14. 如申請專利範園第10項之形成介電曆之方法*其中該 提供不定形擴敗陣壁曆步驟包括於Ta8〇e上金屬有櫬 化學蒸氣沈積一曆TiCxLO*曆，此處“X”係於0.01 至0.5之範園，及“y”係於0.99至0.5之範園，及“ z”係於0至0.3之範園，而“xw · wy”及“z”之和 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 14 (請先閣讀背面之注意事項再填寫本頁) 裝· # A8 B8 C8 D8 經濟部中央標準局員工消費合作社印褽 六、申請專利範圍 等於約1.0;及該金颺有櫬化學蒸氣沈稹TiCxNzOz步 髁包括使用式Ti(NR3>4之氣態妲有機金颺前驅物，此 處R係理自Η及含碳基團，及使用200t：至60 0<C ·及 0.1至1QQ托耳之沈積條件。 15. —種電容器包括： 一片第一導電電容器板； 一靥毗鄰第一専電電容器板之霣容器介霣曆，該 霄容器介電層包括Ta8〇e ; —片第二導電電容器板，1&3〇8介霣曆係置於第 一與第二導電板間；及 一層毗鄰Taa〇e介電靥之主要為不定形擴散陣壁。 16. 如申請專利範園第15項之電容器，其中該不定形擴散 陣壁層包括一種材料其為鉅由TaaO-介電靥向外擴敗 的陣壁。 17. 如申誚専利範圃第15項之電容器，其中該不定形擴散 陣壁層為専霣性。 18. 如申讅專利範圈第15項之霣容器•其中該不定形擴敗 陣壁層為導霣性且構成可有效形成第二専霣霣容器板 主要部份之厚度。 19·如申誚専利範画第15項之霣容器，其中該不定形擴敗 陣壁曆為導電性，及第二霄容器板之主要部份係與該 不定形擄散陣壁曆分立。 20.如申請專利範匯第15項之轚容器，其中該不定形擴散 陣壁層包括TiCxNy〇z，此處“X”係於Q.oi至〇.5之範 (請先閲讀背面之注意事項再填寫本頁) 裝· 、1T < L 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 293161 bI C8 D8 六、申請專利範圍 圍，“y”係於0.99至0.5之範圍，及“z”係於0至0.3 之範園，而“X” ，“y”及“Z”之和等於約1.0。 21. 如申請專利範圃第15項之電容器，其中該不定形擴散 陣壁曆包括TiCxNyO» •此處“X”係於0.01至0.5之範 園，“y”係於0.99至0.5之範团，及“z”係於0至0.3 之範園，而“ X” · “ y”及“ Z”之和等於約1. 0 ;及 該不定形擴散陣壁曆為導《性且構成可有效形成 第二導電電容器板主要部份之厚度。 22. 如申講專利範画第15項之霣容器，其中該不定形擴散 陣壁層包括TiCxL〇z，此處“X”係於0.01至0.5之範 圃，“y”係於0.99至0.5之範圃，及“Z”係於0至0.3 之範画，而“ X” ，“ y”及"z”之和等於約1. 〇 ;及 該不定形擴敗陣壁曆為導電性•及第二霄容器板 之主要部份係與該不定形擴散陣蘧曆分立。 23. —種電容器包括： 一片第一導霣«容器板； 一層毗鄰第一導霣霣容器板之霣容器介霣曆，該 霣容器介《層包括Taa〇e ; 經濟部中央橾準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 一片第二導霄霣容器板，132〇(>介電曆係置於第 一與第二導霣板間；及 一對毗鄰Tae〇e介霣曆之主要為不定形擴敗陣壁。 24. 如申請專利範圃第23項之電容器，其中該不定形擴散 陣壁曆包括一種材料其為钽由138〇8介霣層向外擴散 的陣壁。 本紙張尺度適用中國國家標準（CNS〉八4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 25·如申謫專利範画第23項之霣容器，其中該不定形擴散 陣壁靥為専電性。 26.如申請專利範圍第23項之電容器，其中該不定形擴敗 陣壁層為導電性且構成可有效形成第二導霣電容器板 主要部份之厚度。 2 7.如申請專利範圍第23項之電容器，其中該不定形擴散 陣壁層為導電性，及第二電容器板之主要部份係與該 不定形擴散障壁靥分立。 28. 如申請專利範圃第2 3項之電容器，其中該不定形擴散 陣壁層包括TiCxNy〇z •此處“X”係於〇.〇1至0.5之範 画，“y”係於0.39至0.5之範園，及“Z”係於0至0.3 之範園*而“ X” ，“ y”及“ z”之和等於約1 · 〇。 29. 如申請専利範圃第23項之霣容器•其中該不定形擴敗 障壁層包括TiCxNy〇z ·此處“X”係於0.01至0.5之範 圃，“y”係於0.99至0.5之範園，及“Z”係於0至0.3 之範圍，而“ X” ，“ y”及M z”之和等於約1. 〇 ;及 該不定形擴散陣壁雇為導電性且構成可有效形成 第二導電罨容器板主要部份之厚度。 30. 如申請専利範圍第23項之霣容器，其中該不定形擴敗 陣壁層包括TiCxNy〇z，此處“ X”係於0.01至0.5之範 团，“y”係於0.99至0.5之範園，及“z”係於0至0.3 之範圍，而“ X” ，“ y”及“ Z”之和等於約1. 〇 ;及 該不定形擴敗陣壁層為専霣性，及第二霣容器板 之主要部份係與該不定形擴散陣壁層分立。 本紙張尺度逋用中國國家標準（CNS >八4規格（210X297公釐） -17 - (請先閲讀背面之注意事項再填寫本頁) 裝· L----訂
TW085105915A 1995-05-19 1996-05-18 TW293161B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/444,853 US5663088A (en) 1995-05-19 1995-05-19 Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer

Publications (1)

Publication Number Publication Date
TW293161B true TW293161B (zh) 1996-12-11

Family

ID=23766625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085105915A TW293161B (zh) 1995-05-19 1996-05-18

Country Status (9)

Country Link
US (4) US5663088A (zh)
EP (1) EP0826237B1 (zh)
JP (1) JP4314413B2 (zh)
KR (1) KR100419921B1 (zh)
AT (1) ATE321359T1 (zh)
AU (1) AU5864596A (zh)
DE (1) DE69635953T2 (zh)
TW (1) TW293161B (zh)
WO (1) WO1996036993A1 (zh)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665625A (en) 1995-05-19 1997-09-09 Micron Technology, Inc. Method of forming capacitors having an amorphous electrically conductive layer
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
KR100189982B1 (ko) * 1995-11-29 1999-06-01 윤종용 고유전체 캐패시터의 제조방법
US5754390A (en) 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
JPH09260600A (ja) * 1996-03-19 1997-10-03 Sharp Corp 半導体メモリ素子の製造方法
US6455916B1 (en) * 1996-04-08 2002-09-24 Micron Technology, Inc. Integrated circuit devices containing isolated dielectric material
US5843830A (en) 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
US6548854B1 (en) * 1997-12-22 2003-04-15 Agere Systems Inc. Compound, high-K, gate and capacitor insulator layer
US6075266A (en) * 1997-01-09 2000-06-13 Kabushiki Kaisha Toshiba Semiconductor device having MIS transistors and capacitor
JPH10247723A (ja) * 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd 半導体装置のキャパシタの製造方法
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
JP3445925B2 (ja) * 1997-10-07 2003-09-16 シャープ株式会社 半導体記憶素子の製造方法
US6156647A (en) * 1997-10-27 2000-12-05 Applied Materials, Inc. Barrier layer structure which prevents migration of silicon into an adjacent metallic layer and the method of fabrication of the barrier layer
US6025228A (en) * 1997-11-25 2000-02-15 Advanced Micro Devices, Inc. Method of fabricating an oxynitride-capped high dielectric constant interpolysilicon dielectric structure for a low voltage non-volatile memory
TW396610B (en) * 1997-12-06 2000-07-01 Samsung Electronics Co Ltd A capacitor formed by high dielectric constant stuff
US6911371B2 (en) 1997-12-19 2005-06-28 Micron Technology, Inc. Capacitor forming methods with barrier layers to threshold voltage shift inducing material
US6165833A (en) 1997-12-19 2000-12-26 Micron Technology, Inc. Semiconductor processing method of forming a capacitor
US7034353B2 (en) 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
US6682970B1 (en) 1998-02-27 2004-01-27 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6150706A (en) 1998-02-27 2000-11-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6111285A (en) 1998-03-17 2000-08-29 Micron Technology, Inc. Boride electrodes and barriers for cell dielectrics
US6156638A (en) * 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
US6331811B2 (en) * 1998-06-12 2001-12-18 Nec Corporation Thin-film resistor, wiring substrate, and method for manufacturing the same
KR100290895B1 (ko) * 1998-06-30 2001-07-12 김영환 반도체 소자의 커패시터 구조 및 이의 제조 방법
JP4030193B2 (ja) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3592535B2 (ja) 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6271131B1 (en) 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6323081B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
US6239028B1 (en) * 1998-09-03 2001-05-29 Micron Technology, Inc. Methods for forming iridium-containing films on substrates
US6284655B1 (en) 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
DE19842704C2 (de) * 1998-09-17 2002-03-28 Infineon Technologies Ag Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6177305B1 (en) 1998-12-17 2001-01-23 Lsi Logic Corporation Fabrication of metal-insulator-metal capacitive structures
KR100293713B1 (ko) * 1998-12-22 2001-07-12 박종섭 메모리소자의 커패시터 제조방법
US6235594B1 (en) * 1999-01-13 2001-05-22 Agere Systems Guardian Corp. Methods of fabricating an integrated circuit device with composite oxide dielectric
US6290822B1 (en) 1999-01-26 2001-09-18 Agere Systems Guardian Corp. Sputtering method for forming dielectric films
US6387748B1 (en) * 1999-02-16 2002-05-14 Micron Technology, Inc. Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
US6445023B1 (en) 1999-03-16 2002-09-03 Micron Technology, Inc. Mixed metal nitride and boride barrier layers
US6417041B1 (en) * 1999-03-26 2002-07-09 Advanced Micro Devices, Inc. Method for fabricating high permitivity dielectric stacks having low buffer oxide
JP3473485B2 (ja) * 1999-04-08 2003-12-02 日本電気株式会社 薄膜抵抗体およびその製造方法
US7022623B2 (en) * 1999-04-22 2006-04-04 Micron Technology, Inc. Method of fabricating a semiconductor device with a dielectric film using a wet oxidation with steam process
US6329286B1 (en) 1999-04-27 2001-12-11 Micron Technology, Inc. Methods for forming conformal iridium layers on substrates
US6208009B1 (en) 1999-04-30 2001-03-27 Digital Devices, Inc. RC-networks in semiconductor devices and method therefor
US6281142B1 (en) 1999-06-04 2001-08-28 Micron Technology, Inc. Dielectric cure for reducing oxygen vacancies
US6046081A (en) * 1999-06-10 2000-04-04 United Microelectronics Corp. Method for forming dielectric layer of capacitor
KR100335775B1 (ko) * 1999-06-25 2002-05-09 박종섭 반도체 소자의 캐패시터 제조 방법
US6465828B2 (en) 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
EP1218928A1 (en) * 1999-09-28 2002-07-03 Symetrix Corporation Integrated circuits with barrier layers and methods of fabricating same
US6475854B2 (en) 1999-12-30 2002-11-05 Applied Materials, Inc. Method of forming metal electrodes
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
JP3437832B2 (ja) * 2000-03-22 2003-08-18 東京エレクトロン株式会社 成膜方法及び成膜装置
US6476432B1 (en) 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
US6507063B2 (en) 2000-04-17 2003-01-14 International Business Machines Corporation Poly-poly/MOS capacitor having a gate encapsulating first electrode layer
US6579783B2 (en) 2000-07-07 2003-06-17 Applied Materials, Inc. Method for high temperature metal deposition for reducing lateral silicidation
US6825522B1 (en) 2000-07-13 2004-11-30 Micron Technology, Inc. Capacitor electrode having an interface layer of different chemical composition formed on a bulk layer
US6461931B1 (en) 2000-08-29 2002-10-08 Micron Technology, Inc. Thin dielectric films for DRAM storage capacitors
US6373087B1 (en) * 2000-08-31 2002-04-16 Agere Systems Guardian Corp. Methods of fabricating a metal-oxide-metal capacitor and associated apparatuses
US6521544B1 (en) 2000-08-31 2003-02-18 Micron Technology, Inc. Method of forming an ultra thin dielectric film
US6410968B1 (en) * 2000-08-31 2002-06-25 Micron Technology, Inc. Semiconductor device with barrier layer
US6682969B1 (en) * 2000-08-31 2004-01-27 Micron Technology, Inc. Top electrode in a strongly oxidizing environment
US6576964B1 (en) 2000-08-31 2003-06-10 Micron Technology, Inc. Dielectric layer for a semiconductor device having less current leakage and increased capacitance
US6660631B1 (en) 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US6495428B1 (en) 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
US6727140B2 (en) * 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US7037730B2 (en) 2001-07-11 2006-05-02 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
JP2005504885A (ja) 2001-07-25 2005-02-17 アプライド　マテリアルズ　インコーポレイテッド 新規なスパッタ堆積方法を使用したバリア形成
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US7129128B2 (en) * 2001-08-29 2006-10-31 Micron Technology, Inc. Method of improved high K dielectric-polysilicon interface for CMOS devices
EP2249413A3 (en) * 2002-04-01 2011-02-02 Konica Corporation Support and organic electroluminescence element comprising the support
DE10216614B4 (de) * 2002-04-15 2004-06-17 Infineon Technologies Ag Verfahren zur Verstärkung einer dielektrischen Schicht auf einem Halbleitersubstrat an Fehlstellen und Anordnung mit einer verstärkten dielektrischen Schicht
KR100465631B1 (ko) * 2002-12-11 2005-01-13 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7385954B2 (en) * 2003-07-16 2008-06-10 Lucent Technologies Inc. Method of transmitting or retransmitting packets in a communication system
US7256980B2 (en) * 2003-12-30 2007-08-14 Du Pont Thin film capacitors on ceramic
WO2007065460A1 (de) * 2005-12-09 2007-06-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnfilmwiderstand mit schichtstruktur und verfahren zur herstellung eines dünnfilmwiderstands mit schichtstruktur
TWI274379B (en) * 2005-12-26 2007-02-21 Ind Tech Res Inst MIM capacitor structure and method of manufacturing the same
WO2009090979A1 (ja) * 2008-01-18 2009-07-23 Tokyo Electron Limited キャパシタ、半導体装置、およびこれらの作製方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0192646B1 (en) * 1984-08-27 1989-11-29 AT&T Corp. Diffusion barrier layer for integrated-circuit devices
EP0205137A3 (en) * 1985-06-14 1987-11-04 E.I. Du Pont De Nemours And Company Dielectric compositions
JP2633584B2 (ja) * 1987-10-06 1997-07-23 株式会社東芝 半導体装置及びその製造方法
JPH01222469A (ja) * 1988-03-01 1989-09-05 Fujitsu Ltd 半導体記憶装置とその製造方法
JPH03157965A (ja) * 1989-11-15 1991-07-05 Nec Corp 半導体装置
US5057447A (en) * 1990-07-09 1991-10-15 Texas Instruments Incorporated Silicide/metal floating gate process
US5082797A (en) * 1991-01-22 1992-01-21 Micron Technology, Inc. Method of making stacked textured container capacitor
US5234857A (en) * 1991-03-23 1993-08-10 Samsung Electronics, Co., Ltd. Method of making semiconductor device having a capacitor of large capacitance
KR920018987A (ko) * 1991-03-23 1992-10-22 김광호 캐패시터의 제조방법
US5665431A (en) * 1991-09-03 1997-09-09 Valenite Inc. Titanium carbonitride coated stratified substrate and cutting inserts made from the same
US5571572A (en) * 1991-09-05 1996-11-05 Micron Technology, Inc. Method of depositing titanium carbonitride films on semiconductor wafers
US5192589A (en) * 1991-09-05 1993-03-09 Micron Technology, Inc. Low-pressure chemical vapor deposition process for depositing thin titanium nitride films having low and stable resistivity
JP3055242B2 (ja) * 1991-09-19 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
US5142438A (en) * 1991-11-15 1992-08-25 Micron Technology, Inc. Dram cell having a stacked capacitor with a tantalum lower plate, a tantalum oxide dielectric layer, and a silicide buried contact
KR940009628B1 (ko) * 1991-11-16 1994-10-15 삼성전자 주식회사 커패시터 및 그 제조방법
JP2827661B2 (ja) * 1992-02-19 1998-11-25 日本電気株式会社 容量素子及びその製造方法
EP0551117A2 (en) * 1992-01-08 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Large scale integrated circuit device and thin film forming method and apparatus for the same
US5162248A (en) * 1992-03-13 1992-11-10 Micron Technology, Inc. Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
JPH0685187A (ja) * 1992-09-07 1994-03-25 Nec Corp 半導体記憶装置
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5338700A (en) * 1993-04-14 1994-08-16 Micron Semiconductor, Inc. Method of forming a bit line over capacitor array of memory cells
US5340763A (en) * 1993-02-12 1994-08-23 Micron Semiconductor, Inc. Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US5246881A (en) * 1993-04-14 1993-09-21 Micron Semiconductor, Inc. Low-pressure chemical vapor deposition process for depositing high-density, highly-conformal, titanium nitride films of low bulk resistivity
US5278091A (en) * 1993-05-04 1994-01-11 Micron Semiconductor, Inc. Process to manufacture crown stacked capacitor structures with HSG-rugged polysilicon on all sides of the storage node
US5340765A (en) * 1993-08-13 1994-08-23 Micron Semiconductor, Inc. Method for forming enhanced capacitance stacked capacitor structures using hemi-spherical grain polysilicon
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials

Also Published As

Publication number Publication date
WO1996036993A1 (en) 1996-11-21
US6198124B1 (en) 2001-03-06
DE69635953D1 (de) 2006-05-11
JP4314413B2 (ja) 2009-08-19
AU5864596A (en) 1996-11-29
JPH11509684A (ja) 1999-08-24
EP0826237A4 (en) 1998-09-23
KR19990014845A (ko) 1999-02-25
US5663088A (en) 1997-09-02
US5814852A (en) 1998-09-29
ATE321359T1 (de) 2006-04-15
EP0826237A1 (en) 1998-03-04
DE69635953T2 (de) 2007-02-01
US6017789A (en) 2000-01-25
EP0826237B1 (en) 2006-03-22
KR100419921B1 (ko) 2004-05-20

Similar Documents

Publication Publication Date Title
TW293161B (zh)
US6677254B2 (en) Processes for making a barrier between a dielectric and a conductor and products produced therefrom
JP4719358B2 (ja) キャパシターの製造方法
TW460930B (en) Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
US4959745A (en) Capacitor and method for producing the same
US9105646B2 (en) Methods for reproducible flash layer deposition
TWI322487B (en) Method for fabricating capacitor in semiconductor device
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
JP4009550B2 (ja) 金属酸化膜の形成方法
JP2001527282A (ja) ビスマスベースの強誘電体膜を選択的に堆積させる方法
TW472362B (en) Method of manufacturing capacitor of semiconductor device
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US8563392B2 (en) Method of forming an ALD material
JPH05167008A (ja) 半導体素子の製造方法
US6326259B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100424710B1 (ko) 반도체 소자의 제조방법
KR100522762B1 (ko) 금속막의 화학기상증착법
KR100399073B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
JP2003007858A (ja) 半導体素子のキャパシタ形成方法
KR100646921B1 (ko) 커패시터 제조 방법
JP2002064144A (ja) タンタル酸化物膜を絶縁膜として有するキャパシタの製造方法
KR20030002129A (ko) 캐패시터의 제조 방법
JPH0515308B2 (zh)
JPH09249973A (ja) 半導体装置の製造方法
JP2002076140A (ja) 半導体素子のキャパシタ製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees