KR19990014845A - Ｔａ２Ｏ５ 유전층 형성방법 - Google Patents

Ｔａ２Ｏ５ 유전층 형성방법 Download PDF

Info

Publication number
KR19990014845A
KR19990014845A KR1019970708189A KR19970708189A KR19990014845A KR 19990014845 A KR19990014845 A KR 19990014845A KR 1019970708189 A KR1019970708189 A KR 1019970708189A KR 19970708189 A KR19970708189 A KR 19970708189A KR 19990014845 A KR19990014845 A KR 19990014845A
Authority
KR
South Korea
Prior art keywords
diffusion barrier
barrier layer
capacitor
electrically conductive
amorphous diffusion
Prior art date
Application number
KR1019970708189A
Other languages
English (en)
Other versions
KR100419921B1 (ko
Inventor
샌드후구르테에스.
파잔피에르씨.
Original Assignee
린치 미카엘 엘
마이크론테크날러지인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린치 미카엘 엘, 마이크론테크날러지인코퍼레이티드 filed Critical 린치 미카엘 엘
Publication of KR19990014845A publication Critical patent/KR19990014845A/ko
Application granted granted Critical
Publication of KR100419921B1 publication Critical patent/KR100419921B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical Vapour Deposition (AREA)
  • Inorganic Insulating Materials (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

축전기 형성 방법은 (a) 축전기로의 전기연결이 될 노드를 제공하고; (b) 노드위로 제 1 전기전도성 축전기 플레이트를 제공하고; (c) 제 1 전기전도성 축전기 플레이트 위로 축전기 Ta2O5유전층을 화학증착하며; (d) Ta2O5유전층 위로 비정질 확산 장벽층을 제공하는 단계를 포함한다. 비정질 확산 장벽층은 전기 전도성이며 유기금속화학 증착된 TiCxNyOz를 구성성분으로 하며 x는 0.01 내지 0.5, y는 0.99 내지 0.5, z는 0 내지 0.3, x, y 및 z의 합은 1.0이다.

Description

Ｔａ２Ｏ５ 유전층 형성방법
DRAM이 메모리 셀 밀도에서 증가함에 따라 셀면적 감소에도 불구하고 충분히 높은 저장 전기용량을 유지할려는 시도가 계속된다. 추가로, 셀면적을 더욱 감소시킬려는 시도가 계속된다. 셀 전기용량을 증가시키는 주요 방법은 셀 구축기술을 통해서이다. 이러한 기술은 트렌치형 또는 스택형 축전기와 같은 3차원 셀 축전기를 포함한다. 그러나 크기가 더욱 소형이 됨에 따라 셀구조 뿐만 아니라 셀유전물질의 개발도 중요해졌다. 256Mb DRAM의 크기는 0.25 마이크론 정도이며 SiO2및 Si3N4와 같은 종래의 유전물질은 작은 유전상수 때문에 적합하지 않다.
Ta2O5의 유전상수는 Si3N4의 거의 3배이므로 화학증착된 (CVD) Ta2O5필름이 유망한 셀 유전층으로 고려된다. 제안된 공지기술의 축전기 구조는 위에 놓인 결정성 TiN 전극 또는 다른 층과 조합으로 축전기 유전층으로서 Ta2O5를 사용한다. 그러나 탄탈륨층에 대한 확산은 축전기 구조에 문제가 된다. 예컨대, Ta2O5로 부터 탄탈륨이 유전층으로 부터 바람직하지 않게 외부 확산하는 경향이 있다. 게다가, 인접한 전도성 축전기 플레이트로 부터 재료가 탄탈륨층으로 확산할 수 있다. 어느 경우든 Ta2O5의 유전성질은 비조절된 방식으로 악영향을 받는다.
본 발명은 Ta2O5유전층을 가지는 축전기 형성방법, Ta2O5유전층 형성방법 및 축전기 구조에 관계한다.
도 1 은 본 발명에 따른 반도체 웨이퍼 조각의 단면도이다.
도 2 는 본 발명에 따른 반도체 웨이퍼 조각의 또다른 구체예의 단면도이다.
도 3 은 본 발명에 따른 반도체 웨이퍼 조각의 또다른 구체예의 단면도이다.
* 부호 설명
10,10a,10b...반도체 웨이퍼 조각 12...벌크 실리콘 기질
14...전도성 확산 영역 16...절연층
18...접촉구멍 20...전도성 물질
25,25a,25b...축전기 26...제1 전기전도성 축전기 플레이트
28...Ta2O5유전층 30,40...확산 장벽층
32,32a...제2 축전기 플레이트
본 발명에 따르면 축전기 형성방법이 다음 단계를 포함한다:
축전기에 전기연결이 되게 할 노드를 제공하고;
노드위로 제 1 전기 전도성 축전기 플레이트를 제공하고;
제 1 전기 전도성 축전기 플레이트 위로 축전기 유전층 Ta2O5를 화학증착하고;
Ta2O5유전층 위로 비정질 확산 장벽층을 제공한다.
본 발명의 또다른 측면에 따르면, 유전층 형성방법은 다음 단계를 포함한다:
기질 상부에 Ta2O5유전층을 화학증착하고;
Ta2O5유전층 위로 비정질 확산 장벽층을 제공한다.
본 발명의 또다른 측면에 따르면, 축전기는 다음을 포함한다:
제 1 전기전도성 축전기 플레이트;
제 1 전기전도성 축전기 플레이트에 인접하고 Ta2O5를 포함하는 축전기 유전층;
Ta2O5유전층에 인접한 비정질 확산 장벽;
제 2 전기 전도성 축전기 플레이트, Ta2O5유전층은 제 1 및 제 2 전기전도성 플레이트 사이에 위치된다.
도 1 에서 반도체 웨이퍼 조각(10)이 도시된다. 이것은 전도성 확산 영역(14)이 내부에 형성된 벌크 실리콘 기질(12)을 포함한다. 대체로 보로포스포실리케이트 유리(BPSG)인 절연층(16)이 기질(12)위로 제공되며 접촉구멍(18)이 이전에 확산영역(14)에 제공된다. 전도성 물질(20)이 접촉구멍(18)을 채우며 물질(20)과 산화물층(16)은 도시된 대로 평탄화된다. 물질(20)은 텅스텐 또는 전도성 도핑된 폴리실리콘과 같은 적당한 전도성 물질일 수 있다. 축전기(25)가 층(16) 및 플러그(20) 상부에 제공되며 전도성 플러그(20)는 축전기(25)로의 전기연결이 되는 노드를 구성한다.
축전기(25)는 노드(20)위에 제공되어 패턴화되는 제 1 전기 전도성 축전기 플레이트(26)를 포함한다. 선호되는 재료는 전도성 도핑된 폴리실리콘이며 256Mb 밀도의 경우에 1000Å의 두께를 가진다. 축전기의 Ta2O5유전층(28)이 제 1 전기 전도성 축전기 플레이트(26)위에 제공된다. 층(28)을 증착하는 방법중 하나는 전구물질로서 Ta(OC2H5)5와 산소를 사용하여 450℃에서 저압 화학증착하는 것이다. Ta(OC2H5)5는 170℃에서 증기화되어서 아르곤 또는 기타 적당한 운반가스를 사용하여 반응기 챔버에 도입된다. 후속으로, 700℃ 내지 900℃의 온도에서 건조 산소 대기에서 신속한 열소둔함으로써 치밀화가 이루어진다. 선호적으로, 하부 축전기 플레이트(26)의 폴리실리콘 표면은 Ta2O5제공에 앞서 HF 딥(dip)에 의해 세정된다. 신속한 열 질소처리 역시 Ta2O5증착 바로 이전에 NH3에서 60초간 900℃에서 수행될 수 있다. 256Mb 집적시 층(28)의 선호되는 두께는 100Å이다.
비정질 확산 장벽층(30)이 Ta2O5유전층(28) 위에 제공된다. 이러한 층은 전기 전도성이며 256Mb 집적으로 선호되는 두께는 200Å이다. 층(30)의 가장 선호되는 재료는 유기금속 화학증착(MOCVD)에 의해 증착되는 TiCxNyOz이다. 여기서 x는 0.01 내지 0.5이며 y는 0.99 내지 0.5이며 z는 0 내지 0.3이며 x, y 및 z의 합은 1.0이다. 이러한 증착을 위해 선호되는 유기금속 전구물질은 Ti(NR2)4이며 R은 H와 탄소함유 라디칼에서 선택된다. 이러한 비정질층을 생성하기 위한 증착조건은 200℃ 내지 600℃의 온도와 0.1 내지 100 Torr의 압력이다. 가장 선호적으로, 비정질 확산 장벽층은 Ta2O5층으로 부터 탄탈륨의 외부확산에 대한 장벽인 재료를 포함한다. TiCxNyOz재료가 이러한 기능을 수행한다.
또한 z가 0인 것이 선호된다. 그러나, 불행히도 필름이 산소, 심지어는 공기에 노출될 때 산소가 바람직하지 않게 증착된 필름에 포함될 수 있다. 이러한 삽입된 산소는 전도성에 악영향을 미친다. 따라서, 필름이 산소삽입에 대한 장벽으로 작용할 수 있는 후속층에 의해 덮힐 때까지 산소 노출은 최소화되는 것이 좋다.
후속으로, Ta2O5유전층(28)이 제 1 및 제 2 전기 전도성 플레이트 사이에 위치되도록 제 2 전기 전도성 축전기 플레이트(32)가 확산 장벽층(30) 밖으로 제공된다. 따라서 제 2 전기 전도성 축전기 플레이트(32)는 비정질 확산 장벽층(30) 위에 제공된 분리된 제 2 전기 전도성 축전기 플레이트를 구성한다. 제 2 축전기 플레이트(32)의 선호되는 재료는 폴리실리콘이며 256Mb 집적을 위해 선호되는 두께는 1000Å이다.
축전기 유전층으로서 Ta2O5를 사용하는 공지 기술은 이러한 층으로 부터 탄탈륨의 바람직하지 않은 외부 확산 또는 이러한 층으로 바람직하지 않은 성분의 확산 문제 있다. 선호되는 구체예에서 위에서 기술된 바와 같이 얇은 비정질 확산 장벽층의 제공은 Ta2O5층의 보전성을 유지시키며 이러한 작은 응용분야에서 바람직한 고유전상수를 유지시킨다. 비정질 재료는 폴리크리스탈 재료에 용이한 확산 경로를 제공할 수 있는 결정 입자 경계의 부재로 인해 더 양호한 확산 장벽임이 본 발명에서 발견되었다.
도 2 는 본 발명에 따른 또다른 축전기 구성 및 방법을 보여준다. 도 1 과 유사한 숫자가 사용되며 차이는 상이한 숫자로 표시되며 유사한 숫자에는 접미사 a가 붙는다. 웨이퍼 조각(10a)은 고유한 비정질 확산 장벽층으로서 기능을 하는 비정질이며 전기전도성인 제 2 축전기 플레이트(32a)의 제공에 있어서 제 1 구체예와는 상이한 축전기(25a)를 포함한다. 선호되는 재료는 제 2 전기전도성 축전기 플레이트(32a)의 주요부위(전체 부위)를 형성하는데 효과적인 두께로 제공되는 유기금속 화학 증착된 TiCxNyOz이다. 혹은 MOCVD TiCxNyOz와 같은 전도성이며 비정질인 확산장벽층을 구성하기 위해서 플레이트(32)와 (36) 둘다가 제공될 수 있다.
도 3 은 또다른 축전기 구성 및 방법을 보여주는데 제 1 구체예의 유사한 숫자가 사용되며 차이는 상이한 숫자나 접미사 b로 표시된다. 웨이퍼 조각(10b)은 각각 제 1 구체예의 제 1 및 제 2 축전기 플레이트(26, 32)를 가지는 축전기(25b)를 포함한다. 그러나, 한쌍의 비정질 확산 장벽층(30, 40)이 제공되어 Ta2O5유전층(28)을 캡슐화하여서 탄탈륨 외부 확산을 방지한다.
본 발명은 상부에 Ta2O5필름을 가지는 3가지 종류의 신속한 열 질소 소둔된 폴리실리콘 필름에 대한 연구를 실시하며 위에 놓이는 상이한 티타늄 질화물 또는 티타늄 카보나이트라이트 층이 증착된다. 본 발명의 웨이퍼는 냉간벽 화학증착 반응기에서 450℃ 및 0.5 Torr에서 테트라키스디메틸아미도 티타늄(TDMAT)으로 부터 증착된 TiCxNyOz의 유기 금속 화학 증착에 의해 증착된다. 이들 웨이퍼는 두 개의 증착된 티타늄 질화물층과 비교된다. 이들 두층은 각각 화학 증착과 스퍼터링에 의해 증착된다. CVD TiN 필름은 저압 화학 증착 반응기에서 TiCl4와 NH3를 600℃(즉, 비-MOCVD)에서 반응시킴으로써 형성된다. 스퍼터링된 TiN 필름은 0.014 Torr에서 Ar-N2환경에서 Ti를 반응성 스퍼터링 시킴으로써 형성된다. 기질은 증착동안 400℃까지 가열된다. CVD TiN 필름과 MOCVD 필름 상부에 스퍼터링된 TiN 으로된 추가 캐핑층이 증착되어 포토레지스트 제거에 사용되는 플라즈마 단계동안 산화방지를 한다. TiCl4와 NH3를 사용하여 스퍼터링 증착된 필름과 CVD TiN 필름은 결정성이나 본 발명의 MOCVD 필름은 비정질이다.
4개의 샘플이 준비되고 그중 3개는 7 × 10-6Torr에서 30분간 700℃, 800℃, 900℃에서 어닐링된다. 비교용 CVD TiN 필름에 있어서 결정성 TiN층으로의 Ta의 외부 확산이 관찰되며 어닐링 온도가 증가하면 확산도 증가한다. 결정성이며 스퍼터링된 TiN 필름의 경우에 900℃ 어닐링 후에 TiN 층으로 탄탈륨의 상당한 외부 확산이 관찰된다.
비정질 MOCVD TiCxNyOz필름의 경우에 탄탈륨의 외부확산이 전혀 관찰되지 않는다. 그러나 필름에서 20원자%의 탄소 및 산소가 탐지된다. 그러나, 최대 900℃까지 MOCVD TiCxNyOz층과 Ta2O5유전층의 상호작용의 부재는 이러한 복합층이 축전기 및 기타 유전층으로 매력을 끄는 후보가 되게 한다.

Claims (30)

  1. 기질위로 제 1 전기전도성 축전기 플레이트를 형성하고;
    제 1 전기전도성 축전기 플레이트 위로 축전기의 Ta2O5유전층을 형성하고;
    Ta2O5유전층 위로 비정질 확산 장벽층을 형성하는 단계를 포함하는 축전기 형성방법.
  2. 제 1 항에 있어서, Ta2O5층으로 부터 탄탈륨의 외부 확산에 대한 장벽으로서 비정질 확산 장벽층이 제공됨을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 비정질 확산 장벽층이 전기전도성이 되게 제공됨을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 비정질 확산 장벽층이 전기전도성이고 제 2 전기전도성 축전기 플레이트의 주요부위를 형성시키는 두께로 제공됨을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 비정질 확산 장벽층 위로 분리된 제 2 전기전도성 축전기 플레이트를 제공하는 단계를 더욱 포함하는 방법.
  6. 제 1 항에 있어서, 비정질 확산장벽층 형성단계가 Ta2O5위로 TiCxNyOz를 유기금속 화학증착시키는 것이며 x는 0.01 내지 0.5, y는 0.99 내지 0.5, z는 0 내지 0.3, x, y 및 z의 합은 1.0임을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 비정질 확산 장벽층 형성단계가 Ta2O5위로 TiCxNyOz를 유기금속 화학증착하는 것이며 x는 0.01 내지 0.5, y는 0.99 내지 0.5, z는 0 내지 0.3, x, y 및 z의 합은 1.0이며; TiCxNyOz를 유기금속 화학증착하는 단계가 화학식 Ti(NR2)4의 기체 티타늄 유기금속 전구물질을 활용하는 것이며 R은 H와 탄소함유 라디칼에서 선택되며 0.1 내지 100 Torr와 200 내지 600℃의 증착조건을 활용함을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 비정질 확산 장벽층 형성단계가 Ta2O5위로 TiCxNyOz를 유기금속 화학증착하는 것이며 x는 0.01 내지 0.5, y는 0.99 내지 0.5, z는 0 내지 0.3, x, y 및 z의 합은 1.0이며; TiCxNyOz를 유기금속 화학증착하는 단계가 화학식 Ti(NR2)4의 기체 티타늄 유기금속 전구물질을 활용하는 것이며 R은 H와 탄소함유 라디칼에서 선택되며 0.1 내지 100 Torr와 200 내지 600℃의 증착 조건을 활용하며;
    비정질 확산 장벽층 위로 분리된 제 2 전기 전도성 축전기 플레이트를 제공하는 단계를 더욱 포함함을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 비정질 확산 장벽층 형성 단계가 Ta2O5위로 TiCxNyOz를 유기금속 화학증착하는 것이며 x는 0.01 내지 0.5, y는 0.99 내지 0.5, z는 0 내지 0.3, x, y 및 z의 합은 1.0이며;
    비정질 확산 장벽층 위로 분리된 제 2 전기 전도성 축전기 플레이트를 제공하는 단계를 더욱 포함함을 특징으로 하는 방법.
  10. 기질상부에 Ta2O5유전층을 형성하고;
    Ta2O5유전층 위로 비정질 확산 장벽층을 형성하는 단계를 포함하는 유전층 형성방법.
  11. 제 10 항에 있어서, Ta2O5층으로 부터 탄탈륨의 외부 확산에 장벽으로서 비정질 확산 장벽층이 제공됨을 특징으로 하는 방법.
  12. 제 10 항에 있어서, 비정질 확산 장벽층이 전기 전도성이 되게 제공됨을 특징으로 하는 방법.
  13. 제 10 항에 있어서, 비정질 확산 장벽층 형성단계가 Ta2O5위로 TiCxNyOz를 유기금속 화학증착시키는 것이며 x는 0.01 내지 0.5, y는 0.99 내지 0.5, z는 0 내지 0.3, x, y 및 z의 합은 1.0임을 특징으로 하는 방법.
  14. 제 10 항에 있어서, 비정질 확산 장벽층 형성단계가 Ta2O5위로 TiCxNyOz를 유기금속 화학증착하는 것이며 x는 0.01 내지 0.5, y는 0.99 내지 0.5, z는 0 내지 0.3, x, y 및 z의 합은 1.0이며; TiCxNyOz를 유기금속 화학증착하는 단계가 화학식 Ti(NR2)4의 기체 티타늄 유기금속 전구물질을 활용하는 것이며 R은 H와 탄소함유 라디칼에서 선택되며 0.1 내지 100 Torr와 200 내지 600℃의 증착 조건을 활용함을 특징으로 하는 방법.
  15. 제 1 전기전도성 축전기 플레이트;
    제 1 전기전도성 축전기 플레이트에 인접하며 Ta2O5를 포함하는 축전기 유전층;
    제 2 전기전도성 축전기 플레이트, Ta2O5유전층은 제 1 및 제 2 전기 전도성 플레이트 사이에 위치된다; 그리고
    Ta2O5유전층에 인접한 비정질 확산 장벽층을 포함하는 축전기.
  16. 제 15 항에 있어서, Ta2O5층으로 부터 탄탈륨의 외부 확산에 대한 장벽으로서 비정질 확산 장벽층이 제공됨을 특징으로 하는 축전기.
  17. 제 15 항에 있어서, 비정질 확산 장벽층이 전기 전도성이 되게 제공됨을 특징으로 하는 축전기.
  18. 제 15 항에 있어서, 비정질 확산 장벽층이 전기전도성이고 제 2 전기전도성 축전기 플레이트의 주요부위를 형성시키는 두께로 제공됨을 특징으로 하는 축전기.
  19. 제 15 항에 있어서, 비정질 확산장벽층이 전기 전도성이며 제 2 전기전도성 축전기 플레이트 주요부위가 비정질 확산 장벽층으로 부터 분리됨을 특징으로 하는 축전기.
  20. 제 15 항에 있어서, 비정질 확산장벽층이 TiCxNyOz를 포함하며 x는 0.01 내지 0.5, y는 0.99 내지 0.5, z는 0 내지 0.3, x, y 및 z의 합은 1.0임을 특징으로 하는 축전기.
  21. 제 15 항에 있어서, 비정질 확산 장벽층이 TiCxNyOz를 포함하며 x는 0.01 내지 0.5, y는 0.99 내지 0.5, z는 0 내지 0.3, x, y 및 z의 합은 1.0이며;
    비정질 확산 장벽층이 전기 전도성이며 제 2 전기 전도성 축전기 플레이트의 주요 부위를 형성하는 두께를 구성함을 특징으로 하는 축전기.
  22. 제 15 항에 있어서, 비정질 확산 장벽층이 TiCxNyOz를 포함하며 x는 0.01 내지 0.5, y는 0.99 내지 0.5, z는 0 내지 0.3, x, y 및 z의 합은 1.0이며;
    비정질 확산 장벽층이 전기 전도성이며 제 2 축전기 플레이트 주요 부위가 비정질 확산 장벽층으로 부터 분리됨을 특징으로 하는 축전기.
  23. 제 1 전기 전도성 축전기 플레이트;
    제 1 전기 전도성 축전기 플레이트와 인접하며 Ta2O5를 포함하는 축전기 유전층;
    제 2 전기 전도성 축전기 플레이트, Ta2O5유전층은 제 1 및 제 2 전기 전도성 플레이트 사이에 위치된다; 그리고
    Ta2O5유전층에 인접한 한쌍의 비정질 확산 장벽층을 포함하는 축전기.
  24. 제 23 항에 있어서, Ta2O5층으로 부터 탄탈륨의 외부 확산에 대한 장벽으로서 비정질 확산 장벽층이 제공됨을 특징으로 하는 축전기.
  25. 제 23 항에 있어서, 비정질 확산 장벽층이 전기 전도성이 되게 제공됨을 특징으로 하는 축전기.
  26. 제 23 항에 있어서, 비정질 확산 장벽층이 전기 전도성이고 제 2 전기전도성 축전기 플레이트의 주요부위를 형성시키는 두께로 제공됨을 특징으로 하는 축전기.
  27. 제 23 항에 있어서, 비정질 확산 장벽층이 전기 전도성이며 제 2 전기 전도성 축전기 플레이트 주요 부위가 비정질 확산 장벽층으로 부터 분리됨을 특징으로 하는 축전기.
  28. 제 23 항에 있어서, 비정질 확산 장벽층이 TiCxNyOz를 포함하며 x는 0.01 내지 0.5, y는 0.99 내지 0.5, z는 0 내지 0.3, x, y 및 z의 합은 1.0임을 특징으로 하는 축전기.
  29. 제 23 항에 있어서, 비정질 확산 장벽층이 TiCxNyOz를 포함하며 x는 0.01 내지 0.5, y는 0.99 내지 0.5, z는 0 내지 0.3, x, y 및 z의 합은 1.0이며;
    비정질 확산 장벽층이 전기 전도성이며 제 1 및 제 2 전기 전도성 축전기 플레이트의 주요 부위를 형성하는 두께를 구성함을 특징으로 하는 축전기.
  30. 제 23 항에 있어서, 비정질 장벽층이 TiCxNyOz을 포함하며 x는 0.01 내지 0.5, y는 0.99 내지 0.5, z는 0 내지 0.3이며 x, y 및 z의 합은 1.0이며;
    비정질 확산 장벽층이 전기 전도성이며 제 1 및 제 2 전기전도성 축전기 플레이트의 주요 부위가 비정질 확산 장벽층으로 부터 분리됨을 특징으로 하는 축전기.
KR1019970708189A 1995-05-19 1996-05-17 Ta205유전층형성방법 KR100419921B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/444,853 1995-05-19
US08/444853 1995-05-19
US08/444,853 US5663088A (en) 1995-05-19 1995-05-19 Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer

Publications (2)

Publication Number Publication Date
KR19990014845A true KR19990014845A (ko) 1999-02-25
KR100419921B1 KR100419921B1 (ko) 2004-05-20

Family

ID=23766625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970708189A KR100419921B1 (ko) 1995-05-19 1996-05-17 Ta205유전층형성방법

Country Status (9)

Country Link
US (4) US5663088A (ko)
EP (1) EP0826237B1 (ko)
JP (1) JP4314413B2 (ko)
KR (1) KR100419921B1 (ko)
AT (1) ATE321359T1 (ko)
AU (1) AU5864596A (ko)
DE (1) DE69635953T2 (ko)
TW (1) TW293161B (ko)
WO (1) WO1996036993A1 (ko)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665625A (en) 1995-05-19 1997-09-09 Micron Technology, Inc. Method of forming capacitors having an amorphous electrically conductive layer
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
KR100189982B1 (ko) * 1995-11-29 1999-06-01 윤종용 고유전체 캐패시터의 제조방법
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
JPH09260600A (ja) * 1996-03-19 1997-10-03 Sharp Corp 半導体メモリ素子の製造方法
US6455916B1 (en) * 1996-04-08 2002-09-24 Micron Technology, Inc. Integrated circuit devices containing isolated dielectric material
US5843830A (en) * 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
US6548854B1 (en) * 1997-12-22 2003-04-15 Agere Systems Inc. Compound, high-K, gate and capacitor insulator layer
US6075266A (en) * 1997-01-09 2000-06-13 Kabushiki Kaisha Toshiba Semiconductor device having MIS transistors and capacitor
JPH10247723A (ja) * 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd 半導体装置のキャパシタの製造方法
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
JP3445925B2 (ja) * 1997-10-07 2003-09-16 シャープ株式会社 半導体記憶素子の製造方法
US6156647A (en) * 1997-10-27 2000-12-05 Applied Materials, Inc. Barrier layer structure which prevents migration of silicon into an adjacent metallic layer and the method of fabrication of the barrier layer
US6025228A (en) * 1997-11-25 2000-02-15 Advanced Micro Devices, Inc. Method of fabricating an oxynitride-capped high dielectric constant interpolysilicon dielectric structure for a low voltage non-volatile memory
KR100285066B1 (ko) * 1997-12-06 2001-04-02 윤종용 고유전체 물질을 갖는 커패시터의 형성방법
US6165833A (en) 1997-12-19 2000-12-26 Micron Technology, Inc. Semiconductor processing method of forming a capacitor
US6911371B2 (en) 1997-12-19 2005-06-28 Micron Technology, Inc. Capacitor forming methods with barrier layers to threshold voltage shift inducing material
US6150706A (en) 1998-02-27 2000-11-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6682970B1 (en) 1998-02-27 2004-01-27 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US7034353B2 (en) 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6111285A (en) 1998-03-17 2000-08-29 Micron Technology, Inc. Boride electrodes and barriers for cell dielectrics
US6156638A (en) 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6730559B2 (en) * 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
US6331811B2 (en) * 1998-06-12 2001-12-18 Nec Corporation Thin-film resistor, wiring substrate, and method for manufacturing the same
KR100290895B1 (ko) * 1998-06-30 2001-07-12 김영환 반도체 소자의 커패시터 구조 및 이의 제조 방법
JP3592535B2 (ja) 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030193B2 (ja) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6271131B1 (en) 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6284655B1 (en) 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6239028B1 (en) * 1998-09-03 2001-05-29 Micron Technology, Inc. Methods for forming iridium-containing films on substrates
US6323081B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
DE19842704C2 (de) 1998-09-17 2002-03-28 Infineon Technologies Ag Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6177305B1 (en) 1998-12-17 2001-01-23 Lsi Logic Corporation Fabrication of metal-insulator-metal capacitive structures
KR100293713B1 (ko) * 1998-12-22 2001-07-12 박종섭 메모리소자의 커패시터 제조방법
US6235594B1 (en) * 1999-01-13 2001-05-22 Agere Systems Guardian Corp. Methods of fabricating an integrated circuit device with composite oxide dielectric
US6290822B1 (en) 1999-01-26 2001-09-18 Agere Systems Guardian Corp. Sputtering method for forming dielectric films
US6387748B1 (en) * 1999-02-16 2002-05-14 Micron Technology, Inc. Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
US6445023B1 (en) * 1999-03-16 2002-09-03 Micron Technology, Inc. Mixed metal nitride and boride barrier layers
US6417041B1 (en) * 1999-03-26 2002-07-09 Advanced Micro Devices, Inc. Method for fabricating high permitivity dielectric stacks having low buffer oxide
JP3473485B2 (ja) * 1999-04-08 2003-12-02 日本電気株式会社 薄膜抵抗体およびその製造方法
US7022623B2 (en) 1999-04-22 2006-04-04 Micron Technology, Inc. Method of fabricating a semiconductor device with a dielectric film using a wet oxidation with steam process
US6329286B1 (en) 1999-04-27 2001-12-11 Micron Technology, Inc. Methods for forming conformal iridium layers on substrates
US6208009B1 (en) 1999-04-30 2001-03-27 Digital Devices, Inc. RC-networks in semiconductor devices and method therefor
US6281142B1 (en) 1999-06-04 2001-08-28 Micron Technology, Inc. Dielectric cure for reducing oxygen vacancies
US6046081A (en) * 1999-06-10 2000-04-04 United Microelectronics Corp. Method for forming dielectric layer of capacitor
KR100335775B1 (ko) * 1999-06-25 2002-05-09 박종섭 반도체 소자의 캐패시터 제조 방법
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
EP1218928A1 (en) * 1999-09-28 2002-07-03 Symetrix Corporation Integrated circuits with barrier layers and methods of fabricating same
US6475854B2 (en) 1999-12-30 2002-11-05 Applied Materials, Inc. Method of forming metal electrodes
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
JP3437832B2 (ja) * 2000-03-22 2003-08-18 東京エレクトロン株式会社 成膜方法及び成膜装置
US6476432B1 (en) 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
US6507063B2 (en) 2000-04-17 2003-01-14 International Business Machines Corporation Poly-poly/MOS capacitor having a gate encapsulating first electrode layer
US6579783B2 (en) 2000-07-07 2003-06-17 Applied Materials, Inc. Method for high temperature metal deposition for reducing lateral silicidation
US6825522B1 (en) * 2000-07-13 2004-11-30 Micron Technology, Inc. Capacitor electrode having an interface layer of different chemical composition formed on a bulk layer
US6461931B1 (en) 2000-08-29 2002-10-08 Micron Technology, Inc. Thin dielectric films for DRAM storage capacitors
US6576964B1 (en) 2000-08-31 2003-06-10 Micron Technology, Inc. Dielectric layer for a semiconductor device having less current leakage and increased capacitance
US6410968B1 (en) * 2000-08-31 2002-06-25 Micron Technology, Inc. Semiconductor device with barrier layer
US6373087B1 (en) * 2000-08-31 2002-04-16 Agere Systems Guardian Corp. Methods of fabricating a metal-oxide-metal capacitor and associated apparatuses
US6521544B1 (en) * 2000-08-31 2003-02-18 Micron Technology, Inc. Method of forming an ultra thin dielectric film
US6660631B1 (en) * 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
US6682969B1 (en) * 2000-08-31 2004-01-27 Micron Technology, Inc. Top electrode in a strongly oxidizing environment
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US7037730B2 (en) 2001-07-11 2006-05-02 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US6727140B2 (en) 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US6495428B1 (en) 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
JP2005504885A (ja) 2001-07-25 2005-02-17 アプライド　マテリアルズ　インコーポレイテッド 新規なスパッタ堆積方法を使用したバリア形成
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US7129128B2 (en) * 2001-08-29 2006-10-31 Micron Technology, Inc. Method of improved high K dielectric-polysilicon interface for CMOS devices
EP2249413A3 (en) * 2002-04-01 2011-02-02 Konica Corporation Support and organic electroluminescence element comprising the support
DE10216614B4 (de) * 2002-04-15 2004-06-17 Infineon Technologies Ag Verfahren zur Verstärkung einer dielektrischen Schicht auf einem Halbleitersubstrat an Fehlstellen und Anordnung mit einer verstärkten dielektrischen Schicht
KR100465631B1 (ko) * 2002-12-11 2005-01-13 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7385954B2 (en) * 2003-07-16 2008-06-10 Lucent Technologies Inc. Method of transmitting or retransmitting packets in a communication system
US7256980B2 (en) * 2003-12-30 2007-08-14 Du Pont Thin film capacitors on ceramic
DE112005003768A5 (de) * 2005-12-09 2009-02-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnfilmwiderstand mit Schichtstruktur und Verfahren zur Herstllunng eines Dünnfilmwiderstands mit Schichtstruktur
TWI274379B (en) * 2005-12-26 2007-02-21 Ind Tech Res Inst MIM capacitor structure and method of manufacturing the same
WO2009090979A1 (ja) * 2008-01-18 2009-07-23 Tokyo Electron Limited キャパシタ、半導体装置、およびこれらの作製方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065733B2 (ja) * 1984-08-27 1994-01-19 アメリカン テレフオン アンド テレグラフ カムパニ− 集積回路デバイスおよびその製造方法
EP0205137A3 (en) * 1985-06-14 1987-11-04 E.I. Du Pont De Nemours And Company Dielectric compositions
JP2633584B2 (ja) * 1987-10-06 1997-07-23 株式会社東芝 半導体装置及びその製造方法
JPH01222469A (ja) * 1988-03-01 1989-09-05 Fujitsu Ltd 半導体記憶装置とその製造方法
JPH03157965A (ja) * 1989-11-15 1991-07-05 Nec Corp 半導体装置
US5057447A (en) * 1990-07-09 1991-10-15 Texas Instruments Incorporated Silicide/metal floating gate process
US5082797A (en) * 1991-01-22 1992-01-21 Micron Technology, Inc. Method of making stacked textured container capacitor
KR920018987A (ko) * 1991-03-23 1992-10-22 김광호 캐패시터의 제조방법
US5234857A (en) * 1991-03-23 1993-08-10 Samsung Electronics, Co., Ltd. Method of making semiconductor device having a capacitor of large capacitance
US5665431A (en) * 1991-09-03 1997-09-09 Valenite Inc. Titanium carbonitride coated stratified substrate and cutting inserts made from the same
US5571572A (en) * 1991-09-05 1996-11-05 Micron Technology, Inc. Method of depositing titanium carbonitride films on semiconductor wafers
US5192589A (en) * 1991-09-05 1993-03-09 Micron Technology, Inc. Low-pressure chemical vapor deposition process for depositing thin titanium nitride films having low and stable resistivity
JP3055242B2 (ja) * 1991-09-19 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
US5142438A (en) * 1991-11-15 1992-08-25 Micron Technology, Inc. Dram cell having a stacked capacitor with a tantalum lower plate, a tantalum oxide dielectric layer, and a silicide buried contact
KR940009628B1 (ko) * 1991-11-16 1994-10-15 삼성전자 주식회사 커패시터 및 그 제조방법
JP2827661B2 (ja) * 1992-02-19 1998-11-25 日本電気株式会社 容量素子及びその製造方法
EP0551117A2 (en) * 1992-01-08 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Large scale integrated circuit device and thin film forming method and apparatus for the same
US5162248A (en) * 1992-03-13 1992-11-10 Micron Technology, Inc. Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
JPH0685187A (ja) * 1992-09-07 1994-03-25 Nec Corp 半導体記憶装置
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5340763A (en) * 1993-02-12 1994-08-23 Micron Semiconductor, Inc. Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same
US5338700A (en) * 1993-04-14 1994-08-16 Micron Semiconductor, Inc. Method of forming a bit line over capacitor array of memory cells
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US5246881A (en) * 1993-04-14 1993-09-21 Micron Semiconductor, Inc. Low-pressure chemical vapor deposition process for depositing high-density, highly-conformal, titanium nitride films of low bulk resistivity
US5278091A (en) * 1993-05-04 1994-01-11 Micron Semiconductor, Inc. Process to manufacture crown stacked capacitor structures with HSG-rugged polysilicon on all sides of the storage node
US5340765A (en) * 1993-08-13 1994-08-23 Micron Semiconductor, Inc. Method for forming enhanced capacitance stacked capacitor structures using hemi-spherical grain polysilicon
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials

Also Published As

Publication number Publication date
US5814852A (en) 1998-09-29
EP0826237B1 (en) 2006-03-22
AU5864596A (en) 1996-11-29
JPH11509684A (ja) 1999-08-24
EP0826237A4 (en) 1998-09-23
EP0826237A1 (en) 1998-03-04
US6017789A (en) 2000-01-25
DE69635953T2 (de) 2007-02-01
KR100419921B1 (ko) 2004-05-20
US5663088A (en) 1997-09-02
ATE321359T1 (de) 2006-04-15
WO1996036993A1 (en) 1996-11-21
TW293161B (ko) 1996-12-11
DE69635953D1 (de) 2006-05-11
US6198124B1 (en) 2001-03-06
JP4314413B2 (ja) 2009-08-19

Similar Documents

Publication Publication Date Title
KR100419921B1 (ko) Ta205유전층형성방법
EP1368822B1 (en) Rhodium-rich oxygen barriers
US5383088A (en) Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics
KR100403611B1 (ko) 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US6271558B1 (en) Capacitors and capacitor construction
US5846859A (en) Method for manufacturing a semiconductor memory device having capacitive storage
US6376299B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6777740B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6555863B1 (en) Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
KR100293713B1 (ko) 메모리소자의 커패시터 제조방법
KR100269332B1 (ko) 반도체장치의 커패시터 및 그 제조방법
KR100424710B1 (ko) 반도체 소자의 제조방법
US6214661B1 (en) Method to prevent oxygen out-diffusion from BSTO containing micro-electronic device
KR100399073B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100549567B1 (ko) 반도체장치의 캐퍼시터 형성방법
KR100580747B1 (ko) 고유전체 캐패시터의 제조 방법
KR20020002722A (ko) 반도체 소자의 커패시터 제조 방법
KR100437618B1 (ko) (Ｔａ-Ｔｉ)ＯＮ 유전체 박막을 이용한 반도체 소자의캐패시터 형성 방법
US20020048877A1 (en) Method for fabricating capacitor of semiconductor device
KR20000041402A (ko) 메모리소자의 커패시터 제조방법
KR20000007291A (ko) 액체 유기금속 원료로 형성되는 비에스티 유전막을 갖는 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100210

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee