TW211093B - Output circuit of semiconductor integrated circuit device - Google Patents

Description

經濟部中央標準局貝工消費合作社印製 A6 B6 五、發明説明（l ) [産業上之利用領域] 本發明係關於一種半導體積體電路裝置之輪出電路的構 成方法者。 [習知技術] 圖12偽顯示習知半導體積體電路裝置之输出電路者。在 圖12中，1為第一電源，3為接地，4為输出電路的输入端 子，5為翰出電路的输出端子，40為將閛極連接输入端子4 ,將源極（SOURCE)連接第一電源1,將吸極（DRAIN)連接输 出端子5的PM0S電晶體，41為將閛極連接输入端子4,將源 極接地，將吸極連接輸出端子5的NM0S電晶體。 其次，將就動作加以說明。對第一電源1外加VDD1 ,對 接地3外加以Vss所示的電饜，對输出電路之輪入端子4外 加以VIN所示的信號。PM0S電晶體40和NM0S電晶體41構成 CMOS (互補型金屬-氣化物-半導體）反柑器電路。因此，输 入信號VIN為VDD]L ,即反相器霜路的豳限電壓（tiureshold voltage)以上時，输出信號V〇UTgVss。此外，输入信號 vIN為v ss，邸臨隈電®以下時，输出倍號為vDD1。 細微化的M0S半導體積體電路裝置中，構成M0S電晶體的 閘絶緣膜為10nn到14ηπι程度，非常薄。因此，要防止閘絶 绨膜之絶緣破壞，或防止M0S電晶體於動作中發生的熱電 子注入閘絶緣膜，殘留在絶緣膜中作為固定電荷，而M0S 電晶體的臨限電壓會變動，外加於細微化的M0S半導體積體 電路裝置的電源電壓VDD1都比習知M0S半導體積體電路装 置的情況低。圖12所示的半導體稹體電路裝置之輸出電路 本紙張尺度適用中國國家標準（CNS)甲4規格（2iU X 297公釐）3 82.3. 40,000 -------------------f-----裝------.玎 (請先閲讀背面之注意事項再填寫本頁) A6 B6 五、發明説明（2 ) (請先閲讀背面之注意事項再填窝本頁) 的輸出電壓▽()為'/%蝱V〇各 V DD1。如圖13所示，採取以下 使用法的情況：將半導體積體電路裝置之輪出電路的輪出 端子透過提升電阻42連接第二電源2的電位VDD2 ; VDD1蝱 ▽ ^^時，會施加PMOS電晶髖40之源電極的P型半導體和N型 基板正向偏壓，無法使用。 經濟部中央標準局貝工消費合作社印製 其次，圖14顯示習知其他的半導S積體電路裝置。在圖 14中，K20為作為输出，具有VDD2、Vss及高阻抗狀態之三 値输出狀態的輪出電路，K21為作為输出，具有VDD1、Vss 及高阻抗狀態之三個輪出狀態的輸出電路。5 0為將源極連 接電源電位VDD2的電源2,將吸極連接匯流線（bus line) 5 5 ,構成輪出電路K20之输出级的PMOS電晶體；51為將源極 連接接地電位V%，将吸極連接匯流線55,構成输出電路 K20之输出级的NM0S電晶體；52為將源極連接電源電位VDD2 的電源1,將吸棰連接匯流線55,構成输出電路K21之输出 级的PM0S電晶體；53為將源極連接接地電位Vss，將吸極 連接匯流综55,構成输出電路K21之输出级的HM0S電晶驩 ;54為將二方端部連接電源2S將他方端部連接匯流線55 ，將匯流線55之電位提升到VDD2的提升電阻。在此，輪出 的通輯輸出電壓在各輸出電路K20、K21不同，輪出電路 K20及输出電路K21共同連接匯流線55,所以會發生以下問 題點。卽，输出電路K21在高阻抗狀態下，輸出電路K20作 為輪出，輸出VDD2時，會施加構成PM0S電晶體52之源極的 P型半導體和Η型基板正向偏壓，所以電流會流入第一電源 1 ,不妥當。 82.3. 40,000 本紙張尺度適用中g國家標準（CNS)甲4規格（210 X 297公釐）4 110^ 110^ 經濟部中央標準局w工消费合作社印製 A6 B6 五、發明説明（3 ) [發明欲解決之課題] 習知半導體積體電路装置之輸出電路構成如上，.所以有 以下問題點：輸出電路無法將比半導體積鼸電路内部之信 號振幅大的信號輸出外部。 此外，還有以下問題點：無法共同連接输入信號振幅不 同的输出電路。 本發明偽為解除上述問題點所完成的，其目的在於：獲 得一種可將比内部信號振幅大的信號輸出外部的半導體積 臞電路裝置之輪出電路。此外，其目的在於：可共同連接 輪入信號振幅不同的輪出電路输出。 [解決課題之方法] 關於第一發明的半導醱積體電路装置之输出電路構成如 下：具備以多數絶緣閘電晶醴構成的输入信號電位變換電 路，該绝緣閘電晶體偽输入在第一電位與比該第一電位低 的第二電位之間的電位振幅的输入信號和該输入信號的反 轉憑輯，且連接比前述第一電位高的第三電位，按照前述 输入信號和前述反轉邏輯，输出在前述第三電位與比前述 第二電位高的第四電位之間振幅的信號；而且具備第一導 電型之第一絶緣閘電晶體，該第一導電型之第一絶緣閘電 晶體係比前述第二電位和前述第三電位之電位差小地設定 施加於前述多數絶緣閘電晶體之各基板與控制電極間的電 壓，將前述輸入信號電位變換電路之輪出信號輪入控制電 極，將一方電流電極連接前述第三電位，將他方電流電極 連接輸出端子，將基板電位作為前述第三電位。 本纸張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐）5 82.3. 40,000 -----^--------------^-----裝------.ΤΓ------典 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局WC工消費合作社印髮 Α6 Β6 五、發明説明（4 ) 關於第二發明的半導體積體電路裝置之输出電路，傣在 第一發明的半導體積體電路裝置之輸出電路中，構成如下 :前述輸入信號電位變換電路具備：輸出前述第一電位與 前述第二電位之間的中間電位的中間電位發生電路；連接 前述第二電位及前述第三電位，且輸入前述中間電位發生 電路输出的前述中間電位和前述输入信號，使用前述中間 電位發生電路輪出的前述中間電位，按照前述输入信號， 生成在接近前述第三電位的第五電位與比前述第五電位低 的第六電位之間振幅的信號输出的第一變換部；及，連接 前述第二電位及前述第三電位，且輪入前述中間電位發生 電路输出的前述中間電位、前述输入信號的反轉通輯和前 述第一變換部的输出，使用前述中間電位發生電路输出的 前述中間電位，按照前述输入信號的反轉邏輯及前述第一 變換部的輸出，將前述第三電位或前述第四電位輸出到前 述第一絶緣閛電晶體之控制電極的第二變換部。 關於第三發明的半導腥積髏霄路裝置之输出電路，偽在 第二發明的半導體積體電路裝置之输出電路中，構成如下 ，還具備第二導電型之第二絶緣閘電晶體，該第二導電型 之第二絶線閘電晶體係將一方電流電極連接前述第二電位 ，將他方電流電極連接前述輪出端子。 關於第四發明的半導體積體電路裝置之输出電路，像在 第三發明的半導體積鼸電路装置之输出電路中，構成如下 :還具備控制電路，該控制電路係設在前述輸入信號電位 變換電路前段，输入前述輸入信號和控制信號，藉由控制 冬紙張又度適用中國國家標準（CNS)甲4規格（210 X 297公釐）6 82.3. 40,000 -----；--------------{-----裝------------M (請先閲讀背面之注意事項再塡寫本頁) A6 B6 五、發明説明（5 ) 前1座~_制倍·號·對前述__麴A信，|和·控制倍號·-藉由控制前 述控制倍號，對前述輸入倍號電位變換電路及前述第二絶 緣閘電晶體输出信號，以便按照前述輸入信號，第一或者 第二绝緣閘電晶體的任何一方成為切斷狀態，或者不按照 前述輸入信號，前述第一及第二絶緣閘電晶體同時成為切 斷狀態。 關於第五發明的半導證積體電路裝置之输出電路，偽在 第三發明的半導體積體電路裝置之输出電路中，構成如下 :前述第一變換部具備：將一方端部連接前述第三電位的 電壓降機構；將一方電流電極連接前述電壓降機構他方端 部，將控制電極連接前述第一電位的第二導電型之第三絶 绨閘電晶體，·將一方電流電掻連接前述第三絶緣閘電晶體 他方電流電極，將前述中間電位發生電路輪出的前述中間 電位输入控制電極的第一導電型之第四絶緣閘電晶體；及 ,將一方電流電極連接前述第二霣位，將他方霄流電極連 接前述第四绝線閘電晶體他方電流電極，將前述输入信號 输入控制電極的第二導電型之第芏絶緣閘電晶腥；前述第 二變換部具備：將一方電流電極連接前述第三電位，將控 制電搔連接前述電壓降機構他方端部的第一導電型之第六 絶緣閘電晶體；將一方電流電極連接前述第六絶緣閘電晶 髏他方電流電極，將控制電極連接前述第一電位的第二導 電型之第七絶緣閘電晶體；將一方電流電極連接前述第七 绝緣閘電晶體他方電流電極，將前述中間電位發生電路輸 出的前述中間電位輸入控制電極的第一導電型之第八绝緣 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐）7 Λ-----裝------ir------Μ (請先閲讀背面之注意事項再填寫本頁) _ 經濟部中央標準局貝工消費合作社印製 82.3. 40,000 經濟部中央標準局w：工消費合作社印製 A6 _B6_ 五、發明説明（6 ) 閘電晶體；及，在前述第二電位與前述第八絶緣閘電晶體 他方電流電極之間串聯連接，控制電極輸入前述輸入信號 的第二導電型之第九絶緣閘電晶體。 關於第六發明的半導體積體電路裝置之输出電路，係在 第五發明的半導體積體電路装置之輸出電路中，構成如下 :前述第二變換部邇具備電平移位電路，該電平移位電路 偽連接在前述第六絶緣閘電晶醱一方電流電極舆前述第三 電位之間，於前述第六絶緣閛電晶醱之控制電極與一方電 流電極之間的電位差減少，前述第六絶緣閘電晶體轉移到 切斷狀態時，增大前述第二電位與前述第六絶绨閘電晶體 一方電流電極之間的電壓降。 關於第七發明的半導體積體電路裝置之輪出電路，偽在 第五發明的半導體積龌電路装置之輪出電路中，其待擻在 於：前述電壓降機構含有第一導電型之第十絶緣閘電晶醍 ,該第一導電型之第十绝緣閛電晶體偽將一方電流電極連 接前述第三電位，將控制電極及他方電流電極連接前述第 三絶緣閘電晶體之前述一方電流霉極，前述衆六绝緣閘電 晶體含有比前述第十絶綠閘電晶體臨限電壓高的絶緣閘電 晶體者。 關於第八發明的半導體積鳢電路裝置之输出電路中，係 在第五發明的半導體積體電路裝置之輸出電路中，構成如 下：前述第二變換部還具備電阻機構，該電阻機構偽將一 方端部連接前述第八绝緣閘電晶體之前述他方電流電極， 將他方端部連接前述第九絶緣閛電晶體之前述一方電流電 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公货）8 82.3. 40,000 --------:----------f-----裝------.玎------Λ (請先閲讀背面之注意事項再填寫本頁) A6 B6 五、發明説明（7 ) 極。 關於第九發明的半導醱積體電路裝置之输出電路，偽在 第一發明的半導體積體電路裝置之輸出電路中，構成如下 :前述輸入信號電位變換電路具備：输出前述第一電位舆 前述第二電位之間的中間電位的中間電位發生電路；連接 生間 ，低接生前的述出述之述或 電電可 發中號位連發和出前输前位前輯 一四體 位述信電 ，位輯輪及位.，電入通 第第晶 電前入五及電邏路輯電部二輸述 在或電 間用輪第.，間轉電邏四換第，前 入位閘 中使述述部中反生轉第變述髏照 輪電緣 述，前前換述的發反述二前路按 係三绝 前號照比變前號位述前第舆電 , ，第一 入信按與一入信電前或的位聯輯 路將第 輪入 ，位第输入間的位極電串邐 電 ，， 且輪位電的且输中號電電三述轉 。 換號出 ，述電五出，述述信三制第前反路 變信輸 位前間第输位前前入第控述入述電 位入此 電和中的號電.用输述之前插前的 電輸到 三位述位信三位使述前臞在聯或流 號的收 第電前電的第電 ，前將晶接串輯電 信幅 。 述間的三幅述間出照 ，¾ 連及運制 入振出 前中出第振前中输按出閛：.，的限 輸間輸 及述輪述間及述的，输绨備體出， 的之號 位前路前之位前部位的絶具路輸輯 中位信 電的電近位電的換電部一部電部 S 明電出 二 出生接電二出變間換第換聯換轉 發二輸 第输發在六第输一中變述變串變反ffll一第為 述路位成第述路第述 一前一的二述 第與作 前電電生的前電述前第到第間第前 t 位位 經濟部中央標準局KK工消費合作社印製 ------------------為-----裝------ΤΓM (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐）9 82.3. 40,000 煙濟部中央標準局员工消費合作社印製 A6 B6 五、發明説明（8 ) 輸出第三電位。此時，施加於第一絶緣閘電晶體及構成輸 入信號電位變換電路的絶緣閘電晶體電極間的電壓fe比第二電 位和第三電位的電位差小，所以可防止絶緣閘電晶體的臨 限電壓變動。此外，也可以與第一電位和第二電位之電位 差相對規格的絶綠閘電晶體構成。 第二發明中的第一變換部，係按照輸入信號，輸出输入 信號振幅的第一電位或和第二電位不同的第五電位或第六電 位。而且第二變換部，偽收到第一變換部的输出，向第一 绝緣閘電晶醱之控制電極输出第三電位或第四電位。為了 輪入第一電位或第二電位的輸入信號，输出第三電位或第 四電位，藉由分成兩屆階段進行信號處理，可容易進行输 出電位的變換。 第三發明中的第一及第二絶緣閘電晶體，藉由任何一方 成為導通狀態，就可按照输入信號，將第三電位或第二電 位输出到输出端子。 第四發明中的控制電路，可對於前述输入信號電位變換 電路皮前述第二绝緣閛電晶體控制输出的信號，將输出電 路的輪出狀態變成輪出按照輪入信號的邏輯狀態或高阻抗 狀態。 第五發明中的第三絶綠閘電晶體係起下述控制作用：第 六絶緣閘電晶髏之控制電極的電位不會變成從第一電位減 去自己臨限電壓的值以下。同樣地，第七绝緣閘電晶髏係 起下述控制作用：第一絶緣閛電晶體之控制電極的電位不 會變成從第一電位減去自己臨限電壓的值以下。此外，第 本紙張尺茂通用中國國家標準（CNS)甲4規格（210 X 297公釐）10 82.3. 40,000 --------— 11—------f-----裝------.玎------栽 (請先《讀背面之注意事項再填寫本頁) A6 B6 2110^5 五、發明説明（9 ) 四絶緣閘電晶體像起下述控制作用：第五絶緣閘電晶體之 他方電流電極的電位不會變成從中間電位減去自己.臨限電 壓的值以下。同樣地\第八絶緣閘電晶體係起下述控制作 用：第九絶緣閘電晶體之他方電流電極的電位不會變成從 中間電位減去自己臨限電壓的值以上。由於上述，所以只 會對構成输入信號霄位變換電路之絶緣閘電晶鼸的電極施 加比第二電位和第三電位之電位差小的電壓。 第六發明中的電平移位電路，可縮小第六絶緣閘電晶鼸 切斷狀態的控制電極與一方電流電極之間的電壓，於切斷 狀態時，使從第六絶缘閘電晶體一方電流電極流到他方電 流電極的電流大幅減少。 在第七發明方面，因第六絶绨閛電晶醱之臨限電壓比第 十绝緣閛電晶體之臨限電壓高，故於第六絶综閘電晶體成 為切斷狀態時，可使從第六絶緣閘電晶體一方電流電極流 到他方電流電極的電流大幅減少。 第八發明中的第九绝緣閘電晶膿，因以霄阻機構限制流 入第九絶缴閘電晶體的電流，故可抑制输出電壓的急劇變 化，減低引導到输出電感的雜音信號。 第九發明中的第一變換部，傷按照输入信號，输出输入 信號振幅的第一電位或和第二電位不同的第五電位或第六電 位。而且第二變換部，僳收到第一變換部的輸出，向第一 絶緣閘電晶體之控制電極输出第三電位或第四電位。為了 輸入第一電位或第二電位的輸入信號，輸出第三電位或第 四電位，藉由分成兩個階段進行信號處理，可容易進行輸 本紙張尺度通用中國國家標準（CNS)甲4规格（210 X 297公》) I 1 ——— — — — —---------f-----裝------tr—I — — IM (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 82.3. 40,000 --- 丨丨丨丨丨-· —~- 鳗濟部中央標準局β工消费合作钍印製 A6 B6 五、發明説明（10) 出電位的變換。此外，限制第一變換部電流的電路，因按 照第二變換部的输出狀態限制電流，故可縮小第一變換部 的消耗電力。 [實施例] 〈實施例1> 以下，將就圖面説明本發明之第一實施例。圖1為顯示 依據本發明第一買施例的半導腥稹體電路裝置之_出霄路 结構的電路圖。在圖1中，1為第一電源，2為第二霣源，3 為接地，4為輪出電路的输入端子，5為输出電路的输出端 子，6、 8、 10、 12、 15、 17、 19、 21、 23為 PMOS^ 晶醱， 7、9、11、1 3、1 4、1 6、1 8、2 0、2 2、2 4 為 N Μ 0 S 電晶體。 設第一電源1輪出的電位為VDD1 ，第二電源2输出的霣位 為VDD2 ,接地3的電位為7%，以73^所示的電壓外加於输 出電路的輪入端子4。第一電源1的電位VDD1為確保細微化 M0S電晶體的可靠度，而比向外部之输出霣路之第二霄猓2 的霄位VDD2低。NM0S電晶髏的基板霣位都是V%。PM0S16 晶》的基板電位除了明示的慵況以外，都是vDD1。設圔1 * 中之點a〜j的電位為Va~Vj，同時來自輸出電路之輪出端 子5的輸出電壓為V〇UT。在第一電源1與接地3之間串聯連 接，於構成CMOS反相器電路的PM0S電晶賸6和NM0S電晶龌7 之閘極連接输入端子4。在第一電源1與接地3之間串聯 連接，於構成CMOS反相器罨路的PM0S電晶體8和HM0S電晶 體9之閘極連接PM0S電晶體6和NM0S電晶體7之吸極。同樣 地，在第一電源1與接地3之間串聯連接.於構成CMOS反相 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐）12 82.3. 40,000 ------------11----------^-----装------訂------Μ (請先閲讀背面之注意事項再堉寫本頁) 2110^^ A6 B6 經滴部中戎櫺準局3工消费合作社印黎 五、發明説明（1· 1) 器電路的PMOS電晶體10和HMOS電晶體11之閘掻連接PMOS電 晶龌6和NMOS電晶體7之吸棰。發生中間電位的中間電位發 生電路K1,偽由在第一電源1與接地3之間串聯連接的PMOS 電晶饈12和NMOS電晶體13、14所構成。PMOSS晶腥12之閘 極接地，NMOS電晶體13、14之閘極連接自己的吸掻。中間 電位發生電路K1,偽將NMOS電晶《13之吸棰的電位作為中 間電位输出。 第一變換部K2偽输入中間電位發生電路K1發生的中間電 位，將输入输入端子4的输入信號透過由PMOS電晶體6和 NMOS電晶體7及PMOS電晶體8和NMOS霉晶體9構成的兩傾 CMOS反相器電路输入。第一變換部K2傜由在第二電源2與 接地3之間串聯連接的PM0S電晶體15、17和NM0S電晶鼸16 、18所構成。PM0S1I晶體15之閘極連接自己的吸極，源極 連接第二電源2。NM0S電晶體16之閛極連接第一霣源1,吸 棰連接PMOS電晶體15之吸掻。PM0S電晶體17將閘極連接 NM0S霄晶腥13之吸極，將源極連接NM0S霄晶賸16之源極。 NM0S電晶體·18之閛極連接PM0S霣晶體8和HM0S電晶體9之吸 極，源極接地，吸極連接PM0S電晶體17之吸極。 第二變換部Κ3偽输入第一變換部2輸出的電壓，將输入 信號透過由PM0S電晶醱6和NM0S電晶體7構成的CMOS反相器 電路输入。第二變換部K3係由在第二電源2與接地3之間串 聯連接的PM0S電晶體19、21和NM0S霄晶匾20、22所構成。 PM0S電晶髏19之閘極連接PM0S電晶體15之吸極，源極連接 第二電源2。NM0S電晶髏20之閘極連接第一電源1,吸極連 (請先閲讀背面之注意事項再塡寫本頁) 丄丨 —装i 訂· 旄 本纸張尺及適用中國國家棣準（CNS)甲‘1現格（210 X 297公釐）13 82.3. 40,000 A6 B6 五、發明説明（1·2) 接PMOS電晶體19之吸極。PMOS電晶體21之閘極連接NMOS電 晶嬅20之吸極。NMOS電晶鱧22之閛極連接PMOS電晶驩6和 NMOS電晶體7之吸極，源極接地，吸極連接PMOS電晶體21 之吸極。 第二變換部Κ2之输出輸人PMOS電晶鼸23之閜極，PMOS霪 晶體23之源極連接第二電源2,吸極連接輸出端子5。NMOS 電晶饉24之閘棰連接PMOSIg晶體10和NMOS電晶嫌11之吸極 ，源極接地，吸極連接输出端子5。 其次，將就動作加以說明。設PM0S電晶體6和HMOS^晶 體7、PM0S電晶醱8和NM0S電晶體9及PN0S電晶鱧10和NM0S 電晶體11構成之CMOS反相器霣路的邏輯臨限霣壓為VT。中 間電位發生電路K1會發生中間霉位，邸發生外加於PM0S電 晶睡17、21之閘極的電位Vg。此電位Vg以下式表示： [數1]

Vg * VTN13 + VTN14 在此，VTN13、VTN14SNM0S電晶腥13、14的睡限霣壓。 (1)就VII( S 情況加以說明 PM0S電晶體6和NM0S電晶體7、PM0S電晶膿8和NM0S霉晶 體9、PM0S電晶臛10和NM0S電晶艨11構成之CMOS反相器霄 路的输出霄壓va、vb、分別為va=vDD1、vb=vss:、V。 = VSS。因此，HMOS電晶體18、24成為切斷狀態， 晶體22成為導通狀態。NMOS電晶體18成為切斷狀態，所以 e點的電位上升。e點的電位滿足下式的條件時，NM0S電晶 體1 6成為切斷狀態。 本紙張尺度適用中國國家揉準（CNS)甲4規格（210 X 297公釐）14 --------------------{-----裝------#------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準居W：工消費合作社印製 82.3. 40,000 B6 五、發明説明（1*3) [數2] (請先閲讀背面之注意事項再填寫本頁) VDD1 ~ Ve > VTN16 即，e點的電位為NMOS電晶髏16所限制在下式的範圍内 。由於此限制，PMOS電晶體19之閘極的電位不會低於此e 點的電位，而可保護P Μ 0 S電晶體1 9。 [數3] VDD1 ~ VTN16 > Ve 此外，此時NMOS電晶體18在切斷狀態，所以會按下式給 與f點的電位V f : [數4]

Vf e VDD2 + VTP15

在此，VTP15為PMOS電晶體15的臨限電壓，VTN16gNMOS 電晶體16的臨限電壓（Vtpi5 $ ^tn16 )。 PM0S電晶體19之閘極、源極間電壓為f點的電位和第二 電源2的電位VDD2之電位差Vf-VDD2，所以PM0S電晶體19在 弱的導通狀態。此外，NM0S電晶體22在導通狀態，所以h 點的電位減少。h點的電位VhSi足下式的條件時，PM0S電 晶體2 1成為切斷狀態： [數5] 缦濟部中央標準局员工消費合作社印製

Vg - Vh < VTP2i 即，h點的電位為PM0S電晶體21所限制在下式的範圍内 。由於此限制，h點的電位不會超過此電位，而可保護 NM0S電晶體22。 [數6] 82.3. 40,000 本紙張尺度適用中國國家標率（CNS)甲4規格（210 X 297公釐）151 五、發明説明（14) 此外，NMOS電晶體22在導通狀態，所以會按下武·給 點的電位V j : [數7]

V V.

V 面 之 注 TP21 又，VTp21為PMOS電晶艨21的臨限電® (VTP21 S 〇)。 PM0S電晶醴23之閘極、源極間電壓為』點和第—霄踌2的 電位v DD2之電位差V j - vDD2 ,所以在強的導通狀態。因此 ，輪出電壓V Q等於第二電源2的電位VDD2和接地電位V %之 電位差，即VDD2_VSS。 (2)就7了 S VIN的情況加以説明。

SS

DD PM0S電晶體6和HM0S電晶體7、PM0S電晶體8和NM0S電晶 體9及PH0S電晶髏10和NM0S電晶體11構成之CMOS反相器電 路的输出電壓Va、V b、V ^分別為va :

V

DD 因此，NM0S電晶體22在切斷狀態，NM0S電晶體18、 24在導通狀態。NM0S電晶疆18在導通狀態，所以d點的電 位減少。d黏的電位《5足下式的條件時，PM0S電晶體17成 為切斷狀態。 [數8] V.

V」< V 經濟部中央標準居A工消費合作钍印3衣 TP17 即，d點的電位為PM0S電晶體17所限制在下式的範圍内 。由於此限制，d點的電位不會超過此電位，而可保護 NM0S電晶體18。 數9]

Vg — VTj)n > v( 本纸張尺度適用中US家標準（CNS) T 4規格（210 X 297公货）16 82.3. 40,000 經濟部中央標準局具工消费合作社印製 A6 _B6_ 五、發明説明（15) NM0S電晶髏18在導通狀態，所以會按下式給與f.點的電 壓Vf : [數 10]

Vf = Vg ~ VTP17 在此，PM0S電晶體19之閛極、源極間電壓為Vf-VDD2 , 所以PM0S電晶體19在強的導通狀態。NM0S電晶體22成為切 斷狀態，所以i點的電位上升。i黏的電位Vi滿足下式的條 件時，NM0S電晶體20成為切斷狀態。 [數 11] VDI)1 ~ Vi < VTN20 即，ί點的電位為MM0S電晶醱20所限制在下式的範圍内 。由於此限制，PM0S電晶體23之閘搔的電位不會低於此i 點的電位，而可保護P Μ 0 S電晶髖2 3。 [數 12] VDD1 _ VT则 < Vi 又，VtpuSpmos5電晶體17的睡限電壓，vTN2Qsnmos電 晶體20的臨限電壓（V pjp 17 S 0、0 S V 了 w 2 〇 )。 此外，HM0S電晶髏22在切斷狀態，所以j點的電位Vj等 於第二電源2的電位V DD2。且說PM0S電晶體23與閘極、源 極間電壓為<3點的電位和第二電源2的電位之電位差Vj - V DD2 ，所以PM0S電晶體23在切斷狀態。因此，輸出電壓νό為0V。 如此，依據上述之輸出電路，作為輸入信號，輸入第一 電源1的電位V DD1或接地電位V % ,作為輸出信號，變換成 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐）17 82.3. 40,000 (請先閱讀背面之注意事項再填寫本頁) —裝‘ 訂. A6 五、發明説明（16 ) 第二電源2的電位VDD2或接地電位Vss输出。 〈實施例2> 其次，將就圖面說明本發明之第二實施例。圖2為顯示 依據本發明第二實施例的半導體積髏電路裝置之輪出電路 結構的罨路圖。在圖2中，1為第一電源，2為第二電源，3 為接地，4為输出電路的輪入端子，5為輸出電路的输出端 子，25為输出電路的控制端子，10、12、15、17、19、23 、26、 28、 29、 32、 33為 PMOS電晶體，11、 13、 14、 16、 18、20、22、24、27、30、31、34、35為 HMOS電晶髏。 設第一電源1輪出的電位為VDD1，第二電源2输出的電位 為V DD2，接地3的霄位為V ss，所以VIN所示的電整外加於 输出電路的输入端子4,以VeN所示的電壓外加於输出信號 的控制端子25。第一霣源1的霣位為確保细微化M〇S電 晶體的可靠度，而比向外部之输出電路之第二«源2的霣 位VDD2低。HMOS霣晶《的基板霣位都是Vss。PMOS霄晶龌 的基板電位除了明示的情況以外，都是VDD1。設圈2中之 黏b、d〜η的電壓為Vb、VjkV;,同時來自输出罨路之輪 出端子5的輸出電壓為ν〇υτ。 圖2所示的半導體積體電路装置之輪出電路與画1所示的 输出電路不同之點，偽第一變換部Κ2、第二變換部Κ3及 NMOS電晶體24與输入端子4之間的結構。由在第一電源1連 接源極的PMOS電晶髏28、29 ;在PMOS電晶體28、29之吸極 連接吸極的NMOS電晶髏30;及，在NMOS電晶體30之源極連 接吸極，將源極接地的NMOS電晶髏31所構成之CMOS雙輸入

本紙張尺度適用中a®家標準（CNS)甲4規格（210 X 297公釐）IS ——l·-------1------f-----裝------訂------線 (請先閲讀背面之注意事項再塡寫本頁) 设濟部中央櫺準局β:工消費合作社印裂 82·3· 40,〇〇〇 2110ί^3 Α6 «濟部中央櫟準扃員工消费合作社印製 _____Β6__ 五、發明説明（17) NOR邏輯電路的輸出連接NM〇s電晶醱18之閘極。此MOR邏輯 電路的輸入分別連接输入端子4和控制端子25。此外，此 N0RIS路的输出偽通過由pm〇s電晶體36和NM0S電晶體37構 成的CMOS反相器電路，輸入NM〇s電晶醱22之閘極。 此外，由在第一電源1連接源電極的PM0SIS晶體32、33 :在PM0S電晶體32、33之吸極連接吸極的NM0S電晶體34; 及，在NM0S電晶醴34之源極連接吸極，將源極接地的NM0S電 晶體35所構成之CMOS雙输入n〇R3輯電路的输出，僳透過由 PM0S電晶齷10和NM0S電晶體丨丨所構成的CMOS反相器電路， 輪入HM0S霄晶鑊24之閛極。在此NAND通輯電路一方的输入 連接控制端子25;在他方的输人透過由pM〇s電晶體26和NM0S 電晶鼸27所構成的CMOS反相器電路，從输入端子4输入输入 信號。其他的結構是和圖1所示之第一實施例同樣的結構。 其次，將就動作加以說明。設CMOS邐輯電路及CMOS雙输 入路的邏輯臨限電壓為VT。PM0S電晶體12和 NM0S電晶體13、14偽發生外加於PM0S電晶體17、21之閘極 的中間霄位Vg,以數1給與g鲇的m位Vg。 (1)就V eNs vT的情況加以說明。 PM0S鼋晶髏28、29和NM0S電晶觴30、31構成之CMOS雙輸 入NANDS輯電路的輸出電壓VimVDDi , PM0S電晶體32, 33和NM0S電晶體34、35構成之CMOS雙输入NAHD邏輯電路的 輸出電$ Vk為VDD1。PM0S電晶體10、36和NM0S電晶體11、 37構成之CMOS反相器電路的輸出電壓Vm、Vb分別為Vm = VSS、Vb=VSS。電晶體22、24在切斷狀態，HM0S電晶 本紙張尺度通用中國國家標準（CNS)甲·!規格（210 X 297公釐）ly ' (請先«HMe面之注意事項再y寫本頁) ;裝_ 訂· .線- 1101-3 A6 B6 濟部中央標準屬8工消费合作社印製 五、發明説明（1_8) 體18在導通狀態。HM0S電晶體18在導通狀態，所以f點的 電壓Vf大致等於g點的電位Vg。 因此，PM0S電晶體19之閘極、源極間電壓為Vf-VDD2, 所以PM0S電晶體19在強的導通狀態。此外，NM0S電晶體22 在切斷狀態，所以j點的電位 ' 等於VDD2。而且，PM0S電 晶體23之閘極、源棰間電壓為Vj -VDD2，所以PM0S電晶鼸 23在切斷狀態。PM0S電晶饈23和NM0S電晶體24都成為切斷 狀態，所以输出端子5變成高阻抗狀態。 在此狀態下，卽使输出端子5變成第二電源2的電位VDD2 ，因PM0S電晶體23的基板電位為故電流也不會從输 出端子5向第二電源2逆向流動。 (2 )就V τ含V eN且V VIN的情況加以說明。 PM0S®晶體26和HM0S電晶龌27構成之CMOS反相器電路的 输出電ffiVK變成Vss。因此，PM0S電晶體28、29和HMOSli 晶臛30、31構成之CMOS雙输人NAHD蘧輯電路的輪出轚®νι 為Vss, PM0S電晶體32、33和NM0S電晶《34、35構成之 CMOS雙输人NAHD8I輯《路的輪出電壓▽11為VDD1。PMOSflS晶 鼸10和NM0S電晶醱11及PM0S電晶體36和NM0S電晶體37構成 之CMOS反相器電路的输出電壓Vm、Vb分別為V m= VDD1、 Vb=Vss。NM0S霄晶髖18、24在切斷狀態，所以以數4給與 f點的電壓Vf。在此.VTP15為PM0S®晶體15的臨限電歷 (V TP15 各 〇)。 PM0S電晶髏19之閘極、源極間電壓為Vf-VDD2，所以在 弱的導通狀態。NM0S電晶體22在導通狀態，所以j點的電 (請先閲讀背面之注意事項再塡窝本頁) 4 •丨裝. 訂.

A 本紙張又度適用中國國家標準（CNS)甲4规格（210 X 297公;Ϊ· ) 20 82.3. 40,000 經濟部中央標準局"*工消费合作社印製 A6 B6 五、發明説明（19) 位V」大致等於8點的電位Vg。 PM0S電晶體23之閘極、源極間電壓Vj成為VDD2, PM0S電 晶體23在強的導通狀態。因此，以第二電源2的電位VDD2 和接地電位vss的電位差vro2 -vss給與输出電壓Vy (3 )就V VeN且VIN S VT的情況加以説明。 PN0S電晶體26和NM0S電晶體27構成之CMOS反相器罨路的 输出霄壓Vk為VDD1。因此，PM0S電晶髓28、29和HM0S電晶 體30、31構成之CMOS雙輪人NAND遍輯電路的输出電壓Vi為 VDD1, PM0S電晶體32、33和NM0S電晶饑34、35構成之CMOS 雙输入NAND通輯電路的输出電壓VnSVss。PM0S電晶體10 和NM0S電晶體11及PM0S電晶饈36和HM0S電晶體37構成之 CMOS反相器電路的输出電壓Vf Vb分別為Vm=Vss、Vb = VDD1。NM0S罨晶醱22在切斷狀態，HM0S霄晶釀18、24在導 通狀態。NM0S霍晶體18在導通狀態，所以f點的霄壓Vf大致 等於s點的《位V g。 PM0S霄晶體19之閘棰、源極間霣壓為Vf-VDD2,所以 PM0S電晶體‘19在強的導通狀態。^NMOS電晶臞22在切斷狀態 ，所以J點的電位Vj等於V DD2。 PM0S電晶體21之閘極、源極間霉壓為VJ-VDD2 ,所以 PM0S霄晶體21在強的導通狀態。因此，输出《鼷卩^為^。 〈實施例3 > 其次，將就圖面説明本發明之第三實施例。圖3為顯示 依據本發明第三實施例的半導體積體電路裝置之輸出電路 結構的電路圖。圖3為顯示圖2之輸出電路PM0S電晶體23的 本紙張又度通用中國國家標準（CN马〉甲4现格（210 X 297公釐）21 82.3. 40.000

Jk-----裝------.ΤΓ------Μ (請先Μ讀背面之注意事項再埔寫本頁) A6 B6 經濟部中央櫺準局S工消費合作杜印3衣 五、發明説明（20) 閘電壓信號生成電路其他構成方法者。在圖3中，3 8為 PM0S電晶體，其他和團2同一符號顯示和圖2同等的部分。 圖3所示的输出電路和_2所示的输出電路不同之點，係 對於圖2所示的第二變換部K 3 ,圖3之第二變換部K 4還具備 PM0S電晶髏38作為電平移位電路之點。PM0S電晶體38偽將 閘極連接第一電源1,將源極及基板連接第二電源2,將吸 掻連接PM0S電晶鳢19之源極。 其次，將就動作加以說明。圃4為顯示M0S電晶體之閘棰 、源極間電壓Ves與吸極電流IDS之關偽者。M0S電晶體之 吸掻電流I DS ,偽閘掻、源極間電壓V es若在Μ 0 S電晶體的臨 限電壓vth以下，則對於閘極、源掻間電壓ves會指数函數 地減少。 現在Vj: Vss時，PM0S電晶醱36和NM0S電晶體37構成的 CMOS反相器電路之输出電壓VmSVDD1。HM0S電晶體18為切 斷狀態，所以以數8給與f點的電位Vf。PM0S電晶髏38之閛 搔、源極間電壓為V DD1-VDD2，所以PM0S霣晶體38為強的 導通狀態。？M0S電晶嫌19之閛極、源極間《Κ1為Vf-VDD2 ，所以PM0S電晶體19在弱的導通狀態。PM0S電晶體23之閘 極、源極間電壓為j點和第二電源2的電位VDD2之電位差Vj -vDD2,所以在強的導通狀態。因此，输出電歷VQ等於第 二電源2的電位VDD2和接地電位Vss的電位差，邸VDD2 -Vss 。NM0S電晶體22在導通狀態，所以存在從第二電源V DD2.^ 過PM0S電晶體38、19、21、NM0S電晶體20、22到接地電位 Vss的電流路徑。此時，只有插人PM0S電晶體19之源極與 第二電源2之間的PM0S電晶髏38電壓降部分，PM0S電晶體 本紙張尺度遇用t國國家標準（CNS)甲4規格（210 X 297公货）22 (請先閲讀背面之注意事項再塡寫本頁) .装· 訂. 線- 2110^3 A6 B6 經濟部中央標準局R工消費合作钍印製 五、發明説明（2l· ) 1 9之閘極、源極間電壓會降低。如從圖4得知，從第二電 源2的電位VDD2經過PM〇S電晶體38、19、21、NM0S電晶體 20、22到接地電位Vss的電流會指數函數地減少，具有降 低消耗電力的效果。 其次，V VDD1時，PM0S電晶體36和NM0S電晶體37構成 CMOS反相器電路的輸出電壓Vn^VDDi。NM0S電晶髏18為導 通狀態，所以以數4給與f點的電位Vf。PM0S電晶體38之閘 極、源極間電壓為VDD1 -VDD2，所以PM0S電晶體38為強的 導通狀態。此外，P Μ 0 S電晶體1 9之閘極、源極間電壓為Vf -VDD2，所以PM0S電晶體19在強的導通狀態。因此，HM0S 電晶體22在切斷狀態，<1點的電位Vj等於第二電源2的電位 VDD2。且說PM0S電晶驩23的閘極、源極間電壓為j點的電 位和第二電源2的電位之電位差Vj -VDD2，所以PM0S電晶體 23在切斷狀態。因此，輪出電壓為0V。 〈實施例4> 實際的半導體積體鬣路装置之輪出電路，因將信號線引 導到外部的配線、電源線或在接地電路寄生發生的電阻、 電容、電感而使輪出信號以高速變化，就會使大的雜音在 電源線或接地電路發生。為了解除此問題點，依據第四實 施例的半導體積體電路装置之輪出電路採用限制輸出信號 平均時間變化率的方法。將就圖面說明本發明之第四實施 例。圖5為顯示依據本發明第四實施例的半導體積體電路 装置之輸出電路的電路圖。在圖5中，3 9為Ν Μ 0 S電晶體， 其他和圖2同一符號顯示和圖2同等的部分。 本紙m尺度通用中a西家標準（CNS)甲4蜆格（210 X 297公货）23 (請先閲背面之注5事項再塡寫本頁) 訂‘ .線- Α6 Β6 110^3 五、發明説明（22) 現在，1點的電位V1SVDD1或Vss時，和圜2之動作說明 相同，而予以省略。考慮1黏的電位V1從VDD1變化成V SS 時，由PMOS電晶體3·6和HMOS電晶艤37所檐成之CMOS反相器 電路的輪出會從Vss變化成VDD1。NM0S電晶暖22和39因串 聯連接，故比如圖2無NM0S電晶體39的情況，PM0S電晶體 23的路電壓Vj會從VDD2缓慢變化成Vss。因此，PM0S電晶 體23比如圖2無HM0S電晶體39的情況•會缓慢變化成強的 導通狀態，所以可抑制输出霣壓的急劇變化，降低引導到 输出轚路之電感的雜音信號。 〈實施例5> 將就團面説明本發明之第五實施例。圓6為顯示依據本 發明第五實施例的半導釅積齷電路裝置之翰出霣路的電路 _。_6為顯示對於圔2之输出霣路PM0S電晶髖23之閛極输 出的第一變換部其他结構者。在蘭6中，60為PN0S電晶體 ,其他和 2同一符號顯示和画2同等的部分。 圏6所示的输出霣路和園2所示的输出霣路不同之黏只有 以下之點不同：對於圏6所示的第一變換部K6之PM0S«晶 體60的閘極連接j點，與PM0S電晶體60對應之圖2所示的第 一變換部K2之PM0S電晶醱15的閘極連接f點。PM0S電晶釅 60藉由在閘棰输入第二變換部K3的输出，可按照第二變換 部K2的狀態，使PM0S1I晶髖60的電阻值變化。 其次，將就動作加以説明。PM0S電晶體36和HM0S電晶鶄 3 7構成CMOS反相器電路。PM0S電晶體12和NM0S電晶艟13、 14構成發生外加於NM0S電晶鳢17、21之閘極的電位的電 (請先閲讀背面之注意事項再塡寫表頁) r $ 經濟部中央標準屬8工消費合作社印製 本纸張尺度適用中國國家樣準（CNS)甲4规格（21〇 X 297公笔）24 82.3. 4〇,〇〇〇 ©濟部中央標準局Λ工消費合作社印製 a6 _B6_ 五、發明説明（23) 路。以數1給與g點的電位Vg。 (1) 就V VT的情況加以說明。 PM0S電晶腥36和HM0S®晶鳢37構成之CMOS反相器電路的 输出電壓Vmg VDD1。NM0S電晶讎22在切斷狀態，18在導通 狀態。HM0S霉晶匾18在導通狀態，所以f黏的電壓Vf大致 等於s點的電位Vg。 此外，PM0S霄晶體19之閘極、源極間電壓為Vf-VDD2 , 所以PM OS電晶釅19在強的導通狀態。NM0S電晶钃22在切斷 狀態，所以可切斷從第二電源2的電位VDD2通過PM0S電晶 體19、21、NM0S電晶鼸20、21到接地電位VSS的電流。此 時J點的霣位Vj等於vDD2。 而且，PM0S電晶體60之閛極、源極間電壓成為% -VDD2 ,PM0S霣晶醱60在切斷狀態。因此，可切斷從第二電源 ▽ 1)])2通過？1<〇5霣晶驩60、17、闢〇5霄晶»16、18到接地 電位卩^的霣流。PM0S«晶體23之閘棰、源極間電壓為V」 -VDD2 ,所以PM0S電晶《 23變成切斷狀態。

(2) 躭V/忘Vi的情況加以說明。 Y PM0S電晶體36和NM0S電晶髏37構成之CMOS反相器電路的 输出電壓Vss。NM0S霄晶醱22在導通狀態，NM0S電晶 體18在切斷狀態。NM0S電晶體22在導通狀態，所以j點的 電壓Vj等於g黏的電位Vg。 此外，NM0S電晶饑18在切断狀態，PM0S電晶龌60之閘極 、源極間電壓為Vj -VDD2，所以PM0S霣晶體60在強的導通 狀態。因此，f點的電位Vf等於第二電源電位VDD2。 本紙張尺度適用中國國家樣準（CNS)甲4规格（210 X 297公:ϊ ) 25 82.3, 40,000 --------------------^-----裝------訂------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局8工消費合作社印製 Α6 __Β6_ 五、發明説明（24) ?110 5電晶體19之閘極、源極間電壓為卩£41)1)2,所以 PMOS電晶體19變成強的導通狀態。PMOS電晶醱23之閘極、 源極間電壓為Vj - VDD2，所以PMOS電晶體變成強的導通狀 態。因此，從第二電源2的電位VDD2通過PMOS電晶饈60、 17、HM0S電晶體16、 18到接地電位Vss的電流及從第二電 源2的霣位7])1)2通過PMOS電晶體19、21、HM0S電晶體20、 22到接地電位Vss的電流可為NM0S電晶髓18和PMOS霄晶醱 19所切斷。 依據第五實施例的半導體積醱電路装置之输出電路，偽 按照第二變換部K3的狀態控制流到第一變換部K6的.電流般 地所構成，藉此可削減在第一變換部K6所消耗的電力。因 此，若是按照第二變換部K3的狀態控制流到第一變換部K6 的電流之類的结構，則其他的结溝亦可，例如是圖7至圖 11所示的半導體積體電路装置之输出電路之類的結構，也 可取得同樣的效果。 圖7為依據第五實施例其他形態的半導體積饅電路装置 之输出電路。圏7所示之输出電路，僳以PMOS電晶釀78控 制第一變換部K7的電流。第一變換部K7,偽輪入中間電位 發生電路K1發生的中間電位，將輸入輸入端子4的輸入倍 號透過由PMOS電晶腥6和NM0S雷晶體7及PMOS電晶體8和 NM0S電晶體9所構成的兩値CMOS反相器電路輸人。第一變 換部K7偽由在第二電源2與接地3之間串聯連接的PMOS電晶 體15、17、70和NM0S電晶體16、18所構成。PMOS電晶體15 之閘極建接自己的吸極，源極連接第二電源2。N Μ 0 S電晶髏 1 6之閘極連接第一電源1 ,吸極連接Ρ Μ 0 S電晶體1 5之吸極 本纸张尺度通用中國园家標準（CNS)甲4规格（21U X 297公货）2(5 (請先《讀背面之注意事項再埸寫衣頁) .装· 訂. .丨線· 經濟部中央標準局Λ工消费合作社印3衣 A6 B6 五、發明説明（25) 。PMOS電晶體70之閘極連接PMOS電晶體19之吸極，源棰連 接NMOS電晶豔16之源極。PMOS電晶腥17之閘極連接NMOS電 晶醱13之吸掻，吸極連接PHOS電晶髏70之吸極。NMOSm晶 臛18之閘搔連接PMOS電晶驩8和NM0S電晶體9之吸極，源極 接地，吸掻連接PMOS電晶體17之吸極。其他和画1同一符 號顯示和園1同等的部分。 PMOS電晶龌70若j黏的霄位Vj接近第二電源2的«位VDD2 ，則電阻值就會上升，而限制流到第一變換部K7的電流。 _ 8為依據第五實施例其他形態的半導龌稹體霣路装置 之输出電路。團8所示之输出電路，偽以NM0S電晶醱80控 制第一變換部K8的霄流。第一變換部K8,偽翰入中間電位 發生電路K1發生的中間電位，將輸入输入端子4的输入信 號透過由PMOS電晶體6和NM0S電晶鼸7及PMOS霄晶匾8和 HM0S電晶饈9所構成的兩偁CMOS反柑器電路输入。第一受 換部K8偽由在第二電源2與接地3之間串聯連接的PM0S15晶 疆15、17和NM0SS晶鼸80、18所構成。PMOS電晶鼸15之關 捶連接洎己，的吸極，源極連接第二霉源2。NM0S電晶腰80 之閘極連接第一電源1,吸極連接”015電晶體15的吸極。 PMOS電晶體17之閘極連接NM0S電晶釀13之吸極，吸極連接 HH0S電晶體80之哄極。NM0S電晶髏18之蘭極連接PN0S電晶 體8和NM0S電晶體9之吸極，源掻接地，吸極連接PM0S電晶 體17之吸極。其他和圜1同一符號顯示和圖1同等的部分。 NM0S電晶髏80於输入信號為、讥時，蘭極的電位下降’ 電阻值上升，而限制流到第一變換部K8的電流。 本紙張尺度通用中國國家標準（CNS)甲4规格（210 X 297公釐）27 82.3. 40,000

--------------------^-----裝------*订 达 (請先閲讀背面之注意事視再填寫本頁) _I 經濟部中央標準局員工消費合作社印*'*< Α6 Β6 __ 五、發明説明（26) 圖9為依據第五實施例其他形態的半導疆積缠電路装置 之输出電路。圖9所示之输出電路，傺以NM0S電晶髓90控 制第一變換部K9的電流。第一變換部K9•偽输入中間電位 發生電路Κ1發生的中間電位，將输入输入端子4的输入倍 號透過由PMOS電晶醱6和NMOS電晶鼸7及PMOS電晶體8和 HNOS電晶體9所構成的兩倕CMOS反相器電路输人。第一變 換部K9你由在第二電源2與接地3之間串聯連接的PM0S電晶 腥15、17和HM0S電晶體90、18所構成。PM0S霄晶體15之閑 極連接自己的吸極，源極連接第二霄源2。PM0S電晶脹91 將源極連接第一電源1。NN0S霣晶醱92將源棰接地，將吸 極連接PM0S電晶艟91之閘極及吸極，將閘極連接h黏。 NM0S電晶髓90之閘極連接PM0S電晶《91之吸極，吸棰連接 PM0S電晶饅15之吸捶。PM0S電晶體17之閜極連接NM0S®晶 匾13之吸極，吸極連接NM0S電晶體90之阪極。NMOSiS晶强18 之閜極連接PM0S®晶腥8和HM0S霄晶醱9之吸極，葱棰接地 .吸極連接PM0S罨晶醴17之吸棰。其他和画1同一符號顔 示和圓1同等的部分。 NM0S電晶體90因h點的電位Vh上升，NM0S電晶臞92就成 為導通狀態，故電阻值上升，而限制流到第一變換部〖9的 16流。 圖10為依據第五實施例其他形態的半導醮積釀電路装置 之输出電路。圖10所示之輪出電路，僳以NM0S電晶匾100 控制第一變換部K10的電流。第一變換部K10,像输入中間 電位發生電路K1發生的中間電位，將输入输入端子4的输 --------^----------f-----裝------tr------A (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公;¢). 28 82.3. 40,000 A6 _B6 _ 五、發明説明（27) <燴先Μ讀背面之注意事項再填窝—頁) 入信號透過由PMOS電晶醴6和NMOS電晶嫌7及PMOS電晶醱8 和NMOS電晶髏9所構成的兩個CMOS反相器電路输入.。第一 變換部K10係由在第二電源2與接地3之間串聯連接的PM0S 電晶體15、17和NM0S電晶鼸16、18、100所構成。PN0S電 晶體15之閘極連接自己的吸極，源極連接第二電源2。 NMOSIg晶醱16之閘極連接第一電源1,吸棰連接PM0S轚晶 體15之吸極。PMOSm晶醱17之閛極連接HM0SI8晶髏13之吸 極。NM0S電晶雔18之閘極連接PM0S電晶臞8和NM0S電晶體9 之吸棰，源捶接地，吸極達接PM0S電晶臞17之吸極。 NM0S電晶鼸100和NN0S電晶體16並聯連接，閛極連接h黏。 其他和圖1同一符號顯示和圈1同等的部分。 HM0S電晶體100若h點的電位Vh上升，則霣阻值就會上升 ，而限制流到第一變換部K10的電流。 經濟部中央櫺準屬R工消费合作社印製 圖11為依據第五實施例其他形態的半導驩積鼸«路裝置 之输出電路。圔11所示之翰出電路，偽以PM0S«晶鼸110 控制第一變換部K11的電流。第一變換部K11,葆输入中間 霄位發生電路K1發生的中間電位，將输入输入端子4的翰 入信號透過由PM0S電晶鼸6和MM0S電晶體7及PM0S電晶S 8 和NM0S電晶體9所構成的兩個CMOS反相器®路输入。第一 變換部K11僳由在第二電源2與接地3之間串《連接的P M 0S 電晶體15、17和NM0S電晶鱷16、18、110所構成。PM0SI8晶 «15之閘極連接自己的吸極，源極連接第二電源2。NM0S 電晶體16之閘極連接第一電源1,吸極連接PM0S電晶髏15 之吸極。PM0S電晶體17之閘極連接NM0S電晶髏13之吸極。 82·3· 40,000 本纸張又度適用中國®家標準（CNS)甲4規格（210 X 297公釐）29 A6 B6 嫿濟部中央櫺準局R工消費合作社印製 五、發明説明（28) NMOS電晶體18之閘極連接PMOS電晶體8和NMOS電晶體9之吸 極，源極接地，吸極連接PM0S電晶饉17之吸極。NM0S電晶 賭110和NM0SIS晶體16並聯連接，閘極連接PM0S電晶塍6和 NM0S電晶體7之吸極。其他和圖1同一符號顯示和圖1同等 的部分。 NM0S電晶驩110於输入倍號為VDD1時，電阻值上升，而 限制流到第一變換部K11的電流。 [發明之效果] 如上所述，依據本發明申請專利範圍第1項所載之 半導體積體電路装置之输出霣路，因構成如下：具備以多 數绝縑閘電晶醱_成的输入信號霣位變換電路•該閑 電晶醱僳输入在第一電位與比該第一電位低的第二11位之間 的霣位振幅的输入倍號和該輸入信號的反轉通輯，且連接 比第一電位高的第三電位•按照輪入信號和反轉318’输 出在第三霣位與比第二電位高的第四轚位之間振幅的倍α ;同時比第二電位和第三霄位之電位差小地設定施加於多 數絶缘閘電晶髖之各基板舆控制霄捶間的電®，故有無損 绝緣閘電晶體的可靠度，可输出具有比输入電路之信號振 幅大的振幅的翰出倍號之效果。由於此效果，而有與输入 信號無两，可共同連接输出電路的输出端子 依據本發明申請專利範圍第2項所載之半導體積電路 裝置之输出電路，因携成如下：输入信號電位受挨具 備：輸出第一電位與第二電位之間的中間電位的中間電位 發生電路；連接第二電位及第三電位•且輸入中間電位發 (請先閲讀背面之注意事項再填寫本頁) •丨裝· 訂· 咸 本纸張尺度適用中國國家標準（CNS)甲4規烙（210 X 297公* ) 30 82.3. 40,000 A6 B6 五、發明説明（29) 生電路輸出的中間電位和輸入信號，使用中間電位發生電 路输出的中間電位，按照輸入信號，生成在接近第三電位 的第五電位與比第ί電位低的第六電位之間振幅的信號輸 出的第一變換部；及，連接第二電位及第三電位，且輸入 中間電位發生電路輪出的中間電位、輪入信號的反轉邏輯 和第一變換部的输出，使用中間電位發生電路输出的中間 電位，按照輸入信號的反轉運輯及第一變換部的輪出，將 第三電位或第四電位輪出到第一絶緣閘電晶體之控制電極 的第二變換部；故有以下效果：無損絶绨閘電晶體的可靠 度，可容易實現輪出具有比輸入電路之信號振幅大的輪出 信號之半導體積體電路装置之輸出電路。 依據本發明申請專利範圍第3項所載之半導體積體電路 装置之输出電路，因溝成如下：具備第二導電型之第二絶 緣閘電晶體，該第二導電型之第二絶绨閘電晶醱偽將一方 電流電掻連接第二電位，將他方電流電極連接輪出端子； 故有按照輸入的二進输入信號，可輪出二進输出信號之效 果〇 . Έ 依據本發明申請專利範圍第4項所載之半導髓積醱電路 裝置之輸出電路，因構成如下：具備控制電路，該控制電 路俱設在輪入信號電位變換電路前段，輪入輪入信號和控 制信號，藉由控制控制信號，對輸入信號電位變換電路及 第二絶緣閘電晶體輸出信號，以便按照輸入信號，第一或 者第二絶緣閘電晶體的任何一方成為切斷狀態，或者不按 照輸入信號，第一及第二絶緣閘電晶體同時成為切斷狀態 本紙張尺度迺用中國國家標準（CNS)甲!規格（210 X 297公;$ ) 31 82.3. 40,000 ——：----------------f-----裝------tr------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 Α6 Β6 五、發明説明（30) ;故有以下效果：可形成輸出按照输入信號之邐輯的狀態 或使輸出端子成為高阻抗狀態，作為輸出可播得揉取三種 第下 圍如 範成 利構 專因 。讅 ， 路申路 Β 月 置 IpBT frO^ΟΓ 出發出 輸本輸 的據之 態依置 狀 装 路 電 體 積 撞 ΜΟΒ 導 半 之 載 所 項 5 備 具 部 換 變 1 第 方

一 流 第電 接方 連一 極將 1 APT » 制及 控 ； 捋 匯 Β0Θ , 晶 部電 端閘 方緣 他絶 構三 機第 降之 壓型 s S 接導 連二 極第 電的 流位 AN IpST 發四 位第 電之 間型 中電 將導 ,一 極第 I 勺 流極 s E ^ΟΓ 方制 他控 驩入 晶输 電位 閛電 緣間 絶中 三的 第出 接輪 連路 極電 電生 第電 接導 連一 極第 電的 流部 電端 方方 一 他 將構 : 機 備降 具壓 部電 換接 變連 二 掻 &ρ Λί 負 ιρτ •’ 制 醱控 晶 將 電 ， 閘位 緣電 绝三 閘導 緣二 色 ωι 鉍 0 六的 第位 接電 連一 極第 電接 流連 電極 方霄 一 制 將控 ; 將 體 ， 晶極 s S ^K 閛流 緣電 绝方 六他 第體 之晶 型電 七的 第出 接输 連路 極電 電生 流發 電位 方電 一 間 將中 ，將 及 ， ; 極 匾電 晶流 s S ipsr φφ 閛方 緣他 絶匾 七晶 s S 0 驾 之閘 型緣 電绝 匾積 晶is 電導 閘半 緣的 絶度 八靠 第可 之之 型醱 電晶 導電 一 閘 第緣 的絶 極損 電無 制成 控構 入易 输容 位可 電有 間故 中 .， 路 S 體 積 體 導 半 之 載 所 項 〇 6 果第 效圍 之範 路利 電專 出請 输申 之明 置發 装本 路據 電依 髏 (請先閲讀背面之注意事項再填寫本頁) 絰濟部中央標準局8工消費合作社印製 位電 移方 平一 電體 備 晶 具電 部閘 換緣 變絶 二 六 ij3 : 在 下接 S1 成偽 構路 因電 ，位 路移 電平 出電 輪該 之 ， 置路 裝電 極轉方 電體一 制晶體 控電晶 之閘電 體綠閘 晶絶緣 電六絶 閘第六 緣 ，第 絶少與 六減位 第差電 於位二 , 電 第 間的大 之間增 位之 ， 電極時 三 電態 第流狀 與電斷 極方切 電一到 流與移 本紙張尺度通用中國國家標準（CNS)甲4現格（210 X 297公釐）32 82.3. 40,000 經濟部中央揉準局員工消費合作社印製 2li〇^ ^ A6 _ B6

五、發明説明（3 M 電流電極之間的電壓降；故在無損絶緣閘電晶體的可靠度 .輸出具有比輸入電路之信號振幅大的振幅的輸出信號之 半導體積體電路裝置之输出電路方面，有可削減其消耗電 力的效果。 依據本發明申請專利範圍第7項所載之半導體積髏電路 装置之輸出電路，因構成如下：電壓降機構含有第一導電 型之第十絶緣閘霄晶體，該第一導電型之第十絶緣閘電晶 體偽將一方電流電極連接第三電位，將控制電棰及他方電 流電極連接第三絶绨閘電晶鱺一方電流電極；第六絶绨問 電晶體含有比第十絶緣閛電晶醴臨限電壓高的絶緣閘電晶 腥；故在無損絶緣閘電晶驩的可靠度，输出具有比输入電 路之信號振幅大的振幅的输出信號之半導體積體電路裝置 之輪出電路方面，有可削減其消耗電力的效果。 依據本發明申請專利範圍第8項所截之半導體積體電路 裝置之输出電路，因携成如下：第二變換部具備電阻機構 ,該電阻機構俱將一方端部連接第八绝綠閘電晶體之他方 電流電極，將他方端部建接第九絶綠閘電晶醱之一方電流 電極；故有可降低雜音信號，獲得高可靠度的半導體積體 電路裝置之輪出電路之效果。 依據本發明申請專利範圍第9項所載之半導龌積體電路 裝置之輸出電路，因構成如下：輸入信號電位變換電路具 備：輸出第一電位與第二電位之間的中間電位的中間電位 發生電路；連接第二電位及第三電位，且輸入中間電位發 生電路輸出的中間電位和輸入信號，使用中間電位發生電 本紙張尺渡通用中國國家標準（CNS)甲4規格（210 X 297公釐）39 82·3· 40,000 ---------------f-----裝------、玎------Μ (請先Η讀背面之注意事項再填寫本頁) 經濟部中央標準局S工消費合作社印製 A6 B6 五、發明説明（32) 路輸出的中間電位，按照輸入信號，生成在接近第三電位 的第五電位與比第五電位低的第六電位之間振幅的信號輸 出的第一變換部；及，連接第二電位及第三電位，且輸入 中間電位發生電路输出的中間電位、輸入信號的反轉通輯 和第一變換部的輸出，使用中間電位發生電路輸出的中間 電位，按照输入信號的反轉邏輯及第一變換的输出，將第三 電位或第四電位输出到第一绝緣閘電晶龌之控制電棰的第 二變換部；第一變換部具備：連接在第三電位與第二電位 之間的串聯電路體；及，串聯插入串聯電路體，输入第二 變換部輪出的運輯或反轉通輯，按照通輯或前述反轉邏輯 ，限制電流的電路；故在無損絶緣閘電晶體的可靠度，输 出具有比输入電路之倍號振幅大的振幅的输出信號之半導 醱積腥電路裝置之輸出電路方面，有可削減其消耗電力的 效果。 [圈式之簡單說明] 圖1為顯示依據本發明第一實施例的半導鱧稹龌電路裝 置之输出電路的画。 圖2為顯示依據本發明第二實施例的半導髏積體電路裝 置之输出電路的圓。 圖3為顯示依據本發明第三實施例的半導體積體電路裝 置之輸出電路的圖。 圖4說明M0S電晶髏之閘電壓、吸極電流待性的圖。 圖5為顯示依據本發明第五實施例的半導體積體電路裝 置之輸出電路的圖。 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐）34 82.3. 40,000 ——J---------------(-----裝------、玎------波 —r (請先閱讀背面之注意事項再場寫本頁) "__川 IIIH———————II I-IIIIIHII·————

經濟部中央標準局貝工消費合作社印M A6 B6 五、發明説明（33) 圖6為顯示依據本發明第六實施例的半導體積體電路裝 置之輸出電路的圖。 圖7為顯示依據本会明第六實施例的半導體積體電路裝 置之輸出電路其他形態的圖。 圖8為顯示依據本發明第六實施例的半導體積體電路裝 置之输出電路其他形態的圖。 圖9為顯示依據本發明第六實施例的半導體積體電路裝 置之輪出電路其他形態的圖。 圖10為顯示依據本發明第六實施例的半導體積體電路裝 置之輪出電路其他形態的圖。 圖11為顯示依據本發明第六實施例的半導醱積體電路装 置之輪出電路其他形態的圖。 圖12為顯示習知半導醴積腥電路裝置之输出電路的圖。 圖13為顯示習知半導體積體電路装置之输出電路的圖。 圖14為顯示習知半導腥積疆電路装置之输出電路其他形 態的圖。 [符號說明] " 1......第一電源， 2......第二電源， 4......輸入端子， 5......輸出端子， 25......控制端子， K 1……中間電位發生電路， K2，K6〜K11……第一變換部， K3, K4, K5……第二變換部。 ——I----^----------C-----裝------.玎------線 (請先閲讀背面之注意事項再項寫本頁) 本紙張又度適用中國國家標準（CNS)甲4規格（210 X 297 ) 35 82.3. 40,000

Claims (1)

1. A7 B7 六、申請專利範圍 (請先閲讀背面之注意事項再埸寫本頁) 1. 一種半導體積體電路裝置之輸出電路，其特徽在於： 具備以多數絶緣閘電晶體構成的輸入信號電位變換電路， 該絶緣閘電晶體傜輸入在第一電位與比該第一電位低的第 二電位之間的電位振幅的输入信號和該輸入信號的反轉邏 輯，且連接比前述第一電位高的第三電位，按照前述輸入 倍號和前述反轉邏輯，輪出在前述第三電位與比前述第二 電位高的第四電位之間振幅的信號；而且具備第一導電型 之第一絶緣閘電晶體，該第一導電型之第一絶緣閘電晶體 傜比前述第二電位和前述第三電位之電位差小地設定施加 於前述多數絶緣閛電晶髏之各基板與控制電掻間的電壓. 將前述輸入信號電位變換電路之輸出信號输入控制電極， 將一方電流電極連接前述第三電位，將他方電流電極連接 输出端子，將基板電位作為前述第三電位者。 煙濟部中央標準局員工消費合作社印製 2. 如申諳專利範圔第1項之半導醱積膿電路裝置之输出 電路，其中前述输入信號電位變換電路具備：输出前述第 一電位與前述第二電位之間的中間電位的中間霜位發生電 路；連接前述第二電位及前述第三電位，且輸入，述中間 電位發生電路輸出的前述中間電位和前述輸入信號，使用 前述中間電位發生電路輸出的前述中間電位，按I照前述输 入信號，生成在接近前述第三電位的第五電位與y比前述第 五電位低的第六電位之間振幅的信號輸出的第一變換部； 及，連接前述第二電位及前述第三電位，且輸入前述中間 電位發生電路輸出的前述中間電位、前述输入信號的反轉 邏輯和前述第一變換部的輸出，使用前述中間電位發生電 衣纸張尺度適用中國國家漂準（CNS)甲i規格（210 X 297公釐> I 110^3 A7 B7 C7 D7 六、申請專利範圍 涇濟部中央標準局員工消費合作杜印製 及位。 第述 入，及號，體 第機型緣的電電述 輯電部出該前 Μ 輸號路倍態晶 述降電絶出閑方前 邏四換 j ，接 U 述信電入狀電 前壓導三輸緣他將 轉第變15:體連 P前制換輸斷閘 接電二第路絶將’ 反述二ia晶極。^1在控變述切緣 連述第述電四，極 的前第Μ電電子U設和位前為絶 W部前的前生第位電 號或的f 閘流端g偽號電照成二 端接位接發之電流 信位極電緣電出匿路信號按方第 方連電連位型二電 入電電RM絶方輸9|§電入信便一及 一極 一極電電第方 輸三制§«二 一述Η制输入以何一 將電第電間導述他 述第控III第將前il控述輸，任第 ：流述流中 一 前髏 前述之；f 之偽接 W 該前述號的述 備電前電述第接晶 照前髏 j型體連Μ ，入前信體前 具方接方前的連電 按將晶U電晶極頁路輪對出晶， 部一連一將極極鬧 ,，電2¾導電電3«電，，輪電號 2換將極將，電電緣 位出閘第二閘流第制段號體閘倍 第變 ·，電 ·，極制流絶 電輸緣圍第緣電圍控前信晶绨入。園一構制體電控電四 間的絶範備絶方範備路制電絶输態範第機控晶流入方第 中部一利具二他利具電控閛二述狀利述降將電電輪一述 述換第專還第將專還換述緣第前斷專前壓，閘方位將前 前變述請中之，請中變前绝者照切請中電部緣他電，接 的一前申其型位申其位制二或按為申其的端絶體間及連 出第到如，電電如，電控第一不成如，位方三晶中.，極 輸述出3.路導二 4路號由述第者時5路電他第電述護電 路前輸 電二第 電信藉前，或同 電三構之閘前晶流 -----I--------------k----裝------.玎------ί (請先閲讀背面之注意事項再塡寫本頁) 本纸張尺度適用中园园家榫準（CNS)甲4規格（210 X 297公货> 2 A7 B7 — C7 PAL、_D7_ 六、申請專利範園 輸入信號輸入控制電極的第二導電型之第五絶緣閘電晶體 ;前述第二變換部具備：將一方電流電極連接前述第三電 位，將控制電極連接前述電壓降機構他方端部的第一導電 型之第六絶緣閘電晶體；將一方電流電極連接前述第六絶 緣閘電晶體他方電流電極，將控制電極連接前述第一電位 的第二導電型之第七绝緣閘電晶體；將一方電流電極連接 前述第七絶緣閘電晶體他方電流電極，將前述中間電位發 生電路輸出的前述中間電位輸入控制電極的第一導電型之 第八绝緣閛電晶體；及，在前述第二電位與前述第八絶緣 閘電晶體他方電流電極之間串聯連接，控制電極輪入前述 輸入信號的第二導電型之第九絶緣閘電晶體。 6.如申請專利範圍第5項之半導體積髏電路装置之輪出 電路，其中前述第二變換部還具備電平移位電路，該電平 移位電路偽連接在前述第六绝緣閛電晶體一方電流電掻與 前述第三電位之間，於前述第六絶绨閘電晶鱧之控制電極 與一方電流電極之間的電位差減少，前述笫六絶緣閛電晶 體轉移到切斷狀態時，增大前述第二電位與前述第六絶緣 ---------:---------4----裝------ΤΓ------Ϊ. (請先閲讀背面之注意事項再塥寫本頁) 缰濟部中央標準局員工消費合作社印3衣 降 壓 電 的 間 之 極第降 電圍壓 流範電 電利述 方專前 一 請中 體申其 晶如 ， 電7.路 eft ιρβτ 出 輸 之 置 裝 路 電 體 積 體 導 半 之 項 5 閘 緣 绝 十 第 之 型 i 導 1 第 有 含 構 機 流接 電連 方極 一 電 將流 係 電 體方 晶 他 電及 閘極 緣電 絶制 十控 第將 之 ， 型位 電電 導三 一 第 第述 該前 -接 體連 晶極 電電 絶絶 六的 第 高 述壓 夺 Β , 限 極臨 電體 流晶 電 電 方閘 一 0 述絶 前十 之第 體述 晶 前 電 比 閜有 緣 含 絶體 三 晶 第電 述閘 前緣 本纸張尺度適用中國國家揉準（CNS〉f 4规恪（210 X 297公坌> 3 申請專利範圍 A7 B7 C7 D7 出 輸 之 置 裝 路 電 鐙 積 鐙 Ann 導 半 之 項 5 第 圍 範 利 〇 專 體請 晶 申 電如 蘭 8 緣 構流 機電 阻方 電他 該述 , 前 構之 機體 阻 晶 電電 備閘 具緣 還絶 部八 換第 變述 二 前 第接 ,ΒΒϋ aa 前部 中端 其方 ,1 路將 電偽 方 1 述 前 之 體 晶 電 閘 緣 絶 九 第 述 前 接 rnli- 遶 RM 端 方 他 〇 將極 ?Β , upm· 極流 電電 備 具 路 電 換 變 位 w 電 項 J UWL 1^ 第信 圔入 範輸 利述 專前 請中 申其 如 ， 9 路 SB 出 輸 之 置 裝 路 電 籩 積 體 導 半 之 出 第 述 電間 生中 發述 位前 電入 間輸 中且 的 ， 位位 ΐρΠΓ fpBT 間 三 中第 的述 間前 之及 位位 yal se ipr IJUT 二 二 第第 述述 前 前 與接 位連 電 ·’ 一 路 用 使 號 信 入 輸 述 前 和 位 電 間 中 述 前 的 出 輪 路 電 生 發 位 電 輪 述 前 照 按 位 電 間 中 述 前 的 出 輪 路 i IpBT 生 發 位 電 間 中 述 前 第 述 前 比 與 位 電 五 第 的 位 i 三 第 述 前 近 接 在 成 生 號 信 入 間 部中 換述 變前 一 入 第輸 的且 出 ， 输位 號電 信 三 的第 幅述 振前 間及 之位 位電 電 二 六第 第述 的前 低接 位連 i » 五及 述述 前前 、 用 位使 i ιρπτ , 間出 中输 述的 前部 的換 出變 输一 路第 電述 生前 發和 位輯 電邏 轉 反 的 號 信 入 輸 ΙξΐΓ 生 位 ^9Γ 間 中 邏四 轉第 反述 述前 前或 的位 號電 信 三 入第 輸述 述前 前將 照 ， 按出 ，輸 位的 電部 間換 中變 述一 前第 的述 出 前 輸及 路輯 (請先閲讀背面之注意事項再塡寫本頁) --裝. 訂. .線·{ 經濟部中央標準局員工消費合作社印5衣 換第 變述 二 前 第與 的位 極電 電 三 制第 控述 之前 體在 晶接 電連 閘 ： 緣備 絶具 一 部 第換 述變 前 一 到第 出述 輸前 位 ·’ 電部 證 稻 SB QU/ 路按 S ^QT , 聯輯 串邏 述轉 。 前反路 入述電 插前的 聯或流 串輯電 , 邏制 及的限 •’出 ， 體輸輯 路部邏 電換轉 聯變反 串二述 的第前 間述或 之前輯 位入邏 電輸述 二 ，前 本纸張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐> 4