KR940017218A - 반도체 집적회로 장치의 출력회로 - Google Patents

반도체 집적회로 장치의 출력회로 Download PDF

Info

Publication number
KR940017218A
KR940017218A KR1019930029330A KR930029330A KR940017218A KR 940017218 A KR940017218 A KR 940017218A KR 1019930029330 A KR1019930029330 A KR 1019930029330A KR 930029330 A KR930029330 A KR 930029330A KR 940017218 A KR940017218 A KR 940017218A
Authority
KR
South Korea
Prior art keywords
potential
output
insulated gate
gate transistor
circuit
Prior art date
Application number
KR1019930029330A
Other languages
English (en)
Other versions
KR960003375B1 (ko
Inventor
아사히나 가쯔시
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR940017218A publication Critical patent/KR940017218A/ko
Application granted granted Critical
Publication of KR960003375B1 publication Critical patent/KR960003375B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

메세화된 트랜지스터의 신뢰성을 손상하는것 없이 내부의 신호 진폭보다 큰 신호를 외부에 출력되는 반도체 집적회로 장치의 출력 회로를 얻는다.
출력 단자 5에 접속된 PMOS 트랜지스터 23와 NMOS 트랜지스터 24가 출력 전압 이라하여 전원 전위 VDD2혹은 접지 전위 VSS를 출력한다. 전원 전위 VDD2혹은 접지 전위 VSS의 입력 신호의 전위를 제1의 변환부 K2 및 제2의 변환부 K3를 사용하여 변호나하여 PMOS트랜지스터 23의 게이트 전극에 준다.
제1의 변환부 K2 및 제2의 변환부 K3는 중간 전위 발생 회로의 발생하는 전위 및 전원 전위 VDD4를 사용하여 입력 신호의 전위를 변환한다.
출력회로를 구성하고 있는 절연 게이트형 트랜지스터 12~23에 전원 전위 VDD2와 접지전위 VSS의 전위차를 게이트 전극과 기판관의 사이에 거는것 없이 입력 신호 진폭 보다 큰 진폭을 소유하는 출력신호를 출력하는 것이 된다.

Description

반도체 집적회로 장치의 출력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 제1실시예에 의한 반도체 집적회로장치의 출력회로를 표시하는 도면이다.

Claims (9)

  1. 제1의 전이와 해당 제1의 전위보다 낮은 제2의 전위과의 사이의 전위로 진폭하는 입력신호와 해당 입력신호의 반전논리과를 입력하고, 또한 상기 제1의 전위보다 높은 제3의 전위에 접속되어 상기 입력신호와 상기 반전논리과에 응하여 상기 제3의 전위와 상기 제2의 전위보다 높은 제4의 전위과의 사이에서 진폭하는 신호를 출력하는 복수의 절연 게이트형 트랜지스터에서 구성된 입력신호 전위변환회로를 구비하여, 상기 복수의 절연 게이트형 트랜지스터의 각각의 기판과 제어 전극간에 관련된 전압은 상기 제2의 전위와 상기 제3의 전위과의 전위차보다 작게 설정되어, 상기 입력신호 전위변환회로의출력신호를 제어 전극에 입력하고, 상기 제3의 전위에 한쪽 전류 전극을 접속하고, 타쪽 전류 전극을 출력단자에 접속하여 기판 전위를 상기 제3의 전위라한 제1도전형이 제1의 절연 게이트형 트랜지스터를 더욱 구비하는 반도체 집적회로 장치의 출력회로.
  2. 제1항에 있어서, 상기 입력신호 전위변환회로는, 상기 제1의 전위와 상기 제2의 전위과의 사이의 중간 전위를 출력하는중간 전위발생회로와, 상기 제2의 전위 및 상기 제3의 전위에 접속되어 또한 상기 중간 전위발생회로의 출력하는 상기 중간 전위와, 상기 입력신호과를 입력하여 상기 중간 전위발생회로의 출력하는 상기 중간 전위를 사용하여 상기 입력신호에응하여 상기 제3의 전위에 가까운 제5의 전위와 상기 제5의 전위보다 낮은 제6의 전위과의 사이에서 진폭하는 신호를 생성하여 출력하는 제1의 변환부와, 상기 제2의 전위 및 상기 제3의 전위에 접속되어, 또한 상기 중간 전위발생회로의 출력하는 상기 중간 전위와, 상기 입력신호의 반전논리와, 상기 제1의 변환부의 출력과를 입력하여 상기 중간 전위발생회로의출력하는 상기 중간 전위를 사용하여 상기 입력신호의 반전논리 및 상기 제1의 변환부의 출력에 응하여 상기 제3의 전위혹은 상기 제4의 전위를 상기 제1의 절연 게이트 트랜지스터의 제어 전극에 출력하는 제2의 교환부와를 구비하는 반도체집적회로 장치의 출력회로.
  3. 제2항에 있어서, 상기 제2의 전위에 한쪽 전류 전극을 접속하고 상기 출력단자에 타쪽 전류 전극을 접속한 제2도전형의제2의 절연 게이트형 트랜지스터를 더욱 구비하는 반도체 집적회로 장치의 입력회로.
  4. 제3항에 있어서, 상기 입력신호 전위변환회로의 전단에 설치되어 상기 입력신호와 제어신호과를 입력하고, 상기 제어신호의 제어에 의하여 상기 입력신호에 응하여 제1 혹은 제2 절연 게이트형 트랜지스터의 어느것 한쪽이 차단 상태로 되는지혹은 상기 입력신호에 의하지 않고 상기 제1 및 제2의 절연 게이트형 트랜지스터가 동시에 차단 상태로 되도록 상기 입력신호 전위변환회로 및 상기 제2의 절연 게이트형 트랜지스터에 대하여 신호를 출력하는 제어회로를 더욱더 구비하는 반도체 집적회로 장치의 출력회로.
  5. 제2항에 있어서, 상기 제1의 변환부는 상기 제3의 전위에 한쪽단을 접속한 전압 강하수단과 상기 전압 강하수단의 타쪽단에 한쪽 전류 전극을 접속하여 상기 제1의 전위에 제어 전극을 접속한 제2도형전형의 제3의 절연 게이트형 트랜지스터와,상기 제3의 절연 게이트형 트랜지스터의 타쪽 전류 전극에 한쪽 전류 전극을 접속하고 상기 중간 전위발생회로가 출력하는 상기 중간 전위를 제어 전극에 입력하는 제1도전형의 제4의 절연 게이트 트랜지스터와, 상기 제2의 단위에 한쪽 전류전극을 접속하여, 상기 제4의 절연 게이트형 트랜지스터의 타쪽 전류 전극에 타쪽 전류 전극을 접속하고, 상기 입력신호를 제어 전극에 입력하는 제2도전형의 제5의 절연 게이트형 트랜지스터과를 구비하여 상기 제2의 변환부는, 상기 제3의전위에 한쪽 전류 전극을 접속하고, 상기 전압 강하수단의 타쪽단에 제어 전극을 접속한 제1도전형의 제6의 절연 게이트형 트랜지스터와, 상기 제6의 절연 게이트형 트랜지스터의 타쪽 전류 전극에 한쪽 전류 전극을 접속하고, 상기 중간 전위발생회로가 출력하는 상기 중간 전위를 제어 전극에 입력하는 제1도전형의 절연 게이트형 트랜지스터와, 상기 제2의 전위와 상기 제8의 절연 게이트형 트랜지스터의 타쪽 전류 전극과의 사이에 직열로 접속되어, 상기 입력신호를 제어 전극 입력하는 제2도전형의 제9의 절연 게이트형 트랜지스터과를 구비하는 반도체 집적회로 장치의 출력회로.
  6. 제5항에 있어서, 상기 제2의 변환부는 상기 제6의 절연 게이트형 트랜지스터의 한쪽 전류 전극과, 상기 제3의 전위과의사이에 접속되어, 상기 제6의 절연 게이트형 트랜지스터의 제어 전극과 한쪽 전류 전극과의 사이의 전위차가 감소하여 상기 제6의 절연 게이트형 트랜지스터가 차단 상태로 이행할 때에 상기 제2의 전위와 상기 제6의 절연 게이트형 트랜지스터의 한쪽 전류 전극과의 사이의 전압 강하를 크게하는 레벨 시프트회로를 더욱더 구비하는 반도체 집적회로 장치의 출력회로.
  7. 제5항에 있어서, 상기 전압 강하수단은 상기 제3의 전위에 한쪽 전류 전극을 접속하고, 상기 제3의 절연 게이트형 트랜지스터의 상기 한쪽 전류전극에 제어 전극 및 타쪽 전류 전극을 접속한 제1도전형의 제10의 절연 게이트형 트랜지스터를 함유하고, 상기 제6의 절연 게이트형 트랜지스터는, 상기 제10의 절연 게이트형 트랜지스터보다도 한계 전압의 높은 절연게이트형 트랜지스터를 함유한 반도체 집적회로 장치의 출력회로.
  8. 제5항에 있어서, 상기 제2의 변환부는 상기 제8의 절연 게이트형 트랜지스터의 상기 타쪽 전류 전극에 한쪽단을 접속하고, 상기 제9의 절연 게이트형 트랜지스터의 상기 한쪽 전류 전극에 타쪽단을 접속한 저항수단을 또한 구비하는 반도체 집적회로 장치의 출력회로.
  9. 제1항에 있어서, 상기 입력신호 전위변화회로는 상기 제1의 전위와 상기 제2의 전위과의 사이의 중간 전위를 출력하는 중간 전위발생회로와, 상기 제2의 전위 및 상기 제3의 전위에 접속되어, 또한 상기 중간 전위발생회로의 출력하는 상기 중간 전위와, 상기 입력신호과를 입력하여 상기 중간 전위발생회로의 출력하는 상기 중간 전위를 사용하여 상기 입력신호에응하여 상기 제3의 전위에 가까운 제5의 전위와 상기 제5의 전위보다 낮은 제6의 전위과의 사이에서 진폭하는 신호를 생성하여 출력하는 제1의 변환부와, 상기 제2의 전위 및 상기 제3의 전위에 접속되어, 또한 상기 중간 전위발생회로의 출력하는 상기 중간 전위와, 상기 입력신호의 반전논리와 상기 제1의 변환부의 출력과를 입력하여 상기 중간 전위발생회로의출력하는 상기 중간 전위를 사용하여 상기 입력신호의 상기 반전논리 및 상기 제1의 변환부의 출력에 응하여 상기 제3의전위 혹은 상기 제4의 전위를 상기 제1의 절연 게이트형 트랜지스터의 제어 전극에 출력하는 제2의 변환부과를 구비하여상기 제1의 변환부와, 상기 제3의 단위와 상기 제2의 전위과의 사이에 접속된 직열회로체와, 상기 직열회로체에 직열로삽입되어 상기 제2의 변환부의 출력하는 논리 혹은 상기 반전논리를 입력하여, 상기 논리 혹은 상기 반전논리에 응하여전류를 제한하는 회로과를 구비하는 반도체 집적회로 장치의 출력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930029330A 1992-12-24 1993-12-23 반도체 집적회로 장치의 출력회로 KR960003375B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4343841A JP3038094B2 (ja) 1992-12-24 1992-12-24 半導体集積回路装置の出力回路
JP92-343841 1992-12-24

Publications (2)

Publication Number Publication Date
KR940017218A true KR940017218A (ko) 1994-07-26
KR960003375B1 KR960003375B1 (ko) 1996-03-09

Family

ID=18364654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029330A KR960003375B1 (ko) 1992-12-24 1993-12-23 반도체 집적회로 장치의 출력회로

Country Status (5)

Country Link
US (1) US5537059A (ko)
JP (1) JP3038094B2 (ko)
KR (1) KR960003375B1 (ko)
DE (1) DE4344307C2 (ko)
TW (1) TW211093B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920043B2 (ja) * 1993-06-01 1999-07-19 モトローラ株式会社 相補形ｆｅｔを用いたドライバ装置
JP3213179B2 (ja) * 1994-10-21 2001-10-02 東芝マイクロエレクトロニクス株式会社 半導体集積回路
JP3208296B2 (ja) * 1995-09-12 2001-09-10 シャープ株式会社 多値電圧出力回路および液晶駆動回路
CN1112768C (zh) * 1995-09-21 2003-06-25 松下电器产业株式会社 输出电路
US5736869A (en) * 1996-05-16 1998-04-07 Lsi Logic Corporation Output driver with level shifting and voltage protection
US5926055A (en) * 1996-12-20 1999-07-20 Cirrus Logic, Inc. Five volt output connection for a chip manufactured in a three volt process
FR2760914B1 (fr) * 1997-03-14 1999-05-14 Matra Mhs Circuit convertisseur de niveaux analogiques
US5966030A (en) * 1997-08-05 1999-10-12 Lsi Logic Corporation Output buffer with regulated voltage biasing for driving voltages greater than transistor tolerance
US6028449A (en) * 1997-08-05 2000-02-22 Lsi Logic Corporation Integrated circuit I/O buffer having pull-up to voltages greater than transistor tolerance
US5963057A (en) * 1997-08-05 1999-10-05 Lsi Logic Corporation Chip level bias for buffers driving voltages greater than transistor tolerance
US5900750A (en) * 1997-08-15 1999-05-04 Lsi Logic Corporation 5V output driver on 2.5V technology
US6005413A (en) * 1997-09-09 1999-12-21 Lsi Logic Corporation 5V tolerant PCI I/O buffer on 2.5V technology
US6057710A (en) * 1998-01-28 2000-05-02 Sun Microsystems, Inc. Diver circuit for 3.3v I/O buffer using 1.9v fabrication process
US6118303A (en) * 1998-04-17 2000-09-12 Lsi Logic Corporation Integrated circuit I/O buffer having pass gate protection with RC delay
US6130556A (en) * 1998-06-16 2000-10-10 Lsi Logic Corporation Integrated circuit I/O buffer with 5V well and passive gate voltage
FR2781317B1 (fr) * 1998-07-17 2005-08-26 St Microelectronics Sa Source de tension de basse impedance
US6300800B1 (en) 1999-11-24 2001-10-09 Lsi Logic Corporation Integrated circuit I/O buffer with series P-channel and floating well
JP2003347926A (ja) * 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
US7113018B2 (en) * 2004-10-28 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage tolerant I/O circuit using native NMOS transistor for improved performance
US7469016B2 (en) * 2004-12-03 2008-12-23 Panasonic Corporation Circuit for generating ternary signal
US7834661B2 (en) * 2005-02-22 2010-11-16 Samsung Electronics Co., Ltd. Ultra-low-power level shifter, voltage transform circuit and RFID tag including the same
US7605619B1 (en) * 2007-03-21 2009-10-20 National Semiconductor Corporation I/O protection under over-voltage and back-drive conditions by single well charging
US7863962B2 (en) * 2008-04-17 2011-01-04 National Semiconductor Corporation High voltage CMOS output buffer constructed from low voltage CMOS transistors
CN115498991A (zh) * 2021-06-17 2022-12-20 圣邦微电子（北京）股份有限公司 一种总线保持电路及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795680B2 (ja) * 1986-10-08 1995-10-11 富士電機株式会社 電圧変換回路
US5063308A (en) * 1988-12-21 1991-11-05 Intel Corporation Output driver with static and transient parts
KR920006251B1 (ko) * 1989-10-26 1992-08-01 삼성전자 주식회사 레벨변환기
US5021684A (en) * 1989-11-09 1991-06-04 Intel Corporation Process, supply, temperature compensating CMOS output buffer
JPH04120817A (ja) * 1990-09-11 1992-04-21 Mitsubishi Electric Corp Ｌｓｉ回路の出力バッファ回路
US5109187A (en) * 1990-09-28 1992-04-28 Intel Corporation CMOS voltage reference
US5179297A (en) * 1990-10-22 1993-01-12 Gould Inc. CMOS self-adjusting bias generator for high voltage drivers
JP2566064B2 (ja) * 1991-01-17 1996-12-25 株式会社東芝 入出力バッファ回路
US5204557A (en) * 1991-10-15 1993-04-20 National Semiconductor Corporation Digital signal level translator
US5300832A (en) * 1992-11-10 1994-04-05 Sun Microsystems, Inc. Voltage interfacing buffer with isolation transistors used for overvoltage protection

Also Published As

Publication number Publication date
JPH06196992A (ja) 1994-07-15
DE4344307C2 (de) 1995-10-05
DE4344307A1 (de) 1994-07-07
JP3038094B2 (ja) 2000-05-08
US5537059A (en) 1996-07-16
TW211093B (en) 1993-08-11
KR960003375B1 (ko) 1996-03-09

Similar Documents

Publication Publication Date Title
KR940017218A (ko) 반도체 집적회로 장치의 출력회로
KR101438236B1 (ko) 입력 신호의 전송을 위한 상단 레벨쉬프터를 구비한 구동회로
KR101727752B1 (ko) 트랜스미션 게이트 및 반도체 장치
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
CN100375390C (zh) 半导体电路
US5565795A (en) Level converting circuit for reducing an on-quiescence current
KR920009031B1 (ko) 드라이버 회로
KR930020850A (ko) 레벨 변환회로
KR950022092A (ko) 비교기 회로
US7501874B2 (en) Level shift circuit
CN110830027B (zh) 转压器
US6094067A (en) Output buffer circuit
US8593204B2 (en) Amplitude conversion circuit
US7737735B2 (en) Output circuit for outputting a signal with a high-voltage amplitude
KR970028930A (ko) 바이 모오스로 이루어진 정전압 발생회로
CN110518903B (zh) 一种电平移位电路
CN213152036U (zh) 电平移位电路以及集成电路
KR101066226B1 (ko) 부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터
JPS6143896B2 (ko)
CN112994679A (zh) 驱动电路及控制芯片
KR100530933B1 (ko) 레벨 변환 회로
JP4371645B2 (ja) 半導体装置
CN112769319A (zh) 电平转换模块、驱动电路及控制芯片
KR910002083A (ko) 출력회로
KR970003257A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070223

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee