CN115498991A - 一种总线保持电路及方法 - Google Patents

Abstract

一种总线保持电路，其特征在于：所述电路包括一个防倒灌PMOS管Mp2，用于基于导通或截止状态将所述总线保持电路的输入电压Vin维持于设定范围内；当所述电路的输入电压Vin高于芯片电源电压Vcc时所述Mp2保持截止状态，从而防止所述输入电压Vin倒灌至芯片电源电压Vcc；并且，当所述电路的输入电压Vin低于芯片电源电压Vcc时所述Mp2保持导通状态，从而维持所述输入电压Vin处于稳定状态。本发明中的电路结构简单、实现容易、功耗小，占用面积小，应用范围广。

Description

一种总线保持电路及方法

技术领域

本发明涉及集成电路领域，更具体地，涉及一种总线保持电路及方法。

背景技术

目前，总线保持电路被广泛地应用于各种集成电路中，为功能电路部分提供稳定的总线电压输入。现有技术中采用的总线保持电路通常包括反相器、高端开关管、低端开关管。通过将输入电压经过反相器反相后，分别控制高端开关管和低端开关管的开启或关闭状态从而实现对电平的控制。具体来说，当输入为高电平时，将高端支路导通从而反馈支路电流以维持输入电压的高电平状态。当输入为低电平时，将低端支路导通从而反馈支路电流以维持输入电压的低电平状态。同时，为了防止输入电压大于芯片电源电压而导致的倒灌时，可以在高端支路中增加二极管，以保持高端支路电流流向的单向性。

然而，在这类具有防倒灌功能的总线保持电路中，由于增加了防倒灌二极管，而二极管具有一定大小的导通电压Vd，因此，当输入电压接近且略小于芯片电源电压时，二者之差小于防倒灌二极管的导通电压。这导致尽管输入电压仍然小于芯片电压，但在一定的区间范围内，仍然无法导通防倒灌二极管，由于防倒灌二极管截止，因此芯片电源电压对输入电压不具备上拉能力。这导致现有技术中二极管的压降和反相器的反转阈值的范围需要精确限制，从而增加了选用元件的难度。同时，当输入电压处于某一特定范围内时，电路无法将输入电压维持在稳定的状态上。

因此，亟需一种新的总线保持电路。

发明内容

为解决现有技术中存在的不足，本发明的目的在于，提供一种新的总线保持电路，通过采用防倒灌PMOS管在实现了无延迟的导通和截止控制的同时，防止了输入电流的倒灌。

本发明采用如下的技术方案。

本发明第一方面，涉及一种总线保持电路，其中，电路包括一个防倒灌PMOS管Mp2，用于基于导通或截止状态将总线保持电路的输入电压Vin维持于设定范围内；当电路的输入电压Vin高于芯片电源电压Vcc时Mp2保持截止状态，从而防止输入电压Vin倒灌至芯片电源电压Vcc；并且，当电路的输入电压Vin低于芯片电源电压Vcc时Mp2保持导通状态，从而维持输入电压Vin处于稳定状态。

优选地，总线保持电路还包括控制单元和保持单元；其中，控制单元，与保持单元连接，用于向防倒灌PMOS管Mp2的栅极电压输入控制信号，以控制保持单元中防倒灌PMOS管Mp2的导通或截止状态；保持单元，与控制单元连接，用于基于防倒灌PMOS管Mp2的栅极电压的控制，维持电路的输入电压Vin处于稳定状态，同时防输入电压Vin倒灌至所述片电源电压Vcc。

优选地，控制单元包括控制PMOS管Mp1、第一寄生二极管Ds1、第二寄生二极管Dd1以及第一电流源I1；其中，PMOS管Mp1的源极与输入电压Vin连接，栅极、漏极与防倒灌PMOS管Mp2的栅极、第一电流源I1的一端连接；第一寄生二极管的正极与PMOS管Mp1的源极连接，负极与PMOS管Mp1的体端连接；第二寄生二极管的正极与PMOS管Mp1的漏极连接，负极与PMOS管Mp1的体端连接；第一电流源I1的另一端接地。

优选地，保持单元还包括高端开关支路、低端开关支路和反相器；其中，反相器的输入端接入输入电压Vin，输出端分别接入高端开关支路和低端开关支路中开关管的栅极；高端开关支路一端与芯片电源电压Vcc连接，另一端与输入电压Vin连接，并基于反相器和控制单元的控制导通或截止；低端开关支路一端与输入电压Vin连接，另一端接地，并基于反相器的控制导通或截止。

优选地，高端开关支路包括高端开关管Mp0、防倒灌PMOS管Mp2、第三寄生二极管Ds2、第四寄生二极管Dd2和第二电流源Ip0；其中，高端开关管Mp0的源极与芯片电源电压连接，栅极与反相器的输出端连接，漏极与防倒灌PMOS管Mp2的源极连接；第三寄生二极管Ds2的正极与高端开关管Mp0的源极连接，负极与高端开关管Mp0的体端连接；第四寄生二极管Dd2的正极与高端开关管Mp0的漏极连接，负极与高端开关管Mp0的体端连接；防倒灌PMOS管Mp2的漏极与第二电流源Ip0的一端连接；第二电流源Ip0的另一端接入输入电压Vin。

优选地，低端开关支路包括低端开关管Mn0和第三电流源In0；其中，低端开关管Mn0的源极与第三电流源In0的一端连接，栅极与反相器的输出端连接，漏极接地；第三电流源In0的另一端与所述输入电压Vin连接。

优选地，将控制PMOS管Mp1和防倒灌PMOS管Mp2所在N阱置于悬空状态，从而使得控制PMOS管Mp1和防倒灌PMOS管Mp2的各极获得并联的寄生二极管。

优选地，控制PMOS管Mp1和防倒灌PMOS管Mp2的参数相同，开启门限电压均为Vth。

优选地，当输入电压Vin小于等于芯片电源电压Vcc时，防倒灌PMOS管Mp2的源极电压与栅极电压之差大于Vth，防倒灌PMOS管Mp2导通；当输入电压Vin大于芯片电源电压Vcc时，防倒灌PMOS管Mp2的源极电压与栅极电压之差小于Vth，防倒灌PMOS管Mp2截止。

本发明第二方面，涉及一种总线保持方法，其中，方法采用如本发明第一方面中所述的一种总线保持电路。

本发明的有益效果在于，与现有技术相比，本发明中一种总线保持电路，包括控制单元和保持单元，保持单元中采用了防倒灌PMOS管代替了现有技术中常用的二极管，同时通过控制单元控制保持单元中防倒灌PMOS管的导通与截止，从而防止了倒灌发生的可能。与此同时，当输入电压接近芯片电源电压时，也能够将输入电压维持在稳定状态。本发明中的电路结构简单、实现容易、功耗小，占用面积小，应用范围广。

本发明的有益效果还包括：

1、由于PMOS管是基于栅极电压的控制而实现的导通或截止，从而消除了现有技术中二极管导通电压对于总线保持控制的误差，确保了输入电压Vin处于所有电压范围下保持电路的有效性。因此，本发明中的电路可以容许输入电压Vin处于各种状态下。

2、本发明中PMOS管的防倒灌功能是通过将PMOS管所在的N阱空置实现的，实现方式非常简单，基本不消耗额外成本，代价小，实现方便。

3、由于控制电路采用了Mp1的源极、漏极分别与输入电压Vin和电流源连接的方式，从而使得控制PMOS管能够准确地获取到Vin的状态，并且，由于Mp1和Mp2镜像方式连接，从而进一步地确保了控制电路对Mp2的精确控制。

4、由于增加了电流源Ip0和In0，从而辅助了高端支路和低端支路中保持Vin状态的电流的大小，此时可以将开关管Mp0和Mn0的尺寸设计的较大，用过这种方式，也可以防止开关管的压降对于Mp2导通截止逻辑的影响。

5、由于防倒灌PMOS管的导通电压为其源漏极电压Vsdp2，通常可以设计的很小，远远小于防倒灌二极管的导通电压Vd。因此，本发明中的电路对反向器的翻转阈值电压VIH没有范围要求，从而使得电路的设计和实现过程更加简单，电路性能更加可靠，使得适用于本电路的元件不会受到严格限制，降低了对电路中元件精确度的要求，降低了电路成本，扩大了适用范围。

附图说明

图1为本发明现有技术中一种总线保持电路的电路结构示意图；

图2为本发明中一种总线保持电路的电路结构示意图。

具体实施方式

下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本申请的保护范围。

图1为本发明现有技术中一种总线保持电路的电路结构示意图。如图1所示，一种总线保持电路，包括反相器、高端支路和低端支路。其中，输入电压Vin通过反相器后输出的控制信号分别用于控制高端支路和低端支路的导通或截止。

一方面，高端支路中包括高端开关管Mp0、防倒灌二极管D0和高端电流源Ip0。其中，高端开关管Mp0的源极接入芯片电源电压Vcc，栅极接入来自反相器输出端的控制信号，漏极与防倒灌二极管D0的正极连接。防倒灌二极管D0的负极与高端电流源Ip0的一端连接，高端电流源Ip0的另一端与反相器的输入端、以及输入电压Vin连接。

另一方面，低端支路中包括低端开关管Mn0和低端电流源In0。其中，低端开关管Mn0的源极接地，栅极接入来自反相器输出端的控制信号，漏极与低端电流源In0的一端连接。另外，低端电流源In0的另一端与反相器的输入端、以及输入电压Vin连接。

可以理解的是，在现有技术中这种常用的总线保持电路中，当输入电压Vin为高电平时，反相器Inv0的输出为低电平，从而使得高端开关管Mp0导通，而低端开关管Mn0截止。在电路能够进行正常工作的前提下，由于高端开关管Mp0的导通，使得高端支路处于导通状态，同时由于低端开关管Mn0的截止，使得低端支路处于截止状态。下面将对于输入电压Vin为高电平时的三种状态进行具体说明。

具体来说，第一种状态，当芯片的电源电压Vcc小于输入电压Vin时，将会导致电流从Vin端向Vcc端流动，此时由于防倒灌二极管的作用，尽管高端开关管Mp0处于导通状态，高端支路也并不会导通。

第二种状态，当芯片的电源电压Vcc大于输入电压Vin，且两者之间的电压差足以导通防倒灌二极管D0时，高端支路导通。此时，随着时间的增加，尽管输入端的输入电压Vin的能量逐渐流逝，但是由于高端支路的回流，输入电压Vin保持在稳定状态上。通常来说，此时输入电压将会维持在Vcc-Vd-Vsdp0，其中Vd为防倒灌二极管D0的导通电压，Vsdp0为高端开关管Mp0导通状态时源漏极的电压。由于输入电压被维持在这一状态下，因此不会随着时间降低至超出反相器判断逻辑的范围，而导致输出错误的问题。

第三种状态，当芯片的电源电压Vcc大于输入电压Vin，但两者之间的电压并不差足以导通防倒灌二极管D0时，高端支路仍然处于截止状态。具体来说，此时输入电压的范围为Vcc-Vd-Vsdp0<Vin<Vcc。当输入电压落入这一范围内时，高端支路种的防倒灌二极管D0不能够被导通，高端支路截止，输入电压Vin得不到高端支路中电流的补充，从而迅速降低，直到二极管D0再次导通，来维持总线保持电路的功能。

Vcc-Vd-Vsdp0的电压需大于反相器的翻转阈值电压VIH，输出才能为低电平，才能使得高端开关管Mp0导通。而Vd电压一般在0.7V附近，不能灵活设计，因此对反相器的VIH有更高精度要求。甚至当电源电压更低时，由于Vd较大，无法实现高状态的总线保持功能。

与此同时，可以理解的是，当输入电压Vin处于低电平状态时，反相器的输出为高电平，此时低端开关管Mn0导通，低端支路导通，从输入电压Vin到地电位之间有电流用于维持输入电压Vin的低电平，即低电平将输入电压Vin持续拉低，从而保持了输入电压的状态。

根据上述分析可知，现有技术中的总线保持电路中，二极管压降Vd和反相器的翻转阈值电压VIH需要仔细设计，才能实现维持高状态的总线保持功能。当电源电压更低时，由于Vd较大，无法实现高状态的总线保持功能。比如电源电压1.2V，反相器的VIH为0.6V，Vd为0.7V，此时，Vcc-Vd为0.5V，比VIH小，反相器无法输出低电平，高端开关管Mp0也不会导通。

针对这一问题，本发明提供了一种新的总线保持电路。

图2为本发明中一种总线保持电路的电路结构示意图。如图2所示，一种总线保持电路，其中，电路包括一个防倒灌PMOS管Mp2，用于基于导通或截止状态将总线保持电路的输入电压Vin维持于设定范围内；当电路的输入电压Vin高于芯片电源电压Vcc时Mp2保持截止状态，从而防止输入电压Vin倒灌至芯片电源电压Vcc；并且，当电路的输入电压Vin低于芯片电源电压Vcc时Mp2保持导通状态，从而维持输入电压Vin处于稳定状态。

可以理解的是，本发明中区别于现有技术的关键在于，将防倒灌二极管替代为防倒灌PMOS管。本发明中，通过控制信号来控制防倒灌PMOS管的导通和截止，由于防倒灌PMOS管的导通电压为其源漏极电压Vsdp2，通常可以设计的很小，远远小于防倒灌二极管的导通电压Vd。因此，本发明中的电路对反向器的翻转阈值电压VIH没有范围要求，从而使得电路的设计和实现过程更加简单，电路性能更加可靠，使得适用于本电路的元件不会受到严格限制，降低了对电路中元件精确度的要求，降低了电路成本，扩大了适用范围。

本发明中，为了准确地实现总线保持功能，设置防倒灌PMOS管的导通状态和截止状态之间的切换条件为芯片电源电压Vcc，当输入电压大于Vcc时，则截止防倒灌，当输入电压小于Vcc时，则保持导通。

优选地，总线保持电路还包括控制单元和保持单元；其中，控制单元，与保持单元连接，用于向防倒灌PMOS管Mp2的栅极电压输入控制信号，以控制保持单元中防倒灌PMOS管Mp2的导通或截止状态；保持单元，与控制单元连接，用于基于防倒灌PMOS管Mp2的栅极电压的控制，维持电路的输入电压Vin处于稳定状态，同时防止输入电压Vin倒灌至芯片电源电压Vcc。

可以理解的是，为了实现对防倒灌PMOS管的控制，本发明的电路中包括控制单元，用于向防倒灌PMOS管输入控制信号。保持单元与现有技术中的总线保持电路类似，只是将防倒灌二极管修改为了防倒灌PMOS管。

优选地，控制单元包括控制PMOS管Mp1、第一寄生二极管Ds1、第二寄生二极管Dd1以及第一电流源I1；其中，PMOS管Mp1的源极与输入电压Vin连接，栅极、漏极与防倒灌PMOS管Mp2的栅极、第一电流源I1的一端连接；第一寄生二极管的正极与PMOS管Mp1的源极连接，负极与PMOS管Mp1的体端连接；第二寄生二极管的正极与PMOS管Mp1的漏极连接，负极与PMOS管Mp1的体端连接；第一电流源I1的另一端接地。

具体的，为了确保控制单元能够依据防倒灌PMOS管的导通状态和截止状态之间的切换条件对防倒灌PMOS管进行控制，本发明中可以采用与防倒灌PMOS管相同的另一个PMOS管Mp1与其镜像连接，以实现Vcc和Vin之间的比较。可以理解的是，控制单元中PMOS管Mp1的源极接入Vin，从而使得两个PMOS管Mp1和Mp2的栅极电压保持在Vin-Vsg1。其中，Vsg1是控制PMOS管Mp1导通时的源栅极电压。由此可知，控制PMOS管和第一电流源I1共同作用，为防倒灌PMOS管Mp2提供了控制电压Vin-Vsg1。

优选地，保持单元还包括高端开关支路、低端开关支路和反相器Inv0；其中，反相器Inv0的输入端接入输入电压Vin，输出端分别接入高端开关支路和低端开关支路中开关管的栅极；高端开关支路一端与芯片电源电压Vcc连接，另一端与输入电压Vin连接，并基于反相器和控制单元的控制导通或截止；低端开关支路一端与输入电压Vin连接，另一端接地，并基于反相器的控制导通或截止。

可以理解的是，保持单元的工作方式类似于现有技术中的总线保持电路，都是基于输入电压Vin的高低电平而选择性的导通高端支路或低端支路，从而确保了对输入电压Vin的保持。由于上文中已经具体描述过现有技术中的一种总线保持电路，因此这里不再对其进行赘述。

优选地，高端开关支路包括高端开关管Mp0、防倒灌PMOS管Mp2、第三寄生二极管Ds2、第四寄生二极管Dd2和第二电流源Ip0；其中，高端开关管Mp0的源极与芯片电源电压连接，栅极与反相器的输出端连接，漏极与防倒灌PMOS管Mp2的源极连接；第三寄生二极管Ds2的正极与高端开关管Mp0的源极连接，负极与高端开关管Mp0的体端连接；第四寄生二极管Dd2的正极与高端开关管Mp0的漏极连接，负极与高端开关管Mp0的体端连接；防倒灌PMOS管Mp2的漏极与第二电流源Ip0的一端连接；第二电流源Ip0的另一端接入输入电压Vin。

当输入电压Vin为高电平时，高端开关管Mp0会处于导通状态。此时Mp2会基于控制单元的控制而处于导通或截止状态。具体的，防倒灌PMOS管Mp2的栅极电压为Vin-Vsg1，其中Vsg1是控制PMOS管Mp1的源栅极电压。由于防倒灌PMOS管的源极电压此时为Vcc-Vsdp0，并且在设计电路的过程中可以将高端PMOS管Mp0导通时的源漏极电压Vsdp0设计的非常小，因此，当Vin小于Vcc时，防倒灌PMOS管Mp2的源栅极电压之差(Vcc-Vsdp0)-(Vin-Vsg1)可以大于防倒灌PMOS管Mp2的开启门限电压Vth，从而满足防倒灌PMOS管Mp2的导通条件。

另一方面，当Vin大于Vcc时，防倒灌PMOS管Mp2的源栅极电压之差(Vcc-Vsdp0)-(Vin-Vsg1)小于Vth，从而使得防倒灌PMOS管Mp2无法导通，因此防倒灌PMOS管在此时截止。

优选地，低端开关支路包括低端开关管Mn0和第三电流源In0；其中，低端开关管Mn0的源极与第三电流源In0的一端连接，栅极与反相器的输出端连接，漏极接地；第三电流源In0的另一端与输入电压Vin连接。

可以理解的是，低端开关支路的作用是，当输入电压Vin处于低电平状态时导通，从而进一步维持输入电压Vin的低电平状态。

优选地，将控制PMOS管Mp1和防倒灌PMOS管Mp2所在N阱置于悬空状态，从而使得控制PMOS管Mp1和防倒灌PMOS管Mp2的各极获得并联的寄生二极管。

当Vin大于Vcc时，由于反相器的作用，高端开关管Mp0将处于导通状态。此时如果采用普通的PMOS管，N阱接Vcc，则漏极到N阱的寄生二极管在Vin高于Vcc一个二极管压降时，必然导通，从而Vin会向Vcc端泄放电流，造成电路的功能失效。

因此，本发明中，可以选择在防倒灌PMOS管Mp2的源漏极并联反向的寄生二极管。具体的方式可以采用将该PMOS管的体端空置实现，由于体端到源端自然形成防倒灌PMOS管Mp2上的寄生二极管Ds2。由于该寄生二极管的存在，当倒灌电流从Vin端流至PMOS管Mp2时，寄生二极管Ds2将其截断，防止其被导通至Vcc，从而无法形成持续的倒灌电流，实现了防倒灌的功能。

同样的，为了保证控制PMOS管Mp1和防倒灌PMOS管Mp2之间性能的一致性，本发明中也可以将Mp1的N阱置于悬空状态。

优选地，控制PMOS管Mp1和防倒灌PMOS管Mp2的参数相同，开启门限电压均为Vth。如前文中所述，本发明一个实施例中，可以将两个PMOS管的尺寸参数等设置为一致，可以精确的实现对Vin和Vcc大小的比较，并实现精确的导通和截止控制。可以理解的是，在本发明其他实施例中，也可以按照实际情况选择有差别的Mp1和Mp2，即当Mp1和Mp2的尺寸、参数不同，但能够实现本发明中电路的导通截止逻辑也是可行的。

优选地，当输入电压Vin小于等于芯片电源电压Vcc时，防倒灌PMOS管Mp2的源极电压与栅极电压之差大于Vth，防倒灌PMOS管Mp2导通；当输入电压Vin大于芯片电源电压Vcc时，防倒灌PMOS管Mp2的源极电压与栅极电压之差小于Vth，防倒灌PMOS管Mp2截止。由于上述内容已经在前文中提及，此处不再赘述。

本发明第二方面，涉及一种总线保持方法，该方法包括如本发明第一方面中所述的一种总线保持电路。

本发明的有益效果在于，与现有技术相比，本发明中一种总线保持电路，包括控制单元和保持单元，保持单元中采用了防倒灌PMOS管代替了现有技术中常用的二极管，同时通过控制单元控制保持单元中防倒灌PMOS管的导通与截止，从而防止了倒灌发生的可能。与此同时，当输入电压接近芯片电源电压时，也能够将输入电压维持在稳定状态。

本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述，但是本领域技术人员应该理解，以上实施示例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。

Claims (10)

1.一种总线保持电路，其特征在于：

所述电路包括一个防倒灌PMOS管Mp2，用于基于导通或截止状态将所述总线保持电路的输入电压Vin维持于设定范围内；

当所述电路的输入电压Vin高于芯片电源电压Vcc时所述Mp2保持截止状态，从而防止所述输入电压Vin倒灌至芯片电源电压Vcc；并且，

当所述电路的输入电压Vin低于芯片电源电压Vcc时所述Mp2保持导通状态，从而维持所述输入电压Vin处于稳定状态。

2.根据权利要求1中所述的一种总线保持电路，其特征在于：

所述总线保持电路还包括控制单元和保持单元；其中，

所述控制单元，与所述保持单元连接，用于向所述防倒灌PMOS管Mp2的栅极电压输入控制信号，以控制所述保持单元中防倒灌PMOS管Mp2的导通或截止状态；

所述保持单元，与所述控制单元连接，用于基于所述防倒灌PMOS管Mp2的栅极电压的控制，维持所述电路的输入电压Vin处于稳定状态，同时防止所述输入电压Vin倒灌至所述芯片电源电压Vcc。

3.根据权利要求2中所述的一种总线保持电路，其特征在于：

所述控制单元包括控制PMOS管Mp1、第一寄生二极管Ds1、第二寄生二极管Dd1以及第一电流源I1；其中，

所述PMOS管Mp1的源极与所述输入电压Vin连接，栅极、漏极与所述防倒灌PMOS管Mp2的栅极、第一电流源I1的一端连接；

所述第一寄生二极管的正极与PMOS管Mp1的源极连接，负极与PMOS管Mp1的体端连接；

所述第二寄生二极管的正极与PMOS管Mp1的漏极连接，负极与PMOS管Mp1的体端连接；

所述第一电流源I1的另一端接地。

4.根据权利要求3中所述的一种总线保持电路，其特征在于：

所述保持单元还包括高端开关支路、低端开关支路和反相器；其中，

所述反相器的输入端接入所述输入电压Vin，输出端分别接入所述高端开关支路和低端开关支路中开关管的栅极；

所述高端开关支路一端与芯片电源电压Vcc连接，另一端与所述输入电压Vin连接，并基于所述反相器和所述控制单元的控制导通或截止；

所述低端开关支路一端与所述输入电压Vin连接，另一端接地，并基于所述反相器的控制导通或截止。

5.根据权利要求4中所述的一种总线保持电路，其特征在于：

所述高端开关支路包括高端开关管Mp0、防倒灌PMOS管Mp2、第三寄生二极管Ds2、第四寄生二极管Dd2和第二电流源Ip0；其中，

所述高端开关管Mp0的源极与芯片电源电压连接，栅极与反相器的输出端连接，漏极与所述防倒灌PMOS管Mp2的源极连接；

所述第三寄生二极管Ds2的正极与高端开关管Mp0的源极连接，负极与高端开关管Mp0的体端连接；

所述第四寄生二极管Dd2的正极与高端开关管Mp0的漏极连接，负极与高端开关管Mp0的体端连接；

所述防倒灌PMOS管Mp2的漏极与所述第二电流源Ip0的一端连接；

所述第二电流源Ip0的另一端接入所述输入电压Vin。

6.根据权利要求4中所述的一种总线保持电路，其特征在于：

所述低端开关支路包括低端开关管Mn0和第三电流源In0；其中，

所述低端开关管Mn0的源极与第三电流源In0的一端连接，栅极与反相器的输出端连接，漏极接地；

所述第三电流源In0的另一端与所述输入电压Vin连接。

7.根据权利要求1中所述的一种总线保持电路，其特征在于：

将所述控制PMOS管Mp1和所述防倒灌PMOS管Mp2所在N阱置于悬空状态，从而使得所述控制PMOS管Mp1和所述防倒灌PMOS管Mp2的各极获得并联的寄生二极管。

8.根据权利要求1中所述的一种总线保持电路，其特征在于：

所述控制PMOS管Mp1和所述防倒灌PMOS管Mp2的参数相同，开启门限电压均为Vth。

9.根据权利要求8中所述的一种总线保持电路，其特征在于：

当所述输入电压Vin小于等于芯片电源电压Vcc时，所述防倒灌PMOS管Mp2的源极电压与栅极电压之差大于Vth，所述防倒灌PMOS管Mp2导通；

当所述输入电压Vin大于芯片电源电压Vcc时，所述防倒灌PMOS管Mp2的源极电压与栅极电压之差小于Vth，所述防倒灌PMOS管Mp2截止。

10.一种总线保持方法，其特征在于：

所述方法采用如权利要求1-9任意一项中所述的一种总线保持电路。

Images