JP2005204281A - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP2005204281A JP2005204281A JP2004335785A JP2004335785A JP2005204281A JP 2005204281 A JP2005204281 A JP 2005204281A JP 2004335785 A JP2004335785 A JP 2004335785A JP 2004335785 A JP2004335785 A JP 2004335785A JP 2005204281 A JP2005204281 A JP 2005204281A
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- voltage
- shift circuit
- type transistor
- type transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
【解決手段】 ゲートに低電圧源VDDの電圧がかかる高電圧側のN型トランジスタN5、N6では、その閾値電圧は低く設定される。低電圧源VDDの入力信号INは、インバータINV1、INV2を介してN型トランジスタN1、N2のゲートに入力される。従って、ノードW3、W4の電位が低電圧源VDDの電圧を越える電位となっても、これ等ノードW3、W4からインバータINV1、INV2の寄生ダイオードを介して低電圧源VDDに電流が逆に流れ込むことが防止される。2つのN型トランジスタN5、N1の間、及び2つのN型トランジスタN6、N2との間には、各々、ゲートを低電圧源VDDに固定したN型トランジスタN3、N4が配置されるので、N型トランジスタN1、N2の破壊が防止される。
【選択図】 図1
Description
図1は本実施形態のレベルシフト回路の具体的構成を示す図である。
図2は、前記第1の実施形態の第1の変形例を示す。
図3は前記第1の実施形態の第2の変形例を示す。
図4は本実施形態のレベルシフト回路の具体的構成を示す図である。
図7は本実施形態のレベルシフト回路の具体的構成を示す図である。
図8は第4の実施形態のレベルシフト回路の具体的構成を示す図である。
図9は本実施形態のレベルシフト回路の具体的構成を示す図である。
図10は本第6の実施形態のレベルシフト回路の具体的構成を示す図である。
図11は本実施形態のレベルシフト回路の具体的構成を示す図である。
図12は本実施形態のレベルシフト回路の具体的構成を示す図である。
OUT 出力端子
VDD 低電圧源
VDD3 高電圧源
D1〜D3 ダイオード
N1、N2 相補信号入力用のN型トランジスタ
N3、N4 保護用のN型トランジスタ
N5、N6 高電圧側のN型トランジスタ
P1〜P12 P型トランジスタ
INV1〜INV6 インバータ
NAND1、NAND2 NAND回路
NOR1、NOR2 NOR回路
W1〜W14 中間ノード
A 電源供給回路
B 保護回路
STOP 停止モード端子
15 遅延回路
16 クランプ回路
Claims (12)
- 低電圧源を電源とする相補の第1及び第2の入力信号が各々ゲートに入力され、一端が接地され、他端が第1及び第2のノードに各々接続された2個の信号入力用の低電圧側N型トランジスタと、
一端が第3及び第4のノードに各々接続され、他端が第5及び第6のノードに各々接続され、ゲートに前記低電圧源又は前記低電圧源を電源とする前記相補の第1及び第2の入力信号が入力されていて、前記第1及び第2の入力信号が高電位レベルにあるときにON動作する2個の高電圧側N型トランジスタと、
一端が高電圧源に接続され、他端が前記第5及び第6のノードに各々接続され、前記第5及び第6のノードの一方に前記高電圧源の電圧を供給すると同時に、他方に前記高電圧源の供給を遮断する電源供給回路と、
前記第1のノードと第3のノードとの間及び前記第2のノードと第4のノードとの間に配置され、前記第1及び第2のノードの電圧を前記低電圧源の電圧以下に制限する保護回路とを備えた
ことを特徴とするレベルシフト回路。 - 前記請求項1記載のレベルシフト回路において、
前記保護回路は、
一端が前記第1及び第2のノードに各々接続され、他端が前記第3及び第4のノードに各々接続された2個の保護用のN型トランジスタを有する
ことを特徴とするレベルシフト回路。 - 前記請求項2記載のレベルシフト回路において、
前記保護回路の2個の保護用のN型トランジスタは、そのゲートに、前記低電圧源の電圧が供給される
ことを特徴とするレベルシフト回路。 - 前記請求項2記載のレベルシフト回路において、
前記保護回路の2個の保護用のN型トランジスタは、そのゲートに、前記相補の第1及び第2の入力信号が遅延回路を介して各々入力される
ことを特徴とするレベルシフト回路。 - 前記請求項2記載のレベルシフト回路において、
前記保護回路の各保護用のN型トランジスタは、そのゲートに、前記相補の第1及び第2の入力信号が直接に各々入力される
ことを特徴とするレベルシフト回路。 - 前記請求項1記載のレベルシフト回路において、
前記保護回路は、
カソードが前記第1及び第2のノードに各々接続され、アノードが前記第3及び第4のノードに各々接続された2個の保護用ダイオードを有する
ことを特徴とするレベルシフト回路。 - 前記請求項1記載のレベルシフト回路において、
前記2個の高電圧側N型トランジスタは、各々、そのゲートに、前記低電圧源の電圧が供給される
ことを特徴とするレベルシフト回路。 - 前記請求項1記載のレベルシフト回路において、
前記2個の高電圧側N型トランジスタは、各々、そのゲートに、レベルシフト回路を停止させる際に低電位レベルとなる停止モード信号が入力される
ことを特徴とするレベルシフト回路。 - 前記請求項1記載のレベルシフト回路において、
前記2個の高電圧側N型トランジスタは、そのゲートに、前記相補の第1及び第2の入力信号が遅延回路を介して各々入力される
ことを特徴とするレベルシフト回路。 - 前記請求項1記載のレベルシフト回路において、
前記2個の高電圧側N型トランジスタは、そのゲートに、前記相補の第1及び第2の入力信号が直接に各々入力される
ことを特徴とするレベルシフト回路。 - 前記請求項1〜10の何れか1項に記載のレベルシフト回路において、
前記第3及び第4のノードと前記低電圧源との間に各々配置され、前記第3及び第4のノードを各々前記低電圧源の電圧にクランプする第1及び第2のクランプ回路を備えた
ことを特徴とするレベルシフト回路。 - 前記請求項1〜11の何れか1項に記載のレベルシフト回路において、
前記2個の高電圧側N型トランジスタは、各々、その閾値電圧が前記2個の信号入力用の低電圧側N型トランジスタの閾値電圧よりも低く設定される
ことを特徴とするレベルシフト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004335785A JP4559826B2 (ja) | 2003-12-18 | 2004-11-19 | レベルシフト回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003421155 | 2003-12-18 | ||
JP2004335785A JP4559826B2 (ja) | 2003-12-18 | 2004-11-19 | レベルシフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005204281A true JP2005204281A (ja) | 2005-07-28 |
JP4559826B2 JP4559826B2 (ja) | 2010-10-13 |
Family
ID=34829289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004335785A Expired - Fee Related JP4559826B2 (ja) | 2003-12-18 | 2004-11-19 | レベルシフト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4559826B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116344A (ja) * | 2005-10-19 | 2007-05-10 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
KR101006136B1 (ko) * | 2007-07-13 | 2011-01-07 | 야마하 가부시키가이샤 | 레벨 시프트 회로 |
JP2012033987A (ja) * | 2010-07-28 | 2012-02-16 | Toppan Printing Co Ltd | レベルシフタ回路 |
JP2015035652A (ja) * | 2013-08-07 | 2015-02-19 | ルネサスエレクトロニクス株式会社 | レベルシフタ |
JP2016010069A (ja) * | 2014-06-25 | 2016-01-18 | ローム株式会社 | インタフェース回路、それを用いた半導体集積回路 |
JP2017077030A (ja) * | 2017-02-02 | 2017-04-20 | ルネサスエレクトロニクス株式会社 | レベルシフタ |
JP2017147561A (ja) * | 2016-02-16 | 2017-08-24 | 新日本無線株式会社 | レベルシフト回路 |
JP2018033180A (ja) * | 2017-11-17 | 2018-03-01 | ルネサスエレクトロニクス株式会社 | レベルシフタ |
CN112491408A (zh) * | 2019-09-11 | 2021-03-12 | 成都锐成芯微科技股份有限公司 | 一种电平转换电路 |
CN113746469A (zh) * | 2021-07-21 | 2021-12-03 | 广东美的白色家电技术创新中心有限公司 | 电平移位电路、功率器件和电器设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041806A (ja) * | 1996-05-16 | 1998-02-13 | Lsi Logic Corp | レベルシフトと電圧保護を行う出力ドライバ |
JPH11330942A (ja) * | 1998-05-21 | 1999-11-30 | Toshiba Corp | 出力バッファ回路 |
-
2004
- 2004-11-19 JP JP2004335785A patent/JP4559826B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041806A (ja) * | 1996-05-16 | 1998-02-13 | Lsi Logic Corp | レベルシフトと電圧保護を行う出力ドライバ |
JPH11330942A (ja) * | 1998-05-21 | 1999-11-30 | Toshiba Corp | 出力バッファ回路 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116344A (ja) * | 2005-10-19 | 2007-05-10 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
KR101006136B1 (ko) * | 2007-07-13 | 2011-01-07 | 야마하 가부시키가이샤 | 레벨 시프트 회로 |
JP2012033987A (ja) * | 2010-07-28 | 2012-02-16 | Toppan Printing Co Ltd | レベルシフタ回路 |
JP2015035652A (ja) * | 2013-08-07 | 2015-02-19 | ルネサスエレクトロニクス株式会社 | レベルシフタ |
US10200043B2 (en) | 2013-08-07 | 2019-02-05 | Renesas Electronics Corporation | Level shifter |
JP2016010069A (ja) * | 2014-06-25 | 2016-01-18 | ローム株式会社 | インタフェース回路、それを用いた半導体集積回路 |
JP2017147561A (ja) * | 2016-02-16 | 2017-08-24 | 新日本無線株式会社 | レベルシフト回路 |
JP2017077030A (ja) * | 2017-02-02 | 2017-04-20 | ルネサスエレクトロニクス株式会社 | レベルシフタ |
JP2018033180A (ja) * | 2017-11-17 | 2018-03-01 | ルネサスエレクトロニクス株式会社 | レベルシフタ |
CN112491408A (zh) * | 2019-09-11 | 2021-03-12 | 成都锐成芯微科技股份有限公司 | 一种电平转换电路 |
CN112491408B (zh) * | 2019-09-11 | 2022-07-29 | 成都锐成芯微科技股份有限公司 | 一种电平转换电路 |
CN113746469A (zh) * | 2021-07-21 | 2021-12-03 | 广东美的白色家电技术创新中心有限公司 | 电平移位电路、功率器件和电器设备 |
Also Published As
Publication number | Publication date |
---|---|
JP4559826B2 (ja) | 2010-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7768308B2 (en) | Level shift circuit | |
US4532439A (en) | Mosfet logical circuit with increased noise margin | |
JP3152867B2 (ja) | レベルシフト半導体装置 | |
US8575987B2 (en) | Level shift circuit | |
JP2007208714A (ja) | レベルシフタ回路 | |
US6566932B2 (en) | On-chip system with voltage level converting device for preventing leakage current due to voltage level difference | |
JP4559826B2 (ja) | レベルシフト回路 | |
KR20040019861A (ko) | 반도체 장치 | |
JP2006295926A (ja) | 電圧レベルシフタを備えるインターフェース回路 | |
US20040207450A1 (en) | Voltage level shifter and system mounting voltage level shifter therein | |
US20020005595A1 (en) | Regenerative tie-high tie-low cell | |
JPH1196749A (ja) | 電圧レベル変換回路 | |
JP2007180797A (ja) | レベルシフト回路 | |
US6624678B1 (en) | Schmitt trigger device with disable | |
US20070152745A1 (en) | System and method for reducing leakage current of an integrated circuit | |
JP2013150180A (ja) | レベル変換回路 | |
KR19990014678A (ko) | 출력회로 | |
US5767696A (en) | Tri-state devices having exclusive gate output control | |
JP2006295252A (ja) | レベルシフト回路及びレベルシフト装置 | |
JP4484671B2 (ja) | レベルシフト回路 | |
CN111816653A (zh) | 半导体装置 | |
JP2003258614A (ja) | 逆流防止機能付きアナログスイッチ回路 | |
JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
JP4356836B2 (ja) | レベルシフト回路 | |
JP2005150989A (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4559826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |