JPH02292914A - 非負荷形出力駆動回路と出力信号を供給する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 創ｌ上立五』ユＩ デジタル信号の処理では、複数個の独立の集積回路（Ｉ
Ｃ＞を用いて１ｌ１のデータ・バスを駆動するの普通で
ある。各々のＩＣは、更に信＠処理を行なう為に、デー
タ・バスに出力信号を供給１ることがある。然し、デー
タ・バスに接続された他のＩＣが作動状態にとりよるの
に、１つ又は更に多くのＩＣを不作動にし又はｍ源を切
ることが望ましい嘱合が多い。作動状態のＩＣは引続い
てデータ・バスに出力信号を供給する。従って、不作動
にされたＩＣは、作動状態のよ）にと？まる］Ｃからデ
ータ・バスに供給ざれる出力信号の負荷とならない様に
構成しなければならない。共形的には、ＩＣ内に駆動回
路を設けて、この負荷防止年１０を行なわせる。

今日利用し得る非負荷形ＣＭＯＳ　　ＩＣ駆動器は典形
的には，ドレイン開放形式のＮチャンネル形トランジス
タを用いて出力信号を駆動する。Ｎチャンネル形トラン
ジスタを使うには、トランジスタに閏連するＩｃの外部
に別のプルアップ抵抗を必要とする共に、その供給電圧
信＠Ｖｏｏを必要とする。プルアップ抵抗は、データ・
バスに沿った静電容量と組合わさって、消費電力、並び
に出力信号の変化のｄ延時間を招く慣れがある。消費電
力は、トランジスタの出力が論即Ｏである時、プルアッ
プ抵抗を通る電流によって生ずる。遅延は論埋Ｏから論
理１への遅い変化によって生じ、プルアップ抵抗と回路
の静電容けに伴うＲＣ時定数によって決定される。抵抗
値を小さくして、それに伴う遅延時聞を短縮することが
できるが、これに対応して、消費′市力が増加する。こ
の代わりに、抵抗値を増加して消費電ノノを最小限に抑
えることができるが、こうすると出力信号に伴う遅延時
間を長くなる。

従って、ＩＣの電源を切っている問、データ・バスが作
動状態にと望まるごとがある様なデータ・バスを駆動す
るＩＣに利用することのできる出力駆動回路に対する要
望がある。更にこの出力駆動器は従来見られた様な消費
電力及び『延の問題を最小限に抑える様にすべきである
。

聞題　を　　する　の　　　び この発明では、従来の出力駆動器の形式に伴う欠点並び
に問題を実質的になくすか小さくする様な出力駆動回路
の形式及び動作が提供される。

この発明の非負荷形出力駆動回路は、データ・バスに出
力信号を供給する。出力駆動回路は、データ・バスが作
動状態にとずよっていても、駆動器が不作動である時、
データ・バスの負荷とならない様に構成されている。こ
の非負荷形出力駆動回路は供給電圧信号を持ち、それが
出力駆動回路を作動ずる。この発明は、全体的に第１の
Ｓ電型を持っていて、データ・バスに結合された半導体
順域を含む出力信号回路をも有する。第２の導電型を有
する第２の半尋休領域が第１の半導体領域に隣接して、
基準電圧レベルに電気接続される。

出力信号回路にスイッチング回路を設けて、基準電圧レ
ベルを供給電圧信号と出力駆動回路の出力信号との間で
交互に接続でる。具体的に云うと、供給電圧信号が作動
状態である時に、基準電圧レベルを供給電圧信号に接続
し、その代わりに供給電｝［信号が不作動である時に、
出力信号に接続する。

この発明は出力駆動回路に伴う消費電力及び遅延ｖｔ間
を最小限に抑えると云う技術的な利点を有する。この発
明の別の重要な技術的な利点は、出力駆動回路自体がも
はや作動していない時、作初状態にあるデータ・バスと
共に出力駆動回路を使うことができることである。この
発明は、出力駆初回路が不作動である時、データ・バス
に沿った出力信号の負荷を最小限に抑える。

この発明並びにその利点が更に完全に理解ざれる様に、
次に図面について説明する。

実　　施　　例 この発明の好ましい実施例は、図面の第１図乃至第５図
を参照すれば最も良く理解されよう。図面全体にわたり
、同様の部分には同じ参照数字を用いている。

第１図はこの発明の必要性を生ずる典形的な回路形式の
配！ｆｆｌｏを示している。データ・バス１２が複数個
の集積回路（ＩＣ）１４．１６．１１３に電気的に接続
されている。Ｉｃ　　１４，１６．１８は夫々出力端子
２０，２２．２４に独立のデジタル出力電圧信号を発生
する１，これらの出力信号は各々のＩＣの中にある出力
駆動回路（図面に示していない）によって発生される。

一度に１つの出力駆動回路だけが作用し、データ・バス
１２の競合を防止する。１つの出ノノ駆動回路が作用し
ている間、他の回路は高インピーダンス状態にある。出
ノノ信号がデータ・バス１２を介して、それに接続され
た他の装置に伝達される。

この発明を生むきっかけとなった主な問題は、他のＩＣ
を作動状態にしたま）、データ・バス１２に沿った少な
くとも１つのＩＣを不作動にしたい場合に起こる。例え
ば、第１図で、ＩＣ　　１４をターンオフにし、その間
残りのＩＣ１６．１８を作りＪ状態にとずめたま）にす
ると、未だ作動状態にとずまるＩＣによって発生される
出力電圧信号の為に、データ・バス１２は作動状態にと
ずまる。ＩＣ　　１６又はＩＣ　１８の何れかがデータ
・バス１２に信号を出力する場合、この信号がＩＣ　１
４の出力端子２０に現われる。その為、ＩＣ　　１４は
、それがこの出力信号を乱さない《即ち、その負荷とな
らない）様に構成することが望ましい。従って、この発
明の目的は，不作動にされたＩＣが、ＩＣがそれに取付
けられているデータ・パスに沿った他の出力信号の負荷
とならない様に、不作動にされたＩＣに対ずる出力駆動
回路を作ることである。

第２ａ図は、第１図について述べた様な回路の負荷作用
を防止する為に使われる従来の出力回路形式２６を示す
。第２ａ図で、Ｎチャンネル形トランジスタ２８が入力
信”　Ｉ　Ｎに従ってｖｏＵＦを駆動ずる。入力信号ｖ
ＩＮがＮチャンネル形１・ランジスタ２８のゲートに電
気的に結合されている。出力はＮチャンネル形トランジ
スタ２８のドレイン３２によって発生ざれる。更にドイ
レン３２が抵抗３４に接続される。この抵抗はＮチャン
ネル形トランジスタ２８を含むＩＣの外部にある。抵抗
３４が回路形式２６に使われる亀源ｖｃｃに接続される
。ンース３５がアースに接続される。

第２ｂ図及び第２Ｃ図は、第２ａ図に示した従来の出力
回路形式２６の応答特性を示す。回路の入力に高信号（
即ち論理１）が供給されると、出力に低信号（即ち論埋
Ｏ）が生ずる。これは、ゲート３０の高信号がＮチャン
ネル形トランジスタ２８を導電させて、■　　　をアー
スするからでＯＵ゛丁 ある。この代わりに、ｕ路の人力が論埋Ｏになると、Ｎ
チャンネル形トランジスタ２８が＾インピ−ダンス状態
になり、■　　　は、強制的に抵抗ＯＵ丁 ３４を介してｖｃｃから供給される電圧レベルになる。

第２Ｃ図は、第２ａ図の回路形式２６の応答特性によっ
て生ずるタイミングの問題を示す。この場合も、入力信
号が“１′であると、出力信号がＩＩ　Ｏ　ＩＩになる
。然し、“１″′から“０″への入力の変化゜３６は、
出力信号がその最柊的な高の大きさに達するまでに、遅
延３８を生ずることが第２Ｃ図から理解されよう。この
ｄ延は、データ・バス１２に沿った静電容吊（第１図参
照）と抵抗３４の値との組合わせに帰囚するものである
。抵抗３４の値を最小限にして、それに伴う遅延ａｉ￥
間を最短にすることができる。然し、こうすると抵抗３
４を通る電流が増加し、消費電力が更に多くなる。その
為、抵抗３４に伴うＲ延時間と消費電ノノの間には兼合
いがある。従って、遅延時間が大幅に短かく、消１！！
電力が掻く少ない出力駆動回路を提供することがこの発
明の目的である。更に、この出力駆動回路は、その出力
回路に関連するＩＣが不作動にされている（即ち、電源
が切られている）期聞に、データ・バス１２に沿った出
力信号の負荷作用を防止する様に作用すべきである。

第３ａ図はプッシュブル形出力駆動１４０を示１。一番
上の供給電圧信号ＶｃｃがＰチャンネル形トランジスタ
４２のソース（Ｓで示す）に接続される。１番下の供給
電圧信号（今の場合はアース》が同様にＮチャンネル形
トランジスタ４４のソースに接続される。１番下の供給
電圧信号は、こ一で問題とする様な従来の用途に普通で
ある様に、負の電圧であってよい。Ｐチャンネル形］・
ランジスタ４２及びＮチャンネル形４４の両方のゲート
（Ｇで示す》が電気的に結合されて、入力信号ｖＩＮを
受取る。同様に、Ｐチャンネル形トランジスタ４２及び
Ｎチャンネル形トランジスタ４４のドレインが電気的に
結合ざれて、出力駆動器４０の出力信号Ｖ　　　を発生
１る。こ）で使わＯＵＴ れるＮヂャンネル形及びＰチャンネル形トランジスタは
対称形であってよい、即ち、ゲート以外の何れの端子を
ソース又はドレインとして使ってもよいことに注意され
たい。分かり易くする為、この明細書でソースと云う言
葉は、Ｐチ１１ンネル形及びＮチャンネル形トランジス
タの供給電圧端子を云う。逆に、ドレインと云う言ｂＸ
はＰチャンネル形及びＮヂャンネル形トランジスタの出
力信号端子を指す。Ｐチャンネル形トランジスタ４２Ｑ
）バックゲート（ＢＧと記す）がｖｃｃに接続され、Ｎ
チャンネル形トランジスタ４４のバックゲートがアース
に接続される。

第３ｂ図は第３ａ図に示した出力駆動器４０の伝達特性
を示す。入力に“１″が加えられると、Ｎチャンネル形
トランジスタ４４が導電しで、出力に“０”を発生１る
。更に、この“１″がＰチャンネル形トランジスタ４２
を＾インピーダンス状態にし、出力信号には何の彰費も
持たない様にする。逆に、入力が“０″があると、Ｐチ
ャンネル形トランジスタ４２が導電し、出力に“１″を
生じ、Ｎチャンネル形トランジスタ４４は高インピーダ
ンス状態であって、出力に対して何の彰費も持たない。

この為、この発明のプッシュプル形出力駆動器４０は、
従来（第２ｂ図参照）に伴うのと同様な出力特性を持つ
が、それに伴う消費電力及び遅延時間を大幅になく１“
。出力駆動器４０の動作にはプルアップ抵抗を必要とし
ない。

第３Ｃ図は第３ａ図に示した出力駆動器４０の半導体の
配置４６の断面図である。Ｎヂ１１ンネル形トランジス
タ４４は、Ｐ形半導体基板５２内に第１及び第２のＮ形
領域４８．５０を形成ずることによって構成される。領
ｂｌ８．５０がＮチャンネル形トランジスタ４４のソー
ス／ドレイン領域を構成する。Ｎチャンネル形｛・ラン
ジスタ４４のゲート５４が、ゲート絶縁体５６と共に、
Ｐ形基板５２の上に形成される。第３ａ図に示７゛様に
、Ｎヂャンネル形トランジスタ４４のンースがアースに
接続され、ドレインが出力信号ｖＯＬ，ＩＴを発生する
。更に、ゲート導休５４が入力信号ｖ１Ｎに接続され、
バックゲートがアースに接Ｈされる。

Ｐチャンネル形トランジスタ４２はＰ形基板５２内にＮ
形半導体材料の井戸５８を形成りることによって構成さ
れる。第１及び第２のＰ形領域６０．６２が、Ｐチャン
ネル形トランジスタ４２のソース／ドレイン領域として
、Ｎ形井戸５８内に形成される。ゲート導体６４及びゲ
ート絶縁休６６がＮ形井戸５８の上に形成される。ゲー
ト導体６４がｖ］Ｎに接続され、Ｐチャンネル形トラン
ジスタ４２のトレインが出力信号■ｏｕｖを発生ずる．
Ｐチャンネル形１・ランジスタ４２のソース及びバック
ゲートが供給電圧信号ｖｃｃに電気接統される。

第３ａ図及び第３Ｃ図に示した構造は、動作上の重要な
利点を持つプッシュプル形出力駆動器４０を形成するが
、電力遮断モードで出力端子を高インピーダンスにする
為には、この構造は変更を必要とすることが分かった。

この発明の目的は、一旦駆動器に対する供給電圧Ｖｃｃ
がもはや作用していない時、データ・バスに沿った出力
電圧信号Ｖ　　　に影響を与えない様な回路駆動器を提
ＯＵＴ 供することである。その為、この回路に対する供給電圧
が０である時、この回路の出力に印加された正の出力信
号の影響を考えることが必要である。

第３Ｃ図に示す様に、Ｐチャンネル形トランジスタ４２
のソース／ドレインを形成すると、Ｐ形領域６０及びＮ
形井戸５８の間にＰＮ接合６８ができる。従って、Ｐチ
ャンネル形Ｉ・ランジスタ４２のソース／ドレインとバ
ツクグートの閂にダイオード効果が起こり得る。その為
、ソース／ドレインがダイオードの＋ｌｌｍとして作用
し、バツクゲ−　ｌ−が陰極として作用する。更に、Ｐ
形基板５２とＮ形井戸５８の問に第２のＰＮ接合７０が
形成される。従って、第３Ｃ図に示した隣接するソース
／トレイン、Ｎ形井戸及びＰ形基板５２の構成の為に、
ＰＮＰ形トランジスタ効果が起こりｙ７る。

具体的に云えば、ソース／ドレインがこのトランジスタ
のエミツタとなり、Ｎ形井戸５８がベースとなり、Ｐ形
基板５２がこのトランジスタのコレクタとなる。

′５３ｄ図は、それを半導体で製造したことによって生
じたダイオード及び１・ランジスタ効果をも付１ノ加え
た、第３ａ図の出力駆動回路４０の回路図７２を示す。

この場合も、Ｐチャンネル形トランジスタ４２及びＮチ
ャンネル形トランジスタ４４は第３ａ図に示す通りに電
気接続されている。

然し、出力信ＭＶ　　　　とＰチャンネル形トランＯＵ
丁 ジスタ４２のパックゲートの間にダイオード７４ができ
る。更に、エミッタ（Ｅと記す）が出力信号■　　　に
結合され、ベース《Ｂと記す》がＰＯＵＴ チャンネル形トランジスタ４２のバックゲートに結合さ
れ、コレクタ《Ｃと記す》がＮチャンネル形トランジス
タ４４のバックゲートに結合されたＰＮＰ形トランジス
タ７６ができる。

出力電圧信号が作用したま）であって、電源ｖｃｃが゜
゛０′゛になる場合を考えると、この発明の重要な一面
が第３ｄ図から容易に理解される。

こう云う状況が起こるのは、データ・バス１２《第１図
参照》が作動状態にとずよって、それに結合ざれたＩＣ
が不作動である時である。データ・バス１２に結合され
た別のＩＣによってｖｏＵ王が高に駆動されている間に
、ｖｃｃが“０′゜に等しくなると、これがダイＡ−ド
７４を順バイアスし、■　　　に対する負荷となり、出
ＯＵＴ ？イ８号からＰチャンネル形１・ランジスタ４２のバッ
クゲ−１〜に対して電流が流れる。更に、この電流はバ
ス１２を論理０にクランプ１るか或いは不作動にされた
電力供給信号ｖｃｃを増加さゼ、こうして電力を切った
ＩＣを再びターンオンすることがある。その為、ダイオ
ード７４は出力信号の負荷作用を招くか、或いはターン
オフしたと見なされているＩＣの正しくない作動を招く
。

Ｎ形井戸５８のバックゲートをｖｃｃから切離せば、上
に述べた様なダイオード７４を通る電流の流れが避けら
れる。然し、こうしてもデータ・バスの１２の負荷とな
る２つの゛電流通路が残る。第１に、Ｐチレンネル形ト
ランジスタ４２のｖＩＮは、Ｖｃｃが０ボル１・である
時、０ボルｉ・に近い。然し、■　　　が論埋１になる
と、トＯＵＴ ランジスタ４２がターンオンする為、′．Ｊ３流が■　
　　からＶ　　に流れる。第２に、ｖｃｃがＯＵＴ’　
　　　　　ＣＣ “０”に等しく、Ｖ　■　ｕ　ＴＳｉｋ　Ｔ’　ア６　
１１ｉ　合、ＰＮＰトランジスタ７６の悪影響が生ずる
。ＰＮ接合６８により、Ｎ形井戸５８はＶ　　　よりダ
イオＯＵＴ 一ド降下１個分だけ低くバイアスされる。Ｎ形井戸５８
と基板５２の間に逆バイアスされたダイオード洩れ電流
があり、それが寄生的なＰＮＰトランジスタ７６に対す
るベース電流になる。更に、ベース１ｍに対してトラン
ジスタのβを乗じた大きさを持つ電流が、トランジスタ
のコレクタからＮチャンネル形トランジスタ４４のバッ
クゲートへ洩れる。この為、やはりｖｏＵＴがｖｃｃを
越える場合に、洩れ効果により、信号Ｖ　　　に対ＯＵ
Ｔ して負荷となることが分かる。この発明はスイッチング
回路を段けることにより、ダイオード７４及びトランジ
スタ７６に伴う洩れ効果を実質的に除くことができる。

この発明では、Ｐチャンネル形トランジスタ４２のバッ
クゲー１・を”ｃｃが不作動である時間の間、利用し得
る１番上の電圧信号に結合した場合、ダイオード７４並
びにトランジスタ７６のエミッタ・ベースの順バイアス
が起こらないと云う点に注目する。ダイオード７４及び
ＰＮＰトランジスタ７６の順バイアスが起こり得なけれ
ば、出力信号の負荷作用がなくなる。供給電圧が不作動
であるから、■　　　が利用し得る１′ＷＩ高い電圧Ｏ
ＵＴ レベルである。従って、ｖｃｃが不作動である時、ｖＯ
ＵＴをＰチャンネル形トランジスタ４２のバックゲート
に接続すべきである。この為、ダイオード７４について
云うと、その陰極及び陽極の両方の電圧が等しくなる。

従って、ダイオード７４は導電することができない。ト
ランジスタ７６について云うと、そのベース及びエミッ
タの電Ｌ１が等しくなり、従ってトランジスタ７６も導
電ひきない。従って、この発明は、こう云う考えを容易
に実現できる様なスイッチング回路を構成することであ
る。

第３Ｃ図に示す￥＆繭に伴うＩ料及びドーパント・レベ
ルが変化し得ることに注息ずべき′Ｃ−ある。

この発明は、１つには上に述べたダイオード及びトラン
ジスタ効果を扱うものである。その領域が所定の方向に
電気的にバイアスされている時、９百作用の問題を生ず
る様な、上に述べたのと同様な領域及び接合がある時に
は、同じ効果が起こり得る。その為、この発明は、上に
述べた形式で、出力信号によって順バイアスざれた時、
洩れの問題を招く様な他の材料を使う場合をもこの発明
の範囲内に含むものであることを承知されたい。

第４図は前に述べたダイオード及びトランジスタ効果を
補償する回路を取入れたこの発明の好ましい実施例を示
す。第４図に示す回路はｃＭｏｓトランジスタを用いて
容易に構成することができる。Ｐチャンネル形トランジ
スタ７８及びＮチャンネル形トランジスタ８０の組合わ
せが第３ａ図について述べたプッシュプル形出力ｆ８肋
器を形成ずる。然し、Ｐチャンネル形１・ランジスタ７
８のバツクゲートを永久的にｖｃｃに結合する代わりに
、このバックゲートを■ｃｃとｖＯＵ丁の間で交ｎに切
換えるスイッチング回路を設【ノる。この場合も、Ｐチ
ャンネル形トランジスタ７８及びＮチレンネル形トラン
ジスタ８０のドレインがｍｌされ、出力信号Ｖ　　　を
構成する。トランジスＯＵＴ ク７８のソースがｖｃｃに接続され、トランジスタ８０
のソースがアースに接続される。

Ｐ″ｆｐンネル形トランジスタ８２及びＮチャンネル形
トランジスタ８４の組合わせが、入力信号Ｖ　　とＰチ
ャンネル形１・ランジスタ７８のグーＩＮ トの固の「伝達ゲート」を形成する。具体的に云うと、
入力信号ｖＩＮがＰチャンネル形トランジスタ８２及び
Ｎヂャンネル形トランジスタ８４の両方のソース／トレ
インに接続される。トランジスタ８２．８４の他方のソ
ース／ドレインがＰチャンネル形トランジスタ７８のゲ
ートに接続される−。Ｎチャンネル形トランジスタ８４
のゲートが■ｃｃに接続される。Ｐチャンネル形トラン
ジスタ８２のゲートがＩＩ）８５に接続される。

Ｎチャンネル形トランジスタ８６のゲートがｖｃｃに接
続され、そのソースがアースに接続され、そのドレイン
がＰチャンネル形トランジスタ８８のゲートに接続され
る。Ｐチャンネル形トランジスタ８８のゲートが節８５
に接続され、そのドレインがＰチＶンネル形ｌ・ランジ
スタ７８のバックゲートに接続される。Ｐチャンネル形
トランジスタ８８のソースが■ｃｃに接続ざれる。Ｐチ
ャンネル形トランジスタ９０のソースが■ｏＵ王に接続
され、そのゲートがＶｃｃに接続ざれ、そのトレインが
ＩＩ８５に、従ってＰチャンネル形トランジスタ８８の
ゲートに接続される。Ｐチャンネル形トランジスタ９２
のゲートがＶｃｃに接続され、イのソースがＶｏ　ｕ−
ｒに接続され、そのドレインがＰチャンネル形１・ラン
ジスタ７８のバンクゲートに接続される。Ｐチャンネル
形トランジスタ９４のソースがＶ　　　に接続され、そ
のゲＯＵＴ 一トがｖｃｃに接続され、そのドレインが１〕チャンネ
ル形トランジスタ７８のゲートに接続される。

Ｎチャンネル形トランジスタ８０．８４．８６のバック
ゲートが全てアースに結合される。Ｐチ１ｒンネル形ト
ランジスタ８２．８８．９０．９２．９４のバックゲー
トが全てＰチャンネル形トランジスタ７８のバックグー
ｉ・に結合される。

第４図に示す形式は、Ｖｃｃが作用する間、出力信号を
一杯に駆′＃Ｊする様に作用しながら、一旦Ｖ　　の電
源を切った時、ｖＯＵＴに何の餉荷もＣＧ 発生しない様に保証する。この為、２つの場合、即ち、
■　　が作用している時並びにｖｃｃが作ＣＣ 用していない時（即ち電源を切った時）を考えると、こ
の発明を容易に評価することができる。

ｖｃｃが作用している時、Ｎチ１７ンネル形トランジス
タ８６が導電し、こうしてＰチャンネル形トランジスタ
８８のゲートをアースする。従って、ｖｃｃが作用状態
にある時、プッシュブル形駆動器のＰチャンネル形トラ
ンジスタ７８のバンクゲートが第３ａ図に示した様に、
■　　に接続されＣＣ る、従って、ｖｃｃが作用している時、第３ｂ図に示す
出力特竹を実現することができる。

ｖｃｃが作用していない時、Ｐチャンネル形トランジス
タ９２が導電し、その為Ｐチャンネル形トランジスタ７
８のバンクゲートを第３ｄ図について述べた様に”ＯＬ
ＩＴｋ．電気的に結合する。

この為ダイオード７４及びＰＮＰ形トランジスタ７６《
第３ｄ図参照》の両方が導電できなくなり、Ｖｃｃの電
源を切った期聞の間の洩れ及び負荷作用を防止する。更
に、全てのＰブヤンネル形トランジスタのバックゲート
が利用し得る１番上の電圧に接続されているから、この
各々のトランジスタの洩れ通路がない。各々のＰチャン
ネル形トランジスタでも、第３ｄ図について述べた様な
同様なダイオード効果がある。各々のトランジスタのバ
ックゲートが利用し得る１番上の電圧に保たれているか
ら、各々のトランジスタの中にあるダイオードは順バイ
アスされない。

ＰチＶンネル形トランジスタ９０．９２は、一ＥＩ　Ｖ
　ｃ　ｃの電源を切った時、Ｐチャンネル形トランジス
タ８８が導電しない様に全面的に保証する様に作用する
。ｖｃｃの電鯨を切った時、Ｐチャンネル形トランジス
タ９０が９？１Ｈし、信号ｖｏＵＴをＰチャンネル形ト
ランジスタ８８のゲートにかける。更に、ｖｃｃが作用
していない時、Ｐチャンネル形トランジスタ９２が信号
ｖｏＵ「をＰｆヤンネル形１〜ランジスタ８８のバック
ゲートにかける。従って、Ｐチャンネル形トランジスタ
８８のゲート及びバックグートの両方に最も正の電江が
存在し、従ってこのトランジスタは導電することができ
ない。同様に、Ｐチャンネル形トランジスタ９４は、一
旦Ｖ。Ｃの電源を切った時、Ｐチャンネル形！・ランジ
スタ７８がｉｌ　雷できない様にする。ｖｃｃの電源を
切った時、Ｐチレンネル形トランジスタ９４が信号ｖｏ
ＵＴをＰチャンネル形トランジスタ７８のゲー１・に通
す。１〕チｔ７ンネル形トランジスタ７８のゲート及び
バックゲー］・の両方に最も正の電圧が印加されるから
、そのトランジスタは導電することができない。

トランジスタ８２．８４によって形成ざれた伝達ゲート
の動作は次の通りである。ｖｃｃが作用している時、Ｎ
チャンネル形トランジスタ（ま、そのゲートがｖｃｃに
直結になっていることによってオンである。Ｐヂνンネ
ル゛形トランジスタ８２のゲー］・はＮヂャンネル形ト
ランジスタ８６によってアースされ、従ってＰブ１７ン
ネル形トランジスタ８２もオンである。従って、ｖｃｃ
が作用している時、伝達ゲートが入力信号をＰヂャンネ
ル形トランジスタ７８のゲートに通り。ｖｃｃが作用し
ていない時、ＮチＶンネル形トランジスタ８４のゲート
は利用し青る１ｆＩｉ低い電圧にあり、従つでＮチャン
ネル形トランジスタ８４はｊ！％電することができない
．Ｐチ１？ンネル形トランジスタ８２のゲートが〈Ｐチ
ャンネル形トランジスタ９０を介して》■　　　に接続
ざれ、ＰチＩＰンネル形ＯＵＴ トランジスタ８２の一方のソース／ドレインも（Ｐチャ
ンネル形トランジスタ９４を介して）同じ様になる。従
って、Ｐチャンネル形トランジスタ８２は、そのゲート
とこのソース／ドレインの闇に負の電圧の差がないから
、導電することかでぎない。これによって、Ｐチャンネ
ル形トランジスタ９４がＰチャンネル形トランジスタ７
８のゲートをｖＯＵ丁に切換える時、ｖＩＮの低電位が
洩れの原因にならない様に保シＩする。

更に、この発明は、出力信号と出力装置のバツクグート
のｉｎにダイオード効果が生ずる様なこの他の出力駆動
形式を含むことに注意ざれたい。例えば、第５図に示す
３状態出力駆動器９６は、第３ａ図及び第３Ｃ図に示ず
プッシュブル形駆動器４０と同様な形式を持ち、同様に
半導体で製造される。２つの形式の間の唯一の回路及び
半導体の構成上の違いは、３状態駆動器は、プッシュブ
ル形回路の場合の組合わせ信号とは対照的に２つの独立
の入力信号を使うことである。この発明はこう云う場合
並びにその他の同様な場合をも、その範囲内に含む６の
であることを承知されたい。

この発明の好ましい実施例を詳しく説明したが、特許諸
求の範囲に定められたこの発明の範囲内で、これに種々
の変更を加えることができることを承知されたい。

以上の説明に関連してこの発明は更に下記の実ｍｔＦＡ
様を有する。

（１）　　出力駆動回路が不作動である時に作動してい
るかも知れないデータ・バスに出力信号を供給する非負
荀形出力駆動回路に於いて、前記データ・バスに電気的
に結合ざれる第１の導電型を持つ第１の半導体領域、及
び該第１の半導体領域に隣接していて基準電圧レベルに
電気的に結合ざれる、第２の導電型を持つ第２の半導体
領域を有し、前記第１の半導体領域を前記第２の半導体
領域に対して順バイアスすると、前記第１及び第２の半
導休領域の問に尋電通路ができる様＜１出力信号回路と
、前記基準電圧レベルを供給電圧信号及び出力信号のＩ
Ｍに交互に接続するスイッチング回路とを有する非負荷
形出力駆動回路。

（２）　　（１）項に記載した非負葡形出力駆動回路に
於いて、出力信号回路が、Ｐチャンネル形トランジスタ
とＮｆｖンネル形トランジスタとを含み、Ｐチセンネル
形及びＮチャンネル形トランジスタの各々はゲート、第
１のソース／ドレイン、第２のソース／ドレイン及びバ
ックゲートが付設されている非負？ｉｉｉ形出力駆動回
路。

（３）　　（２）項にｋ載した非負荷形出力駆動回路に
於いて、前記Ｐチャンネル形及びＮチャンネル形トラン
ジスタの第１のソース／ドレインが出力信号を発生する
様に電気的に結合されている非負荷形出力駆動回路。

（４）　　（２）項に記載した非負荷形出力駆動回路に
於いて、前記Ｐヂｔ７ンネル形及びＮチャンネル形トラ
ンジスタのゲートが電気的に結合されて、出力駆動回路
の入力信号を受取る非負荷形出力駆動回路。

（５）　　（４）項に配載した非負狗形出力駆動回路に
於いて、前記入力信号及び前記Ｐチャンネル形トランジ
スタのゲートの問に電気的に結合された伝達ゲートを有
する非負荷形出力駆動回路。

（６）　　（２）項に記載した非負荷形出力駆ａρ１路
に於いて、前記ゲー１・と前記Ｐチャンネル形トランジ
スタのソース／ドレインのーｈとを、前記供給電圧信号
が作用していない時に前記出力信号に接続一する回路を
含む非負向形出力駆動回ｍ。

（７）　　（１）項に記載した非負荷形出力駆動回路に
於いて、前記スイッチング回路が、前記供給電圧信号が
作用している時、基準電圧を供給電几イΔ号に電気的に
接続するスイッチング回路を右づる非負向形出力駆動回
路。

（８）　　（１）項に記載した非負荷形出力駆動回路に
於いて、スイッチング回路が、供給電圧信号が作用して
いない時、基準電ｆＥを出力信号に電気的に接続するス
イッチング回路で構成される非負萄形出力駆動回路。

（９）　　（１）項に記載した非負荷形出力駆動回路に
於いて、第２の導電型を持つ第２の半導体領域に隣接し
て、第１の導′？ｔｉ型を持つ第３の半導体領域を有す
る非負荷形出力駆動回路。

（１０）出力駆動ｌ路が作用していない時に、データ・
バスが作肋状態にあることがある様なデータ・バスに対
し、供給電圧信号に応答して出力信号を供給する非負荷
形出力駆動回路に於いて、第１及び第２のソース／ドレ
イン、ゲート及びバックゲートを有する第１のＰチャン
ネル形トランジスタと、第１及び第２のソース／ドレイ
ン、ゲート及びバックゲートを持つ第１のＮチャンネル
形トランジスタとを有し、前記Ｐチャンネル形及びＮヂ
ャンネル形トランジスタの前記第１のソース／ドレイン
が電気的に結合されて出力信号を発生し、更に、前記供
給電圧信号が作用している時、前記第１のＰチャンネル
形｛・ランジスタのバックゲートを供給電圧に、そして
前記供給電｝Ｅ信号が作用していない時に前記バックゲ
ートを出力信号に選択的に結合するスイッチング回路を
有ずる非負荷形出力駆動回路。

（１１）　　（１０）項に記載した非負葡形出力駆動回
路に於いて、前記第１のＰチャンネル形及びＮヂャンネ
ル形トランジスタのゲートが人力信号を受取る様に電気
的に接続されている非負荷形出力駆動回路。

（１２）　　（？Ｏ）項に記載した非負荷形出力駆動回
路に於いて、前記スイッチング回路が、供給電圧信号に
結合されるゲート並びにアースに接続される第１のンー
ス／ドレインを有する第２のＮチＶンネル形トランジス
タと、該第２のＮチャンネル形トランジスタの第２のソ
ース／ドレインに結合されるゲート、前記第１のＰチャ
ンネル形トランジスタのゲートに接続ざれる第１のソー
ス／ドレイン、及び前記供給電圧信号に接続される第２
のソース／トレインを有ずる第２のＰヂャンネル形１・
ランジスタとを有する非負荷形出力駆動回路。

（１３）　　（１０）項に記載した非負荷形出力駆動回
路に於いて、前記スイッチング回路が、前記第１のＰチ
ャンネル形トランジスタのバックゲートに接続された第
１のソース／ドレイン、供給電圧信号に接続されるゲー
ト、及び出力信号に接続される第２のソース／トレイン
を有ずる第２のＰチャンネル形トランジスタを有する非
負荷形出力駆動回路。

（１４）　　（１０）項に記載した非負荷形出力駆動回
路に於いて、入力信号と前記第１のＰチャンネル形トラ
ンジスタのゲートの間に電気的に接続される伝達ゲート
を有する非負荷形出力駆動回路。

（Ｉｓ）　　（１０）項に記載した非負荷形出力駆動回
路に於いて、供給電圧信号が作用していない時、前記第
１のＰチャンネル形トランジスタのゲート及び第１のソ
ース／ドレインを出力信号に接続する回路を有する非負
荷形出力駆動回路。

（１６》　　駆勤回路が不作動である時、データ・バス
に負荷とならずに、駆動回路が作動している時、駆動回
路からデータ・バスに出力信号を供給する方法に於いて
、駆動回路に供給電圧信号を接続し、駆動回路に入力信
号を接続し、第１の導電型を持つ第１の半導体領域を出
力信号に接続し、第２の轡電型を持つ第２の半導体領域
を基準電圧レベルに接続し、第１の半導体領域を第２の
半導体領域に対して順バイアス１ると、第１及び第２の
半尋休領域の問に導電通路ができる様にし、基準電圧レ
ベルを供給電圧信号及び出力信号の間で交互に接続する
工程を含む方法。

（１７）　　（１６）項に記載した方法に於いて、基準
電圧レベルを交互に接続する工稈が、供給電圧信号が作
用している時、基準電圧レベルを供給電圧信号に接続し
、供給電圧仁月が作用していない時、基準．電圧レベル
を出力信号に接続することを含む方法。

（１８）　　（１６）項に記戟した方沫に於いて、基準
電圧レベルを交互に接統づる工程が、Ｎチャンネル形ト
ランジスタのゲートに予定の信号があることに応答して
、基準電圧レベルをＰチャンネル形トランジスタを介し
て供給電圧信号に接続することを含む方法。

（１９）　　（１６）項に記載した方法に於いて、基準
電Ｉｆレベルを交互に接続する工程が、Ｐチャンネル形
トランジスタのゲートに予定の信号があることに応答し
て、基準電圧レベルをＰチャンネル形トランジスタを介
して出力電圧信号に接続することを含む方法。

（２０）　　（１Ｂ）項ニＥＩＬｉ，方ＦＨＣ於イテ、
駆ａｔｉｌｉｌｒＢに入力信号を接続する工程が、入力
信号をＰチャンネル形トランジスタのゲートに接続し、
入力信号をＮチャンネル形トランジスタのゲートに接続
づることを含む方法。

（２１）　　（２０１項に記載した方法に於いて、入力
信号をＰチャンネル形トランジスタのゲートに接続する
工程が、入力信号を伝達ゲートの入力に接続し、伝達ゲ
ートの出力を前記Ｐチャンネル形トランジスタのゲート
に接続１ることを含む方法。

（２２）　　出力駆動回路が作用していない時に、デー
タ・バスが作動状態にあることがある様なデータ・バス
に対し、供給電圧信号に応答して出力信号を供給する非
負荷形出力駆動回路を形成する方法に於いて、出力信号
回路を形成し、該出力信号回路を形成する工佇は、デー
タ・バスに電気的に結合される第１の導電型を持つ第１
の半導体領域を形成し、該第１の半導体領域に隣接して
第２の導電型を持つ第２の半導体領域を形成することを
含み、該第２の半導体領域は基準電圧レベルに電気的に
結合ざれるようになっており、第２の半導体領域に対し
て第１の半導体領域を順バイアスすると、該領域に電流
が通れる様になっており、更に、基ｌ＄電圧レベルを供
給電圧信号及び出力信号の問で交互に接続する、出力信
号回路に付設されたスイッチング回路を形成リる工稈を
含む方法。

（２３）　　（２２）項に記載した方法に於いて、出力
信号１路を形成する工程が、第１のＰチャンネル形トラ
ンジスタを形成し、第１のＮチャンネル形トランジスタ
を形成することを含み、第１のＰチャンネル形及びＮチ
ャンネル形トランジスタの各々は、ゲート、第１及び第
２のソース／ドレイン、及びそれにＩＩＩ達するバツク
ゲートを有する方法。

（２４）　　（２３）項に記載した方法に於いて、第１
のＰヂ１？ンネル形及びＮヂャンネル形トランジスタの
各々のソース／ドレインの一方を電気結合して出ノＪ信
号を発生ずる工程を含む方法。

（２５）　　（２３）項に記載した方法に於いて、第１
のＰチＶンネル形及びＮチャンネル形トランジスタの各
々のゲー１・を電気的に結合して入力信号を受取る工程
を含む方法。

（２６）　　（２３１項に記載した方法に於いて、伝達
ゲートを第１のＰチャンネル形トランジスタのゲートに
電気的結合して入力信号を受取る工程を含む方法。

（２７）　　（２３）項に記載した方法に於いて、スイ
ッチング回路を形成する工程が、供給電圧信号に接続さ
れるゲート、及びアースに接続される第１のソース／ド
レインを持つ第２のＮチャンネル形トランジスタを形成
し、該第２のＮチャンネル形トランジスタの第２のソー
ス／ドレインに結合されるゲート、供給電圧レベルに接
続される第１のソース／ドレイン、及び第１のρチνン
ネル形トランジスタのバックゲートに接続される第２の
ソース／ドレインを持つ第２のＰチャンネル形トランジ
スタを形成することを含む方法。

（２８）　　（２３）項に記載した方法に於いて、スイ
ッチング回路を形成寸る工稈が、供給電圧信号に接続さ
れるゲート、出力信号に接続される第１のソース／ドレ
イン、及び第１Ｑ）Ｐチャンネル形トランジスタのバッ
クゲートに接続される第２のソース／ドレインを持つ第
２の１〕チャンネル形トランジスタを形成することを含
む方法。

（２９）　　（２２）項に記載した方法に於いて、非負
荷形出力駆動回路を形成する工程が、第２の半導体領域
に隣接して、第１の導電型を持つ第３の半導体頭城を形
成ずることを含む方法。

（３０）　　（２２１項に記載した方法によって形成さ
れる非負荷形出力駆動回路。

【図面の簡単な説明】

第１図は複数個の集積回路を取付けた典形的なデータ・
バスを示す回路図、第２ａ図は従来の出力駆動回路の形
式を示す回路図、第２ｂ図及び第２Ｃ図は第２ａ図に示
した形式の伝達特性を示す表とグラフの図面、第３ａ図
１まこの発明のプッシュプル形出力駆動器の回路図、第
３ｂ図は第３ａ図に示した出力駆＃Ｊ器の伝達特性を示
すグラフの図面、第３Ｃ図は第３ａ図に示す出力駆動器
の半導体部品の断面図、第３ｄ図はこの発明のプッシュ
プル形出力駆動器とそれに圓係｛るダイオード及びトラ
ンジスタ効果を示す回路図、第４図はこの発明の好まし
い実施例のプッシュブル形出力駆初回路の回路図、第５
図はこの発明に従って作用し得る３状態出力駆動器の回
路図である。 主な符号の説明 １２：データ・バス ４８，５０：Ｎ形領域 ５２：Ｐ形基板 ５８：Ｎ形井戸 ６０．６２：Ｐ形領域 ８８．９０：スイッチング・トランジスタ’ｌ’ｉｍ ＦＩＧ．　　５

Claims (1)

1. 【特許請求の範囲】 １、出力駆動回路が不作動である時に作動しているかも
   知れないデータ・バスに出力信号を供給する非負荷形出
   力駆動回路に於いて、前記データ・バスに電気的に結合
   される第１の導電型を持つ第１の半導体領域、及び該第
   １の半導体領域に隣接していて基準電圧レベルに電気的
   に結合される、第２の導電型を持つ第２の半導体領域を
   有し、前記第１の半導体領域を前記第２の半導体領域に
   対して順バイアスすると、前記第１及び第２の半導体領
   域の間に導電通路ができる様な出力信号回路と、前記基
   準電圧レベルを供給電圧信号及び出力信号の間に交互に
   接続するスイッチング回路とを有する非負荷形出力駆動
   回路。 ２、駆動回路が不作動である時、データ・バスに負荷と
   ならずに、駆動回路が作動している時、駆動回路からデ
   ータ・バスに出力信号を供給する方法に於いて、駆動回
   路に供給電圧信号を接続し、駆動回路に入力信号を接続
   し、第１の導電型を持つ第１の半導体領域を出力信号に
   接続し、第２の導電型を持つ第２の半導体領域を基準電
   圧レベルに接続し、第１の半導体領域を第２の半導体領
   域に対して順バイアスすると、第１及び第２の半導体領
   域の間に導電通路ができる様にし、基準電圧レベルを供
   給電圧信号及び出力信号の間で交互に接続する工程を含
   む方法。