KR960012723A - 거닝 트랜시버 논리의 출력 회로 - Google Patents

거닝 트랜시버 논리의 출력 회로 Download PDF

Info

Publication number
KR960012723A
KR960012723A KR1019950033794A KR19950033794A KR960012723A KR 960012723 A KR960012723 A KR 960012723A KR 1019950033794 A KR1019950033794 A KR 1019950033794A KR 19950033794 A KR19950033794 A KR 19950033794A KR 960012723 A KR960012723 A KR 960012723A
Authority
KR
South Korea
Prior art keywords
gate
transistor
transistors
circuit
output
Prior art date
Application number
KR1019950033794A
Other languages
English (en)
Other versions
KR100191880B1 (ko
Inventor
세이이치 와타라이
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960012723A publication Critical patent/KR960012723A/ko
Application granted granted Critical
Publication of KR100191880B1 publication Critical patent/KR100191880B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Networks Using Active Elements (AREA)

Abstract

패키지와 전송 경로상의 기생 능동 소자에 의해 발생한 링잉을 제지하는 GTL 회로에 있어서, GTL 회로가 게이트와 출력 전위를 구동시키는 개방 드레인타입 NMOS 트랜지스터의 드레인 사이의 링잉을 제지하기 위해 서로 직렬로 연결된 두개의 NMOS 트랜지스터와 두 NMOS 트랜지스터를 통해 흐르는 전류를 주기적으로 제어하기 위해 직렬로 접속된 다수의 지연 회로를 구비하며 그로 인해 로드로서 출력 단자에 연결된 매우 큰 인덕티브 소자에 의해 발생된 링잉을 현저하게 줄이며 GTL 회로의 동작속도를 빠르게 한다.

Description

거닝 트랜시버 논리의 출력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 본 발명의 제1실시예의 출력회로를 도시하는 회로도,
제2도 본 발명의 제2실시예의 출력회로를 도시하는 회로도.

Claims (6)

  1. 출력 회로에 있어서, 데이타 신호가 제공된 입력단자와 상기 입력단자에 연결된 게이트를 가지는 제1도전타입의 제1트랜지스터와, 상기 입력단자에 연결된 게이트를 자기는 제2도전타입의 제2트랜지스터와, 상기 제1 및 제2트랜지스터의 접속노드에 연결된 게이트를 가지는 제1도전타입의 제3트랜지스터와 상기 출력단자와 상기 제3전계효과 트랜지스터 사이에 직렬로 연결된 제1도전타입의 제4 및 제5트랜지스터와 ,상기 접속노드와 상기 제4전계효과 트랜지스터의 게이트와 상기 접속노드 사이에 연결된 제1지연회로와, 상기 출력단자에 연결되어 상기 데이타 신호가 바뀔때 상기 출력단자의 임피던스를 제어하는 출력 임피던스 제어회로를 구비하며, 상기 제1 및 제2트랜지스터는 제1 및 제2전원선 사이에 직렬로 연결되고 상기 제3트랜지스터는 출력단자와 상기 제2전원선 사이에 연결되며, 상기 제3전계효과 트랜지스터는 상기 입력단자에 연결된 게이트를 가지는 것을 특징으로 하는 출력 회로.
  2. 제1항에 있어서, 상기 출력 임피던스 제어회로는 상기 출력단자와 상기 제3전계효과 트랜지스터의 게이트 사이에 직렬로 연결된 제1도전타입의 제6 및 제7트랜지스터와 상기 제1지연회로와 상기 제6트랜지스터의 게이트사이에 연결된 제2지연회로를 구비하며, 상기 제7트랜지스터는 상기 입력단자에 연결된 게이트를 가지는 것을 특징으로 하는 출력 회로.
  3. 제1항에 있어서, 상기 출력임피던스 제어 회로는 상기 출력 단자 및 상기 제2전원선 사이에 연결된 제1도전 타입의 제8전계 효과 트랜지스터와, 상기 출력단자 및 상기 제8전계 효과 트랜지스터의 게이트 사이에 직렬로 연결된 제9 및 제10트랜지스터와, 상기 제1지연회로 및 상기 제9전계 효과 트랜지스터의 게이트 사이에 직렬로 연결된 제2 및 제3지연회로와, 상기 입력단자에 연결된 제1입력노드, 상기 제2지연회로의 출력단자에 연결된 제2입력노드, 상기 제8전계 효과 트랜지스터의 게이트에 앤결된 출력노드를 가진 논리회로를 구비하며, 상기 제10전계 효과 트랜지스터는 상기 입력단자에 연결된 게이트를 가지는 것을 특징으로 하는 출력회로.
  4. 제3항에 있어서, 상기 논리 회로는 NAND 게이트인 것을 특징으로 하는 출력 회로.
  5. 출력 회로에 있어서, 제1 및 제2전력 라인 사이에 직렬로 연결된 제1 및 제2트랜지스터와, 상보적인 방식으로 상기 제1 및 제2트랜지스터를 제어하는 데이타 신호에 응답하는 수단과, 출력단자 및 상기 제1전력 라인 사이에 연결되고 상기 제1 및 제2트랜지스터의 노드에 연결된 게이트를 가지는 제3트랜지스터와, 상기 출력단자 및 상기 제3트랜지스터의 게이트 사이에 직렬로 연결된 제4 및 제5트랜지스터와, 상기 출력단자 및 상기 제3트랜지스터의 게이트 사이에 직렬 연결된 제6 및 제7트랜지스터와 상기 노드와 상기 제4트랜지스터의 게이트 사이에 연결된 제1지연회로와 상기 제1지연회로 및 제6트랜지스터의 게이트 사이에 연결된 제2지연회로를 구비하며, 각각이 제5 및 제7트랜지스터는 상기 데이타 신호를 수신하도록 연결된 게이트를 가지는 것을 특징으로 하는 출력회로.
  6. 출력 회로에 있어서, 제1 및 제2전력 라인 사이에 직렬 연결 된 제1 및 제2트랜지스터와 상보적인 방식으로 상기 제1 및 제2트랜지스터를 제공하기 위해 데이타 신호에 응답하는 수단과, 출력단자 및 상기 제1전력 라인 사이에 연결되고 상기 제1 및 제2트랜지스터의 노드에 연결된 게이트를 가지는 제3트랜지스터와 ,상기 출력단자 및 상기 제3트랜지스터의 게이트 사이에 직렬로 연결된 제4 및 제5트랜지스터와, 상기 제5트랜지스터는 상기 데이타 신호를 수신하도록 연결된 게이트 가지며 상기 노드와 상기 제4트랜지스터의 게이트 사이에 연결된 제1지연회로와, 상기 출력단자 및 상기제1전력 라인 사이에 연결된 제6트랜지스터와, 상기 출력단자와 상기 제6트랜지스터의 게이트 사이에 직렬로 연결된 제7 및 제8트랜지스터와, 상기 데이타 신호를 수신하도록 연결된 게이트를 가지는 상기 제8트랜지스터와, 상기 제1지연회로 및 상기 제7트랜지스터의 게이트 사이에 직렬로 연결된 제2 및 제3지연회로와, 상기 데이타 신호를 수신하는 제1입력 노드를 가지는 논리게이트회로와 ,상기제2및제3지연회로의 접속점에 연결된제2입력노드와 상기제6트랜지스터의 게이트에 연결된출력노드를 구비하는 것을 특징으로 하는 출력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950033794A 1994-09-27 1995-09-27 거닝 트랜시버 논리의 출력 회로 KR100191880B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-231257 1994-09-27
JP6231257A JP2748865B2 (ja) 1994-09-27 1994-09-27 出力回路

Publications (2)

Publication Number Publication Date
KR960012723A true KR960012723A (ko) 1996-04-20
KR100191880B1 KR100191880B1 (ko) 1999-06-15

Family

ID=16920787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033794A KR100191880B1 (ko) 1994-09-27 1995-09-27 거닝 트랜시버 논리의 출력 회로

Country Status (5)

Country Link
US (1) US5563542A (ko)
EP (1) EP0704972B1 (ko)
JP (1) JP2748865B2 (ko)
KR (1) KR100191880B1 (ko)
DE (1) DE69504265T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783183B2 (ja) * 1995-03-09 1998-08-06 日本電気株式会社 出力回路
US5898688A (en) * 1996-05-24 1999-04-27 Cisco Technology, Inc. ATM switch with integrated system bus
JPH10200051A (ja) * 1997-01-14 1998-07-31 Canon Inc 半導体集積回路
US6670822B2 (en) 1998-08-11 2003-12-30 Fairchild Semiconductor Corporation Transceiver driver with programmable edge rate control independent of fabrication process, supply voltage, and temperature
US6184717B1 (en) 1998-12-09 2001-02-06 Nortel Networks Limited Digital signal transmitter and receiver using source based reference logic levels
US6218863B1 (en) 1999-04-12 2001-04-17 Intel Corporation Dual mode input/output interface circuit
JP2005086662A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 半導体装置
CN110545047A (zh) * 2019-10-17 2019-12-06 无锡麟力科技有限公司 小功率片内整流桥电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0323712A (ja) * 1989-06-20 1991-01-31 Mitsubishi Electric Corp 半導体集積回路
JPH0323715A (ja) * 1989-06-20 1991-01-31 Mitsubishi Electric Corp 出力回路
JPH03232193A (ja) * 1990-02-06 1991-10-16 Mitsubishi Electric Corp 出力回路
US5023488A (en) * 1990-03-30 1991-06-11 Xerox Corporation Drivers and receivers for interfacing VLSI CMOS circuits to transmission lines
US5148056A (en) * 1991-03-27 1992-09-15 Mos Electronics Corp. Output buffer circuit
US5408146A (en) * 1992-01-31 1995-04-18 Lsi Logic Corporation High performance backplane driver circuit
JP2894897B2 (ja) * 1992-07-06 1999-05-24 富士通株式会社 半導体集積回路
US5347169A (en) * 1992-09-08 1994-09-13 Preslar Donald R Inductive load dump circuit

Also Published As

Publication number Publication date
EP0704972A2 (en) 1996-04-03
KR100191880B1 (ko) 1999-06-15
JP2748865B2 (ja) 1998-05-13
EP0704972A3 (en) 1996-09-18
JPH0897676A (ja) 1996-04-12
EP0704972B1 (en) 1998-08-26
DE69504265D1 (de) 1998-10-01
US5563542A (en) 1996-10-08
DE69504265T2 (de) 1999-04-22

Similar Documents

Publication Publication Date Title
KR101087397B1 (ko) 레벨 시프터
KR950022130A (ko) 다중 전압시스템용 출력 버퍼회로, 입력 버퍼회로 및 양방향 버퍼회로
KR960016140A (ko) 메모리소자의 출력버퍼회로
JPH01305616A (ja) 半導体集積回路の出力回路
JPH10303735A (ja) トランスミッション・ゲート
US6288591B1 (en) Level shifter for multiple supply voltage circuitry
KR930005371A (ko) 반도체 집적회로의 출력회로
KR930001585A (ko) 출력 회로 및 반도체 집적 회로 장치
KR960012471A (ko) 전력소비를 감소시키는 cmos 인버터 회로를 가진 시스템 및 그 방법
KR980012402A (ko) 아날로그 스위치회로
KR960012723A (ko) 거닝 트랜시버 논리의 출력 회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR970031348A (ko) 배타적 오아/노아게이트 회로
KR960012462A (ko) 반도체 집적 회로 및 그 제조 방법
KR970067337A (ko) 게이트 절연 박막을 가진 cmos 트랜지스터를 포함하는 고전압 레벨 시프트 회로
KR960702698A (ko) 전자 회로(CMOS input with Vcc compensated dynamic threshold)
KR970024162A (ko) 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance)
KR100469513B1 (ko) 데이터 인터페이스 회로와 데이터 전송 방법
KR940020690A (ko) 저전력소모 및 고속 노아게이트 집적회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR100221757B1 (ko) 신호 레벨 변환 회로
KR100226756B1 (ko) 고속 반가산기 회로
JP3547852B2 (ja) 半導体装置
KR930014768A (ko) 상보형 금속 산화물 반도체 (cmos)-에미터 결합 논리(ecl)레벨 트랜슬레이터
KR100472727B1 (ko) 저전압용 인버터 체인 회로_

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090123

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee