KR101087397B1

KR101087397B1 - 레벨 시프터

Info

Publication number: KR101087397B1
Application number: KR1020067004977A
Authority: KR
Inventors: 쉬브라즈 지. 다르네; 샤히드 알리; 크리스토퍼 케이. 와이. 천; 클라우드 모가니
Original assignee: 프리스케일 세미컨덕터, 인크.
Priority date: 2003-09-12
Filing date: 2004-07-06
Publication date: 2011-11-25
Also published as: TW200518459A; JP4814791B2; JP2007505556A; US20050057296A1; US6954100B2; WO2005036752A1; CN1918796A; CN1918796B; TWI367630B; KR20060114688A

Abstract

본 발명은 집적 회로용의 레벨 시프터(301)에 관한 것이다. 일 실시예에서, 레벨 시프터는 각각의 전압 도메인에 배치되어 입력부 혹은 출력부 단자로 이용될 수 있는 신호 단자(303, 305)를 구비한 양방향 레벨 시프터이다. 몇몇 실시예들에서, 레벨 시프터는 입력 단자가 특정 상태일 때에, 도메인 전력 공급들 간의 전류 흐름을 차단하는 트랜지스터(325, 326)를 포함한다. 일 실시예에서, 레벨 시프터의 하나의 신호선만이 도메인 경계를 가로지른다.

레벨 시프터, 신호선, 도메인 경계, 전압 도메인, 신호 단자

Description

레벨 시프터{LEVEL SHIFTER}

본 발명은 전반적으로 집적 회로에 관한 것으로, 구체적으로는 집적 회로용의 레벨 시프터(level shifter)에 관한 것이다.

레벨 시프터는 제 1 전압의 신호 전압을 제 2 전압의 신호 전압으로 바꾸기 위해 집적 회로에서 이용되고 있다.

도 1은 종래 기술의 레벨 시프터 회로도이다. 레벨 시프터(101)는 집적 회로의 전압 도메인 1(도메인 1)에 배치된 회로부, 및 집적 회로의 전압 도메인 2(도메인 2)에 배치된 회로부를 포함한다. 전압 도메인은 소정의 공급 전압에서 동작할 수 있는 집적 회로의 한 부분이다. 인버터(109)는 도메인 1에 배치되어 있다. N형 전계 효과 트랜지스터(NFET)(117 및 115)와 P형 전계 효과 트랜지스터(PFET)(111 및 113)는 도메인 2에 배치되어 있다. 인버터(119)는 도메인 1의 (전압 VDD1에서의) 전압 공급 레일(109)에 접속된 전력 공급 단자를 포함한다. PFET(111)의 소스/드레인 단자(FET의 전류 단자) 및 PFET(113)의 소스/드레인 단자는 도메인 2의 (전압 VDD2에서의) 전압 공급 레일(107)에 접속되어 있다.

입력 단자(103)에서의 고전압(예컨대, VDD1)은 NFET(117)가 도통되게 하고, 인버터(119)의 출력을 VSS로 유도한다. VSS로 유도된 인버터(119) 출력은 NFET(115)가 비도통되게 한다. NFET(117)가 도통되면 PFET(113)의 게이트 단자(FET의 제어 단자)를 VSS로 유도하여 PFET(113)가 도통되게 한다. PFET(113)가 도통되면 출력 단자(105)를 VDD2로 유도하여 PFET(111)가 비도통되게 한다. 따라서, 단자(103)에서의 VDD1의 고전압으로의 변경은 단자(105)에서의 VDD2의 고전압으로의 변경에 대응한다. 또한, 단자(103)에서의 VSS의 저전압으로의 변경은 단자(105)에서의 VSS의 저전압으로의 변경에 대응한다.

레벨 시프터(101)는 단자(105)의 전압 변경이 단자(103)의 대응 전압 변경을 야기하지 않는다는 점에서 단방향성이다. 또한, 레벨 시프터(101)는 도메인 경계(104)를 가로지르는 2개의 선(인버터(119)의 출력으로부터 NFET(115)의 게이트 단자로의 선과, 신호 단자(103)로부터 NFET(117)의 게이트 단자로의 선)을 포함한다.

도 2는 종래 기술의 다른 레벨 시프터 회로도이다. 레벨 시프터(201)는 도메인 2의 (VDD2에서의) 전압 공급 레일(207)에 접속된 저항(208)을 포함한다. 저항(208)은 NFET(213)에 접속되는데, 이 둘은 제 2 전압 도메인(도메인 2)에 배치되어 있다. 출력 단자(205)는 NFET(213)의 소스/드레인 단자에 접속되어 있다. 입력 단자(203)는 전압 도메인 1(도메인 1)에 배치된 인버터(211)의 입력부에 접속되어 있다. 인버터(211)의 출력부는 NFET(213)의 게이트 단자에 접속되어 있다. 레벨 시프터는 도메인 경계(204)를 가로지르는 하나의 신호선(인버터(211)의 출력부로부터 NFET(213)의 게이트 단자로의 신호선)만을 구비하고 있다. 하지만, NFET(213)가 도통될 때에는, 일정한 전류가 저항(208)을 통해 흐른다. 이와 같은 일정한 전류 흐름은 동작중에 에너지를 소모한다.

따라서, 개선된 레벨 시프터가 필요하다.

당업자들이라면 첨부된 도면을 참조하여 본 발명, 및 본 발명의 여러 목적, 특성 그리고 이점들을 알 수 있을 것이다.

도 1은 종래 기술의 레벨 시프터를 나타내는 회로도.

도 2는 종래 기술의 다른 레벨 시프터를 나타내는 회로도.

도 3은 본 발명에 따른 레벨 시프터를 포함하는 집적 회로의 일 실시예를 나타내는 회로도.

도 4는 본 발명에 따른 레벨 시프터를 포함하는 집적 회로의 다른 실시예를 나타내는 회로도.

도 5는 본 발명에 따른 레벨 시프터의 다른 실시예를 나타내는 회로도.

달리 언급되지 않는다면, 동일한 참조 부호는 상이한 도면들에서 동일한 아이템을 나타낸다.

본 발명을 수행하기 위한 모드에 대해 상세히 설명하겠다. 하지만, 다음의 설명은 단지 예시적인 것으로, 이에 국한되는 것으로 해석되어서는 안 된다.

도 3은 본 발명에 따른 레벨 시프터(301)를 포함하는 집적 회로(300)의 일 실시예를 나타내는 회로도이다. 레벨 시프터(301)는 전압 도메인 1(도메인 1)에 배치된 PFET(321 및 323)와 NFET(325 및 317)를 포함한다. 또한, 레벨 시프터(301)는 전압 도메인 2(도메인 2)에 배치된 PFET(311 및 313)와 NFET(327 및 315)를 포함한다. PFET(321 및 323)의 소스/드레인 단자와 NFET(325)의 게이트 단자는 도메인 1의 (전압 VDD1에서의) 전압 공급 레일(309)에 접속되고, NFET(317)의 소스/드레인 단자는 (전압 VSS에서의) VSS 레일에 접속되어 있다.

PFET(311 및 313)의 소스/드레인 단자와 NFET(327)의 게이트 단자는 도메인 2의 (VDD2에서의) 전압 공급 레일(307)에 접속되고, NFET(315)의 소스/드레인 단자는 VSS 레일에 접속되어 있다.

레벨 시프터(301)는 도메인 1에 배치된 집적 회로(300)의 회로(331)에 접속되어 있는 제 1 신호 단자(ST1)(303)를 포함한다. 이 회로(331)는 VDD1에서 전원 공급된다. 신호들은 단자(303)를 통해 회로(331)와 레벨 시프터(301) 간에 전송된다. 레벨 시프터(301)는 도메인 2에 배치된 집적 회로(300)의 회로(341)에 접속되어 있는 제 2 신호 단자(ST2)(305)를 포함하는데, 회로(341)는 VDD2에서 전원 공급된다. 신호들은 단자(305)를 통해 회로(341)와 레벨 시프터(301) 간에 전송된다. 일 실시예에서, 신호 단자들(303 및 305)은 제각기 레벨 시프터(301)와 회로(331 및 341) 간의 신호선에 배치되어 있다.

레벨 시프터(301)는 저전압(예컨대, VSS)으로부터 고전압(예컨대, VDD1)으로의 단자(303)의 전압 변동이 저전압(예컨대, VSS)으로부터 고전압(예컨대, VDD2)으로의 단자(305)의 대응 전압 변동을 야기하고, 고전압으로부터 저전압으로의 단자(303)의 전압 변동이 고전압으로부터 저전압으로의 단자(305)의 대응 전압 변동을 야기한다는 점에서 비반전 레벨 시프터이다. 하지만, 다른 실시예들에서, 레벨 시프터(301)는 한방향(예컨대, 저전압으로부터 고전압으로)으로의 단자(303)의 전압 변동이 역방향(예컨대, 고전압으로부터 저전압으로)으로의 단자(305)의 대응 전압 변동을 야기한다는 점에서 반전 레벨 시프터일 수도 있다.

또한, 레벨 시프터(301)는 단자(305)의 전압 변동이 단자(303)의 대응 전압 변동을 야기한다는 점에서 양방향 레벨 시프터이다. 따라서, 단자(303)가 입력부로 이용되고, 단자(305)가 출력부로 이용되거나, 또는 단자(305)가 입력부로 이용되고, 단자(303)가 출력부로 이용될 수 있다.

도시되어 있는 실시예에서, 단자(303)는 회로(331)에 접속되고, 단자(305)는 회로(341)에 접속되어 있다. 이 실시예에서, 회로(331)는 단자(303)에 신호를 제공하고, 단자(303)로부터 신호를 수신할 수도 있다. 또한, 이 실시예에서, 회로(341)는 단자(305)로부터 신호를 수신하고, 단자(305)에 신호를 제공할 수도 있다. 일 실시예에서, 회로(331)는 I/O 패드(도시되지 않음)를 포함하는 회로(341) 및 프로세서(도시되지 않음)를 포함한다. 이와 다른 실시예에서, 회로(331)는 주변 장치 혹은 프로세서 회로(도시되지 않음)를 포함하고, 회로(341)는 양방향 버스(도시되지 않음)를 포함한다.

도시되어 있는 실시예에서, 회로(331 및 341) 각각은 레벨 시프터(301)를 통한 신호 흐름을 지시하는 회로부를 포함한다. 이 실시예에서, 회로(331)는 입력/*출력 신호에 의해 역제어되는 3상 버퍼(333 및 335)를 포함하여 단자(303)에 신호를 전달하거나 혹은 단자(303)로부터 신호를 수신할지를 판정한다. 또한, 회로(341)는 입력/*출력 신호에 의해 역제어되는 3상 버퍼(343 및 345)를 포함하여 단자(305)에 신호를 전달하거나 혹은 단자(305)로부터 신호를 수신할지를 판정한다. 회로(300)의 동작 동안에, 레벨 시프터(301)는 입력/*출력 신호의 상태에 따라 어느 한 방향으로 신호를 시프트하는데 이용될 수 있다. 이와 다른 실시예들은 레벨 시프터(301)를 통한 신호 흐름 방향을 판정하기 위해 다른 회로부 및/또는 다른 운영 프로토콜을 포함할 수도 있다.

양방향 레벨 시프터를 이용하는 것은 도메인 경계(예컨대, 304)를 가로지르는 더 적은 수의 신호선을 구비한 회로를 제공함으로써, 라우팅 혼잡을 줄일 수 있는 이점이 있다. 또한, 양방향 레벨 시프터를 이용함으로써 집적 회로내의 회로부를 줄일 수 있다.

도시되어 있는 실시예에서, 레벨 시프터(301)는 어느 한 방향으로 신호 전압을 올리거나 혹은 내리는데 이용될 수 있다. 예컨대, 단자(303)가 입력부로 이용되고, 단자(305)가 출력부로 이용될 때에, 레벨 시프터(301)는 VDD1이 VDD2보다 높거나 혹은 낮은 어느 한 상태에서 동작할 수 있다. 마찬가지로, 단자(305)가 입력부로 이용되고, 단자(303)가 출력부로 이용될 때에, 레벨 시프터(301)는 VDD1이 VDD2보다 높거나 혹은 낮은 어느 한 상태에서 동작할 수 있다. 이 실시예에서, PFET(323)는 단자(303)를 VDD1으로 유도하는데 이용되고, PFET(311)는 단자(305)를 VDD2로 유도하는데 이용된다. 따라서, 레벨 시프터(301)는 도메인 1 및 도메인 2의 공급 전압이 독립적으로 변할 수 있는 시스템에서 동작할 수 있다. 예컨대, 레벨 시프터(301)는 도메인 1 및/또는 도메인 2의 회로부에 대해 VDD1 및/또는 VDD2가 동작중 감소되어 저전력 모드에서 동작하게 하는데 이용될 수 있다.

저전압(예컨대, VSS)으로부터 고전압(예컨대, VDD1)으로의 단자(303)의 전압 변동은 NFET(315)가 도통되게 하여, PFET(311)가 도통되게 하는 VSS로 PFET(311)의 게이트 단자를 유도한다. PFET(311)가 도통되면 단자(305)를 VDD2로 유도하고, PFET(313)의 게이트 단자를 VDD2로 유도한다. 또한, 고전압의 단자(303)는 PFET(321)가 비도통되게 한다. PFET(311)가 도통되면 NFET(317)의 게이트 단자를 VDD2로 유도하여, NFET(317)가 도통되게 하고, PFET(323)의 게이트 단자를 (PFET(323)가 도통되게 하는) VSS로 유도한다. PFET(323)가 도통되게 하는 것은 PFET(323)의 도통성을 통해 단자(303)를 VDD1으로 유도하게 한다.

또한, 레벨 시프터(301)는 단자(303)로부터 단자(305)로의 전류 경로를 포함하는데, 이 전류 경로는 NFET(325 및 327)를 포함한다. 단자(303)가 처음에 저전압(예컨대, VSS)일 때, NFET(325 및 327)는 단자(305)의 전압을 단자(303)의 저전압(예컨대, VSS)으로 유도하도록 동작한다. 단자(303)의 전압이 고전압으로 바뀔 때, 단자(305)의 전압은 NFET(325 및 327)의 도통성을 통해 단자(303)의 전압으로 유도된다. 이러한 NFET(325 및 327)를 통한 경로는 단자(303)에서의 전압 변동으로부터 단자(305)에서의 전압 변동으로의 (그리고, 그 반대로의) 전달 지연을 줄이는데 이점이 있다.

VDD1이 VDD2보다 낮다면, 단자(303)의 전압이 VDD1으로 상승함에 따라, 노드(328)에서의 전압은 NFET(325)의 제어 게이트 전압(VDD1)의 (NFET(325)의) 전압 임계값 내인 전압에 도달하여, NFET(325)가 비도통되게 한다. NFET(325)가 비도통될 때에, NFET(325 및 327)를 통해 흐르는 전류는 멈춘다. 하지만, 그 시점에서, PFET(311)는 도통되어 단자(305) 전압을 VDD2로 "고정(lock)"시킨다. 단자(303)가 고전압이고, 단자(305)가 고전압일 때에, PFET(323 및 311)가 도통되기 때문에, NFET(325 및 327)가 도통되면 전압 공급 레일(309 및 307)이 서로 접속되게 할 것이다. 하지만, 상술한 바와 같이, 단자(303)의 전압이 VDD1에 접근함에 따라, NFET(325)가 비도통되면 VDD2 레일(307)과 VDD1 레일(309) 간의 경로에서의 전류 흐름을 차단한다.

VDD1이 VDD2보다 높다면, 단자(305)의 전압이 VSS로부터 VDD2로 유도됨에 따라, 노드(330)에서의 전압은 NFET(327)의 제어 게이트 전압(VDD2)의 (NFET(327)의) 전압 임계값 내인 전압에 접근하여, NFET(327)가 비도통되게 하고, VDD1 레일(309)로부터 VDD2 레일(307)로의 경로에서의 전류 흐름을 차단한다.

단자(303)의 전압이 고전압(예컨대, VDD1)으로부터 저전압(예컨대, VSS)으로 진행할 때에, 노드(328)에서의 전압은 VDD1으로부터 NFET(325)의 임계 전압 미만으로 떨어짐으로써, NFET(325)는 도통되어 노드(326)를 낮게 유도한다(그리고, NFET(327)가 도통되게 한다). NFET(325 및 327)가 도통되어도, 단자(305)는 NFET(327 및 325)와 단자(303)를 통해 VSS로 저전압 유도된다.

또한, 고전압으로부터 저전압으로의 단자(303) 전압의 진행은 NFET(315)가 비도통되게 하고, PEET(321)가 도통되게 한다. 고전압으로부터 저전압으로의 단자(305) 전압의 진행은 PFET(313)가 도통되게 하고, NFET(317)가 비도통되게 한다. PFET(313)가 도통되면 PFET(311)가 비도통되게 한다. PFET(321)가 도통되게 하는 것은 PFET(323)가 비도통되게 한다.

상술한 바와 같이, 단자(303)가 입력부로 이용되고, 단자(305)가 출력부로 이용될 때의 PFET(323 및 321) 및 NFET(325 및 317)와 같이 제각기 (그리고, 그 역으로) 동작하는 PFET(311 및 313)와 NFET(327 및 315)를 구비한 레벨 시프터(301)는, 단자(305)가 입력부로 이용되고, 단자(303)가 출력부로 이용될 때에도, 유사한 방식으로 동작한다.

도 4는 본 발명에 따른 레벨 시프터(401)를 포함하는 집적 회로(400)의 다른 실시예를 보여주고 있다. 레벨 시프터(401)는 집적 회로(400)의 전압 도메인 1(도메인 1)에 배치된 PFET(421 및 423)와 NFET(425 및 417)를 포함한다. 또한, 레벨 시프터(401)는 집적 회로(400)의 전압 도메인 2(도메인 2)에 배치된 PFET(411 및 413)와 NFET(427 및 415)를 포함한다. PFET(421 및 423)의 소스/드레인 단자와 NFET(425)의 게이트 단자는 도메인 1의 (VDD1에서의) 전압 공급 레일(409)에 접속되고, NFET(417)의 소스/드레인 단자는 VSS 레일에 접속되어 있다. PFET(411 및 413)의 소스/드레인 단자와 NFET(427)의 게이트 단자는 도메인 2의 (VDD2에서의) 전압 공급 레일(407)에 접속되고, NFET(415)의 소스/드레인 단자는 VSS 레일에 접속되어 있다.

레벨 시프터(401)는 도메인 1에 배치된 집적 회로(400)의 회로(431)에 접속되어 있는 제 1 신호 단자(ST1)(403)를 포함한다. 회로(431)는 도 3의 회로(331)와 유사하다. 회로(431)는 VDD1에서 전원 공급된다. 신호들은 단자(403)를 통해 회로(431)와 레벨 시프터(401) 간에 전달된다. 레벨 시프터(401)는 도메인 2에 배치된 집적 회로(400)의 회로(441)에 접속되어 있는 제 2 신호 단자(ST2)(405)를 포함하는데, 이 회로(441)는 VDD2에서 전원 공급된다. 회로(441)는 도 3의 회로(341)와 유사하다. 신호들은 단자(405)를 통해 회로(441)와 레벨 시프터(401) 간에 전달된다.

도 3의 레벨 시프터(301)와 같이, 레벨 시프터(401)는 단자(403)가 입력부로 동작하고, 단자(405)가 출력부로 동작하거나, 또는 단자(405)가 입력부로 동작하고, 단자(403)가 출력부로 동작할 수 있는 양방향 레벨 시프터이다. 또한, 레벨 시프터(301)에서와 같이, 레벨 시프터(401)는 VDD1이 VDD2보다 높거나 혹은 낮은 어느 한 상태에서 어느 한 방향으로 동작할 수 있다.

레벨 시프터(401)는 NFET(425 및 427)를 포함하는 단자(403)와 단자(405) 간의 전류 경로를 포함한다. 도 3의 NFET(325 및 327)에서와 같이, NFET들은 단자(403 및 405)가 고전압일 때에 (PFET(423 및 411)의 도통성을 통해) VDD1 레일(409)과 VDD2 레일(407) 간의 전류 흐름을 차단하는데 이용된다.

레벨 시프터(401)는 NFET(417)의 게이트 단자가 신호 단자(403)에 접속되고, NFET(415)의 게이트 단자가 신호 단자(405)에 접속되어 있는 것을 제외하면 레벨 시프터(301)와 유사하다. 레벨 시프터(301)에 있어서, NFET(317)의 게이트 단자는 (도메인 경계(304)를 가로지르는 신호선에 의해) 신호 단자(305)에 접속되고, NFET(315)의 게이트 단자는 (도메인 경계(304)를 가로지르는 신호선에 의해) 신호 단자(303)에 접속된다. 이에 대해서는 도 3을 참조하기 바란다. 레벨 시프터(401)에서는, 하나의 신호선(426)만이 도메인 경계(404)를 가로지른다.

도메인 경계를 가로지르는 하나의 신호선만을 포함하는 레벨 시프터를 제공함으로써, 집적 회로의 전압 도메인들 간의 라우팅 혼잡을 줄인 집적 회로를 제공할 수 있다.

도 5는 본 발명에 따른 레벨 시프터의 다른 실시예의 회로도이다. 레벨 시프터(501)는 전압 도메인 2(도메인 2)에 배치된 PFET(511 및 513), NFET(515 및 525) 및 게이트 바이어스 회로(529)를 포함한다. 레벨 시프터(501)는 입력 단자로 작용하는 단자(503)와 출력 단자로 작용하는 단자(505)를 구비한 단방향성 반전 레벨 시프터이다.

레벨 시프터(501)는 게이트 바이어스 회로(529)를 포함하는데, 이 게이트 바이어스 회로(529)는 NFET(525)의 게이트 단자 전압을, (NFET(525)의 임계 전압 + NFET(515)의 임계 전압) 이상이지만 (VDD1 + NFET(525)의 임계 전압) 이하인 전압으로 설정한다. 일 실시예에서, 회로(529)는 VDD2 레일(507)에 접속된 게이트 단자 및 소스/드레인 단자, 그리고 NFET(525)의 게이트 단자에 접속된 제 2 소스/드레인 단자를 구비한 NFET를 포함한다.

단자(503)의 전압이 저전압(예컨대, VSS)에서 고전압(예컨대, VDD1)으로 바뀔 때, NFET(515)는 도통되어 단자(505)의 전압을 VSS로 유도하고, PFET(511)가 도통되게 한다. PFET(511)가 도통되게 하는 것은 노드(514)를 VDD2로 유도하고, PFET(513)가 비도통되게 한다.

단자(503)의 전압이 NFET(525)의 게이트 단자 전압으로부터 그 임계 전압에 도달함에 따라, NFET(525)는 비도통되어, 도메인 1의 전압 공급 레일(도 5에는 도시되어 있지 않음)과 도메인 2의 (VDD2에서의) 전압 공급 레일(507) 간의 경로에서의 전류 흐름을 차단한다. 전류 흐름의 차단은 단자(503)가 고전압 상태일 때의 전력을 줄이는 이점을 가질 수 있다. 다른 실시예에서, 레벨 시프터(501)는 전류 흐름을 차단하기 위해 공급 경로에 트랜지스터를 추가할 수도 있다. 일 실시예에서, 트랜지스터의 수는 트랜지스터의 임계 전압뿐만 아니라 VDD2와 VDD1 간의 전압 차이에 의존한다.

단자(503)가 고전압에서 저전압으로 바뀔 때, NFET(525)는 도통되어 NFET(515)가 비도통되게 하고, PFET(513)가 도통되게 하여 단자(505)를 VDD2에 유도한다. 단자(505)를 VDD2에 유도하는 것은 PFET(511)가 비도통되게 한다.

도 5의 레벨 시프터에서는, 하나의 신호선만이 도메인 신호 경계(504)를 가로지른다.

도 3 내지 도 5의 레벨 시프터의 실시예들에서, 도시되어 있는 NFET 및 PFET 들의 트랜지스터 본체는 그들의 소스 단자에 접속되어 있다. 레벨 시프터(301)의 일 실시예에서, NFET(325)의 트랜지스터 본체는 노드(328)에 접속되어 있고, NFET(327)의 트랜지스터 본체는 노드(330)에 접속되어 있다. 다른 실시예에서, NFET 들의 트랜지스터 본체는 VSS 레일에 접속되어 있고, PFET 들의 트랜지스터 본체는 그들 도메인의 전압 공급 레일에 접속되어 있다.

당업자들이라면 본 명세서에서 설명되고 있는 실시예들이 본 발명의 개시에 따라 추가 수정 사항을 포함할 수 있다는 점을 알 것이다. 레벨 시프터(301, 401 및 501)는 다르게 구성될 수도 있다. 예컨대, 레벨 시프터(301 및 401)는 반전 레벨 시프터로 변경될 수 있으며, 레벨 시프터(501)는 비반전 레벨 시프터로 변경될 수도 있다. 또한, 레벨 시프터(301, 401 및 501)는 다른 유형의 트랜지스터들로 구현될 수도 있다.

일 실시예에서, 집적 회로는 양방향 레벨 시프터를 포함한다. 양방향 레벨 시프터는 입력부와 출력부로 동작가능한 제 1 신호 단자를 포함한다. 제 1 신호 단자는, 입력부로 동작가능할 때에, 집적 회로의 제 1 전압 도메인과 호환될 수 있는 제 1 신호를 수신한다. 제 1 신호 단자는, 출력부로 동작가능할 때에, 집적 회로의 제 1 전압 도메인과 호환될 수 있는 시프트된 신호를 제공한다. 양방향 레벨 시프터는 출력부와 입력부로 동작가능한 제 2 신호 단자를 포함한다. 제 2 신호 단자는, 출력부로 동작가능할 때에, 집적 회로의 제 2 전압 도메인과 호환될 수 있는 시프트된 신호를 제공한다. 제 2 신호 단자는, 입력부로 동작가능할 때에, 집적 회로의 제 2 전압 도메인과 호환될 수 있는 제 2 신호를 수신한다. 레벨 시프터는 제 1 신호 단자와 제 2 신호 단자 간에 접속된 레벨 시프트 회로부를 더 포함한다. 이 레벨 시프트 회로부는, 제 1 신호 단자가 입력부로 동작가능할 때에, 제 1 전압 도메인과 호환될 수 있는 제 1 신호를 제 2 전압 도메인과 호환될 수 있는 시프트된 신호로 변환한다. 레벨 시프트 회로부는, 제 2 신호 단자가 입력부로 동작가능할 때에, 제 2 전압 도메인과 호환될 수 있는 제 2 신호를 제 1 전압 도메인과 호환될 수 있는 시프트된 신호로 변환한다. 또 다른 실시예에서, 레벨 시프트 회로부는 적어도 하나의 전류 차단 트랜지스터를 포함한다. 적어도 하나의 전류 차단 트랜지스터는, 비도통됨에 응하여, 제 1 전압 도메인의 전압 공급원과 제 2 전압 도메인의 전압 공급원 간의 전류 경로에서의 전류 흐름을 차단하도록 동작한다.

다른 실시예에서, 본 방법은 레벨 시프터의 제 1 신호 단자에 제 1 신호를 제공하는 것을 포함한다. 제 1 신호는 제 1 전압 도메인과 호환될 수 있다. 레벨 시프터는, 제 1 신호를 제공하는 것에 응하여, 제 2 전압 도메인과 호환될 수 있는 시프트된 신호를 레벨 시프터의 제 2 신호 단자에서 제공한다. 또한, 본 방법은 레벨 시프터의 신호 단자에 제 2 신호를 제공하는 것을 포함한다. 제 2 신호는 제 2 전압 도메인과 호환될 수 있다. 레벨 시프터는, 제 2 신호를 제공하는 것에 응하여, 제 1 전압 도메인과 호환될 수 있는 시프트된 신호를 제 1 신호 단자에서 제공한다.

또 다른 실시예에서, 집적 회로는 레벨 시프터를 포함한다. 이 레벨 시프터는 집적 회로의 제 1 전압 도메인과 호환될 수 있는 제 1 신호를 수신하도록 구성된 제 1 신호 단자를 포함한다. 레벨 시프터는 집적 회로의 제 2 전압 도메인과 호환될 수 있는 시프트된 신호를 출력하도록 구성된 제 2 신호 단자를 포함한다. 제 2 전압 도메인은 제 1 전압 도메인의 전력 공급 전압보다 높은 전력 공급 전압을 포함한다. 또한, 레벨 시프터는 제 2 전압 도메인에 배치된 레벨 시프트 회로부를 포함한다. 레벨 시프트 회로부는 신호선을 통해 제 1 전압 도메인으로부터 수신된 제 1 신호를 시프트된 신호로 변환하고, 이 신호선이 고전압일 때에, 제 2 전압 도메인의 전압 공급원에 의해 소스된 신호선을 포함하는 전류 경로에서의 전류를 차단하기 위한 수단을 포함한다.

본 발명의 특정한 실시예들이 설명되었지만, 본 기술 분야의 당업자들이라면 본 명세서의 개시 내용에 따라, 본 발명의 범주를 벗어나지 않고서 이들을 추가 수정 및 변경할 수 있으며, 첨부된 청구범위가 본 발명의 진정한 사상과 범주내인 이러한 수정 및 변경 모두를 포괄하고 있다는 점을 알 것이다.

Claims

양방향 레벨 시프터를 구비한 집적 회로로서,

상기 양방향 레벨 시프터는,

입력부와 출력부로 동작가능한 제 1 신호 단자 - 상기 제 1 신호 단자는, 입력부로 동작가능할 때에, 상기 집적 회로의 제 1 전압 도메인과 호환될 수 있는 제 1 신호를 수신하고, 상기 제 1 신호 단자는, 출력부로 동작가능할 때에, 상기 집적 회로의 상기 제 1 전압 도메인과 호환될 수 있는 시프트된 신호를 제공함 - 와,

출력부와 입력부로 동작가능한 제 2 신호 단자 - 상기 제 2 신호 단자는, 출력부로 동작가능할 때에, 상기 집적 회로의 제 2 전압 도메인과 호환될 수 있는 시프트된 신호를 제공하고, 상기 제 2 신호 단자는, 입력부로 동작가능할 때에, 상기 집적 회로의 상기 제 2 전압 도메인과 호환될 수 있는 제 2 신호를 수신함 - 와,

상기 제 1 신호 단자와 상기 제 2 신호 단자 간에 접속된 레벨 시프트 회로부 - 상기 레벨 시프트 회로부는, 상기 제 1 신호 단자가 입력부로 동작가능할 때에, 상기 제 1 전압 도메인과 호환될 수 있는 상기 제 1 신호를 상기 제 2 전압 도메인과 호환될 수 있는 상기 시프트된 신호로 변환하고, 상기 레벨 시프트 회로부는, 상기 제 2 신호 단자가 입력부로 동작가능할 때에, 상기 제 2 전압 도메인과 호환될 수 있는 상기 제 2 신호를 상기 제 1 전압 도메인과 호환될 수 있는 상기 시프트된 신호로 변환함 - 를 포함하고,

상기 레벨 시프트 회로부는 적어도 하나의 전류 차단 트랜지스터를 더 포함하고, 상기 적어도 하나의 전류 차단 트랜지스터는, 비도통됨에 응하여, 제 1 전압 도메인의 전압 공급원과 제 2 전압 도메인의 전압 공급원 간의 전류 경로에서의 전류 흐름을 차단하도록 동작하고,

상기 적어도 하나의 전류 차단 트랜지스터는 상기 제 1 전압 도메인 내에 배치된 제 1 차단 트랜지스터, 및 상기 제 2 전압 도메인 내에 배치된 제 2 트랜지스터를 포함하는 집적 회로.
양방향 레벨 시프터를 구비한 집적 회로로서,

상기 양방향 레벨 시프터는,

입력부와 출력부로 동작가능한 제 1 신호 단자 - 상기 제 1 신호 단자는, 입력부로 동작가능할 때에, 상기 집적 회로의 제 1 전압 도메인과 호환될 수 있는 제 1 신호를 수신하고, 상기 제 1 신호 단자는, 출력부로 동작가능할 때에, 상기 집적 회로의 상기 제 1 전압 도메인과 호환될 수 있는 시프트된 신호를 제공함 - 와,

출력부와 입력부로 동작가능한 제 2 신호 단자 - 상기 제 2 신호 단자는, 출력부로 동작가능할 때에, 상기 집적 회로의 제 2 전압 도메인과 호환될 수 있는 시프트된 신호를 제공하고, 상기 제 2 신호 단자는, 입력부로 동작가능할 때에, 상기 집적 회로의 상기 제 2 전압 도메인과 호환될 수 있는 제 2 신호를 수신함 - 와,

상기 제 1 신호 단자와 상기 제 2 신호 단자 간에 접속된 레벨 시프트 회로부 - 상기 레벨 시프트 회로부는, 상기 제 1 신호 단자가 입력부로 동작가능할 때에, 상기 제 1 전압 도메인과 호환될 수 있는 상기 제 1 신호를 상기 제 2 전압 도메인과 호환될 수 있는 상기 시프트된 신호로 변환하고, 상기 레벨 시프트 회로부는, 상기 제 2 신호 단자가 입력부로 동작가능할 때에, 상기 제 2 전압 도메인과 호환될 수 있는 상기 제 2 신호를 상기 제 1 전압 도메인과 호환될 수 있는 상기 시프트된 신호로 변환함 - 를 포함하고,

상기 레벨 시프트 회로부는 적어도 하나의 전류 차단 트랜지스터를 더 포함하고, 상기 적어도 하나의 전류 차단 트랜지스터는, 비도통됨에 응하여, 제 1 전압 도메인의 전압 공급원과 제 2 전압 도메인의 전압 공급원 간의 전류 경로에서의 전류 흐름을 차단하도록 동작하고,

상기 적어도 하나의 전류 차단 트랜지스터는 제 1 트랜지스터 및 제 2 트랜지스터를 포함하고, 상기 제 1 트랜지스터는 상기 제 1 전압 도메인 내에 배치되고, 제 1 전압 도메인의 전압 공급원에 접속된 제어 단자 및 전류 단자를 구비하며, 상기 제 2 트랜지스터는 상기 제 2 전압 도메인 내에 배치되고, 제 2 전압 도메인의 전압 공급원에 접속된 제어 단자와, 상기 제 1 트랜지스터의 상기 전류 단자에 접속된 전류 단자를 구비하는 집적 회로.
양방향 레벨 시프터를 구비한 집적 회로로서,

상기 양방향 레벨 시프터는,

입력부와 출력부로 동작가능한 제 1 신호 단자 - 상기 제 1 신호 단자는, 입력부로 동작가능할 때에, 상기 집적 회로의 제 1 전압 도메인과 호환될 수 있는 제 1 신호를 수신하고, 상기 제 1 신호 단자는, 출력부로 동작가능할 때에, 상기 집적 회로의 상기 제 1 전압 도메인과 호환될 수 있는 시프트된 신호를 제공함 - 와,

출력부와 입력부로 동작가능한 제 2 신호 단자 - 상기 제 2 신호 단자는, 출력부로 동작가능할 때에, 상기 집적 회로의 제 2 전압 도메인과 호환될 수 있는 시프트된 신호를 제공하고, 상기 제 2 신호 단자는, 입력부로 동작가능할 때에, 상기 집적 회로의 상기 제 2 전압 도메인과 호환될 수 있는 제 2 신호를 수신함 - 와,

상기 제 1 신호 단자와 상기 제 2 신호 단자 간에 접속된 레벨 시프트 회로부 - 상기 레벨 시프트 회로부는, 상기 제 1 신호 단자가 입력부로 동작가능할 때에, 상기 제 1 전압 도메인과 호환될 수 있는 상기 제 1 신호를 상기 제 2 전압 도메인과 호환될 수 있는 상기 시프트된 신호로 변환하고, 상기 레벨 시프트 회로부는, 상기 제 2 신호 단자가 입력부로 동작가능할 때에, 상기 제 2 전압 도메인과 호환될 수 있는 상기 제 2 신호를 상기 제 1 전압 도메인과 호환될 수 있는 상기 시프트된 신호로 변환함 - 를 포함하고,

상기 레벨 시프트 회로부는,

상기 제 1 신호 단자와 상기 제 2 신호 단자 간의 전류 경로 - 상기 전류 경로는 제 1 트랜지스터 및 제 2 트랜지스터를 포함하고, 상기 제 1 트랜지스터는, 상기 제 1 전압 도메인 내에 배치되고, 상기 제 1 신호 단자에 접속된 제 1 전류 단자와, 제 1 전압 도메인의 전압 공급원에 접속된 제어 단자와, 제 2 전류 단자를 구비하며, 상기 제 2 트랜지스터는, 상기 제 2 전압 도메인 내에 배치되고, 상기 제 2 신호 단자에 접속된 제 1 전류 단자와, 제 2 전압 도메인의 전압 공급원에 접속된 제어 단자와, 상기 제 1 트랜지스터의 상기 제 2 전류 단자에 접속된 제 2 전류 단자를 구비함 - 를 포함하는 집적 회로.
제3항에 있어서,

상기 레벨 시프트 회로부는,

상기 제 1 전압 도메인에 배치된 제 3 트랜지스터 - 상기 제 3 트랜지스터는 상기 제 1 전압 도메인의 전압 공급원에 접속된 제 1 전류 단자와, 상기 전류 경로에 접속된 제 2 전류 단자를 구비함 - 와,

상기 제 1 전압 도메인에 배치된 제 4 트랜지스터 - 상기 제 4 트랜지스터는 상기 제 1 전압 도메인의 전압 공급원에 접속된 제 1 전류 단자와, 상기 제 3 트랜지스터의 제어 단자에 접속된 제 2 전류 단자와, 상기 전류 경로에 접속된 제어 단자를 구비함 - 와,

상기 제 2 전압 도메인에 배치된 제 5 트랜지스터 - 상기 제 5 트랜지스터는 상기 제 2 전압 도메인의 전압 공급원에 접속된 제 1 전류 단자와, 상기 전류 경로에 접속된 제 2 전류 단자를 구비함 - 와,

상기 제 2 전압 도메인에 배치된 제 6 트랜지스터 - 상기 제 6 트랜지스터는 상기 제 2 전압 도메인의 전압 공급원에 접속된 제 1 전류 단자와, 상기 제 5 트랜지스터의 제어 단자에 접속된 제 2 전류 단자와, 상기 전류 경로에 접속된 제어 단자를 구비함 - 를 더 포함하는 집적 회로.
양방향 레벨 시프터를 구비한 집적 회로로서,

상기 양방향 레벨 시프터는,

입력부와 출력부로 동작가능한 제 1 신호 단자 - 상기 제 1 신호 단자는, 입력부로 동작가능할 때에, 상기 집적 회로의 제 1 전압 도메인과 호환될 수 있는 제 1 신호를 수신하고, 상기 제 1 신호 단자는, 출력부로 동작가능할 때에, 상기 집적 회로의 상기 제 1 전압 도메인과 호환될 수 있는 시프트된 신호를 제공함 - 와,

출력부와 입력부로 동작가능한 제 2 신호 단자 - 상기 제 2 신호 단자는, 출력부로 동작가능할 때에, 상기 집적 회로의 제 2 전압 도메인과 호환될 수 있는 시프트된 신호를 제공하고, 상기 제 2 신호 단자는, 입력부로 동작가능할 때에, 상기 집적 회로의 상기 제 2 전압 도메인과 호환될 수 있는 제 2 신호를 수신함 - 와,

상기 제 1 신호 단자와 상기 제 2 신호 단자 간에 접속된 레벨 시프트 회로부 - 상기 레벨 시프트 회로부는, 상기 제 1 신호 단자가 입력부로 동작가능할 때에, 상기 제 1 전압 도메인과 호환될 수 있는 상기 제 1 신호를 상기 제 2 전압 도메인과 호환될 수 있는 상기 시프트된 신호로 변환하고, 상기 레벨 시프트 회로부는, 상기 제 2 신호 단자가 입력부로 동작가능할 때에, 상기 제 2 전압 도메인과 호환될 수 있는 상기 제 2 신호를 상기 제 1 전압 도메인과 호환될 수 있는 상기 시프트된 신호로 변환함 - 를 포함하고,

상기 레벨 시프트 회로부는,

상기 제 1 전압 도메인에 배치된 제 1 트랜지스터 - 상기 제 1 트랜지스터는 제 1 전압 도메인의 전압 공급원에 접속된 제 1 전류 단자와, 상기 제 1 신호 단자에 접속된 제 2 전류 단자를 구비함 - 와,

상기 제 1 전압 도메인에 배치된 제 2 트랜지스터 - 상기 제 2 트랜지스터는 상기 제 1 전압 도메인의 전압 공급원에 접속된 제 1 전류 단자와, 상기 제 1 트랜지스터의 제어 단자에 접속된 제 2 전류 단자와, 상기 제 1 신호 단자에 접속된 제어 단자를 구비함 - 와,

상기 제 2 전압 도메인에 배치된 제 3 트랜지스터 - 상기 제 3 트랜지스터는 제 2 전압 도메인의 전압 공급원에 접속된 제 1 전류 단자와, 상기 제 2 신호 단자에 접속된 제 2 전류 단자를 구비함 - 와,

상기 제 2 전압 도메인에 배치된 제 4 트랜지스터 - 상기 제 4 트랜지스터는 상기 제 2 전압 도메인의 전압 공급원에 접속된 제 1 전류 단자와, 상기 제 3 트랜지스터의 제어 단자에 접속된 제 2 전류 단자와, 상기 제 2 신호 단자에 접속된 제어 단자를 구비함 - 를 더 포함하는 집적 회로.
레벨 시프트 방법으로서,

제 1 전압 도메인과 호환될 수 있는 제 1 신호를 레벨 시프터의 제 1 신호 단자에 제공하는 단계 - 상기 레벨 시프터는, 상기 제 1 신호의 제공에 응하여, 제 2 전압 도메인과 호환될 수 있는 시프트된 신호를 상기 레벨 시프터의 제 2 신호 단자에서 제공함 - 와,

상기 제 2 전압 도메인과 호환될 수 있는 제 2 신호를 상기 레벨 시프터의 제 2 신호 단자에 제공하는 단계 - 상기 레벨 시프터는, 상기 제 2 신호의 제공에 응하여, 제 1 전압 도메인과 호환될 수 있는 시프트된 신호를 상기 제 1 신호 단자에서 제공함 - 와,

상기 제 1 신호 단자에서의 전압이 고전압일 때에, 제 1 전압 도메인의 전압 공급원과 제 2 전압 도메인의 전압 공급원 간의 상기 레벨 시프터의 전류 경로에서의 전류를 차단하는 단계와,

상기 제 1 신호 단자에 접속되고, 상기 제 1 전압 도메인에 배치된 제 1 회로의 제 1 회로부가 상기 제 1 신호를 상기 제 1 신호 단자에 제공하게 하는 단계와,

상기 제 1 회로의 제 2 회로부가 상기 제 2 전압 도메인과 호환될 수 있는 시프트된 신호를 상기 제 2 신호 단자로부터 수신하게 하는 단계

를 포함하는 레벨 시프트 방법.
레벨 시프터를 구비한 집적 회로로서,

상기 레벨 시프터는,

상기 집적 회로의 제 1 전압 도메인과 호환될 수 있는 제 1 신호를 수신하도록 구성된 제 1 신호 단자와,

상기 집적 회로의 제 2 전압 도메인 - 상기 제 2 전압 도메인은 상기 제 1 전압 도메인의 전력 공급 전압보다 높은 전력 공급 전압을 포함함 - 과 호환될 수 있는 시프트된 신호를 출력하도록 구성된 제 2 신호 단자와,

상기 제 2 전압 도메인에 배치된 레벨 시프트 회로부 - 상기 레벨 시프트 회로부는 신호선을 통해 상기 제 1 전압 도메인으로부터 수신된 상기 제 1 신호를 상기 시프트된 신호로 변환하고, 상기 신호선이 고전압일 때에, 제 2 전압 도메인의 전압 공급원에 의해 소스되는(sourced) 상기 신호선을 포함하는 전류 경로에서의 전류를 차단하기 위한 수단을 포함함 - 를 포함하며,

상기 전류 차단 수단은 상기 제 2 전압 도메인의 전압 공급원과 상기 신호선 간에 접속된 적어도 하나의 트랜지스터를 포함하고,

상기 적어도 하나의 트랜지스터는 상기 신호선에 접속된 전류 단자와, 바이어스 회로에 접속되어 자신의 바이어스 전압을 유지하는 제어 단자를 구비한 제 1 트랜지스터를 포함하고, 상기 바이어스 전압은 상기 전력 공급 전압에 상기 제 1 트랜지스터의 임계 전압을 더한 전압과, 상기 제 1 트랜지스터의 상기 임계 전압을 포함하는 두 개의 트랜지스터의 임계 전압 사이의 범위 내인 집적 회로.
레벨 시프트 방법으로서,

제 1 전압 도메인과 호환될 수 있는 제 1 신호를 레벨 시프터의 제 1 신호 단자에 제공하는 단계 - 상기 레벨 시프터는, 상기 제 1 신호의 제공에 응하여, 제 2 전압 도메인과 호환될 수 있는 시프트된 신호를 상기 레벨 시프터의 제 2 신호 단자에서 제공함 - 와,

상기 제 2 전압 도메인과 호환될 수 있는 제 2 신호를 상기 레벨 시프터의 상기 신호 단자에 제공하는 단계 - 상기 레벨 시프터는, 상기 제 2 신호의 제공에 응하여, 제 1 전압 도메인과 호환될 수 있는 시프트된 신호를 상기 제 1 신호 단자에서 제공함 - 와,

상기 제 1 신호 단자에서의 전압이 고전압일 때에, 제 1 전압 도메인의 전압 공급원과 제 2 전압 도메인의 전압 공급원 간의 상기 레벨 시프터의 전류 경로에서의 전류를 차단하는 단계

를 포함하고,

상기 전류 경로 차단 단계는 제 1 트랜지스터와 제 2 트랜지스터 중 하나의 트랜지스터가 비도통되게 하는 단계를 더 포함하고,

상기 제 1 트랜지스터는 상기 제 1 전압 도메인에 배치되고, 상기 제 1 전압 도메인의 전압 공급원에 접속된 제어 단자를 구비하며, 상기 제 2 트랜지스터는 상기 제 2 전압 도메인에 배치되고, 제 2 전압 도메인의 전압 공급원에 접속된 제어 단자를 구비하며, 상기 제 1 트랜지스터는 상기 제 1 전압 도메인의 전압 공급원의 전압이 상기 제 2 전압 도메인의 전압 공급원의 전압보다 낮을 때에, 비도통되어 상기 전류 경로를 차단하고, 상기 제 2 트랜지스터는 상기 제 2 전압 도메인의 전압 공급원의 전압이 상기 제 1 전압 도메인의 전압 공급원의 전압보다 낮을 때에, 비도통되는 레벨 시프트 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제