JPH05233350A - レベル変換用インターフェース回路 - Google Patents

Abstract

(57)【要約】 【目的】 ５Ｖ系電源で動作するインサーキットエミュ
レータ側において、３Ｖ系電源で動作するターゲットボ
ード側の電圧に合わせて入出力信号の電圧レベル変換が
できるレベル変換用インターフェース回路を提供する。 【構成】 インサーキットエミュレータ側回路とターゲ
ットボードとの間で入出力信号を伝達するインターフェ
ース回路において、５Ｖ系信号レベルを３Ｖ系信号レベ
ルに変換する第１レベル変換回路と、３Ｖ系信号レベル
を５Ｖ系信号レベルに変換する第２レベル変換回路と、
前記第１レベル変換回路の入力側を３Ｖ系の電源電圧に
クランプするレベルクランプ回路と、前記第１レベル変
換回路及び第２レベル変換回路をインサーキットエミュ
レータ側で与える制御信号に基づき方向制御するゲート
回路とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、５Ｖ系のインサーキッ
トエミュレータ側回路と３Ｖ系のターゲットボードとの
間で、電圧レベルを変換して入出力信号を伝達するレベ
ル変換用インターフェース回路に関するものである。

【０００２】

【従来の技術】インサーキットエミュレータは、マイク
ロプロセッサのメモリアクセス等をモニタしてトリガ点
やブレーク点を検出し、ターゲットマイクロプロセッサ
の動作を停止させたり、トレースを停止させる機能を有
し、マイクロプロセッサ開発支援装置として利用されて
いる。このインサーキットエミュレータは、例えば、そ
の本体側に対象とするターゲットプロセッサの種類に適
合したパーソナルモジュールが実装され、このパーソナ
ルモジュールによりターゲットプロセッサが制御され
る。このパーソナルモジュールは、ケーブルを介してプ
ローブに接続され、このプローブ上にターゲットプロセ
ッサが装着される。また、このプローブは、インターフ
ェースバッファとケーブルを介して、そのケーブル端部
に設けられたソケットがターゲットボード上のソケット
に差し込まれる。プローブ上のマイクロプロセッサがタ
ーゲットボードのメモリや入出力装置をアクセスできる
ようになっている。

【０００３】ところで、近年、集積回路（ＩＣ）の電源
電圧が５Ｖから３Ｖまたは３．３Ｖの低電圧化への移行
が行われている。これは、消費電力の削減、信号振幅が
小さくなることによる放射雑音の低減、半導体素子の低
電圧作動による信頼性の向上といったメリットが注目さ
れているためである。

【０００４】しかしながら、既存の周辺機器は５Ｖ系で
設計されており、３Ｖ系と５Ｖ系との機器の混在は避け
がたく、それらの間のインターフェース回路が必要とな
る。通常、インサーキットエミュレータでも、５Ｖ系で
構成されているが、ターゲットボード側が３Ｖ系で構成
されたとき、電圧レベルを変換できるインターフェース
回路が必要となる。

【０００５】現在、３Ｖ系と５Ｖ系ロジックの双方向イ
ンターフェース回路を複数チャネル内蔵したＣＭＯＳか
らなるレベルコントローラが開発されているが、このレ
ベルコントローラでは、集積回路の種類及びその回路構
成のために伝搬遅延時間が数１０ｎｓ（ナノセコンド）
あり、スピードが要求されるインサーキットエミュレー
タに使用することができない。

【０００６】なお、特公平３−５７４８９号公報には、
レベルコントローラに関する技術が開示されているが、
この技術はユーザーターゲットボードの電源電圧を監視
しながら、インターフェースバッファの出力レベルを制
御することによってユーザー側に影響を与えないように
したものであり、その構成中のエミッタフォロワーのト
ランジスタに電流が多く流れやすく、容量が大きくな
り、発熱のために部品が大きくなりその設計が難しくな
ることがあった。

【０００７】

【発明が解決しようとする課題】すなわち、ターゲット
ボード側が３Ｖ系で構成されたときでも、５Ｖ系のイン
サーキットエミュレータ側回路との間で入出力信号の電
圧レベルを既存の集積回路を使用して簡単に変換できる
レベル変換用インターフェース回路の実現が要望されて
いる。

【０００８】そこで本発明は、５Ｖ系電源で動作するイ
ンサーキットエミュレータ側において、３Ｖ系電源で動
作するターゲットボード側の電圧に合わせて入出力信号
の電圧レベル変換ができるレベル変換用インターフェー
ス回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明のレベル変換用インターフェース回路は、イ
ンサーキットエミュレータ側回路とターゲットボードと
の間で入出力信号を伝達するインターフェース回路にお
いて、５Ｖ系信号レベルを３Ｖ系信号レベルに変換する
第１レベル変換回路と、３Ｖ系信号レベルを５Ｖ系信号
レベルに変換する第２レベル変換回路と、前記第１レベ
ル変換回路の入力側を３Ｖ系の電源電圧にクランプする
レベルクランプ回路と、前記第１レベル変換回路及び第
２レベル変換回路をインサーキットエミュレータ側で与
える制御信号に基づき方向制御するゲート回路とを備え
たものである。

【００１０】

【作用】本発明によれば、第１レベル変換回路ではレベ
ルクランプ回路で入力側が３Ｖ系の電源電圧にクランプ
されていることで、ターゲットボードの３Ｖ系電圧に合
わせて５Ｖ系信号レベルを３Ｖ系信号レベルに変換で
き、第２レベル変換回路では３Ｖ系信号レベルをそのま
ま入力して５Ｖ系信号レベルに変換でき、またゲート回
路により第１または第２のいずれかのレベル変換回路が
選択される。

【００１１】

【実施例】以下、本発明を図示の一実施例により具体的
に説明する。図１は本発明実施例のレベル変換用インタ
ーフェース回路の構成図である。

【００１２】同図において、本発明実施例のレベル変換
用インターフェース回路１１は、５Ｖ系インサーキット
エミュレータ側回路１２とユーザーの３Ｖ系ターゲット
ボード１３との間にあって、それらの間の電圧レベルを
変換する双方向インターフェース回路であり、５Ｖ系信
号レベルを３Ｖ系信号レベルに変換する第１レベル変換
回路１４と、３Ｖ系信号レベルを５Ｖ系信号レベルに変
換する第２レベル変換回路１５と、第１レベル変換回路
１４の入力側電圧レベルを３Ｖ系の電源電圧にクランプ
するレベルクランプ回路１６と、インサーキットエミュ
レータ側の制御信号に基づき第１レベル変換回路１４及
び第２レベル変換回路１５を選択するゲート回路１７と
から構成される。

【００１３】図２は本発明実施例のレベル変換用インタ
ーフェース回路の具体例を示す回路図である。

【００１４】同図において、第１レベル変換回路１４
は、その信号入力端子が１０ＫΩ程度の抵抗器Ｒ１を介
してインサーキットエミュレータ側回路１１の入出力信
号端子に接続され、その出力端子がターゲットボード１
３の入出力信号端子に接続され、第２レベル変換回路１
５は、その信号入力端子がターゲットボード１３の入出
力信号端子に接続され、その出力端子がインサーキット
エミュレータ側回路１１の入出力信号端子に接続されて
おり、これら一対のレベル変換回路で双方向バッファを
構成している。また、第１レベル変換回路１４は、その
信号入力端子及び制御端子がそれぞれレベルクランプ回
路１６を構成するダイオードＤ１及びＤ２を介して、３
Ｖ系電源電圧に接続してクランプされており、かつ３Ｖ
系の電源電圧が供給されている。一方、第２レベル変換
回路１５は、５Ｖ系の電源電圧が供給されている。この
ような第１レベル変換回路１４としては、低い消費電力
で高速動作を実現でき、広い動作電圧範囲の、例えば、
２層メタルのシリコンゲートＣＭＯＳ技術を用いた超高
速ＣＭＯＳ回路が使用される。この超高速ＣＭＯＳ回路
では、その動作電圧が２Ｖ〜５．５Ｖ程度で使用でき、
３Ｖでの伝搬遅延時間が数ｎｓ程度である。また、第２
レベル変換回路１５としては、同様の回路として低い消
費電力で高速動作を実現できる２層メタルのシリコンゲ
ートＣＭＯＳ技術を用いた超高速ＣＭＯＳ回路が使用さ
れる。この超高速ＣＭＯＳ回路では、例えば、４．５Ｖ
〜５．５Ｖの電源電圧に対して、ハイレベル入力電圧
が、最低でも２．０Ｖ以上のものである。

【００１５】上記ゲート回路１７は、一方の入力端子が
インバータ１７ａを介してインサーキットエミュレータ
側の制御（ＣＴＬ）信号端子に接続され、他方の入力端
子がイネーブル（ＥＮ）信号端子に接続され、出力端子
が抵抗器Ｒ２を介して第１レベル変換回路１４の制御端
子に接続されたナンドゲート１７ｂと、一方の入力端子
がＣＴＬ信号端子に接続され、他方の入力端子がＥＮ信
号端子に接続され、出力端子が第２レベル変換回路１５
の制御端子に接続されたナンドゲート１７ｃとから構成
される。第１及び第２レベル変換回路１４及び１５は、
制御端子に制御信号が入力されると出力が高インピーダ
ンス状態になる。

【００１６】上記構成のレベル変換用インターフェース
回路１１によれば、第１レベル変換回路１４では、ダイ
オードＤ１及びＤ２によるレベルクランプ回路１６で入
力側が３Ｖ系電源電圧にクランプされているため、入力
側には３Ｖ系電源電圧以上の電圧が入力されず回路が保
護され、かつターゲットボード１３側の電圧に合わせた
レベル変換が可能になる。また、第１レベル変換回路１
４は、３Ｖを含む広い動作電圧範囲を持ち、かつ伝搬遅
延時間も数ｎｓで、インサーキットエミュレータに要求
される動作速度に対応できる。一方、第２レベル変換回
路１５では、５Ｖ系の電源電圧が供給されており、高レ
ベル入力電圧が２．０Ｖ以上となっているため、ターゲ
ットボード１３側が３Ｖで動作している場合に、その高
レベル出力が２．４Ｖとすれば、０．４Ｖの余裕があり
誤動作を生じない。すなわち、ターゲットボード１３側
の３Ｖ系の高レベル出力は、第２レベル変換回路１５で
５Ｖ系の高レベル出力にレベル変換され、インサーキッ
トエミュレータ側回路１２に伝達される。なお、インサ
ーキットエミュレータ側回路１２から与えられるＣＴＬ
信号またはＥＮ信号により第１及びレベル変換回路１４
及び１５の状態が制御される。すなわち、ＥＮ信号がハ
イレベルのときに、ＣＴＬ信号をハイレベルまたはロー
レベルにすることで双方向インターフェースバッファと
して動作する。また、ＣＴＬ信号をハイレベルまたはロ
ーレベルのいずれかを固定することで一方のレベル変換
回路１４または１５をハイインピーダンス状態にし、Ｅ
Ｎ信号をハイレベルにすることで、他方のレベル変換回
路１５または１４のみを動作させることができる。

【００１７】なお、本実施例では、双方向にレベル変換
ができるが、５Ｖ系信号レベルを３Ｖ系信号レベルに一
方向に変換する場合には、少なくとも入力側をレベルク
ランプ回路で３Ｖ系電源電圧にクランプした第１レベル
変換回路であればよく、また３Ｖ系信号レベルを５Ｖ系
信号レベルに一方向に変換する場合には、ハイレベル入
力電圧が３Ｖ系のハイレベル出力電圧よりも十分低い値
を持つレベル変換回路であればよい。

【００１８】本発明において、３Ｖ系電源電圧は、３Ｖ
に固定されず、ユーザー側のターゲットボード１３側の
回路が、少なくとも３Ｖ以上５Ｖ以下の範囲で変動して
いてもよい。

【００１９】

【発明の効果】以上説明したように本発明によれば、第
１レベル変換回路ではレベルクランプ回路で入力側が３
Ｖ系の電源電圧にクランプされていることで、ターゲッ
トボードの３Ｖ系電圧に合わせて５Ｖ系信号レベルを３
Ｖ系信号レベルに変換でき、第２レベル変換回路では３
Ｖ系信号レベルをそのまま入力して５Ｖ系信号レベルに
変換できる効果がある。

【図面の簡単な説明】

【図１】本発明実施例のレベル変換用インターフェース
回路の構成図である。

【図２】本発明実施例のレベル変換用インターフェース
回路の具体例を示す回路図である。

【符号の説明】 １１ レベル変換用インターフェース回路 １２ インサーキットエミュレータ側回路 １３ ターゲットボード １４ 第１レベル変換回路 １５ 第２レベル変換回路 １６ レベルクランプ回路 １７ ゲート回路 １７ａ インバータ １７ｂ ナンドゲート １７ｃ ナンドゲート

Claims (1)

【特許請求の範囲】
1. 【請求項１】 インサーキットエミュレータ側回路とタ
   ーゲットボードとの間で入出力信号を伝達するインター
   フェース回路において、５Ｖ系信号レベルを３Ｖ系信号
   レベルに変換する第１レベル変換回路と、３Ｖ系信号レ
   ベルを５Ｖ系信号レベルに変換する第２レベル変換回路
   と、前記第１レベル変換回路の入力側を３Ｖ系の電源電
   圧にクランプするレベルクランプ回路と、前記第１レベ
   ル変換回路及び第２レベル変換回路をインサーキットエ
   ミュレータ側で与える制御信号に基づき方向制御するゲ
   ート回路とを備えたことを特徴とするレベル変換用イン
   ターフェース回路。