CN1918796A - 电平移动器 - Google Patents

电平移动器 Download PDF

Info

Publication number
CN1918796A
CN1918796A CNA2004800229513A CN200480022951A CN1918796A CN 1918796 A CN1918796 A CN 1918796A CN A2004800229513 A CNA2004800229513 A CN A2004800229513A CN 200480022951 A CN200480022951 A CN 200480022951A CN 1918796 A CN1918796 A CN 1918796A
Authority
CN
China
Prior art keywords
terminal
voltage
voltage domain
signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800229513A
Other languages
English (en)
Other versions
CN1918796B (zh
Inventor
希夫拉杰·G·达尔内
沙希德·阿里
克里斯多佛·K·Y·春
克劳德·穆格尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1918796A publication Critical patent/CN1918796A/zh
Application granted granted Critical
Publication of CN1918796B publication Critical patent/CN1918796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Abstract

本发明公开一种集成电路用的电平移动器(301)。在一个实施例中，该电平移动器是双向电平移动器，其信号端子(303、305)位于每个电压域中，用作输入或输出端子。在某些实施例中，电平移动器包括晶体管(325、326)，用于当输入端子处于特定状态时切断域电源之间的电流流动。在一个实施例中，电平移动器只有一条信号线跨越域边界。

Description

电平移动器
技术领域
本发明一般涉及集成电路，更具体涉及用于集成电路的电平移动器。
背景技术
在集成电路中使用电平移动器来将信号的电压从第一电压改变为第二电压。
图1是现有技术的电平移动器的电路图。电平移动器101包括位于集成电路的电压域1(域1)的电路和位于集成电路的电压域2(域2)的电路。电压域是集成电路的一部分，在给定电源电压工作。反相器119位于域1中。N型场效应晶体管(NFET)117和115以及P型场效应晶体管(PFET)111和113位于域2中。反相器119包括连接到域1电压电源线109(电压VDD1)的电源端子。PFET 111的源极/漏极端子(FET的电流端子)和PFET 113的源极/漏极端子连接到域2电压电源线107(电压VDD2)。
输入端子103的高电压(例如VDD1)使NFET 117导通，并且将反相器119的输出拉到VSS。反相器119的输出VSS使得NFET 115不导通。NFET 117的导通将PFET 113的栅极端子(FET的控制端子)拉到使得PFET 113导通的VSS。PFET 113的导通将输出端子105拉到VDD2，由此使得PFET 111不导通。相应地，对端子103的高电压VDD1的改变对应于对端子105的高电压VDD2的改变。同时，对端子103的低电压VSS的改变对应于对端子105的低电压VSS的改变。
电平移动器101是单向的，因为端子105的电压的改变不会引起端子103的相应的电压变化。此外，电平移动器101包括跨越域边界104的两条线(从反相器119的输出到NFET 115的栅极端子的线，以及从信号端子103到NFET 117的栅极端子的线)。
图2是另一种现有技术的电平移动器的电路图。电平移动器201包括连接到域2电压电源线207(VDD2)的电阻208。电阻208连接到NFET 213，二者都位于第二电压域(域2)中。输出端子205连接到NFET 213的源极/漏极端子。输入端子203连接到反相器211的输入，反相器211位于电压域1(域1)。反相器211的输出连接到NFET213的栅极端子。电平移动器仅有一条信号线(从反相器211的输出到NFET 213的栅极端子的信号线)跨越域边界204。但是，当NFET 213导通时，恒定电流流过电阻208。在工作期间，这个恒定电流消耗能量。
所需要的就是一种改进的电平移动器。
附图说明
通过参考附图，可以更好地理解本发明，其各种目的、特征和优点对于本领域技术人员来说也将变得显而易见。
图1是现有技术电平移动器的电路图。
图2是现有技术电平移动器的电路图。
图3是包括根据本发明的电平移动器的集成电路的一个实施例的电路图。
图4是包括根据本发明的电平移动器的集成电路的另一个实施例的电路图。
图5是根据本发明的电平移动器的另一实施例的电路图。
不同图中的相同参考符号的使用指示相同的项目，除非另有注释。
具体实施方式
下面阐述用于实施本发明的模式的详细描述。该描述希望是对本发明的说明，而不应被视为限制。
图3是包括根据本发明的电平移动器301的集成电路300的一个实施例的电路图。电平移动器301包括位于电压域1(域1)中的PFET321和323以及NFET 325和317。电平移动器301还包括位于电压域2(域2)中的PFET 311和313以及NFET 327和315。PFET 321和323的源极/漏极端子以及NFET 325的栅极端子连接到域1电压电源线309(电压VDD1)，NFET 317的源极/漏极端子连接到VSS线(电压VSS)。
PFET 311和313的源极/漏极端子和NFET 327的栅极端子连接到域2电压电源线307(VDD2)，NFET 315的源极/漏极端子连接到VSS线。
电平移动器301包括第一信号端子(ST1)303，其连接到集成电路300位于域1的电路331。电路331以VDD1供电。信号通过端子303在电路331和电平移动器301之间传送。电平移动器301包括第二信号端子(ST2)305，其连接到集成电路300位于域2中的电路341，电路341以VDD2供电。信号通过端子305在电路341和电平移动器301之间传送。在一个实施例中，信号端子303和305分别位于电平移动器301与电路331和341之间的信号线中。
电平移动器301是非反相电平移动器，因为端子303的电压从低电压(例如VSS)改变成高电压(例如VDD1)导致端子305从低电压(例如VSS)到高电压(VDD2)的相应变化，而端子303的电压从高电压改变成低电压导致端子305的电压从高电压到低电压的相应变化。但是，在其他实施例中，电平移动器301可以是反相电平移动器，因为端子303的电压在一个方向上变化(例如，低到高)会导致端子305的电压在相反方向上的相应变化(例如，高到低)。
电平移动器301是双向电平移动器，因为端子305的电压变化也会导致端子303的电压的相应变化。相应地，端子303可以用作输入，端子305可以用作输出，或者端子305可以用作输入，端子303可以用作输出。
在所示的实施例中，端子303连接到电路331，端子305连接到电路341。在所示的实施例中，电路331能够提供信号给端子303并且从端子303接收信号。还是在所示的实施例中，电路341能够从端子305接收信号并且提供信号给端子305。在一个实施例中，电路331包括处理器(未示出)，电路341包括I/O焊盘(未示出)。在另一实施例中，电路331包括外围设备或处理器电路(未示出)，电路341包括双向总线(未示出)。
在所示的实施例中，电路331和341每个都包括用于指引信号流通过电平移动器301的电路。在所示的实施例中，电路331包括三态缓冲器333和335，由输入/*输出信号相反地进行控制，以确定电路331将提供信号给端子303还是从端子303接收信号。电路341也包括三态缓冲器343和345，由输入/*输出信号相反地进行控制，以确定电路341将提供信号给端子305还是从端子305接收信号。在电路300的工作期间，电平移动器301可以用于根据输入/*输出信号的状态在任一方向上移动信号。其他实施例可以包括其他电路和/或其他工作协议，用于确定信号通过电平移动器的方向流。
使用双向电平移动器可以有利地提供具有较少跨越域边界(例如304)的信号线的电路，这就减少了路由拥塞。而且，使用双向电平移动器还可以允许集成电路中电路数量的降低。
在所示的实施例中，电平移动器301可以用于在任一方向上上移或下移信号电压。例如，当端子303用作输入，端子305用作输出时，电平移动器301可以在VDD1大于或小于VDD2的情况下工作。类似地，当端子305用作输入而端子303用作输出时，电平移动器301可以在VDD1大于或小于VDD2的情况下工作。在所示的实施例中，PFET323用于将端子303拉到VDD1，PFET 311用于将端子305拉到VDD2。相应地，电平移动器301可工作在这样的系统中：其中域1和域2的电源电压独立地变化。例如，电平移动器301可以用在这样的情况下：其中VDD1和/或VDD2在域1和/或域2的电路的工作期间降低，以工作在低功率模式。
端子303的电压从低电压(例如VSS)到高电压(例如VDD1)的变化导致NFET 315变成导通，由此将PFET 311的栅极端子拉到使PFET 311导通的VSS。PFET 311的导通将端子305拉到VDD2，将PFET313的栅极端子拉到VDD2。端子303变到高电压还使得PFET 321变为非导通。PFET 311变成导通将NFET 317的栅极端子拉到VDD2，由此使得其导通并且将PFET 323的栅极端子拉到VSS(这使得PFET323导通)。使PFET 323导通可以通过导通的PFET 323将端子303拉到VDD1。
电平移动器301还包括从端子303到端子305的电流路径，包括NFET 325和327。当端子303最初为低电压(例如VSS)时，NFET 325和327导通，将端子305的电压拉到端子303的低电压(例如VSS)。当端子303的电压变为高电压时，端子305的电压通过导通的NFET 325和327拉向端子303的电压。这条通过NFET 325和327的路径可以有利地降低从303的电压变化到305的电压变化的传播延迟(反之亦然)。
如果VDD1低于VDD2，随着端子303的电压升到VDD1，节点328处的电压达到NFET 325的控制栅极的电压(VDD1)的电压阈值(NFET 325的电压阈值)内的电压，由此使得NFET 325变成不导通。当NFET 325此时变成不导通时，电流停止流过NFET 325和327。但是，此时，PFET 311导通以将端子305的电压“锁定”在VDD2。因为PFET 323和311在端子303为高电压且端子305为高电压时是导通的，NFET 325和327的导通将使得电压电源线309和307互相连接。但是，如上所述，随着端子303的电压接近VDD1，NFET 325的不导通切断了VDD2线307和VDD1线309之间的路径中的电流的流动。
如果VDD1高于VDD2，随着端子305的电压从VSS拉到VDD2，节点330处的电压接近NFET 327的控制栅极的电压(VDD2)的电压阈值(NFET 327的电压阈值)之内的电压，由此使得NFET 327变成不导通并且切断了从VDD1线309到VDD2线307的路径中的电流的流动。
当端子303的电压从高电压(例如VDD1)到低电压(例如VSS)时，节点328处的电压从VDD1降到低于NFET 325的阈值电压的电压，由此NFET 325变为导通，将节点326拉低(并且使得NFET 327导通)。随着NFET 325和327变为导通，通过NFET 327和325将端子305拉到低电压，端子303到VSS。
端子303的电压从高电压到低电压还使得NFET 315不导通以及PFET 321导通。端子305的电压从高电压到低电压使得PFET 313导通以及NFET 317不导通。PFET 313变为导通使得PFET 311不导通。PFET321的导通使得PFET 323不导通。
当端子305用作输入、端子303用作输出时，电平移动器301以类似方式工作，PFET 311和313以及NFET 327和315分别类似于当端子303用作输入、端子305用作输出时的PFET 323和321以及NFET325和317的工作(反之亦然)。
图4显示包括根据本发明的电平移动器401的集成电路400的另一实施例。电平移动器401包括位于集成电路400的电压域1(域1)中的PFET 421和423以及NFET 425和417。电平移动器401还包括位于集成电路400的电压域2(域2)中的PFET 411和413以及NFET427和415。PFET 421和423的源极/漏极端子以及NFET 425的栅极端子连接到域1电压电源线409(VDD1)，NFET 417的源极/漏极端子连接到VSS线。PFET 411和413的源极/漏极端子和NFET 427的栅极端子连接到域2电压电源线407(VDD2)，NFET 415的源极/漏极端子连接到VSS线。
电平移动器401包括连接到集成电路400位于域1的电路431的第一信号端子(ST1)403。电路431类似于图3的电路331。电路431以VDD1供电。通过端子403在电路431和电平移动器401之间传送信号。电平移动器401包括连接到集成电路400位于域2的电路441的第二信号端子(ST2)405，电路441以VDD2供电。电路441类似于图3的电路341。通过端子405在电路441和电平移动器401之间传送信号。
如同图3的电平移动器301，电平移动器401是双向电平移动器，其中端子403用作输入、端子405用作输出或者端子405用作输入、端子403用作输出。而且，如同电平移动器301，电平移动器401可工作在任一方向上，其中VDD1或者大于VDD2或者小于VDD2。
电平移动器401包括端子403和端子405之间的包括NFET 425和427的电流路径。如同图3的NFET 325和327，这些NFET用于在端子403和405为高电压时切断VDD1线409和VDD2线407之间(通过导通的PFET 423和411)的电流流动。
电平移动器401类似于电平移动器301，除了NFET 417的栅极端子连接到信号端子403、NFET 415的栅极端子连接到信号端子405。通过电平移动器301，NFET 317的栅极端子连接(通过跨越域边界304的信号线)到信号端子305，NFET 315的栅极端子连接(通过跨越域边界304的信号线)到信号端子303。参看图3。相应地，通过电平移动器401，只有一条信号线426跨越域边界404。
提供只包括一条跨越域边界的信号线的电平移动器可以提供在集成电路的电压域之间具有较少路由拥塞的集成电路。
图5是根据本发明的电平移动器的另一实施例的电路图。电平移动器501包括PFET 511和513，NFET 515和525，以及栅极偏压电路529，位于电压域2(域2)中。电平移动器501是单向、反相电平移动器，其中端子503用作输入端子，端子505用作输出端子。
电平移动器501包括栅极偏压电路529，其将NFET 525的栅极端子的电压设置为小于VDD1加NFET 525电压阈值、但大于NFET 525阈值电压加NFET 515阈值电压的电压。在一个实施例中，电路529包括NFET，其具有源极/漏极端子和连接到VDD2线507的栅极端子以及连接到NFET 525栅极的第二源极/漏极端子。
当端子503的电压从低电压(例如VSS)变为高电压(例如VDD1)时，NFET 515变为导通，将端子505的电压拉到VSS并且使得PFET 511导通。PFET 511的导通将节点514拉到VDD2并使得PFET 513不导通。
随着端子503的电压从NFET 525的栅极端子的电压达到一个阈值电压的电压时，NFET 525变为不导通，由此切断域1的电压电源线(在图5中未示出)和域2的电压电源线507(VDD2)之间路径中的电流流动。当端子503处于高电压状态时，切断该电流流动可以有利地降低功率。在其他实施例中，电平移动器501可包括电源路径中的附加的晶体管，用来切断电流流动。在一个实施例中，晶体管的数量取决于VDD2和VDD1之间的电压差以及晶体管的阈值电压。
当端子503从高电压变为低电压时，NFET 525变为导通，从而使得NFET 515不导通并且使得PFET 513导通，将端子505拉到VDD2。将端子505拉到VDD2使得PFET 511不导通。
根据图5的电平移动器，只有一条信号线跨越域信号边界504。
在图3-5的电平移动器的某些实施例中，显示NFET和PFET的晶体管体连接到其源极端子。在电平移动器301的一个实施例中，NFET325的晶体管体连接到节点328，NFET 327的晶体管体连接到节点330。在其他实施例中，NFET的晶体管体连接到VSS线，PFET的晶体管体连接到其域电压电源的电压线。
本领域技术人员将认识到，根据教导，这里所显示和描述的实施例可包括进一步的修改。电平移动器301、401和501可以具有其他的配置。例如，电平移动器301和401可以修改为反相电平移动器，电平移动器501可以修改成非反相电平移动器。而且，电平移动器301、401和501可以以其他类型的晶体管实现。
在一个实施例中，集成电路包括双向电平移动器。双向电平移动器包括用作输入和输出的第一信号端子。当用作输入时，第一信号端子接收与集成电路的第一电压域兼容的第一信号。当用作输出时，第一信号端子提供与集成电路的第一电压域兼容的移动的信号。双向电平移动器包括用作输出和输入的第二信号端子。当用作输出时，第二信号端子提供与集成电路的第二电压域兼容的移动的信号。当用作输入时，第二信号端子接收与集成电路的第二电压域兼容的第二信号。电平移动器还包括连接在第一信号端子和第二信号端子之间的电平移动电路。当第一信号端子用作输入时，电平移动电路将与第一电压域兼容的第一信号转换成与第二电压域兼容的移动的信号。当第二信号端子用作输入时，电平移动电路将与第二电压域兼容的第二信号转换成与第一电压域兼容的移动的信号。在又一个实施例中，电平移动电路包括至少一个电流切断晶体管。作为对变为不导通的反应，该至少一个电流切断晶体管工作为切断第一电压域电压电源和第二电压域电压电源之间的电流路径中的电流流动。
在另一实施例中，一种方法包括提供第一信号给电平移动器的第一信号端子。第一信号与第一电压域兼容。作为对提供该第一信号的响应，电平移动器在电平移动器的第二信号端子提供与第二电压域兼容的移动的信号。该方法还包括提供第二信号给电平移动器的信号端子。该第二信号与第二电压域兼容。响应于提供第二信号，电平移动器在第一信号端子提供与第一电压域兼容的移动的信号。
在另一实施例中，一种集成电路包括电平移动器。电平移动器包括第一信号端子，用于接收与集成电路的第一电压域兼容的第一信号。电平移动器包括第二信号端子，用于输出与集成电路的第二电压域兼容的移动的信号。第二电压域包括高于第一电压域的电源电压的电源电压。电平移动器还包括电平移动电路，位于第二电压域中。电平移动电路将通过来自第一电压域的信号线接收的第一信号转换为移动的信号，包括用于在信号线处于高电压时将电流路径的电流切断的装置，该电流路径包括源自第二电压域电源的信号线。
尽管已经显示和描述了本发明的特定实施例，本领域技术人员将认识到，根据这里的教导，可以进行进一步的改变和修改，而不偏离本发明及其更宽广的方面，并且因此，所附权利要求希望将所有这样的改变和修改都包含在其范围内，即本发明的真正精神和范围内。
权利要求书
(按照条约第19条的修改)
(根据PCT条约第19条的修改)
1.一种具有双向电平移动器的集成电路，所述双向电平移动器包括：
第一信号端子，可用作输入和输出，其中当用作输入时，第一信号端子接收与集成电路的第一电压域兼容的第一信号，其中当用作输出时，第一信号端子提供与集成电路的第一电压域兼容的移动的信号；
第二信号端子，可用作输出和输入，其中当用作输出时，第二信号端子提供与集成电路的第二电压域兼容的移动的信号，其中当用作输入时，第二信号端子接收与集成电路的第二电压域兼容的第二信号；和
双向电平移动电路，连接在第一信号端子和第二信号端子之间，在第一信号端子用作输入时，双向电平移动电路将与第一电压域兼容的第一信号转换成与第二电压域兼容的移动的信号，在第二信号端子用作输入时，双向电平移动电路将与第二电压域兼容的第二信号转换成与第一电压域兼容的移动的信号。
2.一种具有双向电平移动器的集成电路，所述双向电平移动器包括：
第一信号端子，可用作输入和输出，其中当用作输入时，第一信号端子接收与集成电路的第一电压域兼容的第一信号，其中当用作输出时，第一信号端子提供与集成电路的第一电压域兼容的移动的信号；
第二信号端子，可用作输出和输入，其中当用作输出时，第二信号端子提供与集成电路的第二电压域兼容的移动的信号，其中当用作输入时，第二信号端子接收与集成电路的第二电压域兼容的第二信号；和
电平移动电路，连接在第一信号端子和第二信号端子之间，在第一信号端子用作输入时，电平移动电路将与第一电压域兼容的第一信号转换成与第二电压域兼容的移动的信号，在第二信号端子用作输入时，电平移动电路将与第二电压域兼容的第二信号转换成与第一电压域兼容的移动的信号；
其中所述的电平移动电路进一步包括至少一个电流切断晶体管，其中作为对不导通的响应，所述至少一个电流切断晶体管工作用于切断第一电压域电压电源和第二电压域电压电源之间的电流路径中的电流流动。
3.权利要求2的集成电路，进一步地，其中所述的至少一个电流切断晶体管包括置于第一电压域内的第一切断晶体管和置于第二电压域内的第二晶体管。
4.权利要求2的集成电路，进一步地，其中所述的至少一个电流切断晶体管包括第一晶体管和第二晶体管，所述第一晶体管置于第一电压域内并且具有电流端子和连接到第一电压域电压电源的控制端子，所述第二晶体管置于第二电压域内并且具有连接到第二电压域电压电源的控制端子和连接到第一晶体管电流端子的电流端子。
5.权利要求4的集成电路，其中所述的第一晶体管的特征在于是NFET，所述的第二晶体管的特征在于是NFET。
6.一种具有双向电平移动器的集成电路，所述双向电平移动器包括：
第一信号端子，可用作输入和输出，其中当用作输入时，第一信号端子接收与集成电路的第一电压域兼容的第一信号，其中当用作输出时，第一信号端子提供与集成电路的第一电压域兼容的移动的信号；
第二信号端子，可用作输出和输入，其中当用作输出时，第二信号端子提供与集成电路的第二电压域兼容的移动的信号，其中当用作输入时，第二信号端子接收与集成电路的第二电压域兼容的第二信号；和
电平移动电路，连接在第一信号端子和第二信号端子之间，在第一信号端子用作输入时，电平移动电路将与第一电压域兼容的第一信号转换成与第二电压域兼容的移动的信号，在第二信号端子用作输入时，电平移动电路将与第二电压域兼容的第二信号转换成与第一电压域兼容的移动的信号；
其中所述的电平移动器只有一条信号跨越第一电压域和第二电压域之间的域边界。
7.一种具有双向电平移动器的集成电路，所述双向电平移动器包括：
第一信号端子，可用作输入和输出，其中当用作输入时，第一信号端子接收与集成电路的第一电压域兼容的第一信号，其中当用作输出时，第一信号端子提供与集成电路的第一电压域兼容的移动的信号；
第二信号端子，可用作输出和输入，其中当用作输出时，第二信号端子提供与集成电路的第二电压域兼容的移动的信号，其中当用作输入时，第二信号端子接收与集成电路的第二电压域兼容的第二信号；和
电平移动电路，连接在第一信号端子和第二信号端子之间，在第一信号端子用作输入时，电平移动电路将与第一电压域兼容的第一信号转换成与第二电压域兼容的移动的信号，在第二信号端子用作输入时，电平移动电路将与第二电压域兼容的第二信号转换成与第一电压域兼容的移动的信号；
其中所述的电平移动电路包括：
第一信号端子和第二信号端子之间的电流路径，该电流路径包括第一晶体管和第二晶体管，所述第一晶体管置于第一电压域内并且具有连接到第一信号端子的第一电流端子、连接到第一电压域电压电源的控制端子、和第二电流端子，所述第二晶体管置于第二电压域内并且具有连接到第二信号端子的第一电流端子、连接到第二电压域电压电源的控制端子、和连接到所述第一晶体管第二电流端子的第二电流端子。
8.权利要求7的集成电路，其中所述的电流路径是电平移动电路仅有的跨越第一电压域和第二电压域之间的域边界的电流路径。
9.权利要求7的集成电路，其中所述的电平移动电路进一步包括：
第一晶体管，位于第一电压域中，并且具有连接到第一电压域电压电源的第一电流端子和连接到所述电流路径的第二电流端子；
第二晶体管，位于第一电压域中，并且具有连接到第一电压域电压电源的第一电流端子、连接到第一晶体管的控制端子的第二电流端子、以及连接到所述电流路径的控制端子；
第三晶体管，位于第二电压域中，并且具有连接到第二电压域电压电源的第一电流端子和连接到所述电流路径的第二电流端子；
第四晶体管，位于第二电压域中，并且具有连接到第二电压域电压电源的第一电流端子、连接到第三晶体管的控制端子的第二电流端子、以及连接到所述电流路径的控制端子。
10.一种具有双向电平移动器的集成电路，所述双向电平移动器包括：
第一信号端子，可用作输入和输出，其中当用作输入时，第一信号端子接收与集成电路的第一电压域兼容的第一信号，其中当用作输出时，第一信号端子提供与集成电路的第一电压域兼容的移动的信号；
第二信号端子，可用作输出和输入，其中当用作输出时，第二信号端子提供与集成电路的第二电压域兼容的移动的信号，其中当用作输入时，第二信号端子接收与集成电路的第二电压域兼容的第二信号；和
电平移动电路，连接在第一信号端子和第二信号端子之间，在第一信号端子用作输入时，电平移动电路将与第一电压域兼容的第一信号转换成与第二电压域兼容的移动的信号，在第二信号端子用作输入时，电平移动电路将与第二电压域兼容的第二信号转换成与第一电压域兼容的移动的信号；
其中所述的电平移动电路进一步包括：
第一晶体管，位于第一电压域中，并且具有连接到第一电压域电压电源的第一电流端子和连接到第一信号端子的第二电流端子；
第二晶体管，位于第一电压域中，并且具有连接第一电压域电压电源的第一电流端子、连接到第一晶体管的控制端的第二电流端子、以及连接到第一信号端子的控制端子；
第三晶体管，位于第二电压域中，并且具有连接到第二电压域电压电源的第一电流端子和连接到第二信号端子的第二电流端子；
第四晶体管，位于第二电压域中，并且具有连接第二电压域电压电源的第一电流端子、连接到第三晶体管的控制端的第二电流端子、以及连接到第二信号端子的控制端子。
11.一种具有双向电平移动器的集成电路，所述双向电平移动器包括：
第一信号端子，可用作输入和输出，其中当用作输入时，第一信号端子接收与集成电路的第一电压域兼容的第一信号，其中当用作输出时，第一信号端子提供与集成电路的第一电压域兼容的移动的信号；
第二信号端子，可用作输出和输入，其中当用作输出时，第二信号端子提供与集成电路的第二电压域兼容的移动的信号，其中当用作输入时，第二信号端子接收与集成电路的第二电压域兼容的第二信号；和
电平移动电路，连接在第一信号端子和第二信号端子之间，在第一信号端子用作输入时，电平移动电路将与第一电压域兼容的第一信号转换成与第二电压域兼容的移动的信号，在第二信号端子用作输入时，电平移动电路将与第二电压域兼容的第二信号转换成与第一电压域兼容的移动的信号；
其中所述的集成电路进一步包括：
连接到第一信号端子的第一电路，所述第一电路包括使该第一电路从第一信号端子接收移动的信号的电路以及使该第一电路提供第一信号给第一信号端子的电路；
连接到第二信号端子的第二电路，所述第二电路包括使该第二电路从第二信号端子接收移动的信号的电路以及使该第二电路提供第二信号给第二信号端子的电路。
12.一种方法，包括：
提供第一信号给电平移动器的第一信号端子，所述第一信号与第一电压域兼容，其中，作为对提供第一信号的响应，所述电平移动器在该电平移动器的第二信号端子处提供与第二电压域兼容的移动的信号；以及
提供第二信号给所述电平移动器的所述信号端子，所述第二信号与第二电压域兼容，其中，作为对提供第二信号的响应，所述电平移动器在所述第一信号端子处提供与第一电压域兼容的移动的信号；
当第一信号端子处的电压处于高电压时，切断电平移动器在第一电压域电压电源和第二电压域电压电源之间的电流路径的电流。
13.权利要求12的方法，其中所述的切断电流路径进一步包括使得第一晶体管和第二晶体管的晶体管不导通，其中所述的第一晶体管位于第一电压域中，并且具有连接到第一电压域电压电源的控制端子，所述的第二晶体管位于第二电压域中，并且具有连接到第二电压域电压电源的控制端子，其中，当第一电压域电压电源低于第二电压域电压电源的电压时，所述第一晶体管变得不导通以切断所述电流路径，当第二电压域电压电源的电压低于第一电压域电压电源的电压时，第二晶体管变得不导通。
14.权利要求12的方法，进一步包括：
使连接到第一信号端子且位于第一电压域中的第一电路的电路提供第一信号给第一信号端子；
使所述第一电路的电路从第二信号端子接收移动的信号。
15.一种具有电平移动器的集成电路，所述电平移动器包括：
第一信号端子，用于接收与集成电路的第一电压域兼容的第一信号；
第二信号端子，用于输出与集成电路的第二电压域兼容的移动的信号，其中所述的第二电压域包括高于第一电压域的电源电压的电源电压；和
电平移动电路，位于第二电压域中，所述电平移动电路将通过来自第一电压域的信号线接收的第一信号转换成移动的信号，并且当由第二电压域电源供电的信号线处于高电压时，包括用于切断包括上述信号线的电流路径的电流的装置。
16.权利要求15的集成电路，其中所述的用于切断电流的装置包括连接在第二电压域电源和所述信号线之间的至少一个晶体管。
17.权利要求16的集成电路，其中所述的至少一个晶体管包括NFET。
18.权利要求16的集成电路，其中所述的至少一个晶体管包括第一晶体管，其具有连接到所述信号线的电流端子和连接到偏压电路的控制端子，其中的偏压电路用于保持所述控制端子上的偏压，其中所述的偏压的范围在电源电压加第一晶体管阈值与包括所述第一晶体管阈值电压在内的两个晶体管阈值电压之间。
19.权利要求18所述的集成电路，其中所述的偏压电路包括连接到第二电压域电源的导线。

Claims (20)

1.一种具有双向电平移动器的集成电路，所述双向电平移动器包括：
第一信号端子，可用作输入和输出，其中当用作输入时，第一信号端子接收与集成电路的第一电压域兼容的第一信号，其中当用作输出时，第一信号端子提供与集成电路的第一电压域兼容的移动的信号；
第二信号端子，可用作输出和输入，其中当用作输出时，第二信号端子提供与集成电路的第二电压域兼容的移动的信号，其中当用作输入时，第二信号端子接收与集成电路的第二电压域兼容的第二信号；和
电平移动电路，连接在第一信号端子和第二信号端子之间，在第一信号端子用作输入时，电平移动电路将与第一电压域兼容的第一信号转换成与第二电压域兼容的移动的信号，在第二信号端子用作输入时，电平移动电路将与第二电压域兼容的第二信号转换成与第一电压域兼容的移动的信号。
2.权利要求1的集成电路，其中所述的电平移动电路进一步包括至少一个电流切断晶体管，其中作为对不导通的响应，所述至少一个电流切断晶体管工作用于切断第一电压域电压电源和第二电压域电压电源之间的电流路径中的电流流动。
3.权利要求2的集成电路，进一步地，其中所述的至少一个电流切断晶体管包括置于第一电压域内的第一切断晶体管和置于第二电压域内的第二晶体管。
4.权利要求2的集成电路，进一步地，其中所述的至少一个电流切断晶体管包括第一晶体管和第二晶体管，所述第一晶体管置于第一电压域内并且具有电流端子和连接到第一电压域电压电源的控制端子，所述第二晶体管置于第二电压域内并且具有连接到第二电压域电压电源的控制端子和连接到第一晶体管电流端子的电流端子。
5.权利要求4的集成电路，其中所述的第一晶体管的特征在于是NFET，所述的第二晶体管的特征在于是NFET。
6.权利要求1的集成电路，其中所述的电平移动器只有一条信号跨越第一电压域和第二电压域之间的域边界。
7.权利要求1的集成电路，其中所述的电平移动电路包括：
第一信号端子和第二信号端子之间的电流路径，该电流路径包括第一晶体管和第二晶体管，所述第一晶体管置于第一电压域内并且具有连接到第一信号端子的第一电流端子、连接到第一电压域电压电源的控制端子、和第二电流端子，所述第二晶体管置于第二电压域内并且具有连接到第二信号端子的第一电流端子、连接到第二电压域电压电源的控制端子、和连接到所述第一晶体管第二电流端子的第二电流端子。
8.权利要求7的集成电路，其中所述的电流路径是电平移动电路仅有的跨越第一电压域和第二电压域之间的域边界的电流路径。
9.权利要求7的集成电路，其中所述的电平移动电路进一步包括：
第一晶体管，位于第一电压域中，并且具有连接到第一电压域电压电源的第一电流端子和连接到所述电流路径的第二电流端子；
第二晶体管，位于第一电压域中，并且具有连接到第一电压域电压电源的第一电流端子、连接到第一晶体管的控制端子的第二电流端子、以及连接到所述电流路径的控制端子；
第三晶体管，位于第二电压域中，并且具有连接到第二电压域电压电源的第一电流端子和连接到所述电流路径的第二电流端子；
第四晶体管，位于第二电压域中，并且具有连接到第二电压域电压电源的第一电流端子、连接到第三晶体管的控制端子的第二电流端子、以及连接到所述电流路径的控制端子。
10.权利要求1的集成电路，其中所述的电平移动电路进一步包括：
第一晶体管，位于第一电压域中，并且具有连接到第一电压域电压电源的第一电流端子和连接到第一信号端子的第二电流端子；
第二晶体管，位于第一电压域中，并且具有连接第一电压域电压电源的第一电流端子、连接到第一晶体管的控制端的第二电流端子、以及连接到第一信号端子的控制端子；
第三晶体管，位于第二电压域中，并且具有连接到第二电压域电压电源的第一电流端子和连接到第二信号端子的第二电流端子；
第四晶体管，位于第二电压域中，并且具有连接第二电压域电压电源的第一电流端子、连接到第三晶体管的控制端的第二电流端子、以及连接到第二信号端子的控制端子。
11.权利要求1的集成电路，其中所述的集成电路进一步包括：
连接到第一信号端子的第一电路，所述第一电路包括使该第一电路从第一信号端子接收移动的信号的电路以及使该第一电路提供第一信号给第一信号端子的电路；
连接到第二信号端子的第二电路，所述第二电路包括使该第二电路从第二信号端子接收移动的信号的电路以及使该第二电路提供第二信号给第二信号端子的电路。
12.一种方法，包括：
提供第一信号给电平移动器的第一信号端子，所述第一信号与第一电压域兼容，其中，作为对提供第一信号的响应，所述电平移动器在该电平移动器的第二信号端子处提供与第二电压域兼容的移动的信号；以及
提供第二信号给所述电平移动器的所述信号端子，所述第二信号与第二电压域兼容，其中，作为对提供第二信号的响应，所述电平移动器在所述第一信号端子处提供与第一电压域兼容的移动的信号。
13.权利要求12的方法，进一步包括：
当第一信号端子处的电压处于高电压时，切断电平移动器在第一电压域电压电源和第二电压域电压电源之间的电流路径的电流。
14.权利要求13的方法，其中所述的切断电流路径进一步包括使得第一晶体管和第二晶体管的晶体管不导通，其中所述的第一晶体管位于第一电压域中，并且具有连接到第一电压域电压电源的控制端子，所述的第二晶体管位于第二电压域中，并且具有连接到第二电压域电压电源的控制端子，其中，当第一电压域电压电源低于第二电压域电压电源的电压时，所述第一晶体管变得不导通以切断所述电流路径，当第二电压域电压电源的电压低于第一电压域电压电源的电压时，第二晶体管变得不导通。
15.权利要求12的方法，进一步包括：
使连接到第一信号端子且位于第一电压域中的第一电路的电路提供第一信号给第一信号端子；
使所述第一电路的电路从第二信号端子接收移动的信号。
16.一种具有电平移动器的集成电路，所述电平移动器包括：
第一信号端子，用于接收与集成电路的第一电压域兼容的第一信号；
第二信号端子，用于输出与集成电路的第二电压域兼容的移动的信号，其中所述的第二电压域包括高于第一电压域的电源电压的电源电压；和
电平移动电路，位于第二电压域中，所述电平移动电路将通过来自第一电压域的信号线接收的第一信号转换成移动的信号，并且当由第二电压域电源供电的信号线处于高电压时，包括用于切断包括上述信号线的电流路径的电流的装置。
17.权利要求16的集成电路，其中所述的用于切断电流的装置包括连接在第二电压域电源和所述信号线之间的至少一个晶体管。
18.权利要求17的集成电路，其中所述的至少一个晶体管包括NFET。
19.权利要求17的集成电路，其中所述的至少一个晶体管包括第一晶体管，其具有连接到所述信号线的电流端子和连接到偏压电路的控制端子，其中的偏压电路用于保持所述控制端子上的偏压，其中所述的偏压的范围在电源电压加第一晶体管阈值与包括所述第一晶体管阈值电压在内的两个晶体管阈值电压之间。
20.权利要求19所述的集成电路，其中所述的偏压电路包括连接到第二电压域电源的导线。
CN2004800229513A 2003-09-12 2004-07-06 电平移动器 Active CN1918796B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/660,847 2003-09-12
US10/660,847 US6954100B2 (en) 2003-09-12 2003-09-12 Level shifter
PCT/US2004/021926 WO2005036752A1 (en) 2003-09-12 2004-07-06 Level shifter

Publications (2)

Publication Number Publication Date
CN1918796A true CN1918796A (zh) 2007-02-21
CN1918796B CN1918796B (zh) 2012-06-06

Family

ID=34273734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800229513A Active CN1918796B (zh) 2003-09-12 2004-07-06 电平移动器

Country Status (6)

Country Link
US (1) US6954100B2 (zh)
JP (1) JP4814791B2 (zh)
KR (1) KR101087397B1 (zh)
CN (1) CN1918796B (zh)
TW (1) TWI367630B (zh)
WO (1) WO2005036752A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471651B (zh) * 2007-12-28 2013-12-18 半导体元件工业有限责任公司 单片集成的多路复用器-转换器-多路分配器电路和方法
CN103875069A (zh) * 2011-11-14 2014-06-18 富士电机株式会社 高耐压半导体装置
CN109921786A (zh) * 2019-03-15 2019-06-21 深圳市思远半导体有限公司 具有掉电锁存功能的电平转换电路

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539921B1 (ko) * 2003-12-05 2005-12-28 삼성전자주식회사 양방향 신호 레벨 변환 회로
US20050174158A1 (en) * 2004-02-06 2005-08-11 Khan Qadeer A. Bidirectional level shifter
JP2006301840A (ja) * 2005-04-19 2006-11-02 Toshiba Corp 信号レベル変換バススイッチ
US20060261862A1 (en) * 2005-05-23 2006-11-23 Frank Baszler Apparatus and method for preventing static current leakage when crossing from a low voltage domain to a high voltage domain
US7312636B2 (en) * 2006-02-06 2007-12-25 Mosaid Technologies Incorporated Voltage level shifter circuit
KR100884001B1 (ko) 2006-02-22 2009-02-17 삼성전자주식회사 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법
KR101229508B1 (ko) * 2006-02-28 2013-02-05 삼성전자주식회사 복수의 파워도메인을 포함하는 반도체 집적 회로
US7443223B2 (en) 2006-08-31 2008-10-28 Freescale Semiconductor, Inc. Level shifting circuit
US7928766B2 (en) * 2007-01-10 2011-04-19 Texas Instruments Incorporated Semi-buffered auto-direction-sensing voltage translator
JP2008227589A (ja) * 2007-03-08 2008-09-25 Matsushita Electric Ind Co Ltd 双方向レベルシフト回路および双方向バスシステム
US20090243705A1 (en) * 2008-03-28 2009-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. High Voltage Tolerative Driver Circuit
US7777522B2 (en) * 2008-07-31 2010-08-17 Freescale Semiconductor, Inc. Clocked single power supply level shifter
US7683668B1 (en) 2008-11-05 2010-03-23 Freescale Semiconductor, Inc. Level shifter
US20100268762A1 (en) * 2009-04-15 2010-10-21 Wyse Technology Inc. System and method for scrolling a remote application
JP2011151719A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp レベルシフト回路
US8198916B2 (en) 2010-08-30 2012-06-12 Freescale Semiconductor, Inc. Digital signal voltage level shifter
US8520428B2 (en) * 2011-03-25 2013-08-27 Intel Corporation Combined data level-shifter and DE-skewer
US8587339B2 (en) * 2011-06-06 2013-11-19 Pmc-Sierra Us, Inc. Multi-mode driver with multiple transmitter types and method therefor
US8456217B2 (en) * 2011-08-02 2013-06-04 Analog Devices, Inc. Apparatus for interfacing circuit domains
CN103166625B (zh) 2011-12-16 2017-11-21 恩智浦美国有限公司 电压电平移位器
US8432189B1 (en) 2012-01-23 2013-04-30 Freescale Semiconductor, Inc. Digital voltage level shifter
US8350592B1 (en) 2012-01-23 2013-01-08 Freescale Semiconductor, Inc. Single supply digital voltage level shifter
CN103297034B (zh) 2012-02-28 2017-12-26 恩智浦美国有限公司 电压电平移位器
US8378728B1 (en) 2012-06-03 2013-02-19 Freescale Semiconductor, Inc. Level shifting flip-flop
US8836406B2 (en) 2012-09-06 2014-09-16 Freescale Semiconductor, Inc. Voltage level shifter
US8723582B1 (en) 2013-02-19 2014-05-13 Freescale Semiconductor, Inc. Level shifter circuit
US9197200B2 (en) * 2013-05-16 2015-11-24 Dialog Semiconductor Gmbh Dynamic level shifter circuit
US20150129967A1 (en) 2013-11-12 2015-05-14 Stmicroelectronics International N.V. Dual gate fd-soi transistor
US9178517B2 (en) 2013-11-12 2015-11-03 Stmicroelectronics International N.V. Wide range core supply compatible level shifter circuit
US20150194418A1 (en) * 2014-01-09 2015-07-09 Ati Technologies Ulc Electrostatic discharge equalizer
US9800204B2 (en) 2014-03-19 2017-10-24 Stmicroelectronics International N.V. Integrated circuit capacitor including dual gate silicon-on-insulator transistor
US9331516B2 (en) 2014-05-18 2016-05-03 Freescale Semiconductor, Inc. Single power supply level shifter
DE102014226495B4 (de) * 2014-12-18 2018-03-08 Dialog Semiconductor (Uk) Limited Gestapelte Energieversorgung für einen reduzierten Stromverbrauch
CN105897246B (zh) 2014-12-26 2020-10-02 恩智浦美国有限公司 用于高电压应用的电压电平移位器
CN106160726B (zh) 2015-04-17 2021-02-09 恩智浦美国有限公司 电压电平移位器
DE102017112807B4 (de) 2016-06-09 2024-02-15 Infineon Technologies Austria Ag Pegelwandlerschaltung
US9654087B1 (en) * 2016-06-09 2017-05-16 Infineon Technologies Austria Ag Level shifter circuit
CN108322210A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 一种电平转换电路
KR102636496B1 (ko) * 2018-09-14 2024-02-15 삼성전자주식회사 통신 장치 및 이를 포함하는 전자 장치
US11101789B2 (en) * 2019-12-19 2021-08-24 Rockwell Automation Technologies, Inc. Systems and methods for providing bi-directional signal level shifting

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150308A (en) 1977-10-25 1979-04-17 Motorola, Inc. CMOS level shifter
US4429409A (en) * 1980-12-15 1984-01-31 Ramsey Engineering Company Portable apparatus for analyzing metals by X-ray fluorescence
JPH05233350A (ja) * 1991-11-01 1993-09-10 Sofuia Syst:Kk レベル変換用インターフェース回路
US5321324A (en) 1993-01-28 1994-06-14 United Memories, Inc. Low-to-high voltage translator with latch-up immunity
US5455526A (en) * 1994-08-10 1995-10-03 Cirrus Logic, Inc. Digital voltage shifters and systems using the same
JP3152867B2 (ja) * 1995-08-25 2001-04-03 株式会社東芝 レベルシフト半導体装置
US6005415A (en) * 1997-07-18 1999-12-21 International Business Machines Corporation Switching circuit for large voltages
US6507506B1 (en) * 1999-06-09 2003-01-14 Lear Automotive (Eeds) Spain, S. L. Dual voltage electrical distribution system
US6512401B2 (en) 1999-09-10 2003-01-28 Intel Corporation Output buffer for high and low voltage bus
US6351173B1 (en) 2000-08-25 2002-02-26 Texas Instruments Incorporated Circuit and method for an integrated level shifting latch
JP2002197881A (ja) 2000-12-27 2002-07-12 Toshiba Corp レベルシフタ及びレベルシフタを備えた半導体記憶装置
US6556061B1 (en) 2001-02-20 2003-04-29 Taiwan Semiconductor Manufacturing Company Level shifter with zero threshold device for ultra-deep submicron CMOS designs
JP3888070B2 (ja) * 2001-02-23 2007-02-28 株式会社ルネサステクノロジ 消費電力制御インタフェースを有する論理回路モジュール及び該モジュールを記憶した記憶媒体
KR20030001926A (ko) 2001-06-28 2003-01-08 주식회사 하이닉스반도체 레벨 쉬프터
US7372301B2 (en) * 2001-07-19 2008-05-13 Kabushiki Kaisha Toshiba Bus switch circuit and interactive level shifter
JP2003032095A (ja) * 2001-07-19 2003-01-31 Toshiba Corp 双方向レベルシフタ
KR100429895B1 (ko) 2001-11-21 2004-05-03 한국전자통신연구원 복수개의 출력을 가지는 레벨 시프터
CN1276584C (zh) * 2001-11-27 2006-09-20 快捷半导体有限公司 有源电压电平总线开关转换器
JP3813538B2 (ja) * 2001-11-28 2006-08-23 富士通株式会社 レベルシフタ
JP3836719B2 (ja) * 2001-12-21 2006-10-25 日本テキサス・インスツルメンツ株式会社 レベル変換回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471651B (zh) * 2007-12-28 2013-12-18 半导体元件工业有限责任公司 单片集成的多路复用器-转换器-多路分配器电路和方法
CN103875069A (zh) * 2011-11-14 2014-06-18 富士电机株式会社 高耐压半导体装置
CN103875069B (zh) * 2011-11-14 2018-01-16 富士电机株式会社 高耐压半导体装置
CN109921786A (zh) * 2019-03-15 2019-06-21 深圳市思远半导体有限公司 具有掉电锁存功能的电平转换电路

Also Published As

Publication number Publication date
WO2005036752A1 (en) 2005-04-21
JP4814791B2 (ja) 2011-11-16
CN1918796B (zh) 2012-06-06
TWI367630B (en) 2012-07-01
KR101087397B1 (ko) 2011-11-25
US6954100B2 (en) 2005-10-11
TW200518459A (en) 2005-06-01
KR20060114688A (ko) 2006-11-07
JP2007505556A (ja) 2007-03-08
US20050057296A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
CN1918796A (zh) 电平移动器
US20230327661A1 (en) Cascode switches including normally-off and normally-on devices and circuits comprising the switches
US9673812B2 (en) Gate driver and power module equipped with same
US8395422B2 (en) Drive circuit for switching device
US8487667B2 (en) Hybrid power device
US20160377685A1 (en) Switch circuit, selection circuit, and voltage measurement device
CN1825766A (zh) 自旁路电压电平转换器电路
EP2924735A1 (en) Circuit arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US9819195B2 (en) Multipath current source switching device
US20120175634A1 (en) Transistor Arrangement with a First Transistor and with a Plurality of Second Transistors
WO2018102299A1 (en) Bootstrap capacitor over-voltage management circuit for gan transistor based power converters
US8063613B2 (en) Power converter driver with split power supply
US20140375292A1 (en) Driver circuit
CN1754137A (zh) 恒压电源
WO2013142238A1 (en) Bi-directional switch using series connected n-type mos devices in parallel with series connected p-type mos devices
US11211927B2 (en) Gate driver circuit, motor driver circuit, and hard disk apparatus
US20130249617A1 (en) Level shift circuit
CN114389438B (zh) 开关电源及其自适应驱动电路
US10642306B1 (en) Gate driver circuit for reducing deadtime inefficiencies
CN209748522U (zh) 电压电平移位器
EP3522374B1 (en) A switch circuit, corresponding device and method
US20120274385A1 (en) Transmission Gate
CN1420622A (zh) 二极管电路
CN1320740C (zh) 提供可控制驱动电流的马达控制电路
CN209767489U (zh) 一种用于pmos管栅电压钳位驱动的电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.