CN1276584C - 有源电压电平总线开关转换器 - Google Patents

有源电压电平总线开关转换器 Download PDF

Info

Publication number
CN1276584C
CN1276584C CNB028202570A CN02820257A CN1276584C CN 1276584 C CN1276584 C CN 1276584C CN B028202570 A CNB028202570 A CN B028202570A CN 02820257 A CN02820257 A CN 02820257A CN 1276584 C CN1276584 C CN 1276584C
Authority
CN
China
Prior art keywords
voltage
switch
node
circuit
operating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028202570A
Other languages
English (en)
Other versions
CN1568572A (zh
Inventor
肖恩·X·克拉克
詹姆斯·B·布墨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN1568572A publication Critical patent/CN1568572A/zh
Application granted granted Critical
Publication of CN1276584C publication Critical patent/CN1276584C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明披露了一种双向电压电平转换开关，其连接一个较高电压的电路(27)到一个较低电压的电路(29)而不使用方向信号。一个MOS开关(20)的栅极的驱动电路(22，24)的作用是箝位限制较低电压的转换开关的较低电压侧到一个和较低电压侧相连的较低电压电路兼容的电平。一个工作电路(28)和开关的较高电压侧相连，并且还限定一个低于所述较低电压的门限。当信号达到门限时，工作电路上拉较高电压侧到较高电压。在开关(20)的栅极上的驱动信号再次阻止较高电压到达较低电压侧。当较低电压侧通过一个导通的开关驱动较高电压侧为低时，工作电路被设计使得被较低电压驱动电路压倒，使得较高电压侧变低。当门限被达到而变低时，工作电路被禁止。

Description

有源电压电平总线开关转换器
对相关申请的交叉参考
本申请要求在2001年11月27日申请的序列号为60/335650、名称和发明人与本申请相同的美国临时专利申请的利益。该临时专利申请被包括在此作为参考。
技术领域
本发明涉及一种总线开关，尤其涉及还从一个电压转换成另一个电压的总线开关。
背景技术
微处理器和专用集成电路以及其它这种大规模集成电路通常通过被称为总线开关的固态开关断开芯片。由于可以利用各种类型的电路，例如TTL，LVTTL(也称为LVLS-低电平逻辑信号)，甚至ECL，在这种总线开关中经常组合有或者需要电压转换。
图1表示一个已知的总线开关2，其把高压节点4耦联到低压节点6。总线开关2的栅极8被呈推挽结构的PMOS 10和NMOS 12驱动。PMOS的源极14通过二极管16和VCC相连。PMOS 10和NMOS 12的栅极被连接在一起作为低真选通18。当选通信号18为高时，NMOS 12导通，而PMOS 10截止。在这种状态下，总线开关2的栅极为低，借以保持NMOS总线开关2截止而使节点4和节点6隔离。当信号18为低时，NMOS 12截止，PMOS 10导通，因而P轨上的电压出现在总线开关2的栅极8上，使其导通而连接节点4和6。当P轨电压加于总线开关2的栅极时，当总线开关导通时，总线开关2的设计参数使得把最高电压箝位到低压节点6。在其它的例子中，可以对P轨施加一个参考电压，并且通过改变参考电压，可以对在低压节点6箝位的电压编程。具有一个输出和一个输入的PMOS 10，NMOS 12的结构是一种逻辑反相器，其具有由这些MOSFET的结构参数限定的门限，这在本领域是熟知的。例如，对于PMOS 10，NMOS 12的电路的门限可以被设置为大约+2.5V。
在本领域中，沿两个方向传递信号的其它的转换收发器是公知的，不过这些电路要求方向信号。方向输入信号选通转换开关，使得沿特定的方向传递信号。
因而需要一种双向总线开关，其能够从高到低和从低到高转换电压，并能够沿着两个方向中的任何方向操作而不需方向信号。
发明内容
依据本发明的一个方面，提供了一种有源双向电压电平转换开关，用于连接一个较高电压信号的第一节点到一个较低电压信号的第二节点，所述转换开关包括：NMOS开关器件，其漏极和所述第一节点相连，源极和所述第二节点相连，栅极和一个控制节点相连；一个选通信号；控制电路，其输入端和所述选通信号相连，输出端和所述控制节点相连，其中所述选通信号限定两个状态，即开关导通状态和开关截止状态；和所述控制电路相连的参考电压，其中，在所述开关导通状态，所述参考电压源被施加于所述控制节点，并箝位所述源极到一个和较低电压的信号兼容的电压，并且其中，在所述开关截止状态，一个使所述转换开关截止的电压信号被施加于所述控制节点；从所述第一节点连接到所述较高电压的工作电路，所述工作电路限定一个低于所述较低电压的门限，其中当所述漏极的电压大于所述门限时，所述工作电路驱动第一节点朝向所述较高的电压，当所述漏极的电压低于所述门限电压时，所述工作电路被禁止，以及当所述转换开关导通并且一个较低电压的电路通过所述转换开关驱动所述第一节点为低时，所述较低电压的驱动电路压倒所述工作电路。
依据本发明的另一个方面，提供了一种有源双向电压电平转换开关，用于连接一个较高电压信号第一节点到一个较低电压信号第二节点，所述转换开关包括：一个MOS开关器件，其漏极和所述第一节点相连，源极和所述第二节点相连，栅极和一个控制节点相连；一个选通信号；控制电路，其输入端和所述选通信号相连，输出端和所述控制节点相连，其中所述选通信号限定两个状态，即开关导通状态和开关截止状态；和所述控制电路相连的参考电压，其中，在所述开关导通状态，第一电压源被施加于所述控制节点，并箝位所述源极到一个和较低电压的信号兼容的电压，并且其中，在所述开关截止状态，一个使所述转换开关截止的电压信号被施加于所述控制节点；从所述第一节点连接到所述较高电压的工作电路，所述工作电路限定一个低于所述较低电压的门限，其中当所述漏极的电压大于所述门限时，所述工作电路在一个时间段内通过一个低阻抗然后通过一个高阻抗连接第一节点到所述较高的电压，当所述漏极的电压低于所述门限电压时，所述工作电路被禁止，其中当所述转换开关导通时，一个较低电压的电路通过所述转换开关经过第一节点为低驱动高阻抗为低。
依据本发明还有的另一方面，提供了一种从由通信系统、显示器、键盘、电源、存储器构成的组中选择的电子系统，它包括双向电压转换开关，所述双向电压转换开关包括：一个MOS开关器件，其漏极和第一节点相连，源极和第二节点相连，栅极和一个控制节点相连；一个选通信号；控制电路，其输入端和所述选通信号相连，输出端和所述控制节点相连，其中所述选通信号限定两个状态，即开关导通状态和开关截止状态；和所述控制电路相连的参考电压，其中，在所述开关导通状态，第一电压源被施加于所述控制节点，并箝位所述源极到一个和较低电压的信号兼容的电压，并且其中，在所述开关截止状态，一个使所述转换开关截止的电压信号被施加于所述控制节点；从所述第一节点连接到较高电压的工作电路，所述工作电路限定一个低于所述较低电压的门限，其中当所述漏极的电压大于所述门限时，所述工作电路驱动第一节点朝向所述较高的电压，当所述漏极的电压低于所述门限电压时，所述工作电路被禁止，以及其中当所述转换开关导通并且一个较低电压的电路通过所述转换开关驱动第一节点为低时，所述较低电压的驱动电路压倒所述工作电路。
本发明提供一种不需要方向信号的双向电压电平转换开关。所述电压电平转换开关包括一个NMOS器件，其漏极和较高电压的电路相连，源极和较低电压电平的电路相连，虽然这些电压在某些应用中可以几乎相等。
选通信号通过控制电路驱动所述NMOS器件使其导通或截止。不管在漏极上的电压，由所述控制电路对栅极提供的电压电平箝位或限制源极上的电压电平为和较低电压的电路兼容的某个电压。
工作电路(pull up circuit)和所述NMOS开关的漏极相连，并提供和较高电压的电源的连接。对工作电路建立一个小于较低电压信号电平的门限。当所述开关导通时并且较低电压的电路驱动漏极的电压大于所述门限时，所述工作电路变启动并驱动漏极为较高的电压。源极再次通过栅极控制电路被箝位。当漏极被驱动低于所述门限时，工作电路被禁止。当转换开关导通并且较低电压的电路通过导通的转换开关驱动漏极为低时，工作电路被设计成使得较低电压的驱动电路压倒工作电路的能力，从而驱动漏极为高。类似地，较高电压的驱动电路将压倒工作电路的能力，驱动漏极为高。
工作电路可以和NMOS晶体管的源极相连，以便改善其速度。所述工作电路类似于和漏极相连的工作电路，不过被连接在源极和Vcll即低压电源之间。
在工作电路的优选实施例中，用于驱动为低并压倒工作电路的较高和较低的驱动电路的能力可以通过MOS晶体管开关的设计来实现。MOS开关的物理尺寸可被制造得足够小，如本领域公知的，以便能够被驱动电路压倒。
在另一个优选实施例中，工作电路可以包括一个到较高电压电源的低阻抗通路，不过所述低阻抗通路被设计使得只存在一个给定的时间，然后提供一个较高阻抗的通路。所述较高阻抗的通路被设计使得被和所述开关的任何一侧相连的驱动电路所压倒并被驱动为低。
附图说明
下面参照附图说明本发明，其中：
图1是现有技术的转换总线开关的电路结构；
图2A，2B是表示本发明的优选实施例的电路的原理图；
图3A，3B是可在总线开关的栅极中使用的电路的原理图；
图4是可用于和高压节点相连的电路的原理图；
图5是可用于代替图4的电路的电路的原理图；以及
图6是使用本发明的计算机系统的方块图。
具体实施方式
图2A，2B表示本发明的优选实施例。如2A呈方块图的形式，图2B利用更详细的电路表示一种结构。总线开关20和逻辑反相器22的操作和图1所示的相同。VREF电路24和用于驱动NMOS20的栅极的反相器22相连。在图2B中，P轨(产生于24)被称为下变换箝位电路，其作用是当NMOS 20导通时箝位低压节点34。被称为上拉辅助电路的电路28和31分别和高压节点26以及低压节点34相连，用于加快这些节点的上拉。
参看图2B，上拉辅助电路28含有由呈推挽结构的NMOS 40和PMOS42构成的反相器30，所述反相器用于驱动PMOS 32。PMOS 32的源极和VCCH轨相连，漏极和高压节点26相连。考虑情况1，其中总线开关20被偏置导通，NAND门27从地电位驱动节点26朝向VCCH。当达到反相器30的门限时，反相器30导通，并使PMOS32导通，其帮助驱动节点26到VCCH。不过，+VCCH电压不传递给低压节点34，这是因为低压节点34被总线开关的栅极36中的电路箝位，如下所述。当节点26被驱动为低于所述门限时，反相器30驱动PMOS 32的栅极为高，使PMOS32截止，通过导通的总线开关把低压传递给低压节点34。驱动节点26变低的电路压倒在PMOS 32中设计的驱动能力。
情况2，其中总线开关20被偏置导通，NAND 29驱动节点34从地电位朝向VCCL。当达到门限时，反相器30驱动PMOS 32的栅极为低。在一个优选实施例中，所述门限被设计为大约是电压VCCL的一半。反相器30使PMOS 32导通，把节点26驱动到VCCH。同样，在节点26上的VCCH不再回流向节点34，这是因为栅极36的电压被箝位。为了强调这个操作，说明性的例子提供了一种没有方向信号的能够从VCCL的低压向+VCCH转换的总线开关。
在优选实施例中，本发明实际上在任何逻辑功率值之间转换。VCCH和VCCL实际上可以从所用的任何高的和低的电源组合当中选择，例如但不限于，VCCH为+5.0V，或+3.3V，或+2.5V，VCCL为+3.3V，或+2.5V，或+1.8V。本发明可以连接在大约相等的逻辑功率值之间。
图2A中所示的工作电路29只从VCCL电源得电，并和低压节点34相连，其和电路28类似，并以相同方式操作。
当节点34被三态反相器29驱动为低时，其驱动能力压倒PMOS 32的上拉能力，因而节点26朝向地被驱动。设计PMOS 32的尺寸和其它特性，使得用这种方式操作，这在本领域是公知的。当节点26达到门限时，反相器截止，节点34和节点26都被驱动为低。
在一个例子中，通过导通的NMOS 20驱动并接收信号的三态反相器电路27和29在逻辑低电压下吸收1毫安以上，PMOS 32被设计使得利用大约0.5毫安或更小便可被压倒。在其它的实施例和其它的应用中，可以设计为其它的值。此外，可以使用其它的双极半导体元件代替所示的MOSFET，并且可以使用其它半导体元件作为有源的和无源的电路元件，如本领域所熟知的那样。
反相器30，NMOS 40和PMOS 42，按照上述并如本领域熟知的那样，被设计使得具有由低压信号范围所呈现的电压范围内的门限。在其它的优选实施例中，NMOS和PMOS的门限可以不同，以便具有一些不同电平的触发与/或其它的有利的特性，这也是本领域公知的。
仍然参看图2B，当选通信号23为低时，总线开关导通，节点34上的高压通过PMOS 44被总线开关20的栅极上的P轨电压箝位。即，在节点26上的高压因为P轨箝位而不被传递给低压节点34。P轨可被连接到外部参考电压(未示出)，或者随二极管D2从VCCH下降。P轨电压可以由设计者设置，如本领域公知的，使得和与节点34相连的低电平反相器驱动器29兼容。
仍然参看图2B，由D1、R1C1、比较器48和电流源或箝位电路50构成的其余的电路24用于保护低压节点34免受过电压瞬变的影响。比较器48比较在其输入端A和B的电压，并且在静态或常态下，比较器的输出C控制电流源或箝位电路50的截止。不过，当一个高的瞬变电压出现在节点26上时，其将通过相当大的总线开关20的漏极/栅极电容和栅极36相连。当PMOS 44导通时，所述瞬变被连接到P轨，因而连接到比较器的B输入端。这使得比较器使电流源或电流箝位电路50导通，其吸收瞬变中的能量，因而降低在栅极36上的电压，借以大大地阻止瞬变电压出现在节点34上。
在图2B所示的电路中，比较器的A输入端是二极管D1的从+VCCH到R1C1电路的压降。C1可以是一个反向偏置的结二极管。R1C1提供一个时间延迟，其禁止任何出现在VCCH上的电压瞬变出现在A输入端上，但是允许所述瞬变出现在B输入端上。在另一个实施例中，A输入端电压可以由一个参考型二极管、一个正向偏置的二极管链或者由其它已知的低压参考电路形成。在任何情况下，如果瞬变出现在VCCH上，则B或P轨电压被驱动为高，A输入至少在一段时间内保持不受干扰，并且比较器使电流箝位电路再次导通，以便阻止瞬变全部加到P轨因而加到节点34上。
在优选实施例中，提供VCCH，并且VCCL和参考电压由VCCH导出。在另一个优选实施例中，VCCH，VCCL和参考电压在芯片上被产生，或者它们完全由外部提供。
图3A表示适用于驱动总线开关20的栅极36的另一种电路的例子。其中图2的PMOS 44被用于驱动双极NPN晶体管47的反相器45的逻辑等效物代替。当低有效或低真选通为低时，NPN 47导通，VREF将出现在栅极36上，从而使总线开关20导通，并在节点34箝位高电平。电阻51和NMOS 49作为NPN晶体管47的偏流源。当低真选通23为高时，NMOS 46导通，从而使开关20截止。
在优选实施例中，参考电压被设置为VCCL电源加上工作电路28的门限值。
图3B是用于驱动开关20的栅极的另一个电路。当低真EN信号为低并且NPN和PMOS晶体管导通时，VREF减去NPN晶体管的基极发射极压降所得的电压被加到栅极36上，从而使开关导通，如上所述。当EN信号为高时，PMOS截止NMOS 46导通，接着使开关20截止。
图4表示用于替代图2的电路28的另一个优选实施例。在图4中，当节点26为低或接地时，NMOS50截止，PMOS 52被偏置导通。PMOS52的漏极和PMOS 54的栅极处于VCC下，因而使PMOS 54偏置而截止。反相器I3的输出，即3个反相器I1，I2，和I3的最后，为低，因而PMOS 56导通，从而驱动PMOS 54的源极到VCCH。如前所述，由50和52形成的反相器的门限可被设计为2V。当被NAND 29朝向+3.3V驱动的节点26达到+2V的门限时，NMOS 50导通，PMOS 52截止。PMOS 54的栅极低于地电位，从而使PMOS 54导通。PMOS 54利用通过仍然导通的PMOS 56提供的电流帮助把节点26驱动为高。反相器I1被设计为具有和标号为50、52的反相器大约相同的门限。因此，在3个反相器的延迟之后，反相器I3的输出为高，使得PMOS 56截止。结果是，PMOS 56提供较高的电流驱动，使得只在I3的输出变高之前的时间间隔内帮助驱动节点26变高。在所述延迟之后，R2帮助把节点26维持在VCCH。如前所述，当节点26被NAND 29驱动为低时，驱动信号将能够吸收来自R1的电流，并驱动节点26变低。当再次达到反相器的门限时，PMOS 54在PMOS 56导通之前截止，系统驱动电流将能够驱动节点26变低。反相器I1的门限可被设计为和PMOS 52以及NMOS50不同的值，以便通过反相器链增加延迟，如现有技术中所公知的那样。此外，如现有技术所知，其它MOSFET的门限可以互不相同，以便增强电路的操作。
代替图2A的工作电路28的另一个优选实施例如图5所示。其中PMOS 32和反相器30和图2的相同，不过增加了一个附加电路60。其中PMOS 64被设置用于提供附加的电流，以便瞬时地帮助驱动节点26为高。电路62被设计作为一个延迟(如同一个反相器链一样)。当NAND门66的门限被达到时，升高节点26的电压和电路62的输出68，在由62的设计所确定的某个给定的时间量期间，驱动NAND的输出67和PMOS64的栅极为低，然后PMOS64借助于输出68变低而截止。当PMOS 64截止时，如上所述，NAND 29可以压倒PMOS 32的上拉，并驱动节点26为低。在NAND 66的输入上的低的逻辑值驱动其输出为高，保持PMOS 64截止，而不管电路62的输出如何。当然，必须小心，使得确保电路62的门限在节点26上的低为有效之前不使PMOS 64导通，以便保持NAND的输出67为高。
图6以方块图的形式表示一种有代表性的电子系统70，其具有带有转换开关72的双向总线76，用于连接计算机系统70的逻辑部分。连接本地系统和其它系统的电路，例如和调制解调器或电话系统或远方显示器、键盘、电源、存储器等的通信连接可以有利地使用本发明的双向开关。
关于电路62，其它的优选实施例可以包含电平敏感的与/或定时电路，该电路具有本领域熟知的多种结构，其增强其它电路元件的操作，具有突出的优点。

Claims (10)

1.一种有源双向电压电平转换开关，用于连接一个较高电压信号的第一节点到一个较低电压信号的第二节点，所述转换开关包括：
NMOS开关器件，其漏极和所述第一节点相连，源极和所述第二节点相连，栅极和一个控制节点相连，
一个选通信号，
控制电路，其输入端和所述选通信号相连，输出端和所述控制节点相连，其中所述选通信号限定两个状态，即开关导通状态和开关截止状态，
和所述控制电路相连的参考电压，其中，在所述开关导通状态，所述参考电压源被施加于所述控制节点，并箝位所述源极到一个和较低电压的信号兼容的电压，并且其中，在所述开关截止状态，一个使所述转换开关截止的电压信号被施加于所述控制节点，
从所述第一节点连接到所述较高电压的工作电路，所述工作电路限定一个低于所述较低电压的门限，其中当所述漏极的电压大于所述门限时，所述工作电路驱动第一节点朝向所述较高的电压，当所述漏极的电压低于所述门限电压时，所述工作电路被禁止，以及
当所述转换开关导通并且一个较低电压的电路通过所述转换开关驱动所述第一节点为低时，所述较低电压的驱动电路压倒所述工作电路。
2.如权利要求1所述的有源双向电压电平转换开关，还包括从所述第二节点连接到所述较低电压的第二工作电路，所述第二工作电路限定一个低于所述较低电压的门限，其中当所述源极电压高于所述门限时，所述第二工作电路驱动第二节点朝向所述较低的电压，并且当所述源极低于所述门限电压时，所述第二工作电路被禁止。
3.如权利要求1所述的有源双向电压电平转换开关，其中所述参考电压从VCCH或VCCL中的一个得到。
4.如权利要求1所述的有源双向电压电平转换开关，其中所述VCCL和参考电压从VCCH得到。
5.如权利要求1所述的有源双向电压电平转换开关，其中所述VCCH，VCCL和参考电压在芯片上被产生。
6.如权利要求1所述的有源双向电压电平转换开关，其中所述较高的电压从由+5V、+3.3V、+2.5V构成的组中选择，所述较低的电压从由+3.3V、+2.5V和+1.8V构成的组中选择。
7.一种有源双向电压电平转换开关，用于连接一个较高电压信号第一节点到一个较低电压信号第二节点，所述转换开关包括：
一个MOS开关器件，其漏极和所述第一节点相连，源极和所述第二节点相连，栅极和一个控制节点相连，
一个选通信号，
控制电路，其输入端和所述选通信号相连，输出端和所述控制节点相连，其中所述选通信号限定两个状态，即开关导通状态和开关截止状态，
和所述控制电路相连的参考电压，其中，在所述开关导通状态，第一电压源被施加于所述控制节点，并箝位所述源极到一个和较低电压的信号兼容的电压，并且其中，在所述开关截止状态，一个使所述转换开关截止的电压信号被施加于所述控制节点，
从所述第一节点连接到所述较高电压的工作电路，所述工作电路限定一个低于所述较低电压的门限，其中当所述漏极的电压大于所述门限时，所述工作电路在一个时间段内通过一个低阻抗然后通过一个高阻抗连接第一节点到所述较高的电压，当所述漏极的电压低于所述门限电压时，所述工作电路被禁止，
其中当所述转换开关导通时，一个较低电压的电路通过所述转换开关经过第一节点为低驱动高阻抗为低。
8.如权利要求7所述的有源双向电压电平转换开关，还包括从所述第二节点连接到所述较低电压的第二工作电路，所述第二工作电路限定一个低于所述较低电压的门限，其中当所述源极电压高于所述门限时，所述第二工作电路驱动第二节点朝向所述较低的电压，并且当所述源极低于所述门限电压时，所述第二工作电路被禁止。
9.如权利要求7所述的有源双向电压电平转换开关，其中所述工作电路包括：
从所述第一节点连接到一个第三节点的第四电路，所述第四电路限定一个低于所述较低电压的门限，其中，当所述漏极电压高于所述门限时，所述第四电路连接所述第一节点到所述第三节点，并且当所述漏极电压低于所述门限电压时，所述第四电路被禁止，
第二开关，用于连接较高的电压到所述第三节点，
延迟电路，被连接到所述第二开关，并用于控制所述第二开关的导通和截止状态，其中当第一节点的电压小于所述门限时，所述延迟电路使第二开关导通，当在一个时间延迟之后所述门限变得高于所述门限时，第二开关截止。
10.一种从由通信系统、显示器、键盘、电源、存储器构成的组中选择的电子系统，还包括双向电压转换开关，所述双向电压转换开关包括：
一个MOS开关器件，其漏极和第一节点相连，源极和第二节点相连，栅极和一个控制节点相连，
一个选通信号，
控制电路，其输入端和所述选通信号相连，输出端和所述控制节点相连，其中所述选通信号限定两个状态，即开关导通状态和开关截止状态，
和所述控制电路相连的参考电压，其中，在所述开关导通状态，第一电压源被施加于所述控制节点，并箝位所述源极到一个和较低电压的信号兼容的电压，并且其中，在所述开关截止状态，一个使所述转换开关截止的电压信号被施加于所述控制节点，
从所述第一节点连接到较高电压的工作电路，所述工作电路限定一个低于所述较低电压的门限，其中当所述漏极的电压大于所述门限时，所述工作电路驱动第一节点朝向所述较高的电压，当所述漏极的电压低于所述门限电压时，所述工作电路被禁止，以及
其中当所述转换开关导通并且一个较低电压的电路通过所述转换开关驱动第一节点为低时，所述较低电压的驱动电路压倒所述工作电路。
CNB028202570A 2001-11-27 2002-11-25 有源电压电平总线开关转换器 Expired - Fee Related CN1276584C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US34205901P 2001-11-27 2001-11-27
US60/342,059 2001-11-27

Publications (2)

Publication Number Publication Date
CN1568572A CN1568572A (zh) 2005-01-19
CN1276584C true CN1276584C (zh) 2006-09-20

Family

ID=23340150

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028202570A Expired - Fee Related CN1276584C (zh) 2001-11-27 2002-11-25 有源电压电平总线开关转换器

Country Status (4)

Country Link
KR (1) KR100933594B1 (zh)
CN (1) CN1276584C (zh)
AU (1) AU2002350262A1 (zh)
WO (1) WO2003047106A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954100B2 (en) * 2003-09-12 2005-10-11 Freescale Semiconductor, Inc. Level shifter
CN100359502C (zh) * 2005-07-21 2008-01-02 深圳创维－Rgb电子有限公司 混合逻辑电平双向总线转换器及连接方法
CN102307010B (zh) * 2011-09-14 2013-10-09 深圳市九洲电器有限公司 一种数据传输电压转换电路
KR102636496B1 (ko) 2018-09-14 2024-02-15 삼성전자주식회사 통신 장치 및 이를 포함하는 전자 장치
CN109687862A (zh) * 2019-02-14 2019-04-26 上海艾为电子技术股份有限公司 一种双向电平转换电路和双向电平转换芯片

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005432A (en) 1998-04-01 1999-12-21 S3 Incorporated Voltage level shift system and method
US6188243B1 (en) 1999-06-09 2001-02-13 United Integrated Circuits Corp. Input/output circuit with high input/output voltage tolerance
US6181193B1 (en) 1999-10-08 2001-01-30 International Business Machines Corporation Using thick-oxide CMOS devices to interface high voltage integrated circuits

Also Published As

Publication number Publication date
KR20040053370A (ko) 2004-06-23
CN1568572A (zh) 2005-01-19
KR100933594B1 (ko) 2009-12-23
AU2002350262A1 (en) 2003-06-10
WO2003047106A1 (en) 2003-06-05

Similar Documents

Publication Publication Date Title
US8295784B2 (en) Semiconductor switching device
US9755639B2 (en) Device and method for an electronic circuit having a driver and rectifier
US5559464A (en) Signal voltage level conversion circuit and output buffer circuit
CN113037273B (zh) 电容耦合式电平移位器
US10804893B2 (en) Drive circuit
JPH03116316A (ja) 低電圧ｃｍｏｓ出力バッファ
TWI276304B (en) Active voltage level bus switch (or pass gate) translator
US11418189B2 (en) High voltage output circuit with low voltage devices using data dependent dynamic biasing
CN111327278B (zh) 输出级电路
CN1276584C (zh) 有源电压电平总线开关转换器
US7282953B2 (en) Pre-buffer level shifter and input/output buffer apparatus
CN1960173B (zh) D类功率输出级
CN110784952B (zh) 投影机系统、驱动装置及其发光装置的驱动方法
CN112737552B (zh) 一种信号传输电路
EP0242651B1 (en) An integrated circuit including a high voltage swing open collector driver
JP2022051278A (ja) 半導体装置
CN113875140A (zh) 驱动器电路和开关系统
CN111010164A (zh) 一种基于GaAs工艺的输出缓冲电路
US6472911B1 (en) Output buffer circuit of semiconductor integrated circuit
CN1293703C (zh) 用于高电压输入的上拉晶体管的栅极控制电路
JP3810384B2 (ja) スイッチング回路およびトランジスタ保護方法
CN111082788B (zh) 栅极驱动装置及电子设备
CN109861503B (zh) 用于功率器件的驱动电路
WO2022200819A1 (ja) 駆動回路
CN110557009B (zh) 一种电荷泵电路的四相过流检测保护电路及其实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060920

Termination date: 20191125

CF01 Termination of patent right due to non-payment of annual fee