KR20040053370A - 액티브 전압 레벨 버스 스위치(또는 통과 게이트) 변환기 - Google Patents

액티브 전압 레벨 버스 스위치(또는 통과 게이트) 변환기 Download PDF

Info

Publication number
KR20040053370A
KR20040053370A KR10-2004-7007975A KR20047007975A KR20040053370A KR 20040053370 A KR20040053370 A KR 20040053370A KR 20047007975 A KR20047007975 A KR 20047007975A KR 20040053370 A KR20040053370 A KR 20040053370A
Authority
KR
South Korea
Prior art keywords
voltage
node
switch
circuit
low
Prior art date
Application number
KR10-2004-7007975A
Other languages
English (en)
Other versions
KR100933594B1 (ko
Inventor
신 엑스. 클락
제임스 비. 부머
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20040053370A publication Critical patent/KR20040053370A/ko
Application granted granted Critical
Publication of KR100933594B1 publication Critical patent/KR100933594B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

일방향 신호를 사용하지 않고 고전압 회로(27)를 저전압 회로(29)에 접속하는 양방향 전압 레벨 변환 스위치를 개시한다. MOS 스위치(20)의 게이트에 대한 구동 회로(22, 24)는 상기 변환 스위치의 저전압 측을 클램프하도록 동작하여 저전압을, 그 저전압 측에 접속된 저전압 회로와 호환가능한 레벨로 제한한다. 풀업 회로(28)는 스위치의 고전압 측에 접속되고 또한 저전압보다 낮은 스레시홀드를 정의한다. 신호가 스레시홀드에 도달하면 풀업 회로는 고전압 측을 고전압으로 풀업한다(pull-up). 다시, 스위치(20)의 게이트를 구동하면 고전압이 저전압 측에 도달하는 것을 방지한다. 저전압 측이 스위치를 통해 고전압 측을 '로우'로 구동하면, 풀업 회로는 저전압 구동 회로에 의해 압도되도록 설계됨으로써 고전압 측이 '로우'로 된다. 스레시홀드가 낮아지게 되면 풀업 회로는 디스에이블된다.

Description

액티브 전압 레벨 버스 스위치(또는 통과 게이트) 변환기{ACTIVE VOLTAGE LEVEL BUS SWITCH(OR PASS GATE) TRANSLATOR}
마이크로프로세서 및 응용 특정 집적 회로 및 그 외 이러한 대규모의 집적 회로들은, 소위 버스 스위치라고 하는 고체 촬상 스위치들을 통해 칩 통신을 종종 두절한다. 예를들어, TTL, LVTTL(또는 저레벨 로직 신호 LVLS라고 알려짐), 및 심지어 ECL과 같은 이용가능한 다양한 회로 타입들에 기인하여, 이러한 버스 스위치들에서 전압 변환이 종종 결합되거나 필요로 된다.
도 1은 고전압 노드(4)를 저전압 노드(6)에 접속하는 공지된 버스 스위치(2)를 도시한다. 버스 스위치(2)의 게이트(8)는 푸시/풀 구성에서 PMOS(10) 및 NMOS(12)에 의해 구동된다. PMOS의 소스(14)는 다이오드(16)를 통해 Vcc에 접속된다. PMOS(10) 및 NMOS(12)의 게이트들이 '로우' 상태의 진리 인에이블(18)로 연결된다. 인에이블 신호(18)가 '하이'이면, NMOS(12)는 '온' 되고 PMOS(10)는 '오프'된다. 이러한 상태에서 버스 스위치(2)의 게이트(8)가 '로우'로 되면 NMOS 버스 스위치(2)를 '오프'로 유지시키고 노드(4)를 노드(6)에서 분리시키게 된다. 신호(18)가 '로우'이면, NMOS(12)가 '오프'되고 PMOS(10)는 '온' 되며 노드(4 및 6) 접속시 턴 온 되는 버스 스위치(2)의 게이트(8)에 P-레일(rail) 전압이 생긴다. 버스 스위치(2)의 설계 파라미터에 따르면 p-레일 전압이 그 게이트에 있고, 버스 스위치가 '온' 일때 최고 전압을 저전압 노드(6)에서 클램프한다. 다른 예들에서, 기준 전압이 p-레일에 인가될 수 있고, 저전압 노드(6)에서의 클램프된 전압은 기준 전압을 변경함으로써 프로그램될 수 있다. 하나의 입출력으로 구성된 PMOS(10), NMOS(12)는 당업자에게 공지된 바와 같이, MOSFET의 구조적인 파라미터들에 의해 정의된 스레시홀드를 갖는 로직 인버터이다. 예를들어, PMOS(10), NMOS(12) 회로의 스레시홀드는 대략 +2.5 V로 설정될 수 있다.
신호들을 양 방향으로 통과시키는 다른 변환 트랜시버들이 당업자에 공지되어 있지만, 이들 회로들은 일 방향 신호를 필요로 한다. 그 방향 입력은 변환 스위치로 하여금 신호를 특정 방향으로 통과시킬 수 있게 한다.
고전압에서 저전압으로 그리고 저전압에서 고전압으로 변환하고 일 방향 신호를 필요로 하지 않으면서 어느 쪽 방향으로도 동작하는 양방향 버스 스위치가 필요하다.
〈발명의 요약〉
본 발명은 일 방향 신호를 배제한 양 방향 전압 레벨 변환 스위치를 제공한다. 상기 전압 레벨 변환 스위치는 전압들이 임의의 애플리케이션에서 대략 동일할 수는 있지만, 드레인이 고전압 회로에 접속되고 소스가 저전압 레벨 회로에 접속되는 NMOS 디바이스를 포함한다.
제어 회로를 통해 인에이블 신호는 NMOS 디바이스의 게이트를 턴 온 또는 턴 오프한다. 제어 회로에 의해 게이트로 공급된 전압 레벨은, 소스에서의 전압 레벨을 드레인에서의 전압에 관계없이 저전압 회로와 호환가능한 임의의 전압으로 제한하거나 클램프한다.
풀업 회로는 NMOS 스위치의 드레인에 접속되고, 고전압 전원으로의 접속을 제공한다. 저전압 신호 레벨보다 더 낮은 풀업 회로에 대해 스레시홀드가 설정된다. 스위치가 '온'되고 저전압 회로가 드레인을 스레시홀드를 초과하여 구동시키면, 풀업 회로가 액티베이트하여 드레인을 고전압으로 구동한다. 다시, 소스가 게이트 제어 회로를 통해 클램프된다. 드레인이 스레시홀드보다 더 낮게 구동되면 풀업 회로가 디스에이블된다. 변환 스위치가 '온'되고 저전압 회로가 드레인을 변환 스위치를 통해 '로우'로 구동하면, 풀업 회로는 저전압 구동 회로가 이 풀업 회로 능력을 압도하여 드레인을 '하이'로 구동시키도록 설계된다. 마찬가지로, 고전압 구동 회로는 풀업 회로 능력을 압도하여 드레인을 '하이'로 구동시킨다.
풀업 회로는 NMOS 트랜지스터의 소스에 접속되어 그 속도를 향상시킬 수 있다. 그 회로는 드레인에 접속된 풀업 회로와 유사할 것 같지만, 소스와 Vccl(저전압 전원) 사이에 접속된다.
풀업 회로를 '로우'로 구동하고 이 풀업 회로를 압도하는 고 및 저 구동 회로의 능력은 풀업 회로의 바람직한 실시예에서 MOS 트랜지스터 스위치의 설계를 통해 달성될 수 있다. MOS 스위치의 물리적인 사이즈는 당업자에게 공지된 바와 구동 회로에 의해 압도될 만큼 충분히 작아질 수 있다.
다른 바람직한 실시예에서, 풀업 회로들은 고전압 전원에 대한 저 임피던스 경로를 포함할 있지만, 저 임피던스 경로가 소정 시간 동안 존재한 다음 고 임피던스 경로가 제공되도록 설계된다. 고 임피던스 경로는 스위치의 양 측에 접속된 구동 회로에 의해 압도되어 '로우' 상태로 구동되도록 설계된다.
〈관련출원〉
본 출원은 2001년 11월 27일자로 출원되고 그 발명이 명칭 및 발명자가 본 출원과 동일한 미국 가특허출원번호60/335,650호에 우선권 주장한다. 이 가출원은 본원에서 참조로 포함된다.
본 발명은 버스 스위치(bus switch)에 관한 것으로 특히, 하나의 전압을 다른 전압으로 변환하는 버스 스위치에 관한 것이다.
도 1은 종래 기술의 변환 버스 스위치의 회로 개략도.
도 2A 및 2B는 본 발명의 바람직한 실시예를 도시하는 회로의 개략도.
도 3A 및 3B는 버스 스위치의 게이트에 사용될 수 있는 회로의 회로 개략도.
도 4는 고전압 노드로 접속되어 사용될 수 있는 회로의 개략도.
도 5는 도 4를 대신하여 사용될 수 있는 다른 개략 회로도.
도 6은 본 발명을 사용하는 컴퓨터 시스템의 블록도.
도 2A 및 2B는 본 발명의 바람직한 실시예이다. 도 2A는 블록도 형태로 된 것이고, 도 2B는 좀 더 상세한 회로의 구성을 도시한다. 버스 스위치(20) 및 로직 인버터(22)는 도 1에서와 마찬가지로 동작한다. Vref 회로(24)는 NMOS(20)의 게이트를 구동하는 인버터(22)에 접속된다. 도 2B에서, (Vref 회로(24)로부터 생성된)P-레일을 다운 변환 클램프 회로(down translation clamp circuit)라고 하고, NMOS(20)가 '온' 일때 저전압 노드(34)를 클램프시키도록 동작한다. 풀업 보조 회로라고 하는 풀업 회로(28 및 31)들은 고전압 노드(26) 및 저전압 노드(34)에 각각 접속되고, 이들 각 노드들의 풀업을 가속시키도록 동작한다.
도 2B를 참조하면, 풀업 지원 회로(28)는 푸시/풀 구성에서, PMOS(32)를 구동하며 NMOS(40) 및 PMOS(42)로 된 인버터(30)를 포함한다. PMOS(32) 소스는 고전압 노드(26)에 대한 드레인 및 Vcch 레일에 접속된다. 케이스 1을, 버스 스위치(20)가 바이어스 '온'되고 NAND 게이트(27)는 노드(26)를 접지로부터 Vcch 쪽으로 구동하는 것으로 고려한다. 인버터(30)는 그 스레시홀드에 도달하면 턴 온되고, 노드(26)를 Vcch로 구동하는 것을 지원하는 PMOS(32)를 턴 온한다. 그러나, 아래에서 논의되는 바와 같이, 저전압 노드(34)가 버스 스위치(36)의 게이트에서의 회로에 의해 클램프되기 때문에 +Vcch 전압이 저전압 노드(34)로 전송되지는 않는다. 노드(26)가 스레시홀드를 지나 '로우'로 구동되면, 인버터(30)는 PMOS(32)를 '하이'로 구동하고, PMOS(32)를 턴 오프하여, 저전압이 버스 스위치를 통해 저전압 노드(34)로 전송된다. 노드(26)를 낮게 구동하는 회로는 PMOS(32) 내로 설계된 구동 능력을 압도한다.
케이스 2를, 버스 스위치(20)가 바이어스 '온'되고 NAND(29)는 구동 노드(34)를 접지로부터 Vccl 쪽으로 구동하는 것으로 고려한다. 인버터(30)는, 그 스레시홀드에 도달되면 PMOS(32)의 게이트를 낮게(low) 구동한다. 바람직한 실시예에서 스레시홀드는 Vccl 전압의 대략 1/2일 것으로 설계된다. 인버터(30)는 노드(26)를 Vcch로 구동하는 PMOS(32)를 턴 온한다. 다시, 노드(26)에서의 Vcch는 게이트(36) 전압이 클램프되기 때문에 노드(34)로 다시 플로-백(flow-back) 하지는 않는다. 이러한 동작을 강조하기 위해 설명된 예는 저전압의 Vccl V로부터 일 방향 신호없이 +Vcch로 변환하는 버스 스위치를 제공한다.
바람직한 실시예에서, 본 발명은 가상적인 어떤 로직 파워 레벨들 간에 변환한다. Vcch 및 Vccl는 가상적인 고 전위와 저 전위를 조합한 것 예를들면, +5.0 V 또는 +3.3 V, 또는 +2.5 V로 된 Vcch와, +3.3V 또는 +2.5V, 또는 1.8V로 된 Vccl을 조합한 것으로부터 선택될 수 있으며 이것들에 제한되는 것은 아니다. 본 발명은 대략 동일한 로직 파워 레벨들 간에 접속될 수 있다.
도 2A에만 도시된 풀업 회로(29)는, Vccl 전원으로부터 파워 공급되고 저전압 노드(34)에 접속된 것으로, 회로(28)와 유사하고 동일한 방법으로 동작한다.
노드(34)가 3상 인버터(29)에 의해 '로우' 상태로 구동되면, 그 구동 능력은 PMOS(32)의 풀업 능력을 압도하고 노드(26)는 접지쪽으로 구동된다. 이러한 방법으로 동작하도록 PMOS(32)의 크기 및 다른 특성을 설계하는 것은 당업자에 공지되어 있다. 노드(26)가 스레시홀드에 도달하면, 인버터는 턴 오프되고 노드(34 및 26) 둘다 '로우' 상태로 구동된다.
일 예에서, NMOS(20)를 통해 신호들을 구동하고 수신하는 3상 인버터 회로(27 및 29)는 저 논리 전압에서 1 ㎃(milliamp) 이상 낮아지고, PMOS(32)는 대략 1/2 ㎃ 이하로 압도되도록 설계된다. 다른 바람직한 실시예 및 다른 애플리케이션들에서 다른 값들이 설계될 수 있다. 또한, 도시된 MOSFET을 대신하여 다른바이폴라 반도체들이 사용될 수도 있고, 다른 능동 및 수동 회로 소자들을 대신하여 다른 반도체들이 사용될 수 있음은 당업자에게 공지된 것이다.
당업자에 그리고 상기에서 논의된 바와 같이 인버터(3), NMOS(40) 및 PMOS(42)는 저전압 신호 범위로 표시된 전압 범위 내의 스레시홀드로 설계된다. 다른 바람직한 실시예들에서, NMOS 및 PMOS의 스레시홀드는 임의의 다른 레벨의 트리거링 및/또는 다른 유리한 특성들을 나타내기 위해 달라질 수 있으며, 이것들은 당업자에 공지되어 있다.
도 2B를 참조하면, 인에이블 신호(23)가 '로우'이면, 버스 스위치는 '온'되고 노드(34)에서의 고전압은 PMOS(44)를 통해 버스 스위치(20)의 게이트 상의 p-레일 전압에 의해 클램프된다. 즉, 노드(26)에서의 고전압은 p-레일 클램핑 때문에 저전압 노드(34)로 전송되지는 않을 것이다. p-레일은 외부 기준 전압(도시안됨)에 접속될 수도 있고 또는 다이오드 D2로서 Vcch로부터 드롭된다. p-레일 전압은 당업자에 공지된 바와 같이 노드(34)에 접속된 저 레벨 인버터 드라이버(29)와 호환가능하도록 디자이너에 의해 설계될 수 있다.
도 2B를 참조하면, D1, RC1, 비교기(48) 및 전류 소스 또는 클램프(50)로 된 나머지 회로 소자(24)는 저전압 노드(34)가 과도 전압을 초과하는 것으로부터 보호하는 역할을 한다. 비교기(48)는 입력 A 및 B에서 그 전압들을 비교하고, 정지 또는 정상 상태에서 비교기의 출력 C는 전류 소스(5)가 '오프'되도록 명령한다. 그러나, 높은 과도 전압이 노드(26)에 존재한다면, 비교적 큰 버스 스위치(20)의 드레인/게이트 용량을 통해 게이트(36)에 접속될 것이다. PMOS(44)가 '온'이면, 그과도 전압은 p-레일 및 비교기로의 입력 B에 접속된다. 이것은 비교기로 하여금 과도 상태에 있는 에너지를 흡수하는 전류 클램프(50)를 턴 온시키고 게이트(36) 상의 전압을 낮게 함으로써 노드(34)에 나타나는 과도 전압을 거의 방지한다.
도 2B에 도시된 회로에서, 비교기로의 입력 A는, +Vcch에서 R1C1 회로로 드롭되는 다이오드 D1이다. C1은 역 바이어스된 접합 다이오드일 수 있다. R1C1은 Vcch에 존재하는 어떤 과도 전압이 A 입력에 발생하는 것을 저지하는 시간 지연을 제공하지만, 과도 전압이 B 입력에는 나타날 수 있게 한다. 다른 실시예에서, A 입력 전압은 기준형 다이오드, 일련의 순방향 바이어스된 다이오드들 또는 임의의 다른 공지된 저전압 기준 회로에 의해 형성될 수 있다. 어떤 경우에서, Vcch에 과도 전압이 존재한다면, B 또는 p-레일은 '하이'로 구동될 것이고, A 입력은 적어도 얼마 동안은 그대로 있을 것이고, 비교기는 전류 클램프를 다시 턴 온하여 과도 전압이 p-레일에 그리하여 노드(34)에 전적으로 존재하는 것을 방지하도록 동작한다.
바람직한 실시예에서, Vcch가 공급되고 Vccl 및 기준 전압이 Vcch로부터 도출된다. 또한 다른 바람직한 실시예들에서, Vcch, Vccl 및 기준 전압이 칩에서 생성되거나 또는 이들이 모두 외부적으로 공급된다.
도 3A는 버스 스위치(20)의 게이트(36)를 구동하기 적합한 다른 회로예를 도시한다. 여기서, PMOS(도 2의 44)는 바이폴라 NPN 트랜지스터(47)를 구동하는 인버터(45)와 등가인 로직에 의해 대체된다. '로우' 상태가 액티브 또는 진리 인에이블(23)이 '로우'이면, NPN(37)이 '온'되고 Vref는 버스 스위치(20)를 턴 온하고 노드(34)에서 고 레벨을 클램핑하는 게이트(36)에 존재할 것이다. 레지스터(51)및 NMOS(49)는 NPN 트랜지스터(47)에 대한 바이어스 전류 소스로서 동작한다. '로우' 상태의 진리 인에이블(23) 신호가 '하이'이면 NMOS(46)가 '온'되어 스위치(20)를 턴 오프한다.
바람직한 실시에에서, 기준 전압은 Vcc 전위 플러스 풀업 회로(28)의 스레시홀드로 설정된다.
도 3B는 스위치(20)의 게이트를 구동하는 다른 회로이다. '로우' 상태의 진리 EN 신호가 '로우'로 되고 NPN 및 PMOS 트랜지스터는 Vref 미만으로 턴 온되면 NPN 트랜지스터의 베이스 에미터 드롭이 이전에서와 마찬가지로, 스위치를 턴 온하는 게이트(36)에 인가된다. EN 신호가 '하이'이면, PMOS가 턴 오프되고 NMOS(46)가 턴된다음 차례로 스위치(20)를 턴 오프한다.
도 4는 도 2의 회로(28)를 대신하는 다른 바람직한 실시예를 도시한다. 도 4에서, 노드(26)가 낮아지거나 접지되면 NMOS(50)는 '오프'되고 PMOS(52)는 바이어스 온된다. PMOS(52)의 드레인 및 PM0S(54)의 게이트는 Vcc에서 PMOS(54)를 바이어스 오프된다. 3개 인버터(I1, I2 및 I3) 중 마지막 인버터(I3)의 출력은 '로우' 로 되고, PMOS(56)는 '온'되어 PMOS(54)의 소스를 Vcch로 구동한다. 이전에 논의된 바와 같이, (50 및 52)에 의해 형성된 인버터의 스레시홀드는 2 V로 설계될 수 있다. NAND(29)에 의해 +3.3 V로 구동되는 노드(26)가 +2.0 V 스레시홀드에 도달하면, NMOS(50)는 턴 온되고 PMOS(52)는 턴 오프된다. PMOS(54)의 게이트는 접지 레벨로 낮아져 PMOS(54)를 턴 온한다. PMOS(54)는 PMOS(56)를 통해 공급된 전류에 의해 노드(26)를 '하이'로 구동하는 것을 돕는다. 인버터(I1)는 아이템(50 및 52)의 인버터와 대략 동일한 스레시홀드로 설계된다. 따라서, 인버터(I3)의 출력은 3개 인버터의 지연이 PMOS(56)를 턴 오프한 후 '하이' 상태로 된다. 그 결과, PMOS(56)는 I3의 출력이 '하이' 상태로 되기 이전의 시간 주기 동안에만 노드(26)를 '하이'로 구동하는 것을 돕기 위한 고 전류 구동을 제공한다. 지연 이후, R2는 Vcch에서 노드(26)를 유지한다. 앞서 논의된 바와 같이, 노드(26)가 NAND(29)에 의해 '로우'로 구동되면, 구동 신호는 R1으로부터의 전류를 낮게 하고 노드(26)를 '로우'로 구동할 수 있을 것이다. 인버터들의 스레시홀드에 다시 도달되면, PMOS(54)는 PMOS(56)가 턴 온하기 전에 턴 오프되고, 시스템 구동 전류는 노드(26)를 '로우'로 구동할 수 있을 것이다. I1 인버터의 스레시홀드는 PMOS(52) 및 NMOS(50)로부터 다른 레벨에 있도록 설계함으로써 당업자에게 공지된 바와 같이 인버터 체인을 통하여 지연을 향상시키게 된다. 또한, 당업자에 공지된 바와 같이, 다른 MOSFET의 스레시홀드는 서로 달라질 수 있어 회로의 동작을 향상시키게 된다.
도 2A의 풀업 회로를 대신하는 다른 바람직한 실시예가 도 5에 도시되어 있다. 여기서, PMOS(32) 및 인버터(30)는 도 2에서와 같지만 회로(60)가 추가되어 있다. 여기서, PMOS(64)는 노드(26)를 '하이'로 구동하는 것을 일시적으로 돕기 위해 추가 전류를 제공하도록 구성된다. 회로(62)는 지연(인버터 체인에서와 마찬가지로)으로 설계된다. NAND 게이트(66) 스레시홀드에 도달되면, 상승 노드(26) 전압 및 회로(62) 출력(68)은 (62)의 설계에 의해 판정된 소정 시간량 동안 PMOS(64)의 게이트 및 NAND 출력(67)을 '로우'로 구동하고, 그러면 PMOS(64)는 출력(68)이 '로우'로 되어감으로써 턴 오프된다. PMOS(64)가 '오프'되면, 위에서 논의된 바와 같이 NAND(29)는 PMOS(32)의 풀업을 압도하고 구동 노드(26)를 '로우'로 구동할 수 있다. NAND(66)로의 입력이 '로우'이면 그 출력을 '하이'로 구동하고 회로(62)의 출력에 상관없이 PMOS(64)를 '오프'로 유지한다. 물론, NAND 출력(67)을 '하이'로 유지하는 데 효과적인 노드(26)를 '로우'로 구동하기 이전에 회로(62)의 스레시홀드가 PMOS(64)를 턴 온하지 않는다는 것을 보장하는 주의가 있어야 한다.
도 6은 컴퓨터 시스템(70)의 로직부를 접속하는 변환 스위치(72)들을 갖는 양방향 버스(76)를 구비한 전자 시스템(70)을 나타내는 블록도를 도시한다. 로컬 시스템으로부터 다른 시스템으로의 접속 예를들어, 모뎀 또는 텔레비젼 시스템 또는 원격 디스플레이, 키보드, 전원, 메모리 등으로의 통신 접속하는 회로들은 본 발명의 양 방향 스위치를 유리하게 사용할 수 있다.
회로(62)에 관해서는, 다른 바람직한 실시예들은 당업자에게 공지된 다른 회로 소자들의 동작을 유리하게 향상시키는 많은 구성들에서 레벨 감응 및/또는 타이밍 회로를 포함할 수 있다.

Claims (10)

  1. 고전압 신호 제1 노드를 저전압 신호 제2 노드에 연결하는 액티브 양방향 전압 레벨 변환 스위치(Active bi-directional voltage level translation switch)로서,
    드레인이 상기 제1 노드에 접속되고, 소스가 상기 제2 노드에 접속되며, 게이트가 제어 노드에 접속되는 NMOS 스위치 디바이스,
    인에이블 신호,
    입력이 상기 인에이블 신호에 접속되고 출력이 상기 제어 노드에 접속되는 제어 회로 -상기 인에이블 신호는 스위치 '온' 상태 및 스위치 '오프' 상태의 두 개 상태를 정의함-,
    상기 제어 회로에 접속되는 기준 전압 -상기 스위치 '온' 상태에서는, 기준 전압 전원이 상기 제어 노드에 인가되고 상기 소스를 상기 저전압 신호와 호환가능한 전압으로 클램프시키며, 상기 스위치 '오프' 상태에서는, 상기 변환 스위치를 턴 오프하는 전압 신호가 상기 제어 노드에 인가됨-, 및
    상기 제1 노드로부터 상기 고전압에 접속되고 상기 저전압보다 낮은 스레시홀드를 정의하는 풀업 회로 -상기 드레인 전압이 상기 스레시홀드보다 높다면 상기 풀업 회로는 상기 제1 노드를 상기 고전압측으로 구동하고, 상기 드레인 전압이 상기 스레시홀드 전압보다 낮다면 상기 풀업 회로는 디스에이블됨-
    를 포함하고,
    상기 변환 스위치가 '온'되고 저전압 회로가 상기 제1 노드를 상기 변환 스위치를 통하여 '로우'로 구동하면, 상기 저전압 구동 회로가 상기 풀업 회로를 압도하는 액티브 양방향 전압 레벨 변환 스위치.
  2. 제1항에 있어서, 상기 제2 노드로부터 상기 저전압에 접속되고 상기 저전압보다 낮은 스레시홀드를 정의하는 제2 풀업 회로를 더 포함하고,
    상기 소스 전압이 상기 스레시홀드보다 높다면 상기 제2 풀업 회로는 상기 제2 노드를 상기 저전압 측으로 구동하고, 상기 소스가 상기 스레시홀드보다 낮다면 상기 제2 풀업 회로는 디스에이블되는 액티브 양방향 전압 레벨 변환 스위치.
  3. 제1항에 있어서, 상기 기준 전압은 Vcch 또는 Vccl 중 하나로부터 얻어지는 액티브 양방향 전압 레벨 변환 스위치.
  4. 제1항에 있어서, 상기 Vccl 및 상기 기준 전압은 Vcch로부터 얻어지는 액티브 양방향 전압 레벨 변환 스위치.
  5. 제1항에 있어서, 상기 Vcch, Vccl 및 기준 전압은 칩에서 발생되는 액티브 양방향 전압 레벨 변환 스위치.
  6. 제1항에 있어서, 상기 고전압은 +5 V, +3.3 V, +2.5 V로 구성된 군으로부터선택되고, 상기 저전압은 +3.3 V, +2.5 V 및 +1.8 V로 구성된 군으로부터 선택되는 액티브 양방향 전압 레벨 변환 스위치.
  7. 고전압 신호 제1 노드를 저전압 신호 제2 노드에 연결하는 액티브 양-방향 전압 레벨 변환 스위치로서,
    드레인이 상기 제1 노드에 접속되고, 소스가 상기 제2 노드에 접속되며, 게이트가 제어 노드에 접속되는 NMOS 스위치 디바이스,
    인에이블 신호,
    입력이 상기 인에이블 신호에 접속되고 출력이 상기 제어 노드에 접속되는 제어 회로 -상기 인에이블 신호는 스위치 '온' 상태 및 스위치 '오프' 상태의 두 개 상태를 가짐-,
    상기 제어 회로에 접속되는 기준 전압 -상기 스위치 '온' 상태에서는, 제1 전압 전원이 제어 노드에 인가되고 상기 소스를 상기 저전압 신호와 호환가능한 전압으로 클램프시키며, 상기 스위치 '오프' 상태에서는, 상기 변환 스위치를 턴 오프하는 전압 신호가 제어 노드에 인가됨-, 및
    상기 제1 노드로부터 상기 고전압에 접속되고 상기 저전압보다 낮은 스레시홀드를 정의하는 풀업 회로 -상기 드레인 전압이 상기 스레시홀드보다 높다면 상기 풀업 회로는 상기 제1 노드를, 소정 시간 주기 동안 저 임피던스를 통해 그 다음에는 고 임피던스를 통해 상기 고전압 측에 접속하고, 상기 드레인 전압이 상기 스레시홀드 전압보다 낮다면 상기 풀업 회로는 디스에이블됨-
    를 포함하고,
    상기 변환 스위치가 '온'되면 저전압 회로가 상기 변환 스위치를 통해 상기 제1 노드를 '로우'로 구동함으로써 고 임피던스를 '로우'로 구동하는 액티브 양방향 전압 레벨 변환 스위치.
  8. 제7항에 있어서, 상기 제2 노드로부터 상기 저전압에 접속되고 상기 저전압보다 낮은 스레시홀드를 정의하는 제2 풀업 회로를 더 포함하고,
    상기 소스 전압이 상기 스레시홀드보다 높다면 상기 제2 풀업 회로는 상기 제2 노드를 상기 저전압 측으로 구동하고, 상기 소스가 상기 스레시홀드보다 낮다면 상기 제2 풀업 회로는 디스에이블되는 액티브 양방향 전압 레벨 변환 스위치.
  9. 제7항에 있어서, 상기 풀업 회로는,
    상기 제1 노드로부터 제3 노드에 접속되고 상기 저전압보다 낮은 스레시홀드를 정의하는 제4 회로 -상기 드레인 전압이 상기 스레시홀드보다 높다면, 상기 제4 회로가 상기 제1 노드를 상기 제3 노드에 접속하고, 상기 드레인 전압이 상기 스레시홀드 전압보다 낮다면 상기 제4 회로가 디스에이블됨-,
    상기 고전압을 제3 노드에 접속하는 제2 스위치, 및
    상기 제2 스위치에 접속되고 상기 제2 스위치의 '온'/'오프' 상태를 제어하는 지연 회로 -상기 지연 회로는 상기 제1 노드 전압이 상기 스레시홀드보다 낮다면 상기 제2 스위치를 턴 온하고, 상기 제1 노드 전압이 상기 스레시홀드보다 높다면 상기 제2 스위치는 시간 지연 후 턴 오프됨-
    를 포함하는 액티브 양방향 전압 레벨 변환 스위치.
  10. 통신 시스템, 디스플레이, 키보드, 전원, 메모리로 구성된 군으로부터 선택되고, 양방향 전압 변환 스위치를 더 포함하는 전자 시스템으로서,
    상기 양방향 전압 변환 스위치는,
    드레인이 제1 노드에 접속되고, 소스가 제2 노드에 접속되며, 게이트가 제어 노드에 접속되는 MOS 스위치 디바이스,
    인에이블 신호,
    입력이 상기 인에이블 신호에 접속되고 출력이 상기 제어 노드에 접속되는 제어 회로 -상기 인에이블 신호는 스위치 '온' 상태 및 스위치 '오프' 상태의 두 개 상태를 가짐-,
    상기 제어 회로에 접속되는 기준 전압 -상기 스위치 '온' 상태에서는, 제1 전압 전원이 상기 제어 노드에 인가되고 상기 소스를 상기 저전압 신호와 호환가능한 전압으로 클램프시키며, 스위치 '오프' 상태에서는, 상기 변환 스위치를 턴 오프하는 전압 신호가 상기 제어 노드에 인가됨-, 및
    상기 제1 노드로부터 고전압에 접속되고 저전압보다 낮은 스레시홀드를 정의하는 풀업 회로 -상기 드레인 전압이 상기 스레시홀드보다 높다면 상기 풀업 회로는 상기 제1 노드를 상기 고전압 측으로 구동하고, 상기 드레인 전압이 상기 스레시홀드 전압보다 낮다면 상기 풀업 회로는 디스에이블됨-
    를 포함하고,
    상기 변환 스위치가 '온'되고 저전압 회로가 상기 제1 노드를 상기 변환 스위치를 통해 '로우'로 구동하면, 상기 저전압 구동 회로가 상기 풀업 회로를 압도하는 전자 시스템.
KR1020047007975A 2001-11-27 2002-11-25 액티브 전압 레벨 버스 스위치(또는 통과 게이트) 변환기 KR100933594B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US34205901P 2001-11-27 2001-11-27
US60/342,059 2001-11-27
PCT/US2002/037815 WO2003047106A1 (en) 2001-11-27 2002-11-25 Active voltage level bus switch (or pass gate) translator

Publications (2)

Publication Number Publication Date
KR20040053370A true KR20040053370A (ko) 2004-06-23
KR100933594B1 KR100933594B1 (ko) 2009-12-23

Family

ID=23340150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047007975A KR100933594B1 (ko) 2001-11-27 2002-11-25 액티브 전압 레벨 버스 스위치(또는 통과 게이트) 변환기

Country Status (4)

Country Link
KR (1) KR100933594B1 (ko)
CN (1) CN1276584C (ko)
AU (1) AU2002350262A1 (ko)
WO (1) WO2003047106A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954100B2 (en) * 2003-09-12 2005-10-11 Freescale Semiconductor, Inc. Level shifter
CN100359502C (zh) * 2005-07-21 2008-01-02 深圳创维－Rgb电子有限公司 混合逻辑电平双向总线转换器及连接方法
CN102307010B (zh) * 2011-09-14 2013-10-09 深圳市九洲电器有限公司 一种数据传输电压转换电路
KR102636496B1 (ko) * 2018-09-14 2024-02-15 삼성전자주식회사 통신 장치 및 이를 포함하는 전자 장치
CN109687862A (zh) * 2019-02-14 2019-04-26 上海艾为电子技术股份有限公司 一种双向电平转换电路和双向电平转换芯片
CN117728820A (zh) * 2023-11-13 2024-03-19 中科南京智能技术研究院 一种电平转换器及集成电路系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005432A (en) 1998-04-01 1999-12-21 S3 Incorporated Voltage level shift system and method
US6188243B1 (en) * 1999-06-09 2001-02-13 United Integrated Circuits Corp. Input/output circuit with high input/output voltage tolerance
US6181193B1 (en) 1999-10-08 2001-01-30 International Business Machines Corporation Using thick-oxide CMOS devices to interface high voltage integrated circuits

Also Published As

Publication number Publication date
KR100933594B1 (ko) 2009-12-23
CN1276584C (zh) 2006-09-20
AU2002350262A1 (en) 2003-06-10
WO2003047106A1 (en) 2003-06-05
CN1568572A (zh) 2005-01-19

Similar Documents

Publication Publication Date Title
US6781415B2 (en) Active voltage level bus switch (or pass gate) translator
US5378943A (en) Low power interface circuit
US5321324A (en) Low-to-high voltage translator with latch-up immunity
US6429716B1 (en) Pre-buffer voltage level shifting circuit and method
US7521970B2 (en) High voltage tolerant input buffer
US6215342B1 (en) Power-on reset circuit for dual-supply system
US6911860B1 (en) On/off reference voltage switch for multiple I/O standards
EP0839409A1 (en) Low noise tri-state output buffer
KR19990067849A (ko) 허용 전압 출력 버퍼
US6781413B2 (en) Level conversion circuit for which an operation at power voltage rise time is stabilized
US5097148A (en) Integrated circuit buffer with improved drive capability
JP3424948B2 (ja) 低電圧出力駆動器
US7230469B2 (en) Multi-level/single ended input level shifter circuit
KR100211758B1 (ko) 멀티 파워를 사용하는 데이터 출력버퍼
US6265931B1 (en) Voltage reference source for an overvoltage-tolerant bus interface
US6577163B1 (en) Configurable PCI clamp or high voltage tolerant I/O circuit
KR100266628B1 (ko) 입력버퍼 회로
KR100933594B1 (ko) 액티브 전압 레벨 버스 스위치(또는 통과 게이트) 변환기
US7394291B2 (en) High voltage tolerant output buffer
JP3742335B2 (ja) 入出力バッファ回路
US5160860A (en) Input transition responsive CMOS self-boost circuit
KR100310883B1 (ko) 입력회로
US20050162209A1 (en) High speed voltage level translator
US6768367B1 (en) Pre-biased voltage level shifting circuit for integrated circuit devices utilizing differing power supply levels
US6838915B2 (en) Input and output circuit of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 9