CN113875140A - 驱动器电路和开关系统 - Google Patents
驱动器电路和开关系统 Download PDFInfo
- Publication number
- CN113875140A CN113875140A CN202080039205.4A CN202080039205A CN113875140A CN 113875140 A CN113875140 A CN 113875140A CN 202080039205 A CN202080039205 A CN 202080039205A CN 113875140 A CN113875140 A CN 113875140A
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- gate
- field effect
- driver circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 260
- 239000004065 semiconductor Substances 0.000 claims abstract description 228
- 230000001133 acceleration Effects 0.000 claims description 13
- 230000002457 bidirectional effect Effects 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 abstract description 21
- 239000010410 layer Substances 0.000 description 86
- 150000004767 nitrides Chemical class 0.000 description 32
- 239000000758 substrate Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
在无需提供电容大的电容器的情况下减少接通时间。加速电路(14)设置在电源端子(11)与半导体开关元件(2)的栅极(21)之间。阻抗元件(15)设置在信号输入端子(13)和节点(N1)之间，节点(N1)在加速电路(14)与半导体开关元件(2)的栅极(21)之间。在加速电路(14)中，第二场效应晶体管(Q2)串联连接到第一场效应晶体管(Q1)，并且连接到半导体开关元件(2)的栅极(21)。阻抗元件(15)的阻抗高于在第一场效应晶体管(Q1)和第二场效应晶体管(Q2)这两者都处于接通状态的情况下的加速电路(14)的阻抗。
Description
技术领域
本发明涉及驱动器电路和开关系统，并且具体涉及用于电流驱动型的半导体开关元件的驱动器电路以及包括该驱动器电路的开关系统。
背景技术
已知有用于半导体元件的栅极驱动电路(专利文献1)。
在专利文献1中描述的半导体元件是栅极驱动半导体元件。基于来自开关电路的信号来驱动半导体元件。开关电路包括由栅电阻和电容器的并联电路以及驱动器电路构成的栅极驱动电路。
驱动电路包括NPN晶体管和PNP晶体管。构成半导体元件的栅极驱动半导体元件是栅极注入晶体管(GIT)。
专利文献1中公开的栅极驱动电路通过包括与栅电阻并联连接的电容器来实现高速切换，因此电容器必须是电容大的电容器。
现有技术文献
专利文献
专利文献1：日本特开2010-51165
发明内容
本发明的目的是提供用于在无需包括电容大的电容器的情况下减少半导体开关元件的接通时间的驱动器电路和开关系统。
根据本发明的一方面的驱动器电路是一种用于电流驱动型的半导体开关元件的驱动器电路，所述半导体开关元件包括栅极和与所述栅极相对应的源极。所述驱动器电路包括电源端子、接地端子、信号输入端子、加速电路和阻抗元件。所述接地端子被配置成连接到所述半导体开关元件的源极。所述加速电路被配置成设置在所述电源端子与所述半导体开关元件的栅极之间。所述阻抗元件被配置成设置在所述信号输入端子和节点之间，所述节点在所述加速电路与所述半导体开关元件的栅极之间。所述加速电路包括第一场效应晶体管和第二场效应晶体管。所述第二场效应晶体管串联连接到所述第一场效应晶体管，并且被配置成连接到所述半导体开关元件的栅极。所述阻抗元件的阻抗高于在所述第一场效应晶体管和所述第二场效应晶体管这两者都处于接通状态的情况下的所述加速电路的阻抗。
根据本发明的另一方面的驱动器电路是一种电流驱动型的半导体开关元件的驱动器电路，所述半导体开关元件包括栅极和与所述栅极相对应的源极。所述驱动器电路包括电源端子、接地端子、信号输入端子、第一场效应晶体管、第二场效应晶体管和阻抗元件。所述接地端子被配置成连接到所述半导体开关元件的源极。所述第一场效应晶体管连接到所述电源端子。所述第二场效应晶体管串联连接到所述第一场效应晶体管，并且被配置成连接到所述半导体开关元件的栅极。所述阻抗元件被配置成设置在所述信号输入端子和节点之间，所述节点在所述第二场效应晶体管与所述半导体开关元件的栅极之间。所述驱动器电路被配置成使得：在所述第二场效应晶体管处于接通状态时、输入到所述信号输入端子的信号的电压电平从第一电位电平改变到比所述第一电位电平高的第二电位电平的情况下，所述第一场效应晶体管接通，所述驱动器电路由此使得比流经所述阻抗元件的电流大的电流流经所述半导体开关元件的栅极，从而使得所述半导体开关元件的栅电压增加到比高于阈值电压值的规定值高的值，并且之后，所述驱动器电路保持电流从所述信号输入端子经由所述阻抗元件流经所述半导体开关元件的栅极，使得所述半导体开关元件处于常开状态。
根据本发明的又一方面的一种开关系统，其包括所述驱动器电路和所述半导体开关元件。
附图说明
图1是包括根据第一实施例的驱动器电路的开关系统的电路图；
图2是示出该驱动器电路的操作的时序图；
图3是包括根据第二实施例的驱动器电路的开关系统的电路图；
图4是包括根据第三实施例的驱动器电路的开关系统的电路图；
图5是包括根据第四实施例的驱动器电路的开关系统的电路图；
图6是包括根据第五实施例的驱动器电路的开关系统的电路图；
图7是包括根据第六实施例的驱动器电路的开关系统的电路图；
图8是示出根据第六实施例的驱动器电路的恒流电路的操作的图；
图9是包括根据第七实施例的驱动器电路的开关系统的电路图；
图10是示出根据第七实施例的驱动器电路的操作的时序图；以及
图11是包括根据第八实施例的驱动器电路的开关系统的电路图。
具体实施方式
(第一实施例)
以下将参考图1来说明根据第一实施例的驱动器电路1和包括驱动器电路1的开关系统3。
(1)概述
驱动器电路1是用于电流驱动型的半导体开关元件2的驱动器电路。半导体开关元件2包括栅极21和与栅极21相对应的源极22。电流驱动型的半导体开关元件2是被配置成通过使得电流流经栅极21而接通的元件，并且在该元件接通之后电流也继续流经栅极21。电流驱动型的半导体开关元件2例如不包括金属氧化物半导体场效应晶体管(MOSFET)。
开关系统3包括驱动器电路1和半导体开关元件2。半导体开关元件2除了包括栅极21和源极22之外，还包括漏极23。开关系统3包括分别与半导体开关元件2的源极22和漏极23连接的源极端子32和漏极端子33。
(2)开关系统的组件
(2.1)半导体开关元件
半导体开关元件2例如是基于GaN的半导体开关元件。更具体地，半导体开关元件2是基于GaN的栅极注入晶体管(GIT)。
半导体开关元件2例如包括基板、缓冲层、第一氮化物半导体层、第二氮化物半导体层、源电极、栅电极、漏电极和p型层。缓冲层设置在基板上。
第一氮化物半导体层设置在缓冲层上。第二氮化物半导体层设置在第一氮化物半导体层上。源电极、栅电极和漏电极设置在第二氮化物半导体层上。p型层设置在栅电极和第二氮化物半导体层之间。在半导体开关元件2中，第二氮化物半导体层和p型层构成二极管结构。半导体开关元件2的栅极21包括栅电极和p型层。半导体开关元件2的源极22包括源电极。半导体开关元件2的漏极23包括漏电极。基板例如是硅基板。缓冲层例如是未掺杂的GaN层。第一氮化物半导体层例如是未掺杂的GaN层。第二氮化物半导体层例如是未掺杂的AlGaN层。p型层例如是p型AlGaN层。缓冲层、第一氮化物半导体层和第二氮化物半导体层各自可以包含在其通过金属有机气相外延(MOVPE)等的生长期间不可避免地并入层中的诸如Mg、H、Si、C或O等的杂质。
(2.2)驱动器电路
(2.2.1)驱动器电路的结构
如图1所示，根据第一实施例的驱动器电路1包括电源端子11、接地端子12、信号输入端子13、加速电路14和阻抗元件15。
接地端子12将连接到电流驱动型的半导体开关元件2的源极22，该半导体开关元件包括栅极21、源极22和漏极23。
加速电路14将设置在电源端子11与半导体开关元件2的栅极21之间。
阻抗元件15将设置在信号输入端子13和节点N1之间，节点N1在加速电路14与半导体开关元件2的栅极21之间。
加速电路14包括第一场效应晶体管Q1和第二场效应晶体管Q2。
第二场效应晶体管Q2串联连接到第一场效应晶体管Q1，并且将连接到半导体开关元件2的栅极21。
阻抗元件15的阻抗高于在第一场效应晶体管Q1和第二场效应晶体管Q2这两者都处于接通(ON)状态的情况下的加速电路14的阻抗。
根据第一实施例的驱动器电路1还包括电阻分压器16。电阻分压器16设置在电源端子11和接地端子12之间。在根据第一实施例的驱动器电路1中，第二场效应晶体管Q2的栅极GQ2连接到电阻分压器16的输出端161。
(2.2.2)驱动器电路的详情
在驱动器电路1的电源端子11和接地端子12之间，将连接包括高电位侧输出端和低电位侧输出端的直流电源4。直流电源4的高电位侧输出端将连接到驱动器电路1的电源端子11。直流电源4的低电位侧输出端将连接到驱动器电路1的接地端子12。直流电源4的输出电压例如是12V。直流电源4是绝缘电源。注意，直流电源4不是驱动器电路1的组成部分。
在驱动器电路1的信号输入端子13和接地端子12之间，将连接驱动器集成电路(IC)5和信号源6的串联电路。注意，驱动器IC 5和信号源6不是驱动器电路1的组成部分。
信号源6输出驱动信号(参考图2)。驱动信号例如是具有可在第一电位电平VL1(例如，0V)和第二电位电平VL2(例如，12V)之间改变的电位电平的信号。第一电位电平VL1例如是与直流电源4的低电位侧输出端的电位电平相同的电位电平。第二电位电平VL2例如是与直流电源4的高电位侧输出端的电位电平相同的电位电平。
驱动器IC 5例如是互补金属氧化物半导体(CMOS)逆变器，并且包括p沟道MOSFET和n沟道MOSFET的反串联电路。反串联电路连接在直流电源4的高电位侧输出端和低电位侧输出端之间。在反串联电路中，p沟道MOSFET和n沟道MOSFET的漏极彼此连接，p沟道MOSFET的源极连接到直流电源4的高电位侧输出端，并且n沟道MOSFET的源极连接到直流电源4的低电位侧输出端。在从信号源6输入到驱动器IC 5的驱动信号的电位电平是第二电位电平VL2的情况下，p沟道MOSFET处于断开状态，并且n沟道MOSFET处于接通状态，因此来自驱动器IC 5的输出信号的电位电平是第一电位电平VL1。在从信号源6输入到驱动器IC 5的驱动信号的电位电平是第一电位电平VL1的情况下，p沟道MOSFET处于接通状态，并且n沟道MOSFET处于断开状态，因此输出信号的电位电平是第二电位电平VL2。在驱动信号和来自驱动器IC 5的输出信号的情况下，第二电位电平VL2(例如，12V)对应于逻辑1，并且第一电位电平VL1(例如，0V)对应于逻辑0。
加速电路14是用于以增加的速度接通半导体开关元件2的电路。
在加速电路14中，第一场效应晶体管Q1和第二场效应晶体管Q2彼此串联连接。与半导体开关元件2类似，第一场效应晶体管Q1和第二场效应晶体管Q2各自是基于GaN的GIT。在根据第一实施例的驱动器电路1中，第一场效应晶体管Q1和第二场效应晶体管Q2各自是常关型场效应晶体管。第一场效应晶体管Q1包括栅极GQ1、漏极DQ1和源极SQ1。第二场效应晶体管Q2包括栅极GQ2、漏极DQ2和源极SQ2。在加速电路14中，第一场效应晶体管Q1的源极SQ1连接到第二场效应晶体管Q2的漏极DQ2。在加速电路14中，第一场效应晶体管Q1的漏极DQ1连接到电源端子11。此外，在加速电路14中，第二场效应晶体管Q2的源极SQ2连接到半导体开关元件2的栅极21。
第一场效应晶体管Q1和第二场效应晶体管Q2各自的电流容量均小于半导体开关元件2的电流容量。第一场效应晶体管Q1和第二场效应晶体管Q2各自的栅极宽度小于半导体开关元件2的栅极宽度。第二场效应晶体管Q2的栅极宽度例如基本上等于第一场效应晶体管Q1的栅极宽度，但可以等于或不同于第一场效应晶体管Q1的栅极宽度。
第一场效应晶体管Q1是如下的元件，该元件用于在加速电路14接通半导体开关元件2时，使得比在稳定接通状态下的电流大的电流(栅电流)流经半导体开关元件2的栅极21，由此使半导体开关元件2的栅电压暂时增加到如下的值，该值高于比阈值电压的值高的规定值Vg1(参见图2)。
在驱动器电路1中，使第二场效应晶体管Q2进入接通状态以接通半导体开关元件2，然后第二场效应晶体管Q2断开。
驱动器电路1还包括第一栅电阻R1和第二栅电阻R2。第一栅电阻R1的一端连接到信号输入端子13。第一栅电阻R1的另一端连接到第一场效应晶体管Q1的栅极GQ1。第二栅电阻R2的一端连接到电阻分压器16的输出端161。第二栅电阻R2的另一端连接到第二场效应晶体管Q2的栅极GQ2。从第一场效应晶体管Q1高速接通的观点来看，第一栅电阻R1的电阻值低于第二栅电阻R2的电阻值。
阻抗元件15将设置在加速电路14与半导体开关元件2的栅极21间的节点N1与信号输入端子13之间。阻抗元件15的一端连接到节点N1。阻抗元件15的另一端连接到信号输入端子13。阻抗元件15是用于确定在半导体开关元件2的稳定接通状态下将施加在半导体开关元件2的栅极21和源极22之间的栅电压(规定值Vg1)的元件。阻抗元件15例如是电阻R5。确定电阻R5的电阻值，使得用于接通半导体开关元件2的栅电流流经半导体开关元件2的栅极21。第二栅电阻R2的电阻值和电阻R5的电阻值之间的大小关系被决定为与第二场效应晶体管Q2的栅极宽度和半导体开关元件2的栅极宽度之间的大小关系相反。
电阻分压器16是电阻R3和电阻R4的串联电路，并且设置在电源端子11和接地端子12之间，其中电阻R3在电源端子11侧，电阻R4在接地端子12侧。电阻分压器16的输出端161是电阻R3和电阻R4彼此连接的连接点。在电阻分压器16中，确定电阻R3的电阻值和电阻R4的电阻值之间的比，使得可以从输出端161输出用于接通第二场效应晶体管Q2的电压。在直流电源4连接在电源端子11和接地端子12之间的状态下，电流稳定地流经电阻分压器16的电阻R3和电阻R4，因此电阻R3和电阻R4各自的低电阻值导致直流电源4的电力损耗增加。因此，在减少直流电源4的电力损耗方面，优选电阻R3和R4各自具有高电阻值。然而，在增加第二场效应晶体管Q2的栅电压以稳定第二场效应晶体管Q2的操作方面，不应将电阻R3和R4各自的电阻值增加到过高的值。
在驱动器电路1中，例如，使第二栅电阻R2的电阻值基本上等于电阻分压器16的电阻R3的电阻值，这增加了在半导体开关元件2接通时直到第二场效应晶体管Q2断开为止的时间。这增加了半导体开关元件2的栅电压可以暂时增加到比规定值Vg1高的值的时间，并且可以进一步提高半导体开关元件2的接通速度。此外，在半导体开关元件2的栅电压具有比规定值Vg1高的值期间，驱动器电路1可以使流经半导体开关元件2的漏电流增加得大于在栅电压具有规定值Vg1的情况下的漏电流。这样，驱动器电路1根据其应用而获得使得浪涌电流完全流动所需的时间。
以下说明在直流电源4的输出电压例如是12V的情况下、开关系统3中的半导体开关元件2、第一场效应晶体管Q1和第二场效应晶体管Q2各自的栅极宽度和电路常数的示例。
半导体开关元件2的栅极宽度例如是400mm。第一场效应晶体管Q1的栅极宽度例如是10mm。第二场效应晶体管Q2的栅极宽度例如是10mm。
第一栅电阻R1的电阻值例如是100Ω。第二栅电阻R2的电阻值例如是1kΩ～10kΩ。
电阻R3的电阻值例如是5kΩ。电阻R4的电阻值例如是2kΩ。构成阻抗元件15的电阻R5的电阻值例如是500Ω。
(3)驱动器电路和包括驱动器电路的开关系统的操作
如上所述，根据第一实施例的驱动器电路1包括电源端子11、接地端子12、信号输入端子13、第一场效应晶体管Q1、第二场效应晶体管Q2和阻抗元件15(电阻R5)。
图2是示意性示出输入到信号源6的驱动信号、来自驱动器IC 5的输出信号、第一场效应晶体管Q1的栅电压、第二场效应晶体管Q2的栅电压、半导体开关元件2的栅电压、以及半导体开关元件2的漏极23和源极22之间的电压之间的关系的时序图。
根据第一实施例，在第二场效应晶体管Q2处于接通状态时、输入到信号输入端子13的信号(来自驱动器IC 5的输出信号)的电位电平从第一电位电平VL1改变为比第一电位电平VL1高的第二电位电平VL2的情况下，第一场效应晶体管Q1接通，因此驱动器电路1使得比流经阻抗元件15的电流(例如，1mA)大的电流(例如，1A)流经半导体开关元件2的栅极21，使得半导体开关元件2的栅电压增加到如下的值，该值高于比半导体开关元件2的阈值电压的值高的规定值Vg1，并且之后，驱动器电路1保持电流经由阻抗元件15流经半导体开关元件2的栅极21，使得半导体开关元件2处于常开状态。
(4)优点
根据第一实施例的驱动器电路1和开关系统3包括包含第一场效应晶体管Q1和第二场效应晶体管Q2的加速电路14，因此可以在无需包括电容大的电容器的情况下减少半导体开关元件2的接通时间。
此外，在根据第一实施例的驱动器电路1被配置为单片集成电路的情况下，驱动器电路1不必配备有电容大的电容器，因此实现了小型化。此外，在根据第一实施例的开关系统3被配置为单片集成电路的情况下，开关系统3不必配备有电容大的电容器，因此实现了小型化。
(第二实施例)
以下将参考图3来说明根据第二实施例的驱动器电路1a和包括驱动器电路1a的开关系统3a。
根据第二实施例的驱动器电路1a与根据第一实施例的驱动器电路1(参见图1)基本相同，但与根据第一实施例的驱动器电路1的不同之处在于驱动器电路1a包括恒流电路17来代替驱动器电路1的电阻R4。在根据第二实施例的驱动器电路1a和开关系统3a中，与根据第一实施例的驱动器电路1和开关系统3的组件类似的组件由与第一实施例中的附图标记相同的附图标记来表示，并且省略了对这些组件的说明。
根据第二实施例的驱动器电路1a包括电阻R3和恒流电路17的串联电路来代替根据第一实施例的驱动器电路1的电阻分压器16。电阻R3连接到电源端子11。恒流电路17设置在电阻R3和接地端子12之间。
驱动器电路1a包括第二场效应晶体管Q2，第二场效应晶体管Q2的栅极GQ2连接到电阻R3和恒流电路之间的节点N2。
恒流电路17例如包括包含栅极GQ3、漏极DQ3和源极SQ3的场效应晶体管Q3，并且通过使场效应晶体管Q3的栅极GQ3和源极SQ3短路来构成。在恒流电路17中，场效应晶体管Q3的漏极DQ3连接到电阻R3，并且场效应晶体管Q3的源极SQ3连接到接地端子12。场效应晶体管Q3例如是基于GaN的GIT。
与根据第一实施例的驱动器电路1和开关系统3类似，根据第二实施例的驱动器电路1a和开关系统3a包括加速电路14，因此可以在无需包括电容大的电容器的情况下减少半导体开关元件2的接通时间。
此外，根据第二实施例的驱动器电路1a可以将从被配置成连接在电源端子11和接地端子12之间的直流电源4经由电源端子11和第一场效应晶体管Q1流向第二场效应晶体管Q2的电流抑制为恒流电路17的电流，因此驱动器电路1a可以减少电力损耗。
(第三实施例)
以下将参考图4来说明根据第三实施例的驱动器电路1b和包括驱动器电路1b的开关系统3b。
根据第三实施例的驱动器电路1b与根据第一实施例的驱动器电路1(参见图1)基本相同，但与根据第一实施例的驱动器电路1的不同之处在于驱动器电路1b包括恒压电路18来代替电阻R4。在根据第三实施例的驱动器电路1b和开关系统3b中，与根据第一实施例的驱动器电路1和开关系统3的组件类似的组件由与第一实施例中的附图标记相同的附图标记来表示，并且省略了对这些组件的说明。
根据第三实施例的驱动器电路1b包括电阻R3和恒压电路18的串联电路来代替根据第一实施例的驱动器电路1的电阻分压器16。电阻R3连接到电源端子11。恒压电路18设置在电阻R3和接地端子12之间。在驱动器电路1b中，电阻R3和恒压电路18之间的节点N3连接到第二场效应晶体管Q2的栅极GQ2。
恒压电路18包括彼此串联连接的多个二极管D1。在构成恒压电路18的多个二极管D1中，驱动器电路1b中的离电阻R3最近的二极管D1的阳极连接到电阻R3，并且驱动器电路1b中的离电阻R3最远的二极管D1的阴极连接到接地端子12。确定恒压电路18中的彼此串联连接的二极管D1的数量，使得多个二极管D1的正向电压(Vf)的总和大于第二场效应晶体管Q2的阈值电压，并且第二场效应晶体管Q2未被破坏。
与根据第一实施例的驱动器电路1和开关系统3类似，根据第三实施例的驱动器电路1b和开关系统3b包括加速电路14，因此可以在无需包括电容大的电容器的情况下减少半导体开关元件2的接通时间。
根据第三实施例的驱动器电路1b包括恒压电路18，因此不论施加在电源端子11和接地端子12之间的电压的大小如何，驱动器电路1b都可以抑制将过大的栅电压施加到第二场效应晶体管Q2。
(第四实施例)
以下将参考图5来说明根据第四实施例的驱动器电路1c和包括驱动器电路1c的开关系统3c。
根据第四实施例的驱动器电路1c与根据第一实施例的驱动器电路1(参见图1)基本相同，但与根据第一实施例的驱动器电路1的不同之处在于，驱动器电路1c包括加速电路14c来代替加速电路14。在根据第四实施例的驱动器电路1c和开关系统3c中，与根据第一实施例的驱动器电路1和开关系统3的组件类似的组件由与第一实施例中的附图标记相同的附图标记来表示，并且省略了对这些组件的说明。
加速电路14c包括包含采用达林顿连接的第三场效应晶体管Q21和第四场效应晶体管Q22的第二场效应晶体管Q2。因此，加速电路14c包括：第一场效应晶体管Q1；以及第二场效应晶体管Q2，其包括第三场效应晶体管Q21和第四场效应晶体管Q22的达林顿电路。第三场效应晶体管Q21和第四场效应晶体管Q22各自例如是基于GaN的GIT。
第三场效应晶体管Q21包括栅极GQ21、漏极DQ21和源极SQ21。第四场效应晶体管Q22包括栅极GQ22、漏极DQ22和源极SQ22。第四场效应晶体管Q22的电流容量大于第三场效应晶体管Q21的电流容量。在本实施例中，第四场效应晶体管Q22的栅极宽度大于第三场效应晶体管Q21的栅极宽度。例如，在与根据第一实施例的开关系统3类似、半导体开关元件2的栅极宽度为400mm的情况下，根据第四实施例的驱动器电路1c和开关系统3c中的第四场效应晶体管Q22的栅极宽度与例如第一场效应晶体管Q1的栅极宽度相同，并且例如是10mm。相反，第三场效应晶体管Q21的栅极宽度例如是1mm。
在加速电路14c中，第三场效应晶体管Q21的栅极GQ21连接到电阻分压器16的输出端161。第四场效应晶体管Q22的源极SQ22将连接到半导体开关元件2的栅极21。
根据第四实施例的驱动器电路1c和开关系统3c包括加速电路14c，因此可以在无需包括电容大的电容器的情况下减少半导体开关元件2的接通时间。
此外，在根据第四实施例的驱动器电路1c中，与在第一实施例的驱动器电路1中相比，可以将第二场效应晶体管Q2的电流放大因子增加得更多，因此可以增大电阻分压器16的电阻R3和R4的电阻值。因此，在根据第四实施例的驱动器电路1c中，可以减少电力损耗。
(第五实施例)
以下将参考图6来说明根据第五实施例的驱动器电路1d和包括驱动器电路1d的开关系统3d。
根据第五实施例的驱动器电路1d与根据第一实施例的驱动器电路1(参见图1)基本相同，但与根据第一实施例的驱动器电路1的不同之处在于驱动器电路1d包括加速电路14d来代替加速电路14。在根据第五实施例的驱动器电路1d和开关系统3d中，与根据第一实施例的驱动器电路1和开关系统3的组件类似的组件由与第一实施例中的附图标记相同的附图标记来表示，并且省略了对该组件的说明。
加速电路14d包括常开型的第二场效应晶体管Q2d来代替加速电路14中的常关型的第二场效应晶体管Q2。第二场效应晶体管Q2d是基于GaN的GIT。第二场效应晶体管Q2d包括栅极GQ2d、漏极DQ2d和源极SQ2d。与半导体开关元件2的栅极21类似，常关型的第二场效应晶体管Q2的栅极GQ2包括p型层。相反，常开型的第二场效应晶体管Q2d的栅极GQ2d在栅极21下方在例如第二氮化物半导体层(例如，未掺杂的AlGaN层)的表面中具有凹陷结构，因此第二氮化物半导体层的厚度在栅极21下方比在源极22下方小。常开型的第二场效应晶体管Q2d的栅极GQ2d不必包括p型层，但可以具有与第二氮化物半导体层形成肖特基结的栅电极。
根据第五实施例的驱动器电路1d和开关系统3d包括加速电路14d，因此可以在无需包括电容大的电容器的情况下减少半导体开关元件2的接通时间。
此外，由于加速电路14d的第二场效应晶体管Q2d是常开型的场效应晶体管，因此即使在直流电源4的低输出电压(例如，5V)的情况下，根据第五实施例的驱动器电路1d也可以增加第一场效应晶体管Q1的栅电压。
假定在根据第一实施例的开关系统3中，例如，第二场效应晶体管Q2和半导体开关元件2各自的阈值电压是+2V，并且规定值Vg1是+3V。在这种情况下，在直流电源4的输出电压是5V的情况下，不能增加半导体开关元件2的接通速度。假定在第二场效应晶体管Q2处于接通状态的情况下栅电压是3V。在这种情况下，接通半导体开关元件2使电流流经第一场效应晶体管Q1和第二场效应晶体管Q2，由此增加半导体开关元件2的栅电压。然而，在半导体开关元件2的栅电压达到1V的时间点，第二场效应晶体管Q2断开，因此半导体开关元件2的栅电压缓慢地增加到规定值Vg1(例如，3V)。
相反，假定在根据第五实施例的开关系统3d中，例如，第二场效应晶体管Q2d和半导体开关元件2的阈值电压分别是-3V和+2V，并且规定值Vg1是+3V。在这种情况下，在直流电源4的输出电压是5V的情况下，也可以增加半导体开关元件2的接通速度。假定在第二场效应晶体管Q2d处于接通状态的情况下栅电压是1V。在这种情况下，接通半导体开关元件2使得电流流经第一场效应晶体管Q1和第二场效应晶体管Q2d，由此增加半导体开关元件2的栅电压。在半导体开关元件2的栅电压达到4V的时间点，第二场效应晶体管Q2d断开，因此半导体开关元件2的栅电压缓慢地降低到规定值Vg1(3V)。因此，在根据第五实施例的驱动器电路1d和开关系统3d中，在半导体开关元件2接通的情况下，半导体开关元件2的栅电压可以暂时增加到比规定值Vg1高的值，并且可以减少接通时间。
(第六实施例)
以下将参考图7来说明根据第六实施例的驱动器电路1e和包括驱动器电路1e的开关系统3e。
根据第六实施例的驱动器电路1e与根据第一实施例的驱动器电路1(图1)基本相同，但与根据第一实施例的驱动器电路1的不同之处在于驱动器电路1e包括恒流电路19来代替电阻R3。在根据第六实施例的驱动器电路1e和开关系统3e中，与根据第一实施例的驱动器电路1和开关系统3的组件类似的组件由与第一实施例中的附图标记相同的附图标记来表示，并且省略了对该组件的说明。
根据第六实施例的驱动器电路1e包括恒流电路19和电阻R4的串联电路来代替根据第一实施例的驱动器电路1的电阻分压器16。恒流电路19连接到电源端子11。电阻R4连接在恒流电路19和接地端子12之间。驱动器电路1e包括第二场效应晶体管Q2，第二场效应晶体管Q2的栅极GQ2连接到恒流电路Q2和电阻R4之间的节点N4。
恒流电路19例如包括包含栅极GQ8、漏极DQ8和源极SQ8的场效应晶体管Q8，并且通过使场效应晶体管Q8的栅极GQ8和源极SQ8短路来构成。在恒流电路19中，场效应晶体管Q8的漏极DQ8连接到电源端子11，并且场效应晶体管Q8的源极SQ8连接到电阻R4。场效应晶体管Q8例如是基于GaN的GIT。由于栅极GQ8和源极SQ8短路，因此场效应晶体管Q8具有如图8的实线所示的电压-电流特性，其中漏电压是Vd并且漏电流是Id。在图8中，“VCC”是直流电源4的输出电压。此外，图8中的“VCC/R4”是通过将直流电源4的输出电压除以电阻R4的电阻值所获得的值。在图8中，从将VCC/R4和VCC彼此连接的直线与表示电压-电流特性的实线相交的相交点，垂线向下延伸到横轴(漏电压)，并且VCC和垂线与横轴相交的相交点之间的差是第二场效应晶体管Q2的栅电压的最大值。
类似于根据第一实施例的驱动器电路1和开关系统3，根据第六实施例的驱动器电路1e和开关系统3e包括加速电路14，因此可以在无需包括电容大的电容器的情况下减少半导体开关元件2的接通时间。
此外，由于根据第六实施例的驱动器电路1e包括恒流电路19，因此在直流电源4的输出电压改变时，驱动器电路1e也可以抑制流经第二场效应晶体管Q2的电流，因此可以减少驱动器电路1e的电力损耗，并且可以使第二场效应晶体管Q2的栅电压稳定。
(第七实施例)
以下将参考图9来说明根据第七实施例的驱动器电路1f和包括驱动器电路1f的开关系统3f。
根据第七实施例的驱动器电路1f与根据第一实施例的驱动器电路1基本相同，但与根据第一实施例的驱动器电路1不同之处在于驱动器电路1f还包括直接耦合FET逻辑(DCFL)电路10。在根据第七实施例的驱动器电路1f和开关系统3f中，与根据第一实施例的驱动器电路1和开关系统3的组件类似的组件由与第一实施例中的附图标记相同的附图标记来表示，并且省略了对该组件的说明。
DCFL电路包括输入端101和输出端102，并且连接在电源端子11和接地端子12之间。
在驱动器电路1f中，DCFL电路10的输入端101连接到信号输入端子13。此外，在驱动器电路1f中，DCFL电路10的输出端102将经由阻抗元件15连接到半导体开关元件2的栅极21。
DCFL电路10是包括场效应晶体管Q4和场效应晶体管Q5的逻辑电路。场效应晶体管Q4包括栅极GQ4、漏极DQ4和源极SQ4。场效应晶体管Q5包括栅极GQ5、漏极DQ5和源极SQ5。场效应晶体管Q4是常开型的基于GaN的GIT。场效应晶体管Q5是常关型的基于GaN的GIT。
在DCFL电路10中，场效应晶体管Q4的栅极GQ4和源极SQ4短路，并且场效应晶体管Q4作为恒流元件工作。
在场效应晶体管Q5中，栅极GQ5连接到信号输入端子13。在DCFL电路10中，场效应晶体管Q5的栅极GQ5构成输入端101，并且场效应晶体管Q4的源极SQ4和场效应晶体管Q5的漏极DQ5之间的连接点构成DCFL电路10的输出端102。
DCFL电路10在输入端101处的输入逻辑为1时，从输出端102输出输出逻辑0。DCFL电路10在输入端101的输入逻辑为0时，从输出端102输出输出逻辑1。在DCFL电路10中，大于或等于场效应晶体管Q5的阈值电压的电位电平被定义为输入逻辑1，并且小于场效应晶体管Q5的阈值电压的电位电平被定义为输入逻辑0。在这种情况下，如果输入逻辑为1，则场效应晶体管Q5处于接通状态，并且输出端102具有与接地端子12基本相同的电位。
在DCFL电路10中，在场效应晶体管Q5处于接通状态的情况下的阻抗小于在场效应晶体管Q4处于接通状态的情况下的阻抗，使得在输入逻辑为1时输出逻辑为0。在本实施例中，场效应晶体管Q5的栅极宽度大于场效应晶体管Q4的栅极宽度。
此外，驱动器电路1f还包括设置在DCFL电路10和电源端子11之间的电阻R6，但这不应被解释为限制性的。如果电阻R6的电阻值大于电阻R5的电阻值，则电阻R6的电阻值确定稳定接通状态下的半导体开关元件2的栅电压，因此必须仔细设计电路。
此外，驱动器电路1f还包括设置在场效应晶体管Q5的栅极GQ5与信号输入端子13之间的栅电阻R7。设置栅电阻R7以防止由于栅极GQ5直接连接到驱动器IC 5而导致场效应晶体管Q5的栅极GQ5被过电压破坏。
驱动器电路1f还包括将设置在节点N1和接地端子12之间的场效应晶体管Q6。场效应晶体管Q6包括栅极GQ6、漏极DQ6和源极SQ6。场效应晶体管Q6是常关型的基于GaN的GIT。场效应晶体管Q6是为了提高半导体开关元件2的断开速度所设置的元件。漏极DQ6将连接到半导体开关元件2的栅极。源极SQ6将连接到半导体开关元件2的源极22。设置场效应晶体管Q6，以形成作为用于在半导体开关元件2断开时从半导体开关元件2漏出栅电荷的通路的通路。该通路不通过阻抗元件15。
此外，驱动器电路1f还包括设置在场效应晶体管Q6的栅极GQ6与信号输入端子13之间的栅电阻R8。设置栅电阻R8，以防止由于栅极GQ6直接连接到驱动器IC 5而导致场效应晶体管Q6的栅极GQ6被过电压破坏。在提高场效应晶体管Q6的接通速度以提高半导体开关元件2的断开速度方面，栅电阻R8优选具有低电阻值。
此外，驱动器电路1f还包括与栅电阻R8并联连接的场效应晶体管Q7。场效应晶体管Q7包括栅极GQ7、漏极DQ7和源极SQ7。场效应晶体管Q7是常关型的基于GaN的GIT。场效应晶体管Q7的源极SQ7连接到栅电阻R8在场效应晶体管Q6侧的一端，并且漏极DQ7连接到栅电阻R8在信号输入端子13侧的另一端。栅极GQ7和源极SQ7短路，因此场效应晶体管Q7用作二极管。场效应晶体管Q7是用于增加场效应晶体管Q6的断开速度的元件。
以下说明在直流电源4的输出电压例如是12V的情况下、开关系统3f中的半导体开关元件2以及场效应晶体管Q1、Q2、Q4～Q7各自的栅极宽度、以及电阻R2～R8各自的电路常数的示例。
半导体开关元件2的栅极宽度例如是400mm。第一场效应晶体管Q1的栅极宽度例如是10mm。第二场效应晶体管Q2的栅极宽度例如是10mm。场效应晶体管Q4的栅极宽度例如是0.1mm。场效应晶体管Q5的栅极宽度例如是1mm。场效应晶体管Q6的栅极宽度例如是10mm。场效应晶体管Q7的栅极宽度例如是1mm。第二栅电阻R2的电阻值例如是1kΩ。电阻R3的电阻值例如是5kΩ。电阻R4的电阻值例如是2kΩ。构成阻抗元件15的电阻R5的电阻值例如是500Ω。电阻R6的电阻值例如是100Ω。栅电阻R7的电阻值例如是5kΩ。栅电阻R8的电阻值例如是1kΩ。
图10是示意性示出输入到信号源6的驱动信号、驱动器IC 5的输出信号、第一场效应晶体管Q1(第一FET)的栅电压、第二场效应晶体管Q2(第二FET)的栅电压、半导体开关元件2的栅电压、半导体开关元件2的漏极和源极之间的电压(漏源电压)、场效应晶体管Q5的栅电压(第五FET)和场效应晶体管Q6的栅电压(第六FET)之间的关系的时序图。
根据上述第一实施例，在第二场效应晶体管Q2处于接通状态时、输入到信号输入端子13的信号(来自驱动器IC 5的输出信号)的电位电平从第一电位电平VL1改变为比第一电位电平VL1高的第二电位电平VL2的情况下，第一场效应晶体管Q1接通，因此驱动器电路1使得比流经阻抗元件15的电流大的电流流经半导体开关元件2的栅极21，使得半导体开关元件2的栅电压增加到如下的值，该值高于比半导体开关元件2的阈值电压的值高的规定值Vg1，并且之后，驱动器电路1保持电流经由阻抗元件15流经半导体开关元件2的栅极21，使得半导体开关元件2处于常开状态。
与根据第一实施例的驱动器电路1和开关系统3类似，根据第七实施例的驱动器电路1f和开关系统3f包括加速电路14，因此可以在无需包括电容大的电容器的情况下减少半导体开关元件2的接通时间。
此外，根据第七实施例的驱动器电路1f包括DCFL电路10，以使得能够提高半导体开关元件2的断开速度。
此外，根据第七实施例的驱动器电路1f包括将被配置为单片集成电路的DCFL电路10。
在驱动器电路1f包括场效应晶体管Q4的情况下，不必设置电阻R6。此外，在驱动器电路1f包括电阻R6的情况下，不必设置场效应晶体管Q4。在设置场效应晶体管Q4的情况下，即使在直流电源4的输出电压改变时，基本上也流过恒定的电流，因此驱动器电路1f易于使用。在直流电源4的输出电压固定的情况下，可以仅设置场效应晶体管Q4和电阻R6中的电阻R6。在仅设置电阻R6的情况下，电阻R6的电阻值例如是10kΩ。
(第八实施例)
以下将参考图11来说明根据第八实施例的驱动器电路1g和包括驱动器电路1g的开关系统3g。
根据第八实施例的驱动器电路1g是电流驱动型的半导体开关元件2A的驱动器电路。在根据第八实施例的驱动器电路1g和开关系统3g中，与根据第一实施例的驱动器电路1和开关系统3的组件类似的组件由与第一实施例中的附图标记相同的附图标记来表示，并且省略了对该组件的说明。
半导体开关元件2A是包括两个栅极21和两个源极22的双栅型双向开关元件。两个栅极21一对一地对应于两个源极22。在以下的说明中，为了便于解释，两个栅极21中的一个栅极21可被称为第一栅极21A，并且两个栅极21中的另一栅极21可被称为第二栅极21B。此外，在两个源极22中，与第一栅极21A相对应的一个源极22可被称为第一源极22A，并且与第二栅极21B相对应的另一源极22可被称为第二源极22B。
简要说明了半导体开关元件2A，然后以下说明驱动器电路1g和开关系统3g。
半导体开关元件2A是一种基于GaN的GIT。半导体开关元件2A例如包括基板、缓冲层、第一氮化物半导体层、第二氮化物半导体层、第一源电极、第一栅电极、第二栅电极、第二源电极、第一p型层和第二p型层。缓冲层设置在基板上。第一氮化物半导体层设置在缓冲层上。第二氮化物半导体层设置在第一氮化物半导体层上。第一源电极、第一栅电极、第二栅电极和第二源电极形成在第二氮化物半导体层上。第一p型层设置在第一栅电极和第二氮化物半导体层之间。第二p型层设置在第二栅电极和第二氮化物半导体层之间。在半导体开关元件2A中，第一源极22A包括第一源电极。第一栅极21A包括第一栅电极和第一p型层。第二栅极21B包括第二栅电极和第二P型层。第二源极22B包括第二源电极。基板例如是硅基板。缓冲层例如是未掺杂的GaN层。第一氮化物半导体层例如是未掺杂的GaN层。第二氮化物半导体层例如是未掺杂的AlGaN层。第一p型层和第二p型层各自例如是p型AlGaN层。缓冲层、第一氮化物半导体层和第二氮化物半导体层各自可以包含在其通过金属有机气相外延(MOVPE)等的生长期间不可避免地并入层中的诸如Mg、H、Si、C或O等的杂质。
在半导体开关元件2A中，第二氮化物半导体层与第一氮化物半导体层一起形成异质结部。在异质结部的附近，在第一氮化物半导体层中产生二维电子气。包括二维电子气的区域(以下也称为“二维电子气层”)可以用作n沟道层(电子传导层)。
在以下的说明中，为了便于说明，在第一栅极21A和第一源极22A之间不施加高于或等于第一阈值电压(例如，1.3V)的电压的状态也被称为第一栅极21A处于断开状态。此外，在第一栅极21A处于高电位侧的情况下在第一栅极21A和第一源极22A之间施加高于或等于第一阈值电压的电压的状态也被称为第一栅极21A处于接通状态。此外，在第二栅极21B和第二源极22B之间不施加高于或等于第二阈值电压(例如，1.3V)的电压的状态也被称为第二栅极21B处于断开状态。此外，在第二栅极21B处于高电位侧的情况下在第二栅极21B和第二源极22B之间施加高于或等于第二阈值电压的电压的状态也被称为第二栅极21B处于接通状态。
半导体开关元件2A包括上述的第一p型层和第二p型层，由此实现常关型的晶体管。
半导体开关元件2A根据分别施加到第一栅极21A和第二栅极21B的第一栅电压和第二栅电压的组合而在双向接通状态、双向断开状态、第一二极管状态和第二二极管状态之间可切换。第一栅电压是施加在第一栅极21A和第一源极22A之间的电压。第二栅电压是施加在第二栅极21B和第二源极22B之间的电压。双向接通状态是电流在两个方向(第一方向A1和与第一方向A1相反的第二方向A2)上流动的状态。双向断开状态是双向电流被禁止的状态。第一二极管状态是电流在第一方向A1上流动的状态。第二二极管状态是电流在第二方向A2上流动的状态。
在半导体开关元件2A中，在第一栅极21A处于接通状态且第二栅极21B处于接通状态的情况下，实现双向接通状态。在半导体开关元件2A中，在第一栅极21A处于断开状态且第二栅极21B处于断开状态的情况下，实现双向断开状态。在半导体开关元件2A中，在第一栅极21A处于断开状态且第二栅极21B处于接通状态的情况下，实现第一二极管状态。在半导体开关元件2A中，在第一栅极21A处于接通状态且第二栅极21B处于断开状态的情况下，实现第二二极管状态。
接着，将说明驱动器电路1g和开关系统3g。
驱动器电路1g包括两个加速电路14。在以下的说明中，两个加速电路14中的要连接到半导体开关元件2A的第一栅极21A的一个加速电路14可被称为第一加速电路14A，并且要连接到第二栅极21B的另一加速电路14可被称为第二加速电路14B。
第一加速电路14A和第二加速电路14B具有相同的电路结构。
驱动器电路1g还包括各自包括电源端子11、接地端子12和信号输入端子13的两组，并且这两组以一对一的方式对应于两个加速电路14。在以下的说明中，为了便于解释，可以将两组中的一组的电源端子11、接地端子12和信号输入端子13分别称为第一电源端子11A、第一接地端子12A和第一信号输入端子13A，并且可以将两组中的另一组的电源端子11、接地端子12和信号输入端子13分别称为第二电源端子11B、第二接地端子12B和第二信号输入端子13B。第一电源端子11A、第一接地端子12A和第一信号输入端子13A对应于半导体开关元件2A的第一栅极21A和第一源极22A。第二电源端子11B、第二接地端子12B和第二信号输入端子13B对应于半导体开关元件2A的第二栅极21B和第二源极22B。
此外，驱动器电路1g包括两个电阻分压器16。两个电阻分压器16以一对一的方式对应于两组。在图11中，与第一电源端子11A、第一接地端子12A和第一信号输入端子13A相对应的电阻分压器16被定义为第一电阻分压器16A，并且与第二电源端子11B、第二接地端子12B和第二信号输入端子13B相对应的电阻分压器16被定义为第二电阻分压器16B。
此外，驱动器电路1g包括两个阻抗元件15。在驱动器电路1g中，两个阻抗元件15中的一个阻抗元件15设置在第一栅极21A和第一信号输入端子13A之间，另一阻抗元件15设置在第二栅极21B和第二信号输入端子13B之间。
在以下的说明中，为了便于解释，将连接在驱动器电路1g的第一电源端子11A和第一接地端子12A之间的直流电源4可被称为第一直流电源4A，并且将连接在第二电源端子11B和第二接地端子12B之间的直流电源4可被称为第二直流电源4B。此外，同样在信号源6与将连接在驱动器电路1g的第一信号输入端子13A和第一接地端子12A之间的驱动器IC 5的串联电路中，驱动器IC5可被称为第一驱动器IC 5A，并且信号源6可被称为第一信号源6A。此外，在信号源6与将连接在驱动器电路1g的第二信号输入端子13B和第二接地端子12B之间的驱动器IC 5的串联电路中，驱动器IC 5可被称为第二驱动器IC5B，并且信号源6可被称为第二信号源6B。
第一直流电源4A和第二直流电源4B在输出电压方面是相同的。然而，第一直流电源4A的输出电压和第二直流电源4B的输出电压可以彼此不同。
第一信号源6A和第二信号源6B在第二电位电平VL2方面是相同的。然而，第一信号源6A的第二电位电平VL2和第二信号源6B的第二电位电平VL2可以彼此不同。
根据第八实施例的驱动器电路1g和开关系统3g包括两个加速电路14，因此可以在无需包括电容大的电容器的情况下减少半导体开关元件2A的接通时间。
此外，在根据第八实施例的驱动器电路1g被配置为单片集成电路的情况下，驱动器电路1g不必配备有电容大的电容器，因此实现了小型化。此外，在根据第八实施例的开关系统3g被配置为单片集成电路的情况下，开关系统3g不必配备有电容大的电容器，因此实现了小型化。
上述的第一实施例至第八实施例仅仅是本发明的各种实施例的示例。根据设计等，第一实施例至第八实施例的各种变形例均是可行的，只要实现了本发明的目的即可。
例如，根据第一实施例的驱动器电路1中的电阻分压器16包括至少两个电阻R3和R4。根据第一实施例的驱动器电路1中的电阻分压器16可以具有包括三个或更多个电阻的串联连接的结构。
此外，加速电路14除了包括第一场效应晶体管Q1和第二场效应晶体管Q2之外，还可以包括与第二场效应晶体管Q2串联或并联连接的一个或多个场效应晶体管。
此外，恒流电路17、恒压电路18和恒流电路19各自的电路结构仅是示例，并且不特别限于该示例。然而，采用该结构有助于形成单片集成电路。
此外，开关系统3～3f各自的半导体开关元件2中的p型层不限于p型AlGaN层，但例如可以是p型GaN层或p型金属氧化物半导体层。p型金属氧化物半导体层例如是NiO层。NiO层可以包含例如选自由锂、钠、钾、铷和铯构成的组的至少一种碱金属作为杂质。此外，NiO层例如可以包含在作为杂质添加时变为单价的诸如银或铜等的过渡金属。开关系统3g的半导体开关元件2A的第一p型层和第二p型层各自与半导体开关元件2的p型层类似。
半导体开关元件2和半导体开关元件2A各自可以包括缓冲层和第一氮化物半导体层之间的一个或多个氮化物半导体层。此外，缓冲层不限于单层结构，但例如可以具有超晶格结构。
此外，半导体开关元件2和半导体开关元件2A各自的基板不限于硅基板，但例如可以是GaN基板、SiC基板或蓝宝石基板。
半导体开关元件2A例如可应用于诸如多电平逆变器、调光器、被配置为进行交流-交流电力转换的矩阵转换器等的电气装置。
(各方面)
以上在本发明中所述的实施例等公开了以下方面。
根据第一方面的驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)是用于电流驱动型的半导体开关元件(2；2A)的驱动器电路，该半导体开关元件包括栅极(21)以及与栅极(21)相对应的源极(22)。驱动器电路包括电源端子(11)、接地端子(12)、信号输入端子(13)、加速电路(14；14c；14d)和阻抗元件(15)。接地端子(12)被配置成连接到半导体开关元件(2；2A)的源极(22；22A,22B)。加速电路(14；14c；14d)将设置在电源端子(11；11A,11B)与半导体开关元件(2；2A)的栅极(21)之间。阻抗元件(15)将设置在信号输入端子(13；13A,13B)和节点(N1)之间，节点(N1)在加速电路(14；14c；14d)与半导体开关元件(2；2A)的栅极(21)之间。加速电路(14；14c；14d)包括第一场效应晶体管(Q1)和第二场效应晶体管(Q2；Q2d)。第二场效应晶体管(Q2；Q2d)串联连接到第一场效应晶体管(Q1)，并且被配置成连接到半导体开关元件(2；2A)的栅极(21)。阻抗元件(15)的阻抗高于在第一场效应晶体管(Q1)和第二场效应晶体管(Q2；Q2d)这两者都处于接通状态的情况下的加速电路(14；14c；14d)的阻抗。
第一方面的驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)在无需包括电容大的电容器的情况下，减少了半导体开关元件(2；2A)的接通时间。
参考第一方面的第二方面的驱动器电路(1；1c；1d；1f；1g)还包括电阻分压器(16)。电阻分压器(16)设置在电源端子(11)和接地端子(12)之间。第二场效应晶体管(Q2)的栅极(Q2G)连接到电阻分压器(16)的输出端(161)。
在根据第二方面的驱动器电路(1；1c；1d；1f；1g)中，电阻分压器(16)确定第二场效应晶体管(Q2)的栅电压。
参考第一方面的第三方面的驱动器电路(1a)还包括电阻(R3)和恒流电路(17)。电阻(R3)连接到电源端子(11)。恒流电路(17)设置在电阻(R3)和接地端子(12)之间。第二场效应晶体管(Q2)的栅极(Q2G)连接到电阻(R3)和恒流电路(17)之间的节点(N2)。
第三实施例的驱动器电路(1a)将从被配置成连接在电源端子(11)和接地端子(12)之间的直流电源(4)经由电源端子(11)和第一场效应晶体管(Q1)流向第二场效应晶体管(Q2)的电流抑制为恒流电路(17)的电流，因此驱动器电路(1a)减少了电力损耗。
参考第一方面的第四方面的驱动器电路(1b)还包括电阻(R3)和恒压电路(18)。电阻(R3)连接到电源端子(11)。恒压电路(18)设置在电阻(R3)和接地端子(12)之间。恒压电路(18)包括彼此串联连接的多个二极管(D1)。在驱动器电路(1b)中，第二场效应晶体管(Q2)的栅极(GQ2)连接到电阻(R3)和恒压电路(18)之间的节点(N3)。
第四方面的驱动器电路(1b)使得不论施加在电源端子(11)和接地端子(12)之间的电压的大小如何，都抑制将过高的栅电压施加到第二场效应晶体管(Q2)。
在参考第二方面的第五方面的驱动器电路(1c)中，第二场效应晶体管(Q2)包括采用达林顿连接的第三场效应晶体管(Q21)和第四场效应晶体管(Q22)。第三场效应晶体管(Q21)包括栅极(GQ21)和源极(SQ21)。第四场效应晶体管(Q22)包括栅极(GQ22)和源极(SQ22)。第四场效应晶体管(Q22)的电流容量大于第三场效应晶体管(Q21)的电流容量。第三场效应晶体管(Q21)的栅极(GQ21)连接到电阻分压器(16)的输出端(161)。第四场效应晶体管(Q22)的源极(SQ22)被配置成连接到半导体开关元件(2)的栅极(21)。
根据第五方面的驱动器电路(1c)使得能够增加第二场效应晶体管(Q2)的电流放大因子，因此电阻分压器(16)的电阻((R3,R4)各自具有增大的电阻值。因此，第五方面的驱动器电路(1c)使得能够减少电力损耗。
在参考第一方面至第五方面中任一方面的根据第六方面的驱动器电路(1d)中，第二场效应晶体管(Q2d)是常开型的场效应晶体管。
根据第六方面的驱动器电路(1d)使得在施加在电源端子(11)和接地端子(12)之间的电压小(例如，5V)的情况下，也能够增加第一场效应晶体管(Q1)的栅电压。
参考第一方面的第七方面的驱动器电路(1e)还包括恒流电路(19)和电阻(R4)。恒流电路(19)连接到电源端子(11)。电阻(R4)设置在恒流电路(19)和接地端子(12)之间。第二场效应晶体管(Q2)的栅极(GQ2)连接到恒流电路(19)和电阻(R4)之间的节点(N4)。
根据第七方面的驱动器电路(1e)使得在施加在电源端子(11)和接地端子(12)之间的电压改变的情况下，也能够限制流经第二场效应晶体管(Q2)的电流，使得电力损耗减少并且第二场效应晶体管(Q2)的栅电压稳定。
参考第一方面至第七方面中任一方面的根据第八方面的驱动器电路(1f)还包括DCFL电路(10)。DCFL电路(10)包括输入端(101)和输出端(102)，并且设置在电源端子(11)和接地端子(12)之间。DCFL电路(10)的输入端(101)连接到信号输入端子(13)。DCFL电路(10)的输出端(102)被配置成经由阻抗元件(15)连接到半导体开关元件(2)的栅极(21)。
第八方面的驱动器电路(1f)使得能够减少半导体开关元件(2)的断开时间。
在参考第一方面至第八方面中任一方面的根据第九方面的驱动器电路(1g)中，栅极(21)是两个栅极(21)其中之一，源极(22)是两个源极(22)其中之一，并且半导体开关元件(2A)是包括两个栅极(21)和两个源极(22)的双栅双向开关元件。加速电路(14)是驱动器电路(1g)的两个加速电路(14)其中之一。两个加速电路(14)中的一个加速电路(14)被配置成连接到作为两个栅极(21)中的一个栅极(21)的第一栅极(21A)。两个加速电路(14)中的另一加速电路(14)被配置成连接到作为两个栅极(21)中的另一栅极(21)的第二栅极(21B)。
第九方面的驱动器电路(1g)使得能够减少半导体开关元件(2A)的接通时间。
在参考第一方面至第九方面中任一方面的第十方面的驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)中，半导体开关元件(2；2A)是基于GaN的半导体开关元件。
第十方面的驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)使得能够减少作为基于GaN的半导体开关的半导体开关(2；2A)的接通时间。
根据第十一方面的驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)是用于电流驱动型的半导体开关元件(2；2A)的驱动器电路，该半导体开关元件包括栅极(21)以及与栅极(21)相对应的源极(22)。驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)包括电源端子(11)、接地端子(12)、信号输入端子(13)、第一场效应晶体管(Q1)、第二场效应晶体管(Q2；Q2d)和阻抗元件(15)。接地端子(12)被配置成连接到半导体开关元件(2；2A)的源极(22)。第一场效应晶体管(Q1)连接到电源端子(11)。第二场效应晶体管(Q2；Q2d)串联连接到第一场效应晶体管(Q1)，并且被配置成连接到半导体开关元件(2；2A)的栅极(21)。阻抗元件(15)被配置成设置在信号输入端子(13)和节点(N1)之间，节点(N1)在第二场效应晶体管(Q2；Q2d)与半导体开关元件(2；2A)的栅极(21)之间。驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)被配置成使得在第二场效应晶体管(Q2；Q2d)处于接通状态时、输入到信号输入端子(13)的信号的电压电平从第一电位电平(VL1)改变到比第一电位电平(VL1)高的第二电位电平(VL2)的情况下，第一场效应晶体管(Q1)接通，因此驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)使得比流经阻抗元件(15)的电流大的电流流经半导体开关元件(2；2A)的栅极(21)，从而使得半导体开关元件(2；2A)的栅电压增加到如下的值，该值高于比阈值电压的值高的规定值(Vg1)，并且之后，驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)保持电流从信号输入端子(13)经由阻抗元件(15)流经半导体开关元件(2；2A)的栅极(21)，使得半导体开关元件(2；2A)处于常开状态。
第十一方面的驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)在无需包括电容大的电容器的情况下，减少了半导体开关元件(2；2A)的接通时间。
在参考第一方面至第十一方面中任一方面的第十二方面的驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)中，驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)是单片集成电路。
第十二方面的驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)实现了小型化。
第十三方面的开关系统(3；3a；3b；3c；3d；3e；3f；3g)包括第一方面至第十一方面中任一方面的驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)和半导体开关元件(2；2A)。
第十三方面的开关系统(3；3a；3b；3c；3d；3e；3f；3g)在无需包括电容大的电容器的情况下，减少了半导体开关元件(2；2A)的接通时间。
在参考第十三方面的第十四方面的开关系统(3；3a；3b；3c；3d；3e；3f；3g)中，驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)是单片集成电路。
在第十四方面的开关系统(3；3a；3b；3c；3d；3e；3f；3g)中，驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)实现了小型化。
在参考第十三方面的第十五方面的开关系统(3；3a；3b；3c；3d；3e；3f；3g)中，开关系统(3；3a；3b；3c；3d；3e；3f；3g)是包括彼此集成的驱动器电路(1；1a；1b；1c；1d；1e；1f；1g)和半导体开关元件(2；2A)的单片集成电路。
第十五方面的开关系统(3；3a；3b；3c；3d；3e；3f；3g)实现了小型化。
附图标记说明
1,1a,1b,1c,1d,1e,1f,1g 驱动器电路
2,2A 半导体开关元件
21 栅极
21A 第一栅极
21B 第二栅极
22 源极
22A 第一源极
22B 第二源极
3,3a,3b,3c,3d,3e,3f,3g 开关系统
10 DCFL电路
101 输入端
102 输出端
11 电源端子
12 接地端子
13 信号输入端子
14,14c,14d 加速电路
15 阻抗元件
16 电阻分压器
161 输出端
17 恒流电路
18 恒压电路
19 恒流电路
D1 二极管
N1 节点
N2 节点
Q1 第一场效应晶体管
Q2,Q2d 第二场效应晶体管
Q21 第三场效应晶体管
Q22 第四场效应晶体管
Vg1 规定值
VL1 第一电位电平
VL2 第二电位电平
Claims (15)
1.一种用于电流驱动型的半导体开关元件的驱动器电路，所述半导体开关元件包括栅极和与所述栅极相对应的源极，所述驱动器电路包括：
电源端子；
接地端子，其被配置成连接到所述半导体开关元件的源极；
信号输入端子；
加速电路，其被配置成设置在所述电源端子与所述半导体开关元件的栅极之间；以及
阻抗元件，其被配置成设置在所述信号输入端子和节点之间，所述节点在所述加速电路与所述半导体开关元件的栅极之间，
其中，所述加速电路包括：
第一场效应晶体管，以及
第二场效应晶体管，其串联连接到所述第一场效应晶体管，所述第二场效应晶体管被配置成连接到所述半导体开关元件的栅极，
所述阻抗元件的阻抗高于在所述第一场效应晶体管和所述第二场效应晶体管这两者都处于接通状态的情况下的所述加速电路的阻抗。
2.根据权利要求1所述的驱动器电路，还包括电阻分压器，所述电阻分压器设置在所述电源端子和所述接地端子之间，
其中，所述第二场效应晶体管的栅极连接到所述电阻分压器的输出端。
3.根据权利要求1所述的驱动器电路，还包括：
电阻，其连接到所述电源端子；以及
恒流电路，其设置在所述电阻和所述接地端子之间，
其中，所述第二场效应晶体管的栅极连接到所述电阻和所述恒流电路之间的节点。
4.根据权利要求1所述的驱动器电路，还包括：
电阻，其连接到所述电源端子；以及
恒压电路，其设置在所述电阻和所述接地端子之间，
其中，所述恒压电路包括彼此串联连接的多个二极管，以及
所述第二场效应晶体管的栅极连接到所述电阻和所述恒压电路之间的节点。
5.根据权利要求2所述的驱动器电路，其中，
所述第二场效应晶体管包括采用达林顿连接的第三场效应晶体管和第四场效应晶体管，所述第三场效应晶体管包括栅极、漏极和源极，所述第四场效应晶体管包括栅极、漏极和源极，所述第四场效应晶体管的电流容量大于所述第三场效应晶体管的电流容量，
所述第三场效应晶体管的栅极连接到所述电阻分压器的输出端，以及
所述第四场效应晶体管的源极被配置成连接到所述半导体开关元件的栅极。
6.根据权利要求1至5中任一项所述的驱动器电路，其中，
所述第二场效应晶体管是常开型的场效应晶体管。
7.根据权利要求1所述的驱动器电路，还包括：
恒流电路，其连接到所述电源端子；以及
电阻，其设置在所述恒流电路和所述接地端子之间，
其中，所述第二场效应晶体管的栅极连接到所述恒流电路和所述电阻之间的节点。
8.根据权利要求1至7中任一项所述的驱动器电路，还包括DCFL电路，所述DCFL电路包括输入端和输出端并且设置在所述电源端子和所述接地端子之间，
其中，DCFL电路的输入端连接到所述信号输入端子，以及
所述DCFL电路的输出端被配置成经由所述阻抗元件连接到所述半导体开关元件的栅极。
9.根据权利要求1至8中任一项所述的驱动器电路，其中，
所述栅极是两个栅极其中之一，并且所述源极是两个源极其中之一，
所述半导体开关元件是包括所述两个栅极和所述两个源极的双栅双向开关元件，
所述加速电路是所述驱动器电路的两个加速电路其中之一，以及
所述两个加速电路中的一个加速电路连接到作为两个栅极中的一个栅极的第一栅极，并且所述两个加速电路中的另一加速电路连接到作为两个栅极中的另一栅极的第二栅极。
10.根据权利要求1至9中任一项所述的驱动器电路，其中，
所述半导体开关元件是基于GaN的半导体开关元件。
11.一种用于电流驱动型的半导体开关元件的驱动器电路，所述半导体开关元件包括栅极和与所述栅极相对应的源极，所述驱动器电路包括：
电源端子；
接地端子，其被配置成连接到所述半导体开关元件的源极；
信号输入端子；
第一场效应晶体管，其连接到所述电源端子；
第二场效应晶体管，其串联连接到所述第一场效应晶体管并且被配置成连接到所述半导体开关元件的栅极；以及
阻抗元件，其被配置成设置在所述信号输入端子和节点之间，所述节点在所述第二场效应晶体管与所述半导体开关元件的栅极之间，
所述驱动器电路被配置成使得：
在所述第二场效应晶体管处于接通状态时、输入到所述信号输入端子的信号的电压电平从第一电位电平改变到比所述第一电位电平高的第二电位电平的情况下，
所述第一场效应晶体管接通，所述驱动器电路由此使得比流经所述阻抗元件的电流大的电流流经所述半导体开关元件的栅极，从而使得所述半导体开关元件的栅电压增加到比高于阈值电压值的规定值高的值，
并且之后，所述驱动器电路保持电流从所述信号输入端子经由所述阻抗元件流经所述半导体开关元件的栅极，使得所述半导体开关元件处于常开状态。
12.根据权利要求1至11中任一项所述的驱动器电路，其中，
所述驱动器电路是单片集成电路。
13.一种开关系统，包括：
驱动器电路；以及
根据权利要求1至11中任一项所述的半导体开关元件。
14.根据权利要求13所述的开关系统，其中，
所述驱动器电路是单片集成电路。
15.根据权利要求13所述的开关系统，其中，
所述开关系统是包括彼此集成的所述驱动器电路和所述半导体开关元件的单片集成电路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-101723 | 2019-05-30 | ||
| JP2019101723 | 2019-05-30 | ||
| PCT/JP2020/018104 WO2020241158A1 (ja) | 2019-05-30 | 2020-04-28 | ドライバ回路、及びスイッチシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113875140A true CN113875140A (zh) | 2021-12-31 |
| CN113875140B CN113875140B (zh) | 2024-03-15 |
Family
ID=73554060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080039205.4A Active CN113875140B (zh) | 2019-05-30 | 2020-04-28 | 驱动器电路和开关系统 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11637552B2 (zh) |
| JP (1) | JPWO2020241158A1 (zh) |
| CN (1) | CN113875140B (zh) |
| WO (1) | WO2020241158A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116455006A (zh) * | 2022-01-07 | 2023-07-18 | 荣耀终端有限公司 | 充电电路、电子设备以及充电系统 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0678526A (ja) * | 1992-06-25 | 1994-03-18 | Yaskawa Electric Corp | ゲートドライブ回路 |
| JP2008066929A (ja) * | 2006-09-06 | 2008-03-21 | Mitsubishi Electric Corp | 半導体装置 |
| JP2008193717A (ja) * | 2008-03-17 | 2008-08-21 | Hitachi Ltd | 半導体装置の駆動方法および装置 |
| WO2012157118A1 (ja) * | 2011-05-19 | 2012-11-22 | トヨタ自動車株式会社 | 電圧駆動型素子を駆動する駆動装置 |
| US20130044528A1 (en) * | 2011-08-19 | 2013-02-21 | Kabushiki Kaisha Yaskawa Denki | Gate drive circuit and power converter |
| JP2015204661A (ja) * | 2014-04-11 | 2015-11-16 | 東芝シュネデール・インバータ株式会社 | 半導体素子駆動回路 |
| WO2017081856A1 (ja) * | 2015-11-09 | 2017-05-18 | パナソニックＩｐマネジメント株式会社 | スイッチング回路 |
| US20180083610A1 (en) * | 2015-05-13 | 2018-03-22 | Panasonic Intellectual Property Management Co., Ltd. | Driver circuit, switching control circuit, and switching device |
| US20190140637A1 (en) * | 2016-05-04 | 2019-05-09 | The Hong Kong University Of Science And Technology | Power device with integrated gate driver |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5160860A (en) * | 1991-09-16 | 1992-11-03 | Advanced Micro Devices, Inc. | Input transition responsive CMOS self-boost circuit |
| JP2010051165A (ja) | 2008-07-24 | 2010-03-04 | Panasonic Corp | 半導体装置のゲート駆動回路及びそれを用いた電力変換装置 |
| EP2430755A4 (en) | 2009-05-11 | 2014-01-15 | Power Integrations Inc | GRID ATTACK CIRCUIT FOR ENHANCED MODE AND ENHANCEMENT MODE PROHIBITED BROADBAND SEMICONDUCTOR JFET TRANSISTORS |
| JP7073913B2 (ja) * | 2018-05-30 | 2022-05-24 | 三菱電機株式会社 | 半導体装置 |
-
2020
- 2020-04-28 JP JP2021522728A patent/JPWO2020241158A1/ja active Pending
- 2020-04-28 CN CN202080039205.4A patent/CN113875140B/zh active Active
- 2020-04-28 WO PCT/JP2020/018104 patent/WO2020241158A1/ja active Application Filing
- 2020-04-28 US US17/614,716 patent/US11637552B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0678526A (ja) * | 1992-06-25 | 1994-03-18 | Yaskawa Electric Corp | ゲートドライブ回路 |
| JP2008066929A (ja) * | 2006-09-06 | 2008-03-21 | Mitsubishi Electric Corp | 半導体装置 |
| JP2008193717A (ja) * | 2008-03-17 | 2008-08-21 | Hitachi Ltd | 半導体装置の駆動方法および装置 |
| WO2012157118A1 (ja) * | 2011-05-19 | 2012-11-22 | トヨタ自動車株式会社 | 電圧駆動型素子を駆動する駆動装置 |
| US20130044528A1 (en) * | 2011-08-19 | 2013-02-21 | Kabushiki Kaisha Yaskawa Denki | Gate drive circuit and power converter |
| JP2015204661A (ja) * | 2014-04-11 | 2015-11-16 | 東芝シュネデール・インバータ株式会社 | 半導体素子駆動回路 |
| US20180083610A1 (en) * | 2015-05-13 | 2018-03-22 | Panasonic Intellectual Property Management Co., Ltd. | Driver circuit, switching control circuit, and switching device |
| WO2017081856A1 (ja) * | 2015-11-09 | 2017-05-18 | パナソニックＩｐマネジメント株式会社 | スイッチング回路 |
| US20190140637A1 (en) * | 2016-05-04 | 2019-05-09 | The Hong Kong University Of Science And Technology | Power device with integrated gate driver |
Non-Patent Citations (1)
| Title |
|---|
| GAOFEI TANG: "High-Speed, High-Reliagbility GaN Power Device With Integrated Gate Driver", 2018 IEEE 30TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES AND ICS, vol. 2018, pages 76 - 79, XP033363815, DOI: 10.1109/ISPSD.2018.8393606 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116455006A (zh) * | 2022-01-07 | 2023-07-18 | 荣耀终端有限公司 | 充电电路、电子设备以及充电系统 |
| CN116455006B (zh) * | 2022-01-07 | 2024-04-05 | 荣耀终端有限公司 | 充电电路、电子设备以及充电系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113875140B (zh) | 2024-03-15 |
| US20220224321A1 (en) | 2022-07-14 |
| US11637552B2 (en) | 2023-04-25 |
| JPWO2020241158A1 (zh) | 2020-12-03 |
| WO2020241158A1 (ja) | 2020-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9912329B2 (en) | Semiconductor device and driving system | |
| CN112019200A (zh) | 包括故障安全下拉电路的功率器件和电子开关器件 | |
| US8605399B2 (en) | Load driving device | |
| CN113875140B (zh) | 驱动器电路和开关系统 | |
| US10128848B2 (en) | Level shifter | |
| US20090174387A1 (en) | Semiconductor Device | |
| WO2021079611A1 (ja) | レーザダイオード駆動回路 | |
| US7642502B2 (en) | Photo relay having an insulated gate field effect transistor with variable impedance | |
| US10720922B1 (en) | Semiconductor device | |
| US10312913B2 (en) | Level shifter | |
| US10847947B2 (en) | GaN laser diode drive FET with gate current reuse | |
| US10879694B2 (en) | Reverse direction high-electron-mobility logic devices | |
| JPH06188718A (ja) | 半導体集積回路装置 | |
| JP6370952B2 (ja) | 半導体装置 | |
| EP0545604B1 (en) | High-withstand voltage integrated circuit | |
| JP2021111677A (ja) | 半導体装置 | |
| JP2017005063A (ja) | 電圧発生回路、負電圧発生回路、正負電圧論理回路、及び高周波スイッチ回路 | |
| US10659039B2 (en) | Semiconductor device | |
| US10715138B1 (en) | Open drain driver circuit | |
| CN117747655A (zh) | 半导体装置 | |
| TW201635709A (zh) | 雙向開關電路 | |
| JP2000068817A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |