TW202034317A - 電流電壓轉換電路、基準電壓產生電路及非揮發性半導體存儲裝置 - Google Patents

電流電壓轉換電路、基準電壓產生電路及非揮發性半導體存儲裝置 Download PDF

Info

Publication number
TW202034317A
TW202034317A TW108115300A TW108115300A TW202034317A TW 202034317 A TW202034317 A TW 202034317A TW 108115300 A TW108115300 A TW 108115300A TW 108115300 A TW108115300 A TW 108115300A TW 202034317 A TW202034317 A TW 202034317A
Authority
TW
Taiwan
Prior art keywords
voltage
current
circuit
mos transistor
metal oxide
Prior art date
Application number
TW108115300A
Other languages
English (en)
Other versions
TWI690934B (zh
Inventor
木谷朋文
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Application granted granted Critical
Publication of TWI690934B publication Critical patent/TWI690934B/zh
Publication of TW202034317A publication Critical patent/TW202034317A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Read Only Memory (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)

Abstract

本發明可於比先前技術小的佈局區域內供給穩定的基準電壓。電流電壓轉換電路包括：第一電流鏡電路，包含一對第一MOS電晶體與第二MOS電晶體及輸出電阻；以及空乏型N通道MOS電晶體，插入於被輸入的第一電壓與所述第一MOS電晶體及第二MOS電晶體之間，且具有被反饋來自所述輸出電阻的輸出電壓的閘極；且當已將基準電流輸入所述第一MOS電晶體中時，藉由流入所述第二MOS電晶體及輸出電阻中的與所述基準電流對應的電流來產生輸出電壓。另外，基準電壓產生電路包括所述電流電壓轉換電路，將所述電流電壓轉換電路的輸出電壓作為基準電壓而輸出。

Description

電流電壓轉換電路、基準電壓產生電路及非揮發性半導體存儲裝置
本發明是有關於一種電流電壓轉換電路，使用所述電流電壓轉換電路的基準電壓產生電路，以及使用所述基準電壓產生電路的非揮發性半導體存儲裝置。
圖1是表示先前技術的用於反及（NAND）型快閃記憶體的電壓產生電路的結構例的方塊圖。反及型快閃記憶體等非揮發性半導體存儲裝置為了進行讀出、編程及消去操作而需要許多種類的電壓。通常，如圖1所示，該些電壓由電荷泵電路（charge pump circuit）21與調節器電路（regulator circuit）22等電壓產生電路生成，並經由字線解碼器電路（word line decoder circuit）11而供給至記憶體陣列10中。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-196622號公報
[發明所欲解決之課題]
但是，於來自電荷泵電路21的輸出電壓中存在電壓漣波（voltage ripple），其對記憶單元的壓力帶來影響，具有字線的位置依存性（圖1）。為了減少漣波，而自調節器電路22中供給幾種電壓，但其存在消耗多餘的佈局區域這一問題點。
本發明的目的在於解決以上的問題點，提供一種可於比先前技術小的佈局區域內供給穩定的基準電壓的電流電壓轉換電路，使用所述電流電壓轉換電路的基準電壓產生電路，以及使用所述基準電壓產生電路的非揮發性半導體存儲裝置。 [解決課題之手段]
本發明的電流電壓轉換電路的特徵在於包括： 第一電流鏡電路，包含一對第一金屬氧化物半導體（Metal Oxide Semiconductor，MOS）電晶體與第二MOS電晶體及輸出電阻；以及空乏型N通道MOS電晶體，插入於被輸入的第一電壓與所述第一MOS電晶體及所述第二MOS電晶體之間，且具有被反饋來自所述輸出電阻的輸出電壓的閘極；且當已將基準電流輸入所述第一MOS電晶體中時，藉由流入所述第二MOS電晶體及輸出電阻中的與所述基準電流對應的電流來產生輸出電壓。 [發明的效果]
因此，根據本發明，可提供一種可於比先前技術小的佈局區域內供給穩定的基準電壓的電流電壓轉換電路，使用所述電流電壓轉換電路的基準電壓產生電路，以及使用所述基準電壓產生電路的非揮發性半導體存儲裝置。
以下，參照圖式對本發明的實施方式進行說明。再者，對同一或相同的構成元件賦予同一符號。
（比較例） 圖2A是表示比較例的電流電壓轉換電路的結構例的電路圖。再者，例如於專利文獻1中揭示有使用電流鏡電路的電流電壓轉換電路。
於圖2A中，表示包括一對P通道MOS電晶體M1、P通道MOS電晶體M2來構成，將電流轉換成電壓的簡單的電流鏡電路。此處，MOS電晶體M1的閘極及源極分別與MOS電晶體M2的閘極及源極連接，MOS電晶體M1、MOS電晶體M2的各閘極與MOS電晶體M1的汲極連接。在MOS電晶體M2的汲極與接地之間，連接調整輸出電壓VOUT的可變電阻R1。再者，於安裝時，可變電阻R1使用能夠以數位方式設定的例如半固定電阻。
於如以上般構成的電流電壓轉換電路中，MOS電晶體M1、MOS電晶體M2的各源極中被施加電源電壓V1。由於藉由MOS電晶體M1、MOS電晶體M2來構成電流鏡電路，因此若朝MOS電晶體M1中流出基準電流Iref1，則與該基準電流Iref1對應的電流Iref2流入MOS電晶體M2及可變電阻R1中。此時，於作為輸出電阻的可變電阻R1中生成輸出電壓VOUT並將其輸出。
此處，輸出電壓VOUT必須考慮MOS電晶體M2的汲極-源極間的崩潰電壓（breakdown voltage）BVds2。輸出電壓VOUT有可能被設定成例如0 V，因此必須使電源電壓V1比崩潰電壓BVds2小。
（實施方式1） 圖2B是表示實施方式1的電流電壓轉換電路的結構例的電路圖。與圖2A的電流電壓轉換電路相比，圖2B的電流電壓轉換電路於以下方面不同。 （1）在電源電壓V1與一對MOS電晶體M1、MOS電晶體M2的各源極之間插入有空乏型N通道MOS電晶體DM1。
於圖2B中，MOS電晶體DM1的汲極與電源電壓V1連接，MOS電晶體DM1的源極與MOS電晶體M1、MOS電晶體M2的各源極連接。MOS電晶體DM1的閘極（控制端子）與可變電阻R1的一端及輸出電壓VOUT的端子連接。再者，將MOS電晶體M1、MOS電晶體M2的各源極的電壓設為V2。
於如以上般構成的電流電壓轉換電路中，藉由一對MOS電晶體M1、MOS電晶體M2來構成電流鏡電路。此處，在電壓V2的節點N2與電壓V1的節點N1之間，插入有空乏型N通道MOS電晶體DM1，MOS電晶體DM1的閘極與輸出電壓VOUT的端子連接，輸出電壓VOUT被反饋至該閘極中。藉此，對應於輸出電壓VOUT而流入MOS電晶體DM1中的電流得到控制，從而控制節點N2的電壓V2。
圖2C是表示圖2A及圖2B的電流電壓轉換電路的動作比較的圖表。
空乏型N通道MOS電晶體DM1具有負的臨限值電壓Vth，因此如圖2C所示，節點N2的電壓V2以保持MOS電晶體DM1的輸出電壓VOUT＋Vth的方式得到控制。其意味著將所述崩潰電壓BVds2始終保持於MOS電晶體DM1的臨限值電壓Vth附近。因此，只要MOS電晶體DM1的臨限值電壓Vth未滿崩潰電壓BVds2，則以比圖2A的電流電壓轉換電路高的電壓供給輸出電壓VOUT。
比所述MOS電晶體DM1的崩潰電壓Vds2高的下一個崩潰電壓是接合崩潰電壓BVj。若以接近接合崩潰電壓BVj的方式設定電壓V1，則輸出電壓VOUT的最大值大概變成V1－Vth。
如以上所說明般，如根據圖2C而明確般，可知因存在MOS電晶體DM1的臨限值電壓Vth，而導致圖2B的電流電壓轉換電路的電壓範圍VR2比圖2A的電流電壓轉換電路的電壓範圍VR1大幅度地擴大。另外，圖2B的電流電壓轉換電路可構成產生作為與基準電流Iref1對應的基準電壓的輸出電壓VOUT的基準電壓產生電路。
（實施方式2） 圖3是表示實施方式2的用於反及型快閃記憶體的電壓產生電路的結構例的方塊圖。
於圖3中，基準電壓產生電路24由使用例如實施方式1的包含電流鏡電路的電流電壓轉換電路的基準電壓產生電路構成，根據來自電荷泵電路23的電壓而產生規定的基準電壓VREF並將其施加至MOS電晶體Q1的閘極中。另一方面，利用由MOS電晶體Q1所進行的箝位動作，將來自電荷泵電路21的電壓箝位成與所述基準電壓VREF對應的規定電壓以下。該箝位方式可稱為箝位MOS方式。可使用圖3的箝位MOS方式的MOS電晶體Q1，供給將供給至字線解碼器電路11及記憶體陣列10的字線中的字線電壓與先前技術相比減輕了漣波而成的規定值電壓。
圖4是表示包含使用圖2B的電流電壓轉換電路的基準電壓產生電路的電壓產生電路的結構例的電路圖。於圖4中，包括電荷泵電路21、電荷泵電路23，多個基準電壓產生電路24-1～基準電壓產生電路24-4，以及箝位MOS方式的MOS電晶體M41～MOS電晶體M44來構成。
於圖4中，各基準電壓產生電路24-1～基準電壓產生電路24-4的特徵在於：於使用圖2B的電流電壓轉換電路的基準電壓產生電路中，在MOS電晶體M2與可變電阻R1之間，插入有用於與箝位MOS方式的MOS電晶體M41～MOS電晶體M44構成電流鏡電路的MOS電晶體M3。此處，MOS電晶體M3的閘極與其汲極連接。
以下對關於基準電壓產生電路24-1與MOS電晶體M41的電路的電路動作進行說明。基準電壓產生電路24-1根據來自電荷泵電路23的電壓V1，將作為與基準電流Iref1對應的輸出電壓VOUT的基準電壓VREF施加至MOS電晶體M41的閘極中。MOS電晶體M3與MOS電晶體M41構成電流鏡電路，且自電荷泵電路21朝MOS電晶體M41的汲極中施加電荷泵電壓VCPOUT。於該些電路中，與流入MOS電晶體M3中的電流Iref2對應的電流流入MOS電晶體M41中，作為MOS電晶體M3的源極電壓的目標電壓VTARGET 可使箝位MOS方式的MOS電晶體M41的源極中出現已被箝位的基準電壓。
另外，基準電壓產生電路24-2與MOS電晶體M42的電路、基準電壓產生電路24-3與MOS電晶體M43的電路，及基準電壓產生電路24-4與MOS電晶體M44的電路亦與所述電路同樣地進行動作。
根據如以上般構成的圖4的電壓產生電路，由於所述電流鏡電路的鏡像效應（mirror effect），因此目標電壓VTARGET 被正確地傳達至記憶體陣列10中，來自電荷泵電路21、電荷泵電路23的漣波急劇地減少。
（實施方式2） 圖5是表示實施方式2的用於反及型快閃記憶體的電壓產生電路的具體的結構例的方塊圖。
於圖5中，電壓產生電路為了產生用於反及型快閃記憶體的以下的各種電壓並將其經由字線解碼器電路11而供給至記憶體陣列10中，包括多個電荷泵電路21-1～電荷泵電路21-4，及多個調節器電路22-1、調節器電路22-2來構成。 （1）編程電壓VPGM ； （2）用於非選擇字線的電壓VPASS1 /電壓VPASS2 /電壓VPASS3 ； （3）讀出或驗證電壓VRD ； （4）選擇閘極電壓VSG ； （5）其他電壓。
此處，調節器電路22-1、調節器電路22-2例如可使用所述基準電壓產生電路來構成，尤其，更正確且必須減輕漣波的電壓VPASS1 及電壓VRD 藉由調節器電路22-1、調節器電路22-2來產生。
圖6A是用於說明於實施方式2中在字線的低電壓側施加各動作電壓的條件的電路圖。另外，圖6B是用於說明於實施方式2中在字線的高電壓側施加各動作電壓的條件的電路圖。
圖6A是說明於字線的低電壓側施加各動作電壓的條件的圖，於電壓VPASS3 的電路中最承受負荷。相對於此，若選擇字線朝高電壓側移動，則如圖6B所示，於電壓VPASS3 的電路中承受的負荷顯著地減少，於電壓VPASS2 的電路中承受最重的負荷。尤其，於未選擇的電壓的電路中，各電荷泵電路的電路規模變大，必須覆蓋大範圍的負荷。
（實施方式3） 圖7是表示實施方式3的用於反及型快閃記憶體的電壓產生電路的具體結構例的方塊圖。
於圖7中，基準電壓產生電路24使用圖4的電路來構成，根據來自電荷泵電路23的電壓V1而產生規定的基準電壓VREF，並將其分別施加至箝位MOS方式的MOS電晶體M51～MOS電晶體M55的各閘極中。另一方面，使用箝位MOS方式的MOS電晶體M51～MOS電晶體M55，針對來自電荷泵電路21的電荷泵電壓VCPOUT分別產生規定的必要的電壓並經由字線解碼器電路11而供給至記憶體陣列10中。
圖7的電壓產生電路包括電荷泵電路21，若使用電荷泵電路，則總負荷相同，不論已選擇的字線的位置，均可產生各種電壓，而可節約佈局面積。
圖8是表示利用圖7的電壓產生電路的電壓產生例的圖表。如根據圖8而明確般，來自電荷泵電路的電荷泵電壓VCPOUT仍然存在若干漣波，但穿過箝位MOS方式的MOS電晶體M51～MOS電晶體M55後，漣波充分地減少。
（實施方式4） 圖9是表示實施方式4的用於反及型快閃記憶體的電壓產生電路的結構例的方塊圖。圖7的電壓產生電路雖然可減少雜訊，但使輸出電壓變得正確的精度仍然不高。為了解決該問題點，而提出圖9的電壓產生電路。
於圖9中，藉由MOS電晶體M3與MOS電晶體M4來構成電流鏡電路50，且構成有用於對記憶體陣列10的各節點施加適當的各電壓的源極隨耦電路（source follower circuit）60。為了強制地使各電壓分別變成適當的電壓，而將藉由施加了規定的偏置閘極電壓VBIAS的MOS電晶體M5來流出尾電流ITC 的源極隨耦電路60的MOS電晶體M5與MOS電晶體M4串聯連接。再者，CLOAD 表示電壓供給線的寄生電容。
根據如以上般構成的圖9的電壓產生電路，MOS電晶體M3與MOS電晶體M4的電流密度相互變成相同。由於電流密度相同，因此MOS電晶體M4的臨限值電壓Vth與MOS電晶體M3的臨限值電壓Vth相同，因此目標電壓VTARGET 作為各電壓VRD 、電壓VPASS1 ～電壓VPASS3 ，及電壓VPGM 而被正確地轉送至記憶體陣列10中。
（變形例） 於以上的實施方式中，對用於反及型快閃記憶體的電壓產生電路進行了說明，但本發明並不限於此，亦可應用於其他各種非揮發性半導體存儲裝置。
10:記憶體陣列 11:字線解碼器電路 21、23、21-1～21-4:電荷泵電路 22、22-1、22-2:調節器電路 24、24-1～24-4:基準電壓產生電路 50:電流鏡電路 60:源極隨耦電路 BVds2、Vds2:崩潰電壓 BVj:接合崩潰電壓 CLOAD:寄生電容 D:汲極 DM1、M1～M55、Q1:MOS電晶體 G:閘極 Iref1:基準電流 Iref2:電流 ITC:尾電流 N1、N2:節點 R1:可變電阻 S:源極 V1:電源電壓 V2、VPASS1、VPASS2、VPASS3:電壓 VBIAS:偏置閘極電壓 VCPOUT:電荷泵電壓 VOUT:輸出電壓 VPGM:編程電壓 VRD:讀出或驗證電壓； VR1、VR2:電壓範圍 VREF:基準電壓 Vth:臨限值電壓 VTARGET:目標電壓
圖1是表示先前技術的用於反及型快閃記憶體的電壓產生電路的結構例的方塊圖。 圖2A是表示比較例的電流電壓轉換電路的結構例的電路圖。 圖2B是表示實施方式1的電流電壓轉換電路的結構例的電路圖。 圖2C是表示圖2A及圖2B的電流電壓轉換電路的動作比較的圖表。 圖3是表示實施方式2的用於反及型快閃記憶體的電壓產生電路的結構例的方塊圖。 圖4是表示包含使用圖2B的電流電壓轉換電路的基準電壓產生電路的電壓產生電路的結構例的電路圖。 圖5是表示實施方式2的用於反及型快閃記憶體的電壓產生電路的具體的結構例的方塊圖。 圖6A是用於說明於實施方式2中在字線的低電壓側施加各動作電壓的條件的電路圖。 圖6B是用於說明於實施方式2中在字線的高電壓側施加各動作電壓的條件的電路圖。 圖7是表示實施方式3的用於反及型快閃記憶體的電壓產生電路的結構例的方塊圖。 圖8是表示利用圖7的電壓產生電路的電壓產生例的圖表。 圖9是表示實施方式4的用於反及型快閃記憶體的電壓產生電路的結構例的方塊圖。
D:汲極
DM1:MOS電晶體
G:閘極
Iref1:基準電流
Iref2:電流
M1、M2:MOS電晶體
N1、N2:節點
R1:可變電阻
S:源極
V1:電源電壓
V2:電壓
Vds2:崩潰電壓
VOUT:輸出電壓

Claims (6)

  1. 一種電流電壓轉換電路，其特徵在於包括： 第一電流鏡電路，包含一對第一金屬氧化物半導體電晶體與第二金屬氧化物半導體電晶體及輸出電阻；以及 空乏型N通道金屬氧化物半導體電晶體，插入於被輸入的第一電壓與所述第一金屬氧化物半導體電晶體及所述第二金屬氧化物半導體電晶體之間，且具有被反饋來自所述輸出電阻的輸出電壓的閘極；且 當已將基準電流輸入所述第一金屬氧化物半導體電晶體中時，藉由流入所述第二金屬氧化物半導體電晶體及所述輸出電阻中的與所述基準電流對應的電流來產生輸出電壓。
  2. 一種基準電壓產生電路，其是包括如申請專利範圍第1項所述的所述電流電壓轉換電路的基準電壓產生電路，其特徵在於： 將所述電流電壓轉換電路的輸出電壓作為基準電壓而輸出。
  3. 如申請專利範圍第2項所述的基準電壓產生電路，其包括： 第三金屬氧化物半導體電晶體，插入於所述第二金屬氧化物半導體電晶體與所述輸出電阻之間，具有相互連接的閘極及汲極；以及 第四金屬氧化物半導體電晶體，根據所述基準電壓，箝位被輸入的第二電壓； 將所述第三金屬氧化物半導體電晶體及所述第四金屬氧化物半導體電晶體作為第二電流鏡電路來構成，且 將來自所述第四金屬氧化物半導體電晶體的輸出電壓作為基準電壓而輸出。
  4. 如申請專利範圍第3項所述的基準電壓產生電路，其包括源極隨耦電路，所述源極隨耦電路輸出所述輸出電壓，與所述第四金屬氧化物半導體電晶體的源極連接，並流出規定電流。
  5. 如申請專利範圍第4項所述的基準電壓產生電路，其中所述源極隨耦電路包括具有已被施加規定的偏置電壓的閘極的第五金屬氧化物半導體電晶體。
  6. 一種非揮發性半導體存儲裝置，其是包括記憶體陣列的非揮發性半導體存儲裝置，其特徵在於： 包括如申請專利範圍第2項至第5項中任一項所述的基準電壓產生電路，且 將來自所述基準電壓產生電路的輸出電壓供給至非揮發性半導體存儲裝置的記憶體陣列中。
TW108115300A 2019-03-01 2019-05-02 電流電壓轉換電路、基準電壓產生電路及非揮發性半導體存儲裝置 TWI690934B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019037526A JP6887457B2 (ja) 2019-03-01 2019-03-01 基準電圧発生回路及び不揮発性半導体記憶装置
JP2019-037526 2019-03-01

Publications (2)

Publication Number Publication Date
TWI690934B TWI690934B (zh) 2020-04-11
TW202034317A true TW202034317A (zh) 2020-09-16

Family

ID=71132560

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115300A TWI690934B (zh) 2019-03-01 2019-05-02 電流電壓轉換電路、基準電壓產生電路及非揮發性半導體存儲裝置

Country Status (4)

Country Link
US (1) US10795397B2 (zh)
JP (1) JP6887457B2 (zh)
CN (1) CN111638743B (zh)
TW (1) TWI690934B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11170864B2 (en) * 2019-02-19 2021-11-09 Texas Instruments Incorporated Methods and apparatus to improve performance while reading a one-time-programmable memory
CN113489314B (zh) * 2021-08-03 2022-07-15 北京紫光青藤微系统有限公司 用于调整电荷泵输出电压的装置、电子设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304539B2 (ja) * 1993-08-31 2002-07-22 富士通株式会社 基準電圧発生回路
JP2002328732A (ja) * 2001-05-07 2002-11-15 Texas Instr Japan Ltd 基準電圧発生回路
JP2005099322A (ja) * 2003-09-24 2005-04-14 Casio Comput Co Ltd 出力回路及び表示駆動装置
JP2005267712A (ja) * 2004-03-17 2005-09-29 Toshiba Microelectronics Corp 不揮発性半導体記憶装置
JP4295680B2 (ja) * 2004-06-15 2009-07-15 シャープ株式会社 半導体記憶装置
KR100748553B1 (ko) * 2004-12-20 2007-08-10 삼성전자주식회사 리플-프리 고전압 발생회로 및 방법, 그리고 이를 구비한반도체 메모리 장치
JP4836125B2 (ja) * 2006-04-20 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
US7554311B2 (en) 2006-07-31 2009-06-30 Sandisk Corporation Hybrid charge pump regulation
JP5028972B2 (ja) * 2006-11-27 2012-09-19 富士通セミコンダクター株式会社 オペアンプ回路
TWI449050B (zh) * 2009-12-31 2014-08-11 Ind Tech Res Inst 電阻式記憶體驗證方法及其驗證裝置
JP2011141649A (ja) * 2010-01-06 2011-07-21 Elpida Memory Inc 半導体回路、及びコンピュータシステム
JP2012038930A (ja) * 2010-08-06 2012-02-23 Ricoh Co Ltd 半導体集積回路装置
CN101964212B (zh) * 2010-08-11 2015-06-17 上海华虹宏力半导体制造有限公司 负电压斜率控制电路
JP5706653B2 (ja) * 2010-09-14 2015-04-22 セイコーインスツル株式会社 定電流回路
JP5950647B2 (ja) * 2012-03-22 2016-07-13 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
CN103036411B (zh) 2012-11-30 2017-03-08 上海华虹宏力半导体制造有限公司 电荷泵电路
WO2015103768A1 (en) 2014-01-10 2015-07-16 Silicon Image, Inc. Linear regulator with improved power supply ripple rejection
TWI688951B (zh) * 2014-10-30 2020-03-21 日商索尼半導體解決方案公司 非揮發性記憶體裝置
CN104779948A (zh) * 2015-03-11 2015-07-15 上海华虹宏力半导体制造有限公司 平方律扩展电路
US10192626B1 (en) * 2017-08-31 2019-01-29 Micro Technology, Inc. Responding to power loss
JP7000187B2 (ja) * 2018-02-08 2022-01-19 エイブリック株式会社 基準電圧回路及び半導体装置

Also Published As

Publication number Publication date
US10795397B2 (en) 2020-10-06
CN111638743B (zh) 2022-03-18
US20200278714A1 (en) 2020-09-03
CN111638743A (zh) 2020-09-08
JP2020141366A (ja) 2020-09-03
TWI690934B (zh) 2020-04-11
JP6887457B2 (ja) 2021-06-16

Similar Documents

Publication Publication Date Title
US7880531B2 (en) System, apparatus, and method for selectable voltage regulation
US20100264899A1 (en) Semiconductor device generating voltage for temperature compensation
US7269092B1 (en) Circuitry and device for generating and adjusting selected word line voltage
CN101257300A (zh) 可调式晶体管体偏置电路
US20170076800A1 (en) Voltage generating circuit and semiconductor memory device
US6771200B2 (en) DAC-based voltage regulator for flash memory array
US11829174B2 (en) High voltage regulator
TWI690934B (zh) 電流電壓轉換電路、基準電壓產生電路及非揮發性半導體存儲裝置
US9360877B2 (en) Negative voltage regulation circuit and voltage generation circuit including the same
KR100897286B1 (ko) 부전위 방전 회로
US9257194B1 (en) Drain regulator for NOR flash memory
JP4284343B2 (ja) 半導体集積回路
KR100660875B1 (ko) 트리밍전압 발생회로를 구비하는 반도체 메모리 장치 및반도체 메모리 장치에서의 트리밍전압 발생방법
JP7061179B2 (ja) 電流電圧変換回路、基準電圧発生回路及び不揮発性半導体記憶装置
ITTO980961A1 (it) Dispositivo e metodo di programmazione di celle di memoria nonvolatile con generazione automatica della tensione di programmazione.
TW201910958A (zh) 調節電路及其提供調節電壓至目標電路的方法
KR20150000114A (ko) 기준 전류의 오프셋 보정을 위한 반도체 장치
US8988138B1 (en) Semiconductor device
JP2004164746A (ja) 不揮発性半導体メモリの内部電源回路及び不揮発性半導体メモリ装置
US7221138B2 (en) Method and apparatus for measuring charge pump output current
EP1537671A2 (en) Dac-based voltage regulator for flash memory array
US8619489B2 (en) Driving circuit for memory device
JP2005538678A6 (ja) フラッシュメモリアレイのためのｄａｃベースの電圧レギュレータ
KR20050040940A (ko) Ｄａｃ 기반 플레시 메모리 어레이용 전압 레귤레이터
WO2015136680A1 (ja) 電圧制御回路及び半導体記憶装置