TW201834191A - 晶片封裝結構和方法 - Google Patents

晶片封裝結構和方法 Download PDF

Info

Publication number
TW201834191A
TW201834191A TW106139850A TW106139850A TW201834191A TW 201834191 A TW201834191 A TW 201834191A TW 106139850 A TW106139850 A TW 106139850A TW 106139850 A TW106139850 A TW 106139850A TW 201834191 A TW201834191 A TW 201834191A
Authority
TW
Taiwan
Prior art keywords
rdl
substrate
target wafer
wafer
solder ball
Prior art date
Application number
TW106139850A
Other languages
English (en)
Inventor
會利 符
李珩
張曉東
Original Assignee
大陸商華為技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商華為技術有限公司 filed Critical 大陸商華為技術有限公司
Publication of TW201834191A publication Critical patent/TW201834191A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本申請實施例公開了一種晶片封裝結構和方法，能夠減小封裝結構厚度，提高管腳密度，增加互連通道數量，增大頂層晶片的頻寬。該晶片封裝結構包括：重佈線層RDL；目標晶片，包括有源面和背面，該目標晶片的有源面與該RDL的第一表面連接；基板，該基板的第一表面與該目標晶片的背面相對；互連通道，位於該目標晶片的四周，該互連通道的一端與該RDL的第一表面相連，該互連通道的另一端與該基板的第一表面相連。

Description

晶片封裝結構和方法
本申請涉及晶片封裝領域，並且更具體地，涉及晶片封裝結構和方法。
隨著可擕式電子產品的飛速增長，電子器件中安裝在印刷電路板（Printed Circuit Broad，簡稱“PCB”）上的半導體封裝也逐漸變小變薄。因此，封裝在產業鏈中的地位也變得更加重要。
目前，已知一種封裝結構，採用堆疊封裝（Package on Package，簡稱“POP”）技術，將晶片封裝於上、下兩層基板之間。具體地，下層基板可用於承載目標晶片，上層基板可用於承載頂層晶片，通過上、下兩層基板的支撐作用，可以實現多層晶片封裝結構在垂直方向的堆疊，從而實現三維封裝。其中，上層基板可以為轉接板（interposer）基板，下層基板可以為普通有機基板，晶片與基板之間可以填充模塑膠（Molding Compound，簡稱“MC”），MC中具有垂直互連系統（Vertical Interconnects System，簡稱“VIS”），以實現上、下層基板之間的電氣互連。
然而，通過兩層基板封裝晶片使得整個封裝結構（包括：上層基板、MC、目標晶片和下層基板）的厚度較大（例如，約為490微米（μm）），並不能滿足當前技術中半導體封裝變小變薄的需求，同時也不利於晶片的散熱。因此，需要提供一種技術，能夠減小封裝結構的厚度。
本申請提供了一種晶片封裝結構和方法，以通過重佈線層（Redistribution Layer，簡稱“RDL”）代替下層基板，達到減小封裝結構厚度、提高管腳密度的效果，同時提高互連通道密度，提高頂層晶片頻寬。
第一方面，提供了一種晶片封裝結構，包括：
重佈線層RDL；
目標晶片，包括有源面和背面，所述目標晶片的有源面與所述RDL的第一表面連接；
基板，所述基板的第一表面與所述目標晶片的背面相對；
互連通道，位於所述目標晶片的四周，所述互連通道的一端與所述RDL的第一表面相連，所述互連通道的另一端與所述基板的第一表面相連。
因此，本申請實施例的晶片封裝結構，通過RDL代替下層基板，與現有技術相比，減小了基板加工工藝對封裝結構的限制。
具體地，一方面，基板的加工工藝（即，基板級工藝）一方面使得基板的尺寸（例如，厚度）較大，整個晶片封裝結構的厚度受限於基板加工厚度，使得該晶片封裝結構不適用於對厚度要求較高的產品，而本申請實施例中通過採用圓片級工藝製備RDL，可以很好地控制RDL厚度，從而達到減小整體厚度的效果，使得該晶片封裝結構能夠更多地應用於對厚度要求較高的終端設備。同時，基板的加工工藝也使得用於連接晶片管腳的間距較大，即，管腳密度較小，若要增加管腳，就需要增大目標晶片的面積（或者說，封裝面積），而本申請實施例中通過採用圓片級工藝製備RDL，其管腳間距離可以做的更小，從而增加了管腳密度。
另一方面，現有技術中的互連通道採用熱壓焊球，熱壓焊球在通過高溫壓縮高度的同時，焊球橫向發生了膨脹，限制了VIS通道的最小間距，從而使得VIS的通道數量受限，從而限制了頂層晶片的頻寬，而本申請實施例中，通過使用銅柱、研磨焊球等代替熱壓焊球，避免了對互連通道的最小間距的限制，從而可以增加互連通道的密度，進而提高頂層晶片的頻寬。
再一方面，在該晶片封裝結構中，仍然保留有上層基板，可以很好地將該晶片封裝結構的翹曲程度控制在可接受的範圍內。
結合第一方面，在第一方面的第一種可能的實現方式中，所述互連通道包括預植於所述基板的第一表面的第一銅柱。
結合第一方面，在第一方面的第二種可能的實現方式中，所述互連通道包括研磨焊球和第一連接件，所述研磨焊球的一端與所述RDL連接，所述研磨焊球的另一端通過所述第一連接件與所述基板的第一表面連接，
所述研磨焊球包括釺料球，所述第一連接件包括以下任意一種：第二銅柱、預塗錫膏或焊球。
結合第一方面，在第一方面的第三種可能的實現方式中，所述互連通道包括第一銅柱和第一連接件，所述第一銅柱的一端與所述RDL連接，所述第一銅柱的另一端通過所述第一連接件與所述基板的第一表面連接，
所述第一連接件包括預塗錫膏或焊球。
因此，通過使用以上列舉的垂直互連通道代替熱壓焊球來實現電氣互連，可以進一步減小厚度。
結合第一方面或其上述可能的實現方式，在第一方面的第四種可能的實現方式中，所述RDL包括金屬佈線，所述目標晶片的有源面包括焊盤，所述焊盤與露出於所述RDL的第一表面的金屬佈線連接。
可選地，所述晶片封裝結構還包括第二連接件，所述第二連接件的一端與所述焊盤連接，所述第二連接件的另一端與露出於所述RDL的第一表面的金屬佈線連接。
因此，通過第二連接件與RDL的第一表面連接，可以減小研磨造成的應力損傷。
結合第一方面或其上述可能的實現方式，在第一方面的第五種可能的實現方式中，所述晶片封裝結構還包括模塑膠MC，所述MC填充於所述RDL與所述基板之間，並從所述目標晶片的四周包圍所述目標晶片，所述互連通道沿第一方向貫穿於所述MC，所述第一方向與所述RDL的第一表面基本垂直；
其中，所述MC為可研磨材料。即，該MC具有可被研磨的特性，通過研磨可以減薄MC的厚度，從而進一步減小該晶片封裝結構的整體厚度。
這裡，所述第一方向與所述RDL的第一表面基本垂直，可以理解為所述第一方向與所述RDL的第一表面的夾角為近似90度。也就是說，第一方向與RDL的第一表面的夾角在製備過程中可能存在一定的誤差範圍，但這是可以忽略的，或者說，是允許的。
應理解，這裡示出的互連通道沿第一方向貫穿MC的情況僅為一種可能的實現方式，而不應對本申請構成任何限定。在實際的製備過程中，第一方向與RDL的夾角可以為近似90度，也可以具有一定的傾角（例如，小於90度），只要保證互連通道能夠貫穿MC的第一表面和第二表面，均應落入本申請的保護範圍內。
結合第一方面或其上述可能的實現方式，在第一方面的第六種可能的實現方式中，所述基板的第一表面與所述目標晶片的背面之間塗覆有粘附材料，所述粘附材料包括以下至少一種：熱壓非導電膠、熱壓非導電膜、晶片粘接薄膜或銀膠。
粘附材料可以塗覆於目標晶片的背面與基板的第一表面之間，也可以同時塗覆於目標晶片的邊緣處、MC的第一表面和基板的第一表面之間，以將互連通道包裹住，從而達到保護目標晶片背面，提高互連通道的可靠性的效果。
第二方面，提供了一種三維晶片封裝結構，包括第一方面或第一方面的任意一種可能的實現方式中的晶片封裝結構。
因此，本申請實施例的三維晶片封裝結構，通過使用本申請實施例的晶片封裝結構，可以在總體上減小三維晶片封裝結構的整體厚度。
需要說明的是，本申請實施例的三維晶片封裝結構，並不限於使用本申請實施例的晶片封裝結構，本申請實施例的晶片封裝結構也可以與其他形式的晶片封裝結構共同用於堆疊三維晶片封裝結構。
協力廠商面，提供了一種晶片封裝方法，包括：
在基板的第一表面上連接互連通道，所述互連通道的一端與所述基板的第一表面相連；
在所述基板的第一表面上連接目標晶片，所述目標晶片的背面與所述基板的第一表面相對；
製備重佈線層RDL，所述RDL與所述互連通道的另一端相連，所述RDL的第一表面與所述目標晶片的有源面連接。
因此，本申請實施例的晶片封裝結構，通過RDL代替下層基板，減小了基板工藝對封裝結構的限制，一方面，可以減小整體厚度，使得該晶片封裝結構能夠更多地應用於對厚度要求較高的終端設備；同時可以增加管腳密度；另一方面，在封裝面積不變的情況下，增加了垂直互連通道的數量，從而提高了頂層晶片的頻寬。同時，在該晶片封裝結構中，仍然保留有上層基板，可以很好地將該晶片封裝結構的翹曲程度控制在可接受的範圍內。
結合協力廠商面，在協力廠商面的第一種可能的實現方式中，所述互連通道包括第一銅柱，以及，
所述在基板的第一表面上連接互連通道，包括：
在所述基板的第一表面電鍍所述第一銅柱。
因此，通過使用第一銅柱代替熱壓焊球來實現電氣互連，可以進一步減小厚度。
結合協力廠商面或其上述可能的實現方式，在協力廠商面的第二種可能的實現方式中，在所述製備RDL之前，所述晶片封裝方法還包括：
在所述基板的第一表面上填充模塑膠MC，以使所述MC從所述目標晶片的四周包圍所述目標晶片，
其中，所述目標晶片的有源面包括焊盤，所述焊盤預先連接第二連接件的一端，所述第二連接件的另一端露出於所述MC的第一表面，所述互連通道沿第一方向貫穿於所述MC，所述第一方向與所述RDL的第一表面基本垂直。
因此，通過研磨MC可以進一步減小該晶片封裝結構的整體厚度。
這裡，所述第一方向與所述RDL的第一表面基本垂直，可以理解為所述第一方向與所述RDL的第一表面的夾角為近似90度。也就是說，第一方向與RDL的第一表面的夾角在製備過程中可能存在一定的誤差範圍，但這是可以忽略的，或者說，是允許的。
應理解，這裡示出的互連通道沿第一方向貫穿MC的情況僅為一種可能的實現方式，而不應對本申請構成任何限定。在實際的製備過程中，第一方向與RDL的夾角可以為近似90度，也可以具有一定的傾角（例如，小於90度），只要保證互連通道能夠貫穿MC的第一表面和第二表面，均應落入本申請的保護範圍內。
可選地，所述晶片封裝方法還包括：
根據所述晶片封裝結構的預設厚度，研磨所述MC的第一表面。
結合協力廠商面或其上述可能的實現方式，在協力廠商面的第三種可能的實現方式中，所述RDL包括金屬佈線，所述目標晶片的有源面包括焊盤，所述焊盤預先連接第二連接件的一端，所述晶片封裝方法還包括：
將所述第二連接件的另一端與露出於所述RDL的第一表面的金屬佈線連接，以使所述金屬佈線與所述目標晶片的有源面連接。
因此，通過第二連接件與RDL的第一表面連接，可以減小研磨造成的應力損傷。
第四方面，提供了一種晶片封裝方法，包括：
製備重佈線層RDL；
在所述RDL的第一表面連接互連通道，所述互連通道的一端與所述RDL的第一表面相連；
在所述RDL的第一表面上連接目標晶片，所述目標晶片的有源面與所述RDL的第一表面連接；
在所述目標晶片的背面放置基板，所述基板的第一表面與所述互連通道的另一端相連。
因此，本申請實施例的晶片封裝結構，通過RDL代替下層基板，減小了基板工藝對封裝結構的限制，一方面，可以減小整體厚度，使得該晶片封裝結構能夠更多地應用於對厚度要求較高的終端設備；同時可以增加管腳密度；另一方面，在封裝面積不變的情況下，增加了垂直互連通道的數量，從而提高了頂層晶片的頻寬。同時，在該晶片封裝結構中，仍然保留有上層基板，可以很好地將該晶片封裝結構的翹曲程度控制在可接受的範圍內。
結合第四方面，在第四方面的第一種可能的實現方式中，所述互連通道包括研磨焊球和第一連接件，所述研磨焊球包括釺料球，所述第一連接件包括：第二銅柱、預塗錫膏或焊球，
所述在所述RDL的第一表面連接互連通道，包括：
通過所述研磨焊球的一端與所述RDL的第一表面連接；
通過所述研磨焊球的另一端與所述第一連接件的一端連接；
所述晶片封裝方法還包括：
通過所述研磨焊球的另一端通過所述第一連接件與所述基板的第一表面連接。
結合第四方面，在第四方面的第二種可能的實現方式中，所述互連通道包括第一銅柱和第一連接件，所述第一連接件包括預塗錫膏或焊球，
所述在所述RDL的第一表面連接互連通道，包括：
通過所述第一銅柱的一端與所述RDL的第一表面連接；
通過所述第一銅柱的另一端與所述第一連接件的一端連接；
所述晶片封裝方法還包括：
通過所述第一連接件的另一端與所述基板的第一表面連接。
因此，通過使用以上列舉的垂直互連通道代替熱壓焊球來實現電氣互連，可以進一步減小厚度。
結合第四方面或其上述可能的實現方式，在第四方面的第三種可能的實現方式中，所述RDL包括金屬佈線，所述目標晶片的有源面包括焊盤，所述焊盤預先連接第二連接件的一端，所述晶片封裝方法還包括：
將所述第二連接件的另一端與露出於所述RDL的第一表面的金屬佈線連接，以使所述金屬佈線與所述目標晶片的有源面連接。
因此，通過第二連接件與RDL的第一表面連接，可以減小研磨造成的應力損傷。
結合第四方面或其上述可能的實現方式，在第四方面的第四種可能的實現方式中，在所述目標晶片的背面放置基板之前，所述晶片封裝方法還包括：
在所述RDL的第一表面上填充模塑膠MC，以使所述MC從所述目標晶片的四周包圍所述目標晶片，所述目標晶片的背面露出於所述MC的第二表面，所述互連通道沿第一方向貫穿於所述MC，所述第一方向與所述RDL的第一表面基本垂直。
因此，通過研磨MC可以進一步減小該晶片封裝結構的整體厚度。
可選地，所述晶片封裝方法還包括：
根據所述晶片封裝結構的預設厚度，研磨所述MC的第二表面。
第五方面，提供了一種晶片封裝方法，包括：
在第一載板的第一表面連接互連通道；
在所述第一載板的第一表面上連接目標晶片，所述目標晶片的有源面與所述第一載板的第一表面至少部分接觸；
在所述目標晶片的背面放置基板，所述基板的第一表面與所述互連通道的一端相連，其中，所述目標晶片的背面為所述目標晶片上與所述有源面相平行的面；
移除所述第一載板，以露出所述目標晶片的有源面；
在所述目標晶片的有源面上製備重佈線層RDL，所述RDL的第一表面與所述互連通道的另一端相連，且所述RDL的第一表面與所述目標晶片的有源面至少部分接觸。
因此，本申請實施例的晶片封裝結構，通過RDL代替下層基板，減小了基板工藝對封裝結構的限制，一方面，可以減小整體厚度，使得該晶片封裝結構能夠更多地應用於對厚度要求較高的終端設備；同時可以增加管腳密度；另一方面，在封裝面積不變的情況下，增加了垂直互連通道的數量，從而提高了頂層晶片的頻寬。同時，在該晶片封裝結構中，仍然保留有上層基板，可以很好地將該晶片封裝結構的翹曲程度控制在可接受的範圍內。
結合第五方面，在第五方面的第一種可能的實現方式中，所述互連通道包括研磨焊球和第一連接件，所述研磨焊球包括釺料球，所述第一連接件包括：第二銅柱、預塗錫膏或焊球，所述晶片封裝方法還包括：
通過所述第一連接件的一端與所述基板的第一表面連接；
通過所述第一連接件的另一端與所述研磨焊球的一端連接；
通過所述研磨焊球的另一端與所述RDL的第一表面連接。
結合第五方面，在第五方面的第二種可能的實現方式中，所述互連通道包括第一銅柱和第一連接件，所述第一連接件包括預塗錫膏或焊球，所述晶片封裝方法還包括：
通過所述第一連接件的一端與所述基板的第一表面連接；
通過所述第一連接件的另一端與所述第一銅柱的一端連接；
通過所述第一銅柱的另一端與所述RDL的第一表面連接。
因此，通過使用以上列舉的垂直互連通道代替熱壓焊球來實現電氣互連，可以進一步減小厚度。
結合第五方面或其上述可能的實現方式，在第五方面的第三種可能的實現方式中，所述RDL包括金屬佈線，所述目標晶片的有源面包括焊盤，所述晶片封裝方法還包括：
將所述焊盤與露出於所述RDL的第一表面的金屬佈線焊接，以使所述金屬佈線與所述目標晶片的有源面連接。
因此，本申請實施例的晶片封裝方法可以將基板的焊盤與RDL的表面直接連接，無需使用連接件，從而減少連接件的使用，簡化工藝。
結合第五方面或其上述可能的實現方式，在第五方面的第四種可能的實現方式中，在所述目標晶片的背面放置基板之前，所述晶片封裝方法還包括：
在所述載板的第一表面上填充模塑膠MC，以使所述MC從所述目標晶片的四周包圍所述目標晶片和所述目標晶片的背面，所述互連通道沿第一方向貫穿於所述MC，所述第一方向與所述RDL的第一表面垂直。
可選地，所述晶片封裝方法還包括：
根據所述晶片封裝結構的預設厚度，研磨所述MC的第一表面，所述MC的第一表面與所述基板的第一表面相對。
在上述某些可能的實現方式中，作為一個實施例，所述第一銅柱的直徑大於或等於100微米μm，且高度大於或等於100μm。
在上述某些可能的實現方式中，作為一個實施例，所述第二銅柱的直徑小於100μm，所述第二銅柱的高度小於100μm，所述焊球的直徑大於40μm。
在上述某些可能的實現方式中，作為一個實施例，所述焊球的直徑大於40μm，所述第一銅柱的直徑大於或等於100微米μm，高度大於或等於100μm。
本申請實施例的晶片封裝結構和方法，通過重佈線層代替下層基板，達到減小封裝結構厚度、提高管腳密度的效果，同時提高互連通道密度，提高頂層晶片頻寬。
下面將結合本申請實施例中的附圖，對本申請實施例中的技術方案進行清楚地描述。
為便於理解，首先結合第1圖簡單說明適用於本申請實施例的晶片封裝結構的場景。
第1圖是適用於本申請實施例的晶片封裝結構的場景的示意圖。如第1圖所示，該晶片封裝結構12可以通過連接件14（例如，焊球，具體地，可以為釺料球（solder ball）等）與頂層晶片11連接，該晶片封裝結構12可以通過連接件15（例如，焊球，具體地可以為solder ball等）和下層的印刷電路板（Printed Circuit Board，簡稱“PCB”）13連接。其中，頂層晶片11可以為記憶體（Memory）、集成無源器件（Integrated Passive Devices，簡稱“IPD”）、微機電系統（Micro-Electro-Mechanical System，簡稱“MEMS”）、轉接板（interposer）等結構或者封裝體。應理解，這裡所列舉的頂層晶片僅為示例性說明，本申請對此不作限定。
以下，結合第2圖至第11圖詳細說明本申請實施例的晶片封裝結構。
應理解，在以下示出的本申請實施例中的各種結構件的高度、直徑或厚度，以及晶片封裝結構的整體厚度僅為示例性說明，通過示例性的厚度進行對比，以體現本申請實施例的晶片封裝結構對整體厚度的減薄效果，而不應對本申請構成任何限定。只要使用了通過RDL代替兩層基板層中的一層進行晶片封裝，均應落入本申請的保護範圍內。
第2圖是根據本申請一實施例的晶片封裝結構20的示意性結構圖。如第2圖所示，該晶片封裝結構20包括：基板31、目標晶片37、互連通道33和重佈線層RDL 34。
需要說明的是，第2圖僅為便於理解該晶片封裝結構20與外部的連接關係，在圖中示出了連接件14和連接件15。但這不應對本申請構成任何限定，本申請也不應限於此。
還需要說明的是，目標晶片在出廠之前（即，進入封裝廠之前）已經在其一表面製備有鋁制焊盤（Aluminum Pad，簡稱“AP”，以下簡稱焊盤，如第2圖中示出）36，該焊盤用於封裝時將目標晶片固定於其他結構（例如，本申請實施例中所示的RDL）上，並且具有導電作用。目標晶片可以包括有源面（即，表面製備有AP的面）和背面。
通常情況下，有源面和背面基本平行。這裡，有源面和背面基本平行，可以理解為所述有源面和背面的夾角為近似0度。也就是說，有源面和背面的夾角在製備過程中可能存在一定的誤差範圍，但這是可以忽略的，或者說，是允許的。
本領域技術人員可以理解，有源面可以理解為內部含有需要電源才能實現預期功能的元器件（或電路），與有源相對的為無源，即，不需要電源供電。在本申請實施例中，目標晶片的有源面製備有AP，用於實現與外界（具體地，與RDL中的金屬佈線）的電氣連接。
在本申請實施例中，為方便說明，將與目標晶片的有源面相對的面記作RDL的第一表面，與目標晶片的背面相對的面記作基板的第一表面。其中，目標晶片的有源面與RDL的第一表面連接。互連通道位於目標晶片的四周，一端與RDL的第一表面直接或間接相連，另一端與基板的第一表面直接或間接相連，用於實現RDL與基板之間的電氣互連。應注意，本申請對互連通道的數量並未特別限定。
具體地，RDL可以包括介電層和金屬佈線，該金屬佈線可以為一層或多層，分佈於介電層中，並且露出於該介電層的第一表面和第二表面，如第2圖中黑色實線部分示出。應注意，本申請對於金屬佈線的層數並未特別限定，只要能夠露出於介電層的第一表面和第二表面，以實現與外部導電結構的連接，均應落入本申請的保護範圍內。可以理解的是，該RDL的第一表面與介電層的第一表面在同一平面上，該RDL的第二表面與介電層的第二表面在同一平面上。也就是說，露出於介電層的第一表面，即可以理解為露出於RDL的第一表面。為了簡潔，後文省略對相同或者相似情況的說明。
目標晶片可以位於RDL第一表面的上方，與露出於RDL第一表面的金屬佈線直接接觸或通過連接件（例如，後文中所述的連接件35）接觸。其中，目標晶片與RDL中的金屬佈線通過連接件接觸的情形未在第2圖中示出，後文中會結合其他實施例（例如，封裝方法一和封裝方法二）詳細說明。
如第2圖中所示，目標晶片的有源面包括焊盤36，該焊盤即可以理解為目標晶片與外部連接的管腳。目標晶片的至少部分管腳可以與露出在RDL第一表面的金屬佈線互連，目標晶片的部分管腳還可以通過扇出型晶圓級封裝（Fan Out Wafer Level Package，簡稱“FOWLP”）技術引出至晶片的週邊，並與露出在RDL第一表面的金屬佈線連接。換句話說，目標晶片與RDL的接觸點可以為RDL第一表面的金屬佈線。
本領域技術人員可以理解，RDL還可以包括第二表面（通常情況下，RDL的第二表面與RDL的第一表面平行），露出於RDL的第二表面的金屬佈線可以通過連接件與所連接的PCB之間實現電氣互連。
相似地，基板也可以包括第二表面（通常情況下，基板的第二表面與基板的第一表面平行），基板的第二表面可以通過焊球與所連接的頂層晶片之間實現電氣互連。
需要說明的是，目標晶片的有源面與背面相互平行，與目標晶片的有源面相對的RDL的第一表面與該有源面平行，且該RDL的第一表面的表面積大於或等於該有源面的表面積；與目標晶片的背面相對的基板的第一表面與目標晶片的背面相互平行，且該基板的第一表面的表面積大於或等於該背面的表面積。也就是說，該目標晶片被RDL和基板包裹在中間，若將該目標晶片看作一個二維平面，例如，記作第一平面（可以對應於第2圖中YOZ平面）。該目標晶片在第一平面的投影落入RDL在第一平面的投影的範圍內，且該目標晶片在第一平面的投影落入基板在第一平面的投影的範圍內。即，不管是從上往下看，或者從下往上看，基板和RDL均分佈將該目標晶片完全覆蓋。
應理解，本申請實施例中僅為方便理解和說明，假設第一平面平行於水平面，第一方向為垂直於水平面的方向（即，豎直方向），晶片封裝工藝可以以水平面為基準，在垂直方向上堆疊不同的層（如前文中所述的RDL、目標晶片、基板等），得到晶片封裝結構（例如，如第2圖所示）。但這不應對本申請構成任何限定，只要各層之間的接觸面分別平行於第一平面，各層沿著第一方向由下至上堆疊，均應落入本申請保護範圍內。以下，為便於理解，均以第一平面平行於水平面，第一方向為垂直於水平面的方向為例進行說明，為了簡潔，後文中省略對相同或相似情況的說明。
在本申請實施例中，互連通道用於實現各層之間的電氣互連。
具體地，互連通道位於目標晶片的四周，一端與基板的第一表面相連接，另一端與RDL的第一表面相連接。更具體地說，在基板的第一表面和第二表面分佈都製備焊盤，互連通道的一端與基板第一表面的焊盤相連接。互連通道的另一端與露出於RDL的第一表面的金屬佈線相連，即，通過金屬佈線實現了互連通道和目標晶片的管腳的互連。
另一方面，互連通道又與基板相連，通過基板中的導電結構（即，第2圖中所示出的與基板垂直的黑色實線部分）與連接於基板第二表面的連接件相連，進而與基板上方的頂層晶片相連（其中，基板第二表面上的水準黑色實線可以理解為連接件與基板第二表面的接觸點）。即，實現了目標晶片與頂層晶片的電氣互連。
再一方面，露出於RDL第二表面的金屬佈線又與連接件相連，進而與下方的PCB連接，實現目標晶片、頂層晶片與PCB的電氣互連。
由此，互連通道實現了各層之間的電氣互連。
一般而言，基板的厚度可以為170μm~560μm，RDL的厚度可以為30至50μm，由此，通過RDL代替基板，可以大大減小整個晶片封裝結構的厚度。因此，本申請實施例的晶片封裝結構，通過RDL代替下層基板，減小了基板工藝對封裝結構的限制。一方面，可以減小整體厚度，使得該晶片封裝結構能夠更多地應用於對厚度要求較高的終端設備；同時可以增加管腳密度；另一方面，在封裝面積不變的情況下，增加了垂直互連通道的數量，從而提高了頻寬。同時，在該晶片封裝結構中，仍然保留有上層基板，可以很好地將該晶片封裝結構的翹曲程度控制在可接受的範圍內。
可選地，如第2圖所示，該晶片封裝結構還包括模塑膠（Molding Compound，簡稱“MC”）32。
MC填充於基板與RDL之間，並從該目標晶片的四周包圍該目標晶片，以將目標晶片與外界隔離，起到防潮、防塵、緩衝的作用，同時可以避免目標晶片與基板之間的相對移動。
該MC可以將目標晶片的側面和背面包圍起來，或者，將目標晶片的側麵包圍起來，以減少外界對目標晶片的影響。其中，在目標晶片僅側面被MC包圍的情況下，目標晶片的背面與基板的第一表面之間可以塗覆粘附材料38，將目標晶片固定在基板的第一表面上。
作為示例而非限定，該粘附材料38可以包括以下至少一種：熱壓非導電膠（Thermal Compression Non-Conductive Paste，簡稱“TCNCP”）、熱壓非導電膜（Thermal Compression Non-Conductive Film，簡稱“TCNCF”）、晶片粘接薄膜（Die Attach Film，簡稱“DAF”）或銀膠（Epoxy）。
也就是說，該粘附材料可以為上述示例的任意一種，或者，上述示例的任意多種的組合。
在本申請實施例中，可以將粘附材料均勻塗覆在MC的第一表面的全部或部分區域。
作為一個實施例，在集成基板之前，可以先將DAF貼於目標晶片的背面，同時在MC的第一表面（即，與基板的第一表面相對的面）與目標晶片的四周相對應的區域塗覆其他粘附材料，例如，銀膠。在集成基板時，通過熱壓可以使粘附材料變形，以均勻地包裹互連通道（具體可參看第5c圖和第7i圖所示），從而達到保護目標晶片背面，提高互連通道的可靠性的效果。
作為另一個實施例，在該粘附材料為TCNCP/TCNCF的情況下，可以在焊接基板時，通過熱壓可以使粘附材料變形，以均勻地包裹互連通道（具體可參看第5c圖和第7i圖所示），從而達到保護保護目標晶片背面，提高互連通道的可靠性的效果。應理解，以上示例的粘附材料僅為示例性說明，不應對本申請構成任何限定，本申請也不應限於此。例如，該粘附材料還可以為其他能夠實現相同功能的材料。
在本申請實施例中，MC由可研磨材料製備。示例性地，MC可以由樹脂材料製備，並可以添加一些硬著填充顆粒（例如，二氧化矽）改善其性能。也就是，該MC可以通過研磨減薄厚度。
在本申請實施例中，可以根據晶片封裝結構的預設厚度，研磨該MC。
即，根據該晶片封裝結構所應用於的設備對該晶片封裝結構的厚度要求，可以確定該晶片封裝結構的厚度，進而通過研磨MC達到進一步減小晶片封裝結構的效果。
在本申請實施例中，互連通道貫穿於MC，互連通道的兩端分別露出於MC與基板和RDL相對的兩個表面。具體地，在填充過程中，MC在第一方向的填充高度可以高於目標晶片的表面最高點，並且高於互連通道（可以理解，互連通道在第一方向的高度大於或等於目標晶片在第一方向的高度）。
在晶片封裝過程中，不論該目標晶片是否倒置（後文中會結合晶片封裝方法詳細說明），該MC的填充高度可以高於在填充該MC時目標晶片的表面最高點。其中，目標晶片的表面最高點，可以理解為：以第一平面為參照，目標晶片的有源面和背面中處於較高位置的點。通常情況下，晶片在出廠時，表面已經經過處理，通常情況下是比較平整的。因此，目標晶片的表面最高點，即可以理解為：在填充MC時，目標晶片的上表面和下表面中處於較高位置的面。
另外，本領域技術人員可以理解，由於晶片封裝方法的不同，在晶片封裝的過程中，可能存在晶片倒置的情況。這裡所說的填充MC時目標晶片的表面最高點是指在填充MC這一特殊的時段目標晶片的有源面或背面中處於較高位置的點，但這並不意味著該點一直是該目標晶片的表面最高點。
在本申請實施例中，MC的厚度可以根據晶片封裝結構的預設厚度調節。在一種可能的實現方式中，MC可通過研磨減薄厚度。具體地，在填充完MC後，可以根據需要，對MC進行研磨，使得互連通道露出於MC的表面，或者，互連通道和目標晶片的背面同時露出於MC的表面（對應于後文描述的封裝方法二和三），或者，使得互連通道和目標晶片的背面同時露出於MC的表面（對應于後文描述的封裝方法一），同時使得MC露出的表面變得平整，並且起到減薄晶片封裝結構的整體厚度的效果。
在本申請實施例中，該MC的厚度約為100μm至200μm。
應理解，本申請實施例中示出的對MC進行研磨的方式僅為示例性說明，而不應對本申請構成任何限定。在本申請實施例中，可以通過鐳射開孔的方式對MC開口使互連通道露出，或者根據需要先研磨採用再鐳射開孔的方式使互連通道露出MC。
具體地，若採用鐳射開孔方式，可以根據情況看是否需要先研磨。若MC覆蓋於目標晶片的背面上方，則可以研磨至該目標晶片的背面露出，然後採用鐳射開孔方式對MC開孔。這種情況下，互連通道所採用的第一銅柱或研磨焊球則可以採用更小的尺寸，例如，採用高度更小的第一銅柱，或者直徑更小的研磨焊球。這種方式可以減少研磨過程中對目標晶片的污染。
可選地，該互連通道沿第一方向貫穿該MC，該第一方向與RDL的第一表面基本垂直。
以第一平面為參照，該互連通道可以垂直於該第一平面貫穿MC，即，可以對應於第2圖中的OX方向（為方便說明，記作第一方向）。
在本申請實施例中，可以將垂直地貫穿於MC中的互連通道稱為垂直互連通道，或者，垂直互連系統（Vertical Interconnects System，簡稱“VIS”）。
這裡，第一方向與RDL的第一表面基本垂直，可以理解為第一方向與RDL的第一表面的夾角為近似90度。也就是說，第一方向與RDL的第一表面的夾角在製備過程中可能存在一定的誤差範圍，但這是可以忽略的，或者說，是允許的。
作為示例而非限定，該互連通道可以包括第一銅柱；或者，該互連通道可以包括第一銅柱和第一連接件，或者，研磨焊球和第一連接件。在本申請實施例中，由於採用了新的互連通道作為基板與RDL之間的導電通道，可以進一步地減小晶片封裝結構的厚度。
具體地，若該互連通道為第一銅柱，該第一銅柱可以預先電鍍在基板的第一表面。在一個實施例中，該第一銅柱的直徑大於或等於100微米μm，且高度大於或等於100μm。此時，該晶片封裝結構的厚度最小可以達到：300（170+30+100=300）μm至400（170+30+200=400）μm。
若該互連通道為第一銅柱和第一連接件，該第一銅柱的一端可以與露出於RDL的第一表面的金屬佈線相連，另一端可以通過第一連接件連接在基板的第一表面。其中，該第一連接件可以為以下任意一種：預塗錫膏或焊球，在一個實施例中，焊球的直徑d1 滿足40μm＜d1 ≤100μm，該焊球可以為：例如，釺料球（solder ball）、釺料凸點（solder bump）、銅核釺料球（Cu-core solder ball，簡稱“CCSB”）或者可控坍塌晶片連接凸塊（Controlled Collapse Chip Connection，簡稱“C4”）等，本申請對焊球的具體材料或形式不作限定。該第一銅柱的直徑大於或等於100微米μm，且高度大於或等於100μm，該預塗錫膏的高度約為20μm。第一連接件和第一銅柱的高度可以根據實際需要來選擇。計算可知，該晶片封裝結構的厚度最小可以達到320μm。
若該互連通道為研磨焊球和第一連接件（如第3a圖和3b所示），該研磨焊球的一端可以與露出於RDL的第一表面的金屬佈線相連，另一端可以通過第一連接件連接在基板的第一表面。在一個實施例中，該研磨焊球可以為直徑為200μm的焊球，經過研磨，可以得到高度僅為100μm的半球形。其中，第一連接件可以為以下任意一種：第二銅柱、預塗錫膏或焊球。該第二銅柱的直徑可以小於100μm，高度可以小於100μm，典型地，該第二銅柱的直徑可以為40μm，高度可以為5μm~50μm。該焊球的直徑可以大於或等於40μm，該預塗錫膏的高度可以為20μm。計算可知，該晶片封裝結構的厚度最小可以達到305μm（第一連接件為高度為5μm的第二銅柱）或320μm（第一連接件為高度為20μm的預塗錫膏）。
當採用研磨焊球作為互連通道時，相比於現有技術中的壓縮焊球而言，可以在減小厚度的同時，不增加對封裝面積的佔用。可以理解，在現有技術中，壓縮焊球是通過熱壓方式來降低厚度的，熱壓造成焊球在縱向（即，第一方向）的尺寸減小的同時，在橫向（即，與第一方向垂直的方向）的尺寸增加。而本申請實施例採用研磨技術對焊球進行研磨，在減小縱向尺寸的同時並不會對橫向尺寸造成影響。因此，相比於現有技術中的壓縮焊球具有較大的優勢。
應理解，以上列舉的互連通道的具體材料和形式僅為示例性說明，不應對本申請構成任何限定，該互連通道也可以為其他等效的具有電氣互連功能的結構。例如，垂直互連通道也可以是印製電路板塊（PCB Bar）或矽通孔（Through Silicon Via，簡稱“TSV”）模組（Module）。PCB Bar為採用PCB技術製作的具有PCB通孔的模組。TSV Module為採用TSV技術在晶圓上製作TSV，再把晶圓切割成具有TSV的小模組。每個PCB Bar或TSV Module內包含一個或多個垂直互連通道。PCB Bar或TSV Module與目標晶片同樣可以採用扇出型晶圓級封裝技術經過晶圓重構與晶圓佈線等工序整合封裝在一起，也可以在週邊和目標晶片之間的互連區域集成多顆PCB Bar或TSV Module。
因此，本申請實施例的晶片封裝結構，通過RDL代替下層基板，與現有技術相比，減小了基板加工工藝對封裝結構的限制，從而達到減小整體厚度的效果，使得該晶片封裝結構能夠更多地應用於對厚度要求較高的終端設備。同時，增大了管腳密度較小。另一方面，本申請實施例所使用的垂直互連通道可以避免了對互連通道的最小間距的限制，從而可以增加互連通道的密度，進而提高頂層晶片的頻寬。再一方面，在該晶片封裝結構中，仍然保留有上層基板，可以很好地將該晶片封裝結構的翹曲程度控制在可接受的範圍內。
應理解，上文中結合第2圖詳細說明瞭根據本申請實施例的晶片封裝結構。但第2圖示出的結構僅為本申請實施例的一種可能的實現方式，而不應對本申請構成任何限定。例如，該晶片封裝結構可以用兩個RDL代替兩個基板層，通過使用RDL可以減小結構的整體厚度，並提高管腳密度；或者，該晶片封裝結構也可以用RDL代替上層基板，同時保留下層基板，同樣可以達到減小結構的整體厚度的效果。
以下，為便於理解，結合晶片封裝方法（包括封裝方法一、封裝方法二和封裝方法三）來詳細描述本申請實施例的晶片封裝結構，但應理解，以下所示出的晶片封裝方法僅為用於實現本申請實施例的晶片封裝結構的一種可能的實現方式，而不應對本申請構成任何限定，本申請實施例也不應限於此。
封裝方法一：
第4圖示出了根據本申請一實施例的晶片封裝結構30的示意性結構圖。如第4圖所示，該晶片封裝結構30包括：基板31、MC 32、垂直互連通道33、RDL 34、目標晶片37和粘附材料38。其中，目標晶片37的焊盤36通過第二連接件35與露出在RDL 34（或者更具體地說，介電層）的第一表面的金屬佈線連接，具體地，目標晶片37的焊盤36可以通過第二連接件35與露出在RDL 34第一表面的金屬佈線連接，以實現與目標晶片的管腳之間的電氣互連。
下面結合第5a圖至第5g圖詳細說明該晶片封裝結構30。第5a圖至第5f圖示出了通過一種晶片封裝方法封裝本申請一實施例的晶片封裝結構30的示意圖。
首先執行步驟1a：如第5a圖所示，在載板（carrier）91上貼裝基板31。在實際執行過程中，可以將多個基板按預設的間距貼裝在載板上。
其中，載板可以是玻璃、陶瓷、金屬或者其他具有相似功能且相容圓片級封裝工藝的材料。
可選地，載板上可以選擇性塗覆結構薄膜或功能性薄膜，例如，粘附層薄膜（adhesive layer）、犧牲層薄膜（sacrificial layer）、緩衝層薄膜（buffer layer）、介電層薄膜（dielectric layer）等。更具體地，粘附層薄膜和犧牲層薄膜均可以是紫外線固化（Ultra-Violet，簡稱“UV”）膠，光熱轉換（light-to-heat conversion，簡稱“LTHC”）薄膜，或者具有相似功能且與圓片級工藝相容的材料。介電層薄膜可以是聚醯亞胺（polyimide，簡稱“PI”）、聚苯並噁唑（PolyBenzoxazole，簡稱“PBO”）、苯並環丁烯（BenzoCycloButene，簡稱“BCB”）、日本味之素公司供應的一種環氧樹脂絕緣膜（Ajinomoto Buildup Film，簡稱“ABF”）、抗阻焊劑薄膜（Solder Resist film，簡稱“SR”），或者其他具有相似功能且與圓片級工藝相容的材料。
本領域技術人員可以理解，載板與基板具有不同的功能，載板可以理解為在晶片封裝過程中起支撐作用的載體，它不屬於晶片封裝結構，僅用於封裝過程，並且，在完成相應的步驟後可以移除該載板。基板可以理解為該晶片封裝結構的一部分，其中分佈有電路，用於電氣互連。為了簡潔，後文中省略對相同或相似部分的說明。
在本申請實施例中，該基板31中預先植入了垂直互連通道33。具體地，垂直互連通道可以通過電鍍的方式預先連接在基板31的第一表面焊盤上。其中，該基板（或者稱為interposer）可以根據信號數目以及應用需求，選擇為有機基板或者矽基基板。該互連通道可以是第一銅柱。應理解，使用銅柱作為垂直互連通道僅為一種可能的實現方式，該垂直互連通道還可以為鋁或者其他具有等效電氣互連功能的結構。
需要說明的是，基板31的第一表面、第二表面可以設置焊盤，基板可以通過第二表面的焊盤與載板連接，通過第一表面的焊盤與垂直互連通道連接。其中，焊盤可以以四周陣列或者面陣列的形式設置在基板的第一表面和第二表面。
其後，執行步驟1b：如第5b圖和5c所示，在基板31的第一表面塗覆粘附材料38，並將目標晶片37貼合到基板31的第一表面。
通過塗覆粘附材料，使目標晶片能夠固定在基板上，同時能夠起到應力緩衝作用。
第5b圖和第5c圖示出的是選用不同的粘附材料的情況下的示意圖。其中，第5b圖示出的粘附材料38可以為銀膠、DAF膠、PI等。即，在貼基板31之前，在目標晶片的背面塗覆粘附材料。
第5c圖示出的粘附材料可以為TCNCP/TCNCF。即，在貼基板31之前，可以在基板31的第一表面或者MD的表面塗覆粘附材料38，在焊接基板31時，通過熱壓，TCNCP/TCNCF可以在實現保護晶片背面，並包裹連接件33（如第5c圖所示），以提高連接件33的可靠性的作用。
由圖可以看到，目標晶片33完全貼合在基板31上。換句話說，目標晶片在第一平面的投影落入基板在第一平面的投影範圍內。
在本申請實施例中，該目標晶片37的有源面包括多個焊盤36，焊盤36可以均勻地或者不均勻地分佈在目標晶片的有源面。焊盤可以理解為目標晶片的管腳，實現目標晶片與外界的電氣互連。
焊盤36可以焊接第二連接件35，該第二連接件35用於連接焊盤36與RDL 34中的金屬佈線。其中，該第二連接件可以為：C4、第三銅柱（Cu pillar）、銅凸墊（Cu post）或者其他具有等效電氣互連功能的結構。該第二連接件可以通過植球、電鍍、印刷等方式製備。
需要說明的是，這裡所列舉的第三銅柱的尺寸（包括直徑和高度）的選取與上文中所提及的第二銅柱尺寸的選取可以選用相同的範圍。但這並不應構成限定，即，第二銅柱的尺寸與第二銅柱的尺寸可以是相同或者不同的。
可選地，各第二連接件之間可以填充緩衝材料。
具體地，該緩衝材料可以為底填料（Under Fill，簡稱“UF”），或者是具有緩衝效果的介電層材料。當緩衝材料為介電層材料，該介電層材料可以的選取可以參考上文中所描述的載板上所塗覆的介電層薄膜的選取範圍。
需要說明的是，在一個封裝體中，可以集成單顆或多顆目標晶片。在實際執行過程中，可以將單顆或者多顆目標晶片（或者說，原始晶圓）貼合在基板的第一表面。當目標晶片的數量為多顆時，該多顆晶片可以是不同尺寸、不同類型、不同工藝製備的晶片，其具體的尺寸可以根據產品需要和工藝制程來決定，並根據需要對晶片進行研磨減薄。因此，本申請對於目標晶片的種類、尺寸、工藝並未特別限定。
還需要說明的是，在目標晶片的數量為單顆時，垂直互連通道可以分佈在MC中，且位於目標晶片的週邊；在目標晶片的數量為多顆時，垂直互連通道可以分佈在MC中，且位於相鄰的目標晶片之間的區域或者目標晶片的週邊區域。
其後，執行步驟1c：如第5d圖所示，填充MC 32，並研磨MC 32的第一表面。
將MC 32填充在基板31的第一表面，並包圍目標晶片37的側面，使得目標晶片的背面和側面均與外界隔離，有源面則通過後文所述的步驟d與RDL貼合。
其中，MC的填充高度至少高於目標晶片的有源面（即，第5c圖中示出的位於上方的表面）。然後可以根據需要，對MC進行研磨以減薄MC，使得第二連接件35和垂直互連通道33能夠從MC中露出。
對MC進行研磨可以使MC的第一表面變得平整，同時可以進一步減小晶片封裝結構的厚度。
在本申請實施例中，可以根據晶片封裝結構的預設厚度，研磨該MC。
即，根據該晶片封裝結構所應用於的設備對該晶片封裝結構的厚度要求，可以確定該晶片封裝結構的厚度，進而通過研磨MC達到進一步減小晶片封裝結構的效果。
在本申請實施例中，第二連接件35不僅起到連接目標晶片的焊盤與RDL的作用，還能夠在研磨MC的過程中保護目標晶片、減小研磨過程對目標晶片的應力損傷。
可選地，第二連接件35之間可以填充緩衝材料（例如，UF），以增加結構的強度和可靠性。
其後，執行步驟1d：如第5f圖所示，製作RDL 34。
在步驟c中得到的結構的表面塗覆介電層，在介電層的內部和表面，製備金屬佈線。其中，介電層材料的選取可以參考上文所述的載板上所塗覆的介電層薄膜的選取範圍。RDL可以通過塗覆、曝光、顯影、固化、濺射、電鍍、刻蝕等工藝製備。金屬佈線的材料可以為銅、鋁等導電材料。RDL可以為單層或多層佈線層。
由圖可以看到，RDL 34覆蓋在目標晶片33以及目標晶片33周圍的MC 32區域。換句話說，目標晶片在第一平面的投影落入RDL在第一平面的投影範圍內。
在本申請實施例中，由於採用了扇出型工藝，可以將目標晶片的管腳扇出佈線到目標晶片的區域以及週邊區域，與金屬佈線相連。並且，對於多顆目標晶片的結構，通過扇出金屬佈線可以實現晶片與晶片之間的互連，RDL中的金屬佈線可實現與晶片管腳的電氣互連。
其後，執行步驟1e：如第5g圖所示，在RDL 34的表面製備第四連接件41。
由於該晶片封裝結構用於安裝在PCB上，因此可以在RDL的下表面製備第四連接件，以便於與PCB連接。具體地，該第四連接件可以為釺料球（solder ball）、CCSB，或者具有相似的電氣連接功能的等效結構，並可以通過電鍍、印刷、植球等方式製備。
可選地，在製備第四連接件之前，可以根據實際需求，選擇性在第四連接件的下方與有機介電層接觸的區域製備凸點下金屬層（under bump metallization，簡稱“UBM”）結構，以提高結合強度，增強機械可靠性。本申請對UBM的材料、結構、工藝不作限定。
通過上述步驟a至步驟e，得到如第5f圖所示的結構，可以稱為重構晶圓。
最後，執行步驟1f：如第5g圖所示，將頂層晶片80通過第三連接件42連接在基板31的第二表面。
在本申請實施例中，頂層晶片的連接工藝可以為表面貼裝技術（Surface Mount Technology，簡稱“SMT”）（方法一），也可以為預堆疊技術（pre stack）（方法二）。
在方法一中，可以將步驟1e得到的重構晶圓（如第5f圖所示）劃片為單顆封裝顆粒。在PCB上板時採用SMT工藝，將其貼在PCB上，然後將頂層晶片通過焊膏等方式貼在上述封裝顆粒的基板上。最後經過一次回流，同時將頂層晶片和重構晶圓集成到PCB上。
在方法二中，在基板31的第二表面製備第三連接件42之前，可以先將上述步驟1e得到的重構晶圓（如第5f圖所示）在垂直方向翻轉，將重構晶圓的另一面貼合在載板92上，同時可以移除載板91。將重構晶圓貼合在載板92上所選取的薄膜材料可以參考步驟a中的相關說明。
應理解，第5g圖中所示的載板92與第5a圖至第5f圖中所示的載板91為不同的載板，或者說，不為同一個載板。也就是說，在本申請實施例中，使用到了兩塊載板。
然後，將頂層晶片80通過第三連接件42連接在基板31的第二表面。通常第三連接件42是預置在頂層晶片50上的。對於未預置連接件42的頂層晶片50，亦可先在基板31的第二表面製備第三連接件42，然後與頂層晶片50焊接。此時，該第三連接件42可以與基板的第二表面的焊盤互連，互連方式可以為：熱風重熔（Mass Reflow）、熱壓鍵合（Thermo Compression Bonding）或者其他等效的焊接方式。
最後，移除載板92，並對得到的晶片封裝結構進行劃片得到單顆封裝顆粒。劃片後的單顆封裝顆粒可以通過SMT貼合在PCB上，並回流實現焊接。
可選地，PCB與RDL之間可以填充緩衝材料，以增加結構的可靠性。
因此，本申請實施例的晶片封裝結構，通過RDL代替下層基板，減小了基板工藝對封裝結構的限制，一方面，可以減小整體厚度，使得該晶片封裝結構能夠更多地應用於對厚度要求較高的終端設備；同時可以增加管腳密度；另一方面，在封裝面積不變的情況下，增加了垂直互連通道的數量，從而提高了頂層晶片的頻寬。並且，通過使用垂直互連通道代替熱壓焊球來實現電氣互連，以及對MC進行研磨的方法，可以進一步減小厚度。同時，在該晶片封裝結構中，仍然保留有上層基板，可以很好地將該晶片封裝結構的翹曲程度控制在可接受的範圍內。
封裝方法二：
第6圖示出了根據本申請另一實施例的晶片封裝結構60的示意性結構圖。需要說明的是，為便於理解，在以下示出的實施例中，對於不同實施例中示出的結構中，相同的結構仍採用相同的附圖標記，並且為了簡潔，省略對相同結構的詳細說明。
如第6圖所示，該晶片封裝結構50包括：基板31、MC 32、垂直互連通道33（包括第一銅柱（或研磨焊球）51和第一連接件52）、RDL 34、目標晶片37。其中，目標晶片37的焊盤36通過第二連接件35與露出在RDL 34的第一表面的金屬佈線連接，具體地，目標晶片37的焊盤36可以通過連接件35與露出在RDL 34的第一表面的金屬佈線焊接連接，以實現與目標晶片的管腳之間的電氣互連。可選地，目標晶片與基板31的第一表面塗覆有粘附材料38，例如，DAF膠、PI等。該粘附材料同時具有應力緩衝作用。
與第4圖中示出的晶片封裝結構30不同的是，在該晶片封裝結構50中，垂直互連通道33通過第一銅柱（或研磨焊球）51、第一連接件52與基板31連接，這是由於該晶片封裝結構50的封裝工藝不同造成的。
下面結合第7a圖至第7l圖詳細說明該晶片封裝結構50。第7a圖至第7j圖示出了通過另一種晶片封裝方法封裝本申請另一實施例的晶片封裝結構50的示意圖。
首先執行步驟2a：如第7a圖所示，在載板91上貼裝RDL。
具體地，在載板91的上表面選擇性塗覆薄膜材料，例如，可以為粘附層薄膜、犧牲層薄膜或者緩衝層薄膜。然後在薄膜上製備單層或多層RDL 34。其主要步驟包括濺射種子層、塗覆介電層、光刻、顯影、高溫固化、電鍍、去種子層等步驟。RDL的第一表面可選擇性製備UBM。載板91及其上表面的薄膜材料、介電層、金屬佈線的材料選取及其製備方法可以參考封裝方法一。
其後，執行步驟2b：如第7b圖和第7c圖所示，在RDL 34的第一表面上製備垂直互連通道33。
在本申請實施例中，該垂直互連通道33可以包括第一銅柱（或者研磨焊球）51和第一連接件52。在該步驟中，首先製備第一銅柱（或者研磨焊球）51。
該垂直互連通道可以採用濺射種子層、幹膜（dry film lamination）光刻、顯影、固化、電鍍、去膠、去種子層、塑封等工藝方法製備。也就是說，該垂直互連通道可以電鍍在RDL的第一表面金屬佈線露出的位置。本申請實施例對垂直互連通道的結構和工藝不作限定。例如，垂直互連通道也可以採用鐳射鑽孔或深反應離子刻蝕（Deep Reactive Ion Etching，簡稱“DRIE”）等方法在模塑膠中製作垂直互連模封通孔（Through Molding Via，簡稱“TMV”），然後用導電材料填充通孔實現垂直互連通道。通孔內導電材料可以是銅、鋁、錫等金屬，或者是導電膠，填充方式可以採用電鍍，化學鍍，點膠等方式。
其後，執行2c：如第7d圖所示，在RDL 34上固定目標晶片37。
在固定目標晶片37之前，可以先在目標晶片37的焊盤36上製備好第二連接件35，然後將帶有第二連接件35的目標晶片37上固定在RDL 34的第一表面，並通過回流實現第二連接件35與RDL 34中的金屬佈線之間的互連。可選地，第二連接件35之間可以塗覆緩衝材料（如UnderFill）或者類似介電層的薄膜材料。
其中，目標晶片、第二連接件及緩衝材料的材料選擇及製備方法可以參考上文所述的實施例。需要注意的是，若第二連接件選用第二銅柱，則第二銅柱頂端需要含有錫基凸點（solder tip/cap）等易於焊接的材料，以提高第二連接件與RDL互連的可靠性。可選地，銅柱頂端可以添加鎳（Ni）、鈦（Ti）或者其它阻擋層金屬以實現Cu和錫（Sn）的隔離。
其後，執行步驟2d：如第7e圖至7g所示，填充MC 32，並研磨MC 32的上表面。
具體地，填充MC 32的具體方法可參考封裝方法一。MC的填充高度高於填充MC時目標晶片的表面最高點（即，第7e圖中示出的位於上方的表面）。MC的填充高度也可以通過研磨減薄。MC的研磨厚度可以根據需要，通過研磨僅使第一銅柱（或研磨焊球）51露出MC 32的第一表面（如第7f圖所示），或者，也可以基於產品厚度或散熱的需求可做成外露晶片（Exposed Die），即，通過研磨MC的第一表面直至目標晶片的背面露出在MC的第一表面（如第7g圖所示），或者繼續研磨MC和目標晶片的背面以實現MC和目標晶片同時減薄。
通過上述步驟得到的結構，可以稱為重構晶圓。
其後，執行步驟2e：如第7h圖所示，貼基板31。
具體地，在貼基板31之前，可以在基板31的第一表面塗覆應力緩衝層38（例如，DAS、PI等），然後將基板31通過第一連接件52焊接在第6圖f或第7g圖所示結構的上表面（即，目標晶片背面的位置），第一連接件52通過基板第一表面的焊盤與第一銅柱（或者研磨焊球）51互連，構成垂直互連通道33。
具體地，在垂直互連通道51採用研磨焊球的情況下，該第一連接件可以為第二銅柱（如第3a圖中所示）或者預塗錫膏（pre-solder）（如第3b圖中所示）。第一連接件可以先製備在基板31的第一表面的焊盤上，或者先製備在垂直互連通道的與基板接觸的表面。其中預塗錫膏可以採用印刷的工藝製備，第二銅柱可以採用電鍍的方法製備。在垂直互連通道51採用第一銅柱的情況下，第一連接件為預塗錫膏或者焊球（如第6圖g中所示）。焊球可以預先焊接在基板下表面的焊盤上，或者預先焊接在第二銅柱上。其中，焊球可以為釺料球（Solder Ball）、釺料凸點（Solder Bump）、CCSB、C4，或者其他等效的具有電氣互連功能的結構。
根據第一連接件與基板的第一表面連接方式的不同，可以相應地調整基板的焊接順序。若第一連接件預先連接在基板的第一表面，則可以將第一連接件直接與重構晶圓焊接；若第一連接件預先連接在垂直互連通道（或者說，預先製備在重構晶圓上），則可以將第一連接件與基板第一表面的焊盤焊接。
可選地，基板與MC之間可以填充應力緩衝層，以增強結構的可靠性。
第7h圖和第7i圖示出的是選用不同的粘附材料的情況下的示意圖。其中，第7h圖示出了粘附材料未包裹互連通道的示意圖。第7h圖示出的粘附材料38可以為銀膠、DAF膠、PI等中的一種或多種。即，在貼基板31之前，在目標晶片的背面塗覆粘附材料。
第7i圖示出了粘附材料包裹互連通道的示意圖。其中，該粘附材料可以為銀膠、DAF膠、PI、TCNCP、TCNCF等中的一種或多種。
作為一個實施例，可以先將DAF貼於目標晶片37的背面，同時在MC 32的第一表面與目標晶片37的四周相對應的區域塗覆其他粘附材料，例如，銀膠。另一方面，在貼基板31之前，該第一連接件52可以預先焊接在基板31的第一表面，在貼基板1時，可以實現該第一連接件52與互連通道51的對接，通過回流完成焊接；同時，通過熱壓可以使粘附材料38變形，均勻地包裹第一連接件52（如第7i圖所示），以實現保護目標晶片背面，提高第一連接件52的可靠性的作用。
作為另一個實施例，在貼基板31之前，可以在基板31的第一表面或者MD的表面塗覆TCNCP或TCNCF。另一方面，在貼基板31之前，該第一連接件52可以預先焊接在基板31的第一表面；在焊接基板31時，通過熱壓，實現第一連接件52與互連通道51對接的同時，使TCNCP/TCNCF變形，包裹第一連接件52（如第7i圖所示），以實現保護目標晶片背面，並提高第一連接件52的可靠性的作用。其後，執行步驟2f：在RDL 34的第二表面製備第四連接件41，然後連接頂層晶片80；或者，
步驟2g：在基板31的第二表面通過第三連接件42連接頂層晶片80，然後在RDL 34的第二表面製備第四連接件41。步驟2f和2g可以採用預堆疊技術或SMT實現。
若採用預堆疊技術，可以選擇先在RDL的第二表面上製備第四連接件41，然後安裝頂層晶片80（方法a）；也可以選擇先在基板的第二表面上安裝頂層晶片80，然後在RDL的第二表面上製備第四連接件41（方法b）。
具體地，在方法a中，可以先將經上述步驟2e得到的結構翻轉至載板92上，使RDL的第二表面朝上，然後在RDL的第二表面製備第四連接件41（如第7j圖所示）。第四連接件的材料和製備方法可以參考封裝方法一。然後將該結構翻轉至載板93，使基板層的第二表面朝上，安裝頂層晶片（如第7k圖所示）。具體過程可以參考封裝方法一。
在方法b中，可以先在基板的第二表面上安裝頂層晶片80，具體過程可以參考封裝方法一。然後將安裝了頂層晶片的結構翻轉至載板92上，使RDL的第二表面朝上，在RDL的第二表面製備第四連接件41（如第7l圖所示）。第四連接件的材料和製備方法可以參考封裝方法一。
若採用SMT，可以先將上述步驟2e得到的結構翻轉至載板92上，使RDL 34的第二表面朝上，製備第四連接件41（可以參看第7j圖），然後劃片成單顆封裝顆粒。最後在PCB上板時通過SMT技術，將上述劃片的封裝顆粒固定在PCB上，然後將頂層晶片80固定在基板31的第二表面的上方，通過一次回流將封裝顆粒和頂層晶片焊接在PCB上。
應理解，上述示例的各種封裝頂層晶片的方法僅為示例性說明，不應對本申請構成任何限定，本申請並不排除通過其他現有的或未來的技術來封裝頂層晶片。
因此，本申請實施例的晶片封裝結構，通過RDL代替下層基板，減小了基板工藝對封裝結構的限制，一方面，可以減小整體厚度，使得該晶片封裝結構能夠更多地應用於對厚度要求較高的終端設備；同時可以增加管腳密度；另一方面，在封裝面積不變的情況下，增加了垂直互連通道的數量，從而提高了頂層晶片的頻寬。並且，通過使用垂直互連通道代替熱壓焊球來實現電氣互連，以及對MC和目標晶片進行研磨的方法，可以進一步減小厚度。同時，在該晶片封裝結構中，仍然保留有上層基板，可以很好地將該晶片封裝結構的翹曲程度控制在可接受的範圍內。
封裝方法三：
第8圖示出了根據本申請又一實施例的晶片封裝結構60的示意性結構圖。
如第8圖所示，該晶片封裝結構60包括：基板31、MC 32、垂直互連通道33（包括第一銅柱（或研磨焊球）51和第一連接件52）、RDL 34、目標晶片37。其中，目標晶片37的焊盤36與露出在RDL 34上表面的金屬佈線連接。與第6圖中示出的晶片封裝結構60不同的是，在該晶片封裝結構60中，目標晶片37的焊盤36可以直接與露出在RDL 34上表面的金屬佈線焊接連接，以實現與目標晶片的管腳之間的電氣互連。這是由於該晶片封裝結構60的封裝工藝不同造成的。
可選地，目標晶片與基板31的第一表面塗覆有粘附材料38，例如，DAF膠、PI等。該粘附材料同時起到應力緩衝作用。
下面結合第9a圖至第9d圖詳細說明該晶片封裝結構60。第9a圖至第9d圖示出了通過又一種晶片封裝方法封裝本申請又一實施例的晶片封裝結構60的示意圖。
首先執行步驟3a：如第9a圖所示，製備垂直互連通道33。
在本申請實施例中，該垂直互連通道33可以包括第一銅柱（或者研磨焊球）51和第一連接件52。在該步驟中，首先製備第一銅柱（或者研磨焊球）51。
本申請實施例中的垂直互連通道33可以與封裝方法二的垂直互連通道33所選用的材料相同。在本申請實施例中，第一銅柱（或者研磨焊球）51可以直接在載板91上製備，具體地，在載板91上先製備粘附層、緩衝層、種子層等。然後通過幹膜光刻-電鍍-去膠-去種子層等步驟製備第一銅柱（或者研磨焊球）51。
其後，執行步驟3b：如第9b圖所示，在載板91上固定目標晶片37。
在本申請實施例中，直接將單顆或者多顆目標晶片37貼於上述載板91上表面，目標晶片37的有源面朝下與載板91的上表面相對，即目標晶片的管腳通過焊盤引出。然後填充MC 32，以將目標晶片與外界隔離，並根據需要研磨MC，或者，MC和目標晶片，以減薄該晶片封裝結構，或者，將目標晶片37的背面漏出表面（即，Exposed Die）。MC的填充高度和封裝高度可以參考封裝方法一。
上述步驟得到的結構可以稱為重構晶圓。
其後，執行步驟3c：如第9c圖所示，在MC 32的第二表面上固定基板31。
具體地，可以將重構晶圓與基板31之間通過第一連接件52（即，垂直互連通道33的一部分）互連。可選地，在基板31與MC32之間可以填充緩衝材料。具體過程可參考封裝方法二。
其後，執行步驟3d：如第9d圖所示，製備RDL 34。
具體地，可以先將上述步驟3c中得到的結構翻轉至載板92，去除載板91及MC 32之間的粘附層、緩衝層等結構。翻轉後的結構目標晶片的背面朝上，並與MC的第二表面平齊。在該表面上塗覆介電層並製備單層或多層RDL，然後在RDL的第二表面上製備第四連接件41。
最後，執行步驟3e：固定頂層晶片80。
具體可參考封裝方法一和封裝方法二。
因此，本申請實施例的晶片封裝結構，通過RDL代替下層基板，減小了基板工藝對封裝結構的限制，一方面，可以減小整體厚度，使得該晶片封裝結構能夠更多地應用於對厚度要求較高的終端設備；同時可以增加管腳密度；另一方面，在封裝面積不變的情況下，增加了垂直互連通道的數量，從而提高了頂層晶片的頻寬。並且，通過使用垂直互連通道代替熱壓焊球來實現電氣互連，以及對MC進行研磨的方法，可以進一步減小厚度。同時，在該晶片封裝結構中，仍然保留有上層基板，可以很好地將該晶片封裝結構的翹曲程度控制在可接受的範圍內。
第10圖是根據本申請再一實施例的晶片封裝結構70的示意性結構圖。如第10圖所示，該晶片封裝結構70包括：第一基板31、第二基板43、MC 32、垂直互連通道33、目標晶片37和粘附材料38。其中，目標晶片37的焊盤36通過第二連接件35與第二基板43的第一表面焊接連接，以實現目標晶片的管腳與第二基板之間的電氣互連。
其中，該垂直互連通道包括研磨焊球和第一連接件，該研磨焊球通過第第一連接件連接於該第二基板的第一表面；
該互連通道與該第一基板的上表面焊接接觸。
晶片封裝結構70的具體結構、封裝方法以及互連通道與基板之間的連接方式可以參考現有技術中的基板級工藝，為了簡潔，這裡不再贅述。
因此，本申請實施例的晶片封裝結構，通過使用垂直互連通道代替熱壓焊球來實現電氣互連，可以減小該晶片封裝結構的厚度，在封裝面積不變的情況下，增加了垂直互連通道的數量，從而提高了頂層晶片的頻寬，同時很好地控制了翹曲。
以上，結合第2圖至第10圖詳細說明瞭本申請實施例的晶片封裝結構。應理解，上述晶片封裝結構可以單獨使用，也可以用於堆疊三維晶片封裝結構。
第11圖示出了根據本申請一實施例的三維晶片封裝結構100的示意性結構圖。
如第11圖所示，該三維晶片封裝結構100包括：上封裝層200、下封裝層300。其中，上封裝層200可以包括上文中所描述的頂層晶片80和第三連接件42，下封裝層300可以包括上文中所描述的晶片封裝結構30、50、60或70中的任意一種或多種，下封裝層200還可以包括其他形式的晶片封裝結構，本申請對此並未特別限定。
具體地，該三維晶片封裝結構可以包括N個晶片封裝結構。以第一平面為參照，該N個晶片封裝結構按照由下至上的順序垂直堆疊，第i層晶片封裝結構的目標晶片與第i+1層晶片封裝結構的目標晶片之間電氣互連。其中，N為三維晶片封裝結構所包括的晶片封裝結構的總層數，N為大於1的自然數，i∈[1，N-1]，且i為自然數。
因此，本申請實施例的三維晶片封裝結構，通過使用本申請實施例的晶片封裝結構，可以在總體上減小三維晶片封裝結構的整體厚度。
以上，結合第2圖至第11圖詳細說明瞭本申請實施例的晶片封裝結構和三維晶片封裝結構。以下，結合第12圖至第14圖詳細說明本申請實施例的晶片封裝方法。
第12圖是根據本申請一實施例的晶片封裝方法400的示意性流程圖。如第12圖所示，該方法400包括：
S410，在基板的第一表面上連接互連通道，該互連通道的一端與該基板的第一表面相連；
S420，在該基板的第一表面上連接目標晶片，該目標晶片的背面與該基板的第一表面相對；
S430，製備重佈線層RDL，該RDL與該互連通道的另一端相連，該RDL的第一表面與該目標晶片的有源面連接。
應理解，本申請實施例的晶片封裝方法400在上文所描述的封裝方法一中已經結合第4圖和圖5詳細說明，為了簡潔，這裡不再贅述。
第13圖是根據本申請另一實施例的晶片封裝方法的示意性流程圖。如第13圖所示，該方法500包括：
S510，製備重佈線層RDL；
S520，在該RDL的第一表面連接互連通道，該互連通道的一端與該RDL的第一表面相連；
S530，在該RDL的第一表面上連接目標晶片，該目標晶片的有源面與該RDL的第一表面連接；
S540，在該目標晶片的背面放置基板，該基板的第一表面與該互連通道的另一端相連。
應理解，本申請實施例的晶片封裝方法500在上文所描述的封裝方法二中已經結合第6圖和圖7詳細說明，為了簡潔，這裡不再贅述。
第14圖是根據本申請再一實施例的晶片封裝方法的示意性流程圖。如第14圖所示，該方法600包括：
S610，在第一載板的第一表面連接互連通道；
S620，在該第一載板的第一表面上連接目標晶片，該目標晶片的有源面與該第一載板的第一表面至少部分接觸；
S630，在該目標晶片的背面放置基板，該基板的第一表面與該互連通道的一端相連；
S640，移除該第一載板，以露出該目標晶片的有源面；
S650，在該目標晶片的有源面上製備重佈線層RDL，該RDL的第一表面與該互連通道的另一端相連，且該RDL的第一表面與該目標晶片的有源面至少部分接觸。
應理解，本申請實施例的晶片封裝方法600在上文所描述的封裝方法二中已經結合第8圖和圖9詳細說明，為了簡潔，這裡不再贅述。其中，第一載板可以對應于封裝方法二中的載板91，第一載板的第一表面可以對應于封裝方法二中的載板91的上表面。
因此，本申請實施例的晶片封裝方法，通過RDL代替下層基板，減小了基板工藝對封裝結構的限制，一方面，可以減小整體厚度，使得該晶片封裝結構能夠更多地應用於對厚度要求較高的終端設備；同時可以增加管腳密度；另一方面，在封裝面積不變的情況下，增加了垂直互連通道的數量，從而提高了頂層晶片的頻寬。並且，通過使用垂直互連通道代替熱壓焊球來實現電氣互連，以及對MC進行研磨的方法，可以進一步減小厚度。同時，在該晶片封裝結構中，仍然保留有上層基板，可以很好地將該晶片封裝結構的翹曲程度控制在可接受的範圍內。
應理解，在本申請的各種實施例中，上述各過程的序號的大小並不意味著執行順序的先後，各過程的執行順序應以其功能和內在邏輯確定，而不應對本申請實施例的實施過程構成任何限定。
還應理解，上述列舉的晶片封裝方法的各實施例，可以通過機器人或者數控加工方式來執行，用於執行晶片封裝方法的設備軟體或工藝可以通過執行保存在記憶體中的電腦程式代碼來執行上述晶片封裝方法。
本領域普通技術人員可以意識到，結合本文中所公開的實施例描述的各示例的單元及演算法步驟，能夠以電子硬體、或者電腦軟體和電子硬體的結合來實現。這些功能究竟以硬體還是軟體方式來執行，取決於技術方案的特定應用和設計約束條件。專業技術人員可以對每個特定的應用來使用不同方法來實現所描述的功能，但是這種實現不應認為超出本申請的範圍。
所屬領域的技術人員可以清楚地瞭解到，為描述的方便和簡潔，上述描述的系統、裝置和單元的具體工作過程，可以參考前述方法實施例中的對應過程，在此不再贅述。
在本申請所提供的幾個實施例中，應該理解到，所揭露的系統、裝置和方法，可以通過其它的方式實現。例如，以上所描述的裝置實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，例如多個單元或元件可以結合或者可以集成到另一個系統，或一些特徵可以忽略，或不執行。另一點，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些介面，裝置或單元的間接耦合或通信連接，可以是電性，機械或其它的形式。
所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位於一個地方，或者也可以分佈到多個網路單元上。可以根據實際的需要選擇其中的部分或者全部單元來實現本實施例方案的目的。
另外，在本申請各個實施例中的各功能單元可以集成在一個處理單元中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個單元中。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
11‧‧‧頂層晶片
12‧‧‧晶片封裝結構
13‧‧‧印刷電路板
14‧‧‧連接件
15‧‧‧連接件
20‧‧‧晶片封裝結構
31‧‧‧基板
32‧‧‧模塑膠
33‧‧‧垂直互連通道
34‧‧‧重佈線層RDL
36‧‧‧鋁制焊盤
37‧‧‧目標晶片
38‧‧‧粘附材料
35‧‧‧第二連接件
30‧‧‧晶片封裝結構
91‧‧‧載板
41‧‧‧第四連接件
42‧‧‧第三連接件
80‧‧‧頂層晶片
50‧‧‧頂層晶片
51‧‧‧第一銅柱
52‧‧‧第一連接件
93‧‧‧載板
92‧‧‧載板
60‧‧‧晶片封裝結構
70‧‧‧晶片封裝結構
100‧‧‧三維晶片封裝結構
200‧‧‧上封裝層
300‧‧‧下封裝層
400、500、600‧‧‧晶片封裝方法
S410～S430、S510～S540、S610～S650‧‧‧步驟
第1圖是適用於本申請實施例的晶片封裝結構的場景的示意圖。 第2圖是根據本申請實施例的晶片封裝結構的示意性結構圖。 第3a圖和第3b圖是互連通道與基板通過第一連接件連接的示意圖。 第4圖是根據本申請一實施例的晶片封裝結構的示意性結構圖。 第5a圖至第5g圖是通過一種晶片封裝方法封裝本申請一實施例的晶片封裝結構的示意圖。 第6圖是根據本申請另一實施例的晶片封裝結構的示意性結構圖。 第7a圖至第7l圖是通過另一種晶片封裝方法封裝本申請另一實施例的晶片封裝結構的示意圖。 第8圖是根據本申請又一實施例的晶片封裝結構的示意性結構圖。 第9a圖至第9d圖是通過又一種晶片封裝方法封裝本申請又一實施例的晶片封裝結構的示意圖。 第10圖是根據本申請再一實施例的晶片封裝結構的示意性結構圖。 第11圖是根據本申請一實施例的三維晶片封裝結構的示意性結構圖。 第12圖是根據本申請一實施例的晶片封裝方法的示意性流程圖。 第13圖是根據本申請另一實施例的晶片封裝方法的示意性流程圖。 第14圖是根據本申請再一實施例的晶片封裝方法的示意性流程圖。

Claims (26)

  1. 一種晶片封裝結構，其特徵在於，包括： 重佈線層RDL； 目標晶片，包括有源面和背面，所述目標晶片的有源面與所述RDL的第一表面連接； 基板，所述基板的第一表面與所述目標晶片的背面相對；以及 互連通道，位於所述目標晶片的四周，所述互連通道的一端與所述RDL的第一表面相連，所述互連通道的另一端與所述基板的第一表面相連。
  2. 根據請求項1所述的晶片封裝結構，其特徵在於，所述互連通道包括第一銅柱。
  3. 根據請求項1所述的晶片封裝結構，其特徵在於，所述互連通道包括研磨焊球和第一連接件，所述研磨焊球的一端與所述RDL連接，所述研磨焊球的另一端通過所述第一連接件與所述基板的第一表面連接， 所述研磨焊球包括釺料球，所述第一連接件包括以下任意一種：第二銅柱、預塗錫膏或焊球。
  4. 根據請求項1所述的晶片封裝結構，其特徵在於，所述互連通道包括第一銅柱和第一連接件，所述第一銅柱的一端與所述RDL連接，所述第一銅柱的另一端通過所述第一連接件與所述基板的第一表面連接， 所述第一連接件包括預塗錫膏或焊球。
  5. 根據請求項1至4中任一項所述的晶片封裝結構，其特徵在於，所述RDL包括金屬佈線，所述目標晶片的有源面包括焊盤，所述焊盤與露出於所述RDL的第一表面的金屬佈線連接。
  6. 根據請求項5所述的晶片封裝結構，其特徵在於，所述晶片封裝結構還包括第二連接件，所述第二連接件的一端與所述焊盤連接，所述第二連接件的另一端與露出於所述RDL的第一表面的金屬佈線連接。
  7. 根據請求項1至6中任一項所述的晶片封裝結構，其特徵在於，所述晶片封裝結構還包括模塑膠MC，所述MC填充於所述RDL與所述基板之間，並從所述目標晶片的四周包圍所述目標晶片，所述互連通道沿第一方向貫穿於所述MC，所述第一方向與所述RDL的第一表面基本垂直； 其中，所述MC為可研磨材料。
  8. 根據請求項1至7中任一項所述的晶片封裝結構，其特徵在於，所述基板的第一表面與所述目標晶片的背面之間塗覆有粘附材料，所述粘附材料包括以下至少一種：熱壓非導電膠、熱壓非導電膜、晶片粘接薄膜或銀膠。
  9. 一種三維晶片封裝結構，其特徵在於，包括至少一層如請求項1至8中任一項所述的晶片封裝結構。
  10. 一種晶片封裝方法，其特徵在於，包括： 在基板的第一表面上連接互連通道，所述互連通道的一端與所述基板的第一表面相連； 在所述基板的第一表面上連接目標晶片，所述目標晶片的背面與所述基板的第一表面相對； 製備重佈線層RDL，所述RDL與所述互連通道的另一端相連，所述RDL的第一表面與所述目標晶片的有源面連接。
  11. 根據請求項10所述的晶片封裝方法，其特徵在於，所述互連通道包括第一銅柱，以及， 所述在基板的第一表面上連接互連通道，包括： 在所述基板的第一表面電鍍所述第一銅柱。
  12. 根據請求項10或11所述的晶片封裝方法，其特徵在於，在所述製備RDL之前，所述晶片封裝方法還包括： 在所述基板的第一表面上填充模塑膠MC，以使所述MC從所述目標晶片的四周包圍所述目標晶片， 其中，所述目標晶片的有源面包括焊盤，所述焊盤預先連接第二連接件的一端，所述第二連接件的另一端露出於所述MC的第一表面，所述互連通道沿第一方向貫穿於所述MC，所述第一方向與所述RDL的第一表面基本垂直。
  13. 根據請求項12所述的晶片封裝方法，其特徵在於，所述晶片封裝方法還包括： 根據所述晶片封裝結構的預設厚度，研磨所述MC的第一表面。
  14. 根據請求項10至13中任一項所述的晶片封裝方法，其特徵在於，所述RDL包括金屬佈線，所述目標晶片的有源面包括焊盤，所述焊盤預先連接第二連接件的一端，所述晶片封裝方法還包括： 將所述第二連接件的另一端與露出於所述RDL的第一表面的金屬佈線連接，以使所述金屬佈線與所述目標晶片的有源面連接。
  15. 一種晶片封裝方法，其特徵在於，包括： 製備重佈線層RDL； 在所述RDL的第一表面連接互連通道，所述互連通道的一端與所述RDL的第一表面相連； 在所述RDL的第一表面上連接目標晶片，所述目標晶片的有源面與所述RDL的第一表面連接； 在所述目標晶片的背面放置基板，所述基板的第一表面與所述互連通道的另一端相連。
  16. 根據請求項15所述的晶片封裝方法，其特徵在於，所述互連通道包括研磨焊球和第一連接件，所述研磨焊球包括釺料球，所述第一連接件包括：第二銅柱、預塗錫膏或焊球， 所述在所述RDL的第一表面連接互連通道，包括： 通過所述研磨焊球的一端與所述RDL的第一表面連接； 通過所述研磨焊球的另一端與所述第一連接件的一端連接； 所述晶片封裝方法還包括： 通過所述研磨焊球的另一端通過所述第一連接件與所述基板的第一表面連接。
  17. 根據請求項15所述的晶片封裝方法，其特徵在於，所述互連通道包括第一銅柱和第一連接件，所述第一連接件包括預塗錫膏或焊球， 所述在所述RDL的第一表面連接互連通道，包括： 通過所述第一銅柱的一端與所述RDL的第一表面連接； 通過所述第一銅柱的另一端與所述第一連接件的一端連接； 所述晶片封裝方法還包括： 通過所述第一連接件的另一端與所述基板的第一表面連接。
  18. 根據請求項15至17中任一項所述的晶片封裝方法，其特徵在於，所述RDL包括金屬佈線，所述目標晶片的有源面包括焊盤，所述焊盤預先連接第二連接件的一端，所述晶片封裝方法還包括： 將所述第二連接件的另一端與露出於所述RDL的第一表面的金屬佈線連接，以使所述金屬佈線與所述目標晶片的有源面連接。
  19. 根據請求項15至18中任一項所述的晶片封裝方法，其特徵在於，在所述目標晶片的背面放置基板之前，所述晶片封裝方法還包括： 在所述RDL的第一表面上填充模塑膠MC，以使所述MC從所述目標晶片的四周包圍所述目標晶片，所述目標晶片的背面露出於所述MC的第二表面，所述互連通道沿第一方向貫穿於所述MC，所述第一方向與所述RDL的第一表面基本垂直。
  20. 根據請求項19所述的晶片封裝方法，其特徵在於，所述晶片封裝方法還包括： 根據所述晶片封裝結構的預設厚度，研磨所述MC的第二表面。
  21. 一種晶片封裝方法，其特徵在於，包括： 在第一載板的第一表面連接互連通道； 在所述第一載板的第一表面上連接目標晶片，所述目標晶片的有源面與所述第一載板的第一表面至少部分接觸； 在所述目標晶片的背面放置基板，所述基板的第一表面與所述互連通道的一端相連，其中，所述目標晶片的背面為所述目標晶片上與所述有源面相平行的面； 移除所述第一載板，以露出所述目標晶片的有源面； 在所述目標晶片的有源面上製備重佈線層RDL，所述RDL的第一表面與所述互連通道的另一端相連，且所述RDL的第一表面與所述目標晶片的有源面至少部分接觸。
  22. 根據請求項21所述的晶片封裝方法，其特徵在於，所述互連通道包括研磨焊球和第一連接件，所述研磨焊球包括釺料球，所述第一連接件包括：第二銅柱、預塗錫膏或焊球，所述晶片封裝方法還包括： 通過所述第一連接件的一端與所述基板的第一表面連接； 通過所述第一連接件的另一端與所述研磨焊球的一端連接； 通過所述研磨焊球的另一端與所述RDL的第一表面連接。
  23. 根據請求項21所述的晶片封裝方法，其特徵在於，所述互連通道包括第一銅柱和第一連接件，所述第一連接件包括預塗錫膏或焊球，所述晶片封裝方法還包括： 通過所述第一連接件的一端與所述基板的第一表面連接； 通過所述第一連接件的另一端與所述第一銅柱的一端連接； 通過所述第一銅柱的另一端與所述RDL的第一表面連接。
  24. 根據請求項21至23中任一項所述的晶片封裝方法，其特徵在於，所述RDL包括金屬佈線，所述目標晶片的有源面包括焊盤，所述晶片封裝方法還包括： 將所述焊盤與露出於所述RDL的第一表面的金屬佈線焊接，以使所述金屬佈線與所述目標晶片的有源面連接。
  25. 根據請求項21至24中任一項所述的晶片封裝方法，其特徵在於，在所述目標晶片的背面放置基板之前，所述晶片封裝方法還包括： 在所述載板的第一表面上填充模塑膠MC，以使所述MC從所述目標晶片的四周包圍所述目標晶片和所述目標晶片的背面，所述互連通道沿第一方向貫穿於所述MC，所述第一方向與所述RDL的第一表面垂直。
  26. 根據請求項25所述的晶片封裝方法，其特徵在於，所述晶片封裝方法還包括： 根據所述晶片封裝結構的預設厚度，研磨所述MC的第一表面，所述MC的第一表面與所述基板的第一表面相對。
TW106139850A 2016-11-18 2017-11-17 晶片封裝結構和方法 TW201834191A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201611028571.1A CN106558574A (zh) 2016-11-18 2016-11-18 芯片封装结构和方法
??201611028571.1 2016-11-18

Publications (1)

Publication Number Publication Date
TW201834191A true TW201834191A (zh) 2018-09-16

Family

ID=58444468

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139850A TW201834191A (zh) 2016-11-18 2017-11-17 晶片封裝結構和方法

Country Status (5)

Country Link
US (1) US20190273044A1 (zh)
EP (1) EP3537476A4 (zh)
CN (1) CN106558574A (zh)
TW (1) TW201834191A (zh)
WO (1) WO2018090622A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738325B (zh) * 2020-05-08 2021-09-01 大陸商上海兆芯集成電路有限公司 晶片封裝方法、晶片封裝體陣列及晶片封裝體
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same
TWI754839B (zh) * 2018-09-28 2022-02-11 台灣積體電路製造股份有限公司 封裝結構及其形成方法
TWI819134B (zh) * 2018-11-16 2023-10-21 美商吉林克斯公司 高密度基板及具有其之堆疊矽封裝組件
TWI822634B (zh) * 2022-07-20 2023-11-11 強茂股份有限公司 晶圓級晶片尺寸封裝方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
CN106558574A (zh) * 2016-11-18 2017-04-05 华为技术有限公司 芯片封装结构和方法
JP6887326B2 (ja) * 2017-06-28 2021-06-16 株式会社ディスコ 半導体パッケージの形成方法
CN107481945B (zh) * 2017-08-16 2019-08-20 华进半导体封装先导技术研发中心有限公司 一种晶圆级扇出型堆叠封装工艺方法
CN109427759A (zh) * 2017-08-29 2019-03-05 华为技术有限公司 一种芯片封装结构及其制作方法、电子设备
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US10714462B2 (en) 2018-04-24 2020-07-14 Advanced Micro Devices, Inc. Multi-chip package with offset 3D structure
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
TW202023010A (zh) * 2018-12-11 2020-06-16 財團法人工業技術研究院 晶片封裝結構
CN113169153B (zh) * 2018-12-26 2023-09-29 华为技术有限公司 一种芯片的封装结构
US11094625B2 (en) 2019-01-02 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with improved interposer structure
CN109994438B (zh) * 2019-03-29 2021-04-02 上海中航光电子有限公司 芯片封装结构及其封装方法
CN110335859B (zh) * 2019-07-29 2024-04-05 上海先方半导体有限公司 一种基于tsv的多芯片的封装结构及其制备方法
JP2021048195A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置及び半導体装置の製造方法
US11309246B2 (en) * 2020-02-05 2022-04-19 Apple Inc. High density 3D interconnect configuration
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
KR20220000273A (ko) 2020-06-25 2022-01-03 삼성전자주식회사 반도체 패키지
CN111883437B (zh) * 2020-07-03 2023-04-25 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
TWI773015B (zh) 2020-12-14 2022-08-01 華邦電子股份有限公司 封裝結構及其製造方法
US11830746B2 (en) * 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
CN112908984A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种带有散热片的ssd堆叠封装结构及其制作方法
CN113327911B (zh) * 2021-04-23 2022-11-25 浙江毫微米科技有限公司 重布线层结构及其制备方法、封装结构及其制备方法
US11862591B2 (en) * 2021-08-25 2024-01-02 Micron Technology, Inc. Conductive buffer layers for semiconductor die assemblies and associated systems and methods
US20240030065A1 (en) * 2022-07-22 2024-01-25 Intel Corporation Multi-die panel-level high performance computing components
CN115000654B (zh) * 2022-08-05 2022-11-11 深圳飞骧科技股份有限公司 一种射频模组的封装方法和射频模组
CN117038599A (zh) * 2023-10-07 2023-11-10 之江实验室 芯片封装结构及封装方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287801A (ja) * 2006-04-13 2007-11-01 Sony Corp 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機
US8384199B2 (en) * 2007-06-25 2013-02-26 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US7955942B2 (en) * 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
US8383457B2 (en) * 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
CN102412208B (zh) * 2010-09-21 2014-08-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN202384323U (zh) * 2011-12-14 2012-08-15 日月光半导体制造股份有限公司 半导体封装构造
KR20130082298A (ko) * 2012-01-11 2013-07-19 삼성전자주식회사 패키지 온 패키지 장치의 제조 방법 및 이에 의해 제조된 장치
US9443797B2 (en) * 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
CN104465427B (zh) * 2013-09-13 2018-08-03 日月光半导体制造股份有限公司 封装结构及半导体工艺
US9362161B2 (en) * 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
US9449837B2 (en) * 2014-05-09 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. 3D chip-on-wafer-on-substrate structure with via last process
US9496196B2 (en) * 2014-08-15 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods of manufacture thereof
TWI548043B (zh) * 2014-11-17 2016-09-01 矽品精密工業股份有限公司 封裝結構及其製法
US10354974B2 (en) * 2014-12-11 2019-07-16 Mediatek Inc. Structure and formation method of chip package structure
CN104465505A (zh) * 2014-12-16 2015-03-25 南通富士通微电子股份有限公司 扇出晶圆封装方法
US10217724B2 (en) * 2015-03-30 2019-02-26 Mediatek Inc. Semiconductor package assembly with embedded IPD
CN106558574A (zh) * 2016-11-18 2017-04-05 华为技术有限公司 芯片封装结构和方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same
TWI754839B (zh) * 2018-09-28 2022-02-11 台灣積體電路製造股份有限公司 封裝結構及其形成方法
TWI819134B (zh) * 2018-11-16 2023-10-21 美商吉林克斯公司 高密度基板及具有其之堆疊矽封裝組件
TWI738325B (zh) * 2020-05-08 2021-09-01 大陸商上海兆芯集成電路有限公司 晶片封裝方法、晶片封裝體陣列及晶片封裝體
TWI822634B (zh) * 2022-07-20 2023-11-11 強茂股份有限公司 晶圓級晶片尺寸封裝方法

Also Published As

Publication number Publication date
US20190273044A1 (en) 2019-09-05
EP3537476A1 (en) 2019-09-11
WO2018090622A1 (zh) 2018-05-24
CN106558574A (zh) 2017-04-05
EP3537476A4 (en) 2020-01-22

Similar Documents

Publication Publication Date Title
TW201834191A (zh) 晶片封裝結構和方法
US11996401B2 (en) Packaged die and RDL with bonding structures therebetween
US11621205B2 (en) Underfill structure for semiconductor packages and methods of forming the same
TWI713129B (zh) 半導體元件及其形成方法
US11776935B2 (en) Semiconductor device and method of manufacture
US20210225812A1 (en) Semiconductor packages and methods of forming the same
CN110660675B (zh) 半导体装置及形成方法
TWI642157B (zh) 半導體封裝件及其形成方法
US11177201B2 (en) Semiconductor packages including routing dies and methods of forming same
US20190115326A1 (en) Semiconductor Packages having Dummy Connectors and Methods of Forming Same
TW201814850A (zh) 封裝結構及其形成方法
US11291116B2 (en) Integrated circuit structure
US11145614B2 (en) Semiconductor device and method of manufacture
TW202105666A (zh) 晶片結構
JP2022023830A (ja) 半導体パッケージにおける放熱及びその形成方法
US20230402403A1 (en) Semiconductor package and manufacturing method of semiconductor package
CN110660752A (zh) 半导体装置封装体及其制造方法
US20220301970A1 (en) Semiconductor package and method of manufacturing semiconductor package
KR102573008B1 (ko) 반도체 디바이스 및 제조 방법
TW202347662A (zh) 積體電路封裝及其形成方法