TW201732845A - 使用雙微影製程之高效能整合射頻被動元件 - Google Patents

使用雙微影製程之高效能整合射頻被動元件 Download PDF

Info

Publication number
TW201732845A
TW201732845A TW105137620A TW105137620A TW201732845A TW 201732845 A TW201732845 A TW 201732845A TW 105137620 A TW105137620 A TW 105137620A TW 105137620 A TW105137620 A TW 105137620A TW 201732845 A TW201732845 A TW 201732845A
Authority
TW
Taiwan
Prior art keywords
conductive loop
layer
dielectric
forming
capacitor
Prior art date
Application number
TW105137620A
Other languages
English (en)
Other versions
TWI746483B (zh
Inventor
阿黛爾 A. 艾爾夏比尼
馬修 J. 馬努沙羅
克里西納 巴拉斯
威廉 J. 蘭伯特
羅伯特 L. 聖克曼
亞歷山大 亞歷克索夫
布蘭登 M. 羅林斯
菲拉斯 伊德
賈維爾 索托岡薩雷斯
焦美姿
蘇達沙特瓦 奈德
泰勒斯弗 坎嘉因
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201732845A publication Critical patent/TW201732845A/zh
Application granted granted Critical
Publication of TWI746483B publication Critical patent/TWI746483B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明的實施例包括一種電氣封裝及形成該封裝的方法。在一實施例中，一變壓器可被形成在該電氣封裝中。該變壓器可包括在一第一介電層之上所形成的一第一導電迴路。一薄電介質間隔件材料可被使用來把該第一導電迴路與被形成在該封裝中的一第二導電迴路隔開。本發明之另外的實施例包括形成一在該電氣封裝中所形成的電容器。例如，該電容器可包括在一第一介電層之上所形成的一第一電容器板。一薄電介質間隔件材料可被使用來把該第一電容器板與被形成在該封裝中的一第二電容器板隔開。在該變壓器及電容器中的該薄介電間隔件材料允許增加在電氣組件中的耦合因子及電容密度。

Description

使用雙微影製程之高效能整合射頻被動元件
發明領域 本發明的實施例一般係涉及半導體裝置的製造。特別地是，本發明的實施例係涉及包括具有經改善耦合的電感器及具有經改善電容密度的電容器的封裝以及用於製造這種裝置的方法。
發明背景       高度耦合變壓器及高密度電容器在許多射頻(RF)及功率傳輸應用中係有用的。為了在一單一封裝中提供更高度的整合度，更多的被動組件(例如，變壓器及電容器)會被製造在該封裝內。然而，當前的封裝設計規則限制了該等組件之一些電氣效能的最佳化。例如，在一封裝中導線之間該最小允許的間隔使得難以在小面積中實現緊密耦合的電感器。在不在該封裝上消耗一相對大的面積及大數量層的情況下，難以實現高於大約0.5的耦合因子。目前，解決低耦合因子係藉由在RF中使用諧振變壓器，係藉由插入與該變壓器串聯或並聯的一分立電容器來消除該漏電感。這增加了該成本及該系統尺寸。此外，諧振變壓器係窄頻帶的，需要額外的變壓器用於其他的頻帶。對於功率傳輸應用(例如降壓-升壓或返馳式轉換器)，這些變壓器被實現為在該封裝上或在該主板上的分立元件。
在RF應用中，電容器通常被使用於放大器調諧或天線匹配。目前，電容器可被整合到該等封裝基體層中。然而，該封裝設計規則通常需要相當厚的介電層(例如，20μm或更大)用於分離該等電容器的該等平行板。由於該電容值與該電介質厚度成反比，因此每單位面積的該電容值相對較小，而該所欲的電容值須藉由增加該封裝尺寸或藉由使用額外的分立電容器來獲得。除了該系統成本及/或尺寸的增加之外，使用額外的分立電容器增加了更多的路由寄生效應並且增加了該等損耗。如此一來，會降低該裝置的最大工作頻率。
因此，在電子封裝製造領域中進行改進是有需要的，以便形成整合式變壓器及電容器，使之分別具有經改善之每單位面積耦合及每單位面積電容值。
依據本發明之一實施例，係特地提出一種形成在一電氣封裝中之變壓器，其包含：一第一介電層；形成在該第一介電層之一表面之上的一第一導電迴路；形成在該第一導電迴路之上的一電介質間隔件；以及藉由該介電間隔層與該第一導電迴路隔開的一第二導電迴路。
較佳實施例之詳細說明       本文所描述的是包括一半導體封裝的系統以及形成這種半導體封裝的方法。在以下的描述中，將使用本領域習知技藝者通常採用的用詞來描述該等說明性實現方式的各個方面，以向本領域的其他習知技藝者傳達它們工作的本質。然而，對本領域之習知技藝者將顯而易見的是，本發明可以僅利用該等所描述之方面中的一些來實踐。為了說明的目的，具體的數字、材料及組配被闡述，以便提供對該等說明性實現方式之一種透徹理解。然而，對於本領域之習知技藝者將顯而易見的是，本發明可以在沒有該等具體細節的情況下被實踐。在其他的實例中，公知的特徵被省略或簡化以免模糊該等說明性的實現方式。
各種操作將依序地以最有助於理解本發明的方式被描述為多個分立的操作，然而，該描述的順序不應被解讀為暗示這些操作必須是依賴於順序的。具體地說，這些操作不需要按照所呈現的順序來執行。
本發明的實施例包括變壓器及電容器結構，該等結構係使用與半添加製程相容的一種製造技術所形成的。根據本發明的實施例，可形成具有大於大約0.5之耦合係數的整合式變壓器。另外，本發明的實施例可以包括整合式電容器，與使用當前可用技術所形成的電容器相比，其具有大上至少一個數量級的電容密度。
在整合式變壓器及電容器的效能指標中這些顯著的改進在RF及功率傳輸應用中具有幾個優點。例如，在變壓器中有較高的耦合係數免除了使用諧振變壓器的需要，諸如以上所述的那些。這允許在一寬的頻帶上使用該相同的變壓器或在該相同的頻帶上具有較低的損耗。另外，較高的耦合係數允許能夠被使用於向上轉換DC-DC轉換器的封裝內被動元件。這項功能可以實現用於電池供電裝置之全整合式上/下轉換DC-DC轉換器，其中該電池電壓可以下降到該裝置的該工作電壓之下。可增加整合式電容器之電容密度的能力可允許在RF封裝中使用具有相對較小佔用面積的電容器。這提供了在該裝置成本中的降低及/或在該封裝總佔用面積中的減小。
現在參考圖1，其展示出形成在一第一介電層105上之一整合式變壓器100的一透視圖。通常，被整合到封裝中的變壓器包括形成在該第一介電層105上的一第一導電迴路115A 及被形成在一第二介電層106上的一第二導電迴路115B (該第二介電層106被示出為由虛線所畫出的一不可見層，以便不會不必要地模糊該圖的其他方面)。因此，分開兩個導電迴路的該距離D取決於該第二介電層106的該厚度。
明確地說，該耦合因子由公式1來定義，其中L11 係該第一導電迴路115A 的該自感、L22 係該第二導電迴路115B 的該自感、以及L12 係該第一導電迴路115A 與該第二導電迴路115B 的互感。(公式1)
因此，增加該變壓器的該互感將增加該耦合因子。增加該等兩個導電迴路之該互感的一種方式係藉由降低在該等迴路之間的該距離D。然而，如以上所述的，該距離D受限於該第二介電層106的該厚度。在典型的封裝設計規則中，該第二介電層106可具有大約25μm或更大的一厚度。對於一具體實例來說，在具有操作在1GHz之導電迴路的一整合式變壓器中，該等導電迴路間隔大約為25μm，該耦合因子可大約為0.45或更小。
因此，本發明的實施例利用了製程操作其允許在該等導電迴路之間的該距離D可被顯著地減少。在本發明的一些實施例中，在該等迴路之間的該距離D可被減少到小於20μm，其提供了可大於0.5的一耦合因子。另外的實施例可包括一種小於1μm的距離D。在這樣的實施例中，該耦合因子可被增加到超過0.7。一種能夠形成具有高度耦合導電迴路之變壓器的製程將針對圖2A-2E進行描述。
現在參考圖2A，一封裝層的一平面視圖以及一對應的橫截面視圖被圖示出，根據本發明的一實施例。該封裝層可包括具有一晶種層235形成在其頂表面上的一介電層205。舉例來說，該介電層205可以是一聚合物材料，諸如，例如，聚酰亞胺、環氧樹脂、或積層膜(BF)。在一實施例中，該介電層205可以是在一堆疊中之一層，該堆疊包括被使用來形成一積層結構之數個介電層。如此一來，該介電層205可被形成在另一介電層上。另外的實施例可包括把該介電層205形成為該堆疊被形成於其上之一核心材料上的該第一介電層。在一實施例中，該晶種層235可以是一銅晶種層。
現在參考圖2B，一光阻劑材料285可被形成在該晶種層235之上並且被圖案化用以提供用於形成一第一導電迴路215A 的開口。根據一實施例，該光阻劑材料285的該圖案化可以用微影製程(例如，透過一遮罩(圖中未示出)用一輻射源來曝光並用一顯影劑來顯影)來實現。在該光阻劑材料285已經被圖案化之後，該第一導電迴路215A 可被形成。在一實施例中，該第一導電迴路215A 可以利用一種電鍍製程或類似者來形成。應被理解的是，雖然在該平面視圖中僅圖示出該第一導電迴路215A ，但是本發明的實施例可包括形成數個第一導電迴路215A ，並且該等第一導電迴路215A 可以在同一時間與其他在該第一介電層205上所形成的導電線(例如，信號線或類似物)被形成。根據一另外的實施例，該第一導電迴路215A 可以具任何所欲的形狀。例如，該等第一導電迴路215A 可各自為一種具有多匝的螺旋形狀。
現在參考圖2C，該第一光阻劑材料285被剝離，並且以一晶種蝕刻製程該晶種層235之該經暴露的部分被回蝕。另外，本發明的實施例包括在該第一導電迴路215A 的該等表面上形成一介電間隔層216。該介電間隔層216提供在該第一導電迴路215A 與將於一後續製程操作中所形成之一第二導電迴路215B 之間的該間隔。如以上所述，可藉由降低在該等第一與第二導電迴路之間的該距離來增加一變壓器的該耦合係數。因此，控制該介電間隔層216的該厚度D提供了該所欲的耦合因子。在一實施例中，該介電間隔層216可具有一種可提供大約0.5或更大之一耦合因子的厚度。在一實施例中，該厚度D可以小於20μm。在一些實施例中，該厚度D可以小於5μm。
本發明的實施例能夠以任何合適的沉積製程形成具有一受控厚度D的一介電間隔層216。在一實施例中，該介電間隔層216可以以一種網版印刷製程來形成。該網版印刷製程可以可選擇性地在去除該第一光阻劑材料285之前被執行以便改善對齊。在這樣的實施例中，所形成的該介電間隔層216可從該第一導電迴路215A 的該等側壁中被忽略。另外的實施例可以包括在該第一光阻劑材料285已被去除之後該介電間隔層216的一覆蓋沉積。例如，一化學氣相沉積(CVD)製程可被使用。在這樣的實施例中，然後該覆蓋介電間隔件層216可被圖案化用以從第一該介電層205上方移除該介電間隔件層216的部分。暴露該第一該介電層205可以為隨後經沉積的封裝層提供更好的粘附性。
現在參考圖2D，一第二導電迴路215B 被形成在該介電間隔層216上。為了允許可在該介電間隔層216上沉積一第二導電層，一第二晶種層236被形成。該第二晶種層236可以是一種被覆蓋沉積的銅晶種層。藉由沉積及圖案化一第二光阻劑材料286用以在該第二晶種層236上形成開口，被使用來形成該第二導電迴路215B 的金屬沉積可以被隔離在該第一導電迴路215B 之上。該第二導電迴路215B 可以以一種電鍍製程或類似者來被形成。應被理解的是，雖然在該平面視圖中僅示出該第二導電迴路215B ，但是本發明的實施例可以包括形成數個第二導電迴路215B ，並且該等第二導電迴路215B 可以與其他的導電特徵同時被形成。例如，該第二導電迴路215B 可以在形成一或多個通孔時同時被形成。
現在參考圖2E，該第二光阻劑材料286被剝離，並且該第二晶種層236之該等經暴露的部分被移除。根據一實施例，可以以一種晶種蝕刻製程來去除該第二晶種層236。實施例然後可包括在該第一及第二導電迴路215A 及215B 上形成一第二介電層(圖中未示出)。根據一實施例，該第二介電層可以以任何合適的製程來形成，例如層壓或狹縫塗覆及固化。
儘管在圖2A-2E中所示的該製程流程產生一變壓器其具有在該封裝的一單一佈線層中所形成的一第一導電迴路215A 及一第二導電迴路215B ，但是實施例不侷限於這樣的組配。例如，該等第一及第二導電迴路可以具有大於一單一佈線層厚度的厚度。在這樣的實施例中，該等導電迴路仍然可由基本上類似於上述介電間隔層216的一介電間隔層來隔開。因此，該耦合因子仍可大於約0.5。增加該等導電迴路的該等厚度也會為該變壓器的提供在電阻上的減小，同時仍保持該相同的電感。
根據本發明之另外的實施例，具有一高耦合係數的變壓器還可以用具有一種並排組配之該等第一及第二導電迴路來形成。例如，該第二導電迴路可以形成在該第一導電迴路的周圍內。用於形成這一種變壓器的一製程將針對圖3A-3E及圖4A-4D進行詳細的描述。
現在參考圖3A，一封裝的一平面視圖以及一對應的橫截面視圖被圖示出，根據本發明的一實施例。該封裝可包括具有一晶種層335形成在其頂表面上的一介電層305。該介電層305及該晶種層335可基本上類似於如以上所述具有一晶種層235的該介電層205，因此將不在此再被詳細地重複。
現在參考圖3B，一光阻劑材料385可被形成在該晶種層335上方並且被圖案化用以提供用於形成一第一導電迴路315A 的開口。對該光阻劑進行圖案化及形成該第一導電迴路315A 可以基本上類似於以上針對圖2B所描述的該製程，因此在這裡將不再被詳細地重複。應被理解的是，雖然在該平面視圖中僅圖示出一單一第一導電迴路315A ，但是本發明的實施例可包括形成數個第一導電迴路315A ，並且該等第一導電迴路315A 可以與其他在該第一介電層305上所形成的導電線(例如，信號線或類似物)在同一時間被形成。
現在參考圖3C，該第一光阻劑材料385被剝離，並且一介電間隔層316可以在該第一導電迴路315A 的該等表面上被形成。該介電間隔層316提供在該第一導電迴路315A 與將於一後續製程操作中所形成之一第二導電迴路315B 之間的該間隔。如以上所述，可藉由降低在該等第一與第二導電迴路之間的該距離來增加一變壓器的該耦合係數。由於該第二導電迴路315B 將沿著該第一導電迴路315A 的邊來被形成(即，每一迴路的該等側壁將彼此地面對)，所以該電介質間隔件316之該側壁部分的該厚度T需要為可操控的以便提供該所欲的耦合因子。在一實施例中，該介電間隔層316可以具有沿著該第一導電迴路315A 之該等側壁的一厚度T，其提供大約為0.5或更大的一耦合因子。在一實施例中，該厚度T可以小於20μm。在一些實施例中，該厚度T可以小於5μm。
在圖3C中的該橫截面視圖中所示的該實施例中，該介電間隔層316被圖示出為一單一材料。然而，實施例不侷限於這一種組配。例如，在一些實施例中，該介電間隔層316的該等側壁部分與形成在該導電迴路之該頂表面上的該部分可以是不同的材料。根據本發明的一個實施例包括這種介電間隔層的一製程流程將在圖4A-4D中被圖示出。
現在參考圖4A，根據本發明的實施例圖示出一第一導電迴路315A 的一橫截面視圖。該導電迴路315A 可基本上類似於在圖3B中所圖示的該導電迴路315A 。在一實施例中，該第一導電迴路315A 的一頂表面被凹陷在該第一光阻劑層385之一頂表面的下方。
現在參考圖4B，一介電頂蓋層316A 可被選擇性地沉積在該第一導電迴路315A 的該等頂表面之上。該介電頂蓋層316A 可以使用一種模板印刷製程或任何其他的合適的沉積製程來形成。由於該第二導電迴路315B 將與該第一導電迴路315A 被並排形成，因此該介電頂蓋層316A 的該厚度不需要與在一後續製程步驟中所形成之該介電間隔層316的該等側壁部分一樣地薄。
現在參考圖4C，該第一光阻劑材料385被剝離並且一側壁介電間隔層316B 被覆蓋沉積在該經暴露的表面上。根據一實施例，該側壁介電層可以是任何合適的材料，該材料能夠被保形地沉積在一具有足夠小厚度T用以在該並排變壓器中提供該所欲耦合因子的一層中。例如，該厚度T可以是小於20μm。另外的實施例可包括一小於10μm的厚度T。舉例來說，該側壁介電間隔層316B 可以適用一CVD或任何其他的覆蓋沉積製程來被沉積。
現在參考圖4D，該側壁介電間隔層316B 從該水平表面被移除。根據一實施例，該側壁介電間隔層316B 可以使用一種非等向性蝕刻製程，諸如一反應離子蝕刻(RIE)製程，從該等水平表面被選擇性地移除。該選擇性的蝕刻製程允許只有該側壁電介質間隔件316B 的部分沿著該第一導電迴路315A 的該等側壁保留下來。根據一實施例，該介電頂蓋層316A 可以是一種耐受材料，其耐受於被使用來選擇性地蝕刻該側壁介電間隔件316B的該蝕刻製程。如此一來，該介電頂蓋層316A 可以用作為防止該第一導電迴路315A 的該頂表面的部分被暴露的一蝕刻停止層。保護該第一導電迴路315A 的該頂表面允許在將被使用來形成該第二導電迴路315B 之一圖案化操作的對準中會有一增加的誤差容限，如在下文將被更詳細地描述的。
再次參考針對圖3A-3E所描述的該製程流程，在該電介質間隔件316被形成在該第一導電迴路315A 上之後，該處理流程可以繼續。如在該等其餘的圖示中所示，該電介質間隔件316被描繪為一單一材料，但是應被理解的是，本發明的實施例可以包括一電介質間隔件316，其包括一介電頂蓋層316A 及一側壁電介質間隔件316B 本質上類似於在上文針對圖4D所描述之那一個。
現在參考圖3D，一第二導電迴路315B 沿著該第一導電迴路315A 的旁邊被形成。使用來形成該第二導電迴路315B 之該金屬沉積可藉由沉積及圖案化一第二光阻劑材料386用以在該晶種層335上形成開口來完成。該等開口可以有一寬度W，其在該第一導電迴路315A 的一頂表面上做延伸。然而，由於該頂表面被該介電間隔層316覆蓋，因此不會發生進一步的電鍍。如此一來，該第二導電迴路315B 可被形成為與該介電間隔層316的該側壁部分直接接觸，而不需要對該光阻劑層進行高度精確的圖案化。因此，在該第一導電迴路315A 的該側壁與該第二導電迴路315B 的該側壁之間的該間隔可以僅由該電介質間隔件316之該側壁部分的該最小厚度T來限制，而不是由在該封裝中製造互連線的該等設計規則來限制。在該所示的實施例中，該第二導電迴路315B 被形成在該第一導電迴路315A 的周圍之內。然而，實施例不侷限於這種組配。例如，該第二導電迴路315B 可以可選擇性地沿著該第一導電迴路315A 的該外側壁來形成。
現在參考圖3E，該第二光阻劑材料386被剝離，並且該晶種層335之該等經暴露的部分被移除。根據一實施例，可以以一種晶種蝕刻製程來去除該晶種層335。實施例然後可包括在該第一及第二導電迴路315A 及315B 上形成一第二介電層(圖中未示出)。根據一實施例，該第二介電層可以以任何合適的製程來形成，例如層壓或狹縫塗覆及固化。
本發明之另外的實施例還可以包括形成具有高電容密度的整合式電容器。如以上所描述的，由本發明的實施例所提供的該高電容密度允許在該等電容器之該面積中的減小，這導致在成本中的降低及/或在該封裝之該整體尺寸中的減小。一電容器的該電容密度可以以一些不同的方式來增加。首先，彼此面對之該等第一及第二電容器板的該表面積可被增加。這可以藉由在該等導電板中形成交叉指形的短棒(例如，一方形蜿蜒圖案、一鋸齒形圖案、或類似者)來實現。另外，藉由減小分隔該等第一及第二電容器板之該介電層的該厚度，可以把該電容密度增加到一更大得多的程度。
類似以上針對當前可用變壓器所描述的該等問題，在當前可用的電容器中分隔該等電容器板之該介電層的該厚度受限於使用來形成每一佈線層之該等介電層的該厚度的限制。如以上所述，該厚度通常為約25μm或更大。因此，當前可用之整合式電容器的電容密度小於約2pF/mm2 。因此，本發明的實施例可使用允許在該等第一與第二電容器板之間的距離可被顯著減小的製程操作。根據本發明的實施例所形成的電容器的實例將針對圖5A-5D被圖示出以及描述。
現在參考圖5A，根據本發明的一實施例圖示出了包括一電容器540及其他導電特徵(例如，導線591、592、594、及通孔593)之一種封裝的一橫截面視圖。如圖所示，該電容器540包括在該介電層505上所形成的一第一電容器板525A 。該第二導電板525B 由一電介質間隔件516與該第一電容器板525A 分離。不受限於該封裝(例如，504、505、506、507)的該介電層厚度，分隔該等兩個電容器板的該距離可由該電介質間隔件516的該厚度來規定。例如，該電介質間隔件516可以小於20μm。如此一來，該整個電容器可被形成在該封裝的一單一佈線層506內。另外的實施例允許該電介質間隔件516的厚度減小到小於1μm。因此，與當前可用的裝置相比，該電容密度可以增加一或多個數量級。例如，根據本發明的實施例，一平行板電容器的該電容密度可以是大約200pF/mm2 或更大。
現在參考圖5B，根據本發明的一實施例圖示出具有交叉指形延伸部之一電容器的橫截面視圖。為了提供本發明之方面的一更清楚的視圖，省略了該封裝的一些部分(例如，該等封裝層及其他導線及通孔)。如圖所示，該第一電容器板525A 可以包括從一晶種層535向上延伸的第一延伸部517。該第二電容器板525B 還可以包括與該等第一延伸部517做交叉指形的第二延伸部519。類似於在圖5A中所示的該電容器540，該等兩個電容器極板由一電介質間隔件516隔開。此外，當檢視下面的該製程流程時，將被體認到該等經交叉指形的延伸物彼此地自對準。這允許該等延伸部之該間距可被減小而不需要考慮在層之間的未對準。因此，本發明的實施例可把該電容密度增加到比根據本發明實之一施例所形成之平面電容器可擁有電容密度之更大的範圍。
由於該第二電容器板525B 的該自對準性質，本領域之習知技藝者將注意到，在多個維度上延伸該等交叉指狀延伸部的該蜿蜒圖案也是有可能的。在圖5C中，具有在該X-Z平面中所形成之一蜿蜒圖案(即，一種二維方形蜿蜒圖案)的一第一電容器板525A 的一透視圖被展示出，根據本發明的一實施例。在圖5C中，省略了該電介質間隔件516及該第二電容器板以便不模糊該方形蜿蜒圖案。如圖所示，該等延伸部517被形成在該X-Z平面中並且在該Y方向上連續地延伸到該板的該等末端。在圖5D所展示之該透視圖所圖示出的另一實施例中，該第一電容器板525A 及該第二電容器板525B 之該經交叉指形的方形蜿蜒圖案被形成在該等X、Y、及Z維度中(即，一種三維方形蜿蜒圖案)。
根據這種實施例用於形成一方形蜿蜒電容器的製程流程被圖示在圖6A-6D中。在該等圖示中所圖示出的該製程流程描繪了該蜿蜒圖案化電容器的一橫截面視圖。然而，應被理解的是，在圖6A-6D中所圖示的該製程可被使用來形成不是類似於在圖5C所示之該裝置的一個二維蜿蜒圖案就是類似於在圖5D中所示之該裝置的一種三維圖案。
現在參考圖6A，根據本發明的一實施例圖示出一封裝的一橫截面視圖。該封裝層可包括具有一晶種層635形成在其頂表面上的一介電層605。舉例來說，該介電層605可以是一聚合物材料，諸如，例如，聚酰亞胺、環氧樹脂、或BF。在一實施例中，該介電層605可以是在一堆疊中之一層，該堆疊包括被使用來形成一積層結構之數個介電層。如此一來，該介電層605可被形成在包括互連導線及通孔691的另一介電層上。另外的實施例可包括把該介電層605形成為該堆疊被形成於其上之一核心材料上的該第一介電層。在一實施例中，該晶種層635可以是一銅晶種層。
現在參考圖6B，一光阻劑材料685可被形成在該晶種層635之上並且被圖案化用以提供用於形成一通孔焊墊692及該第一電容器板625A 的開口。根據一實施例，該光阻劑材料685的該圖案化可以用微影製程(例如，透過一遮罩(圖中未示出)用一輻射源來曝光並用一顯影劑來顯影)來實現。在該光阻劑材料685已經被圖案化之後，該第一電容器板625A 可利用以一種合適的沉積製程，諸如一電鍍製程或類似者，來被形成。應被理解的是，雖然在圖6B中僅圖示出該第一電容器板625A ，但是本發明的實施例可包括形成數個第一電容器板625A ，並且該等第一電容器板625A 可以與其他在該第一介電層605上所形成的導電線(例如，信號線或類似物)在同一時間被形成。根據一實施例，該第一電容器板625A 可以包括數個第一延伸部617。該等延伸部的每一個可從該晶種層635向上延。如此一來，該等第一延伸部617的每一個可以由該晶種層635被電氣耦合到彼此。本領域之習知技藝者將理解的是，隨著該等延伸部的該間距被縮小，每一面積的該電容被增加。在一些實施例中，該等延伸部617的該間距可以是大約100μm或更小。本發明的另外的實施例可包括具有大約20μm或更小之一種間距的延伸部617。
現在參考圖6C，一介電間隔層616被形成在該第一電容器板625A 的該等表面上。該介電間隔層616提供在該第一電容器板625A 與將於一後續製程操作中所形成之一第二電容器板625B 之間的該間隔。如以上所述，由該等第一及第二電容器板所形成之該電容器的該電容密度可由減少在該等第一及第二電容器板之間的該距離而被增加。因此，控制該介電間隔層616的該厚度T將為該電容器提供該所欲的電容密度。在一實施例中，該介電間隔層616可具有厚度T，當該介電間隔層的該厚度T為約10μm或更小時，提供約為10pF/mm2 之一種電容密度。然而，本發明的實施例可以藉由進一步減小該介電間隔層616的該厚度T而產生一顯著更高的電容密度。例如，當該介電間隔層616的厚度T減小到低於1μm時，電容密度可以大約為400pF/mm2 或更大。
本發明的實施例能夠以任何合適的沉積製程形成具有一受控厚度T的一介電間隔層616。在一實施例中，該介電間隔層616可以以一種網版印刷製程來形成。另外的實施例可以包括該介電間隔層616的一覆蓋沉積。例如，一CVD製程可被使用。在這樣的實施例中，然後該覆蓋介電間隔件層616可被圖案化用以從該裝置的區域之上方移除該介電間隔件層616的部分(例如，從將不會是該第一電容器板625A 一部分之該晶種層635的部分之上方及在該通孔焊墊692之上方)。另外的實施例可以包括一薄電介質建構層的層壓，隨後跟著選擇性圖形化以及移除。另外的實施例可包括一種可光限定之電介質材料的層壓，其然後使用微影曝光及顯影來移除。
現在參考圖6D，在該電介質間隔件616被形成之後被暴露該晶種層635的該等剩餘部分可被移除。在一實施例中，可以利用一晶種層蝕刻製程來移除該晶種層635。該晶種層蝕刻製程把該第一電容器板625A 與在該第一介電層605上所形成之其他的導電組件(例如，通孔焊墊692)電隔離。
現在參考圖6E，一第二晶種層636被形成在該電介質間隔件616上。該第二晶種層616可以是被覆蓋沉積的一銅晶種層。藉由沉積及圖案化一第二光阻劑材料686，該第二晶種層636可被阻擋免於被形成在該第一介電層605的暴露部分之上。根據一實施例，該第二光阻劑材料686之該等經圖案化的開口除了提供一圖案用於通孔將被形成處之外，還可以包括一開口用於該第二電容器板將被形成之處。例如，該第二光阻劑材料686可以包括一開口在該通孔焊墊692上。
現在參考圖6F，可利用任何合適的沉積製程，諸如一電鍍製程或類似者，在該第二晶種層636之上選擇性地形成該第二電容器板625B 。由於在該第二晶種層636上的該選擇性沉積，該第二電容器板625B 被形成具有與該等第一延伸部617自對準且與之呈交叉指形的第二延伸部619。此外，應被理解的是，使用來形成該第二電容器板625B 的該金屬沉積製程也可被同時地使用來形成任何所需要的通孔693。應被理解的是，雖然在圖6F中僅圖示出該第二電容器板625B 及一單一通孔693，但是本發明的實施例可以包括形成數個第二電容器板625B 及數個通孔693或該封裝的該層中所要需的其他導電結構。
現在參考圖6G，該第二光阻劑材料686被剝離，並且可以在該第二電容器板625B 及該通孔693上形成一第二介電層606。根據一實施例，該第二介電層可以使用任何合適的製程來形成，諸如層壓或狹縫塗佈及固化。在一實施例中，該第二介電層606被形成為將完全覆蓋該通孔693的一頂表面及該第二電容器板625B 的一厚度。與在晶體結構(例如，矽基體)上層的形成相反，該等介電層的每一個可能不是高度均勻的。因此，該第二該介電層606可被形成為大於該通孔693及該等通孔焊墊692之該組合高度的一厚度，用以確保該適當的厚度被達到遍及整個基體。當在該通孔693的上方形成該第二電介質時，一受控制的蝕刻製程然後可被使用來暴露該通孔693的該頂表面，如在圖6G中所圖示的。
在一實施例中，該電介質移除製程可以包括一濕蝕刻、一乾蝕刻(例如，一等離子體蝕刻)、一濕噴砂或一雷射燒蝕(例如，藉由使用一準分子雷射器)。根據另一實施例，該深度控制的電介質移除製程可僅在該通孔693附近被執行。例如，該第二介電層606的雷射燒蝕可被定位在靠近該通孔693的該位置。在一些實施例中，該第二介電層606的該厚度可被最小化以便減少暴露該線路通孔693所需要的該蝕刻時間。在其他實施例中，當該電介質的該厚度可被良好地控制時，該通孔693可以延伸到該第二介電層606的該頂表面之上並且該受控制之電介質移除製程可被省略。
此外，應被理解的是，在一些實施例中，該第二電容器板625B 的該頂表面由該第二介電層606所覆蓋。如此一來，在下一層上該等隨後形成的信號線可被直接地形成在該第二電容器板625B 之部分的上方。在另外實施例中，其中該第二導體板625B 被延伸到該下一佈線層之中，除了暴露該通孔693的一頂部部分之外，該第二介電層606可被凹陷用以暴露該625B 的一頂部部分。
圖7根據本發明的一實施例圖示出一運算裝置700。該運算裝置700容納一板702。該板702可以包括多個組件，包括但不侷限於，一處理器704及至少一通訊晶片706。該處理器704被實體地及電氣地耦合到該板702。在一些實現方式中，該至少一通訊晶片706也被實體地及電氣地耦合到該板702。在進一步的實現方式中，該通訊晶片706係該處理器704的一部分。
取決於其應用，運算裝置700可以包括可以或可以不被實體地及電氣地耦合到該板702的其他組件。這些其他組件包括，但不侷限於，依電性記憶體(例如，DRAM)、非依電性記憶體(例如，ROM)、快閃記憶體、一圖形處理單元、一數位信號處理器、一密碼處理器、一晶片組、一天線、一顯示器、一觸控螢幕顯示器、一觸控螢幕控制器、一電池、一音訊編解碼器、一視訊編解碼器、一功率放大器、一全球定位系統(GPS)裝置、一羅盤、一加速度計、一陀螺儀、一揚聲器、一相機、以及一大容量存儲裝置(諸如硬碟、光碟(CD)、數位多功能碟(DVD)、等等)。
該通訊晶片706啟用無線通信用於往來於該運算裝置700之該資料的該傳輸。「無線」一詞及其衍生詞可被使用來描述電路、裝置、系統、方法、技術、通信通道、等等，其可通過使用穿透過一非固體媒體之經調變的電磁輻射來傳送資料。該詞並不意味著該等相關聯的裝置不包含任何的導線，儘管在一些實施例中它們可能不包括任何的導線。該通訊晶片706可實現多種無線標準或協定中之任何一種，包括但不侷限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、及其衍生物、以及任何其他被指定為3G、4G、5G、及更高世代的無線協定。該運算裝置700可包括數個通訊晶片706。例如，一第一通訊晶片706可被專用於較短距離的無線通信諸如Wi-Fi或藍牙，而一第二通訊晶片706可被專用於較長距離的無線通信諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO、或其他。
該運算裝置700的該至少一處理器704包括封裝在該至少一處理器704中的一積體電路晶粒。在本發明的一些實現方式中，該處理器的該積體電路晶粒包括一或多個裝置，諸如諸如被封裝在一系統中的裝置，該系統包括根據本發明之實現方式被形成具有一介電間隔層的一或多個整合式變壓器及/或電容器。「處理器」一詞可以指任何的裝置或一裝置的部分，其處理來自暫存器及/或記憶體的電子資料以把該電子資料變換成為可被儲存在暫存器及/或記憶體中其他的電子資料。
該通訊晶片706也包括封裝在該通訊晶片706內的一積體電路晶粒。根據根據本發明實施例之另一種實現方式，該通訊晶片的該積體電路晶粒包括一或多個裝置，諸如諸如被封裝在一系統中的裝置，該系統包括根據本發明之實現方式被形成具有一介電間隔層的一或多個整合式變壓器及/或電容器。
本發明之所示實現方式的該以上描述，包括在該摘要中所描述的內容，並不旨在窮舉或把本發明侷限於所揭示之該等精確的形式。雖然為了說明的目的在本文描述了本發明的具體實現方式以及實例，但是如相關領域的習知技藝者將體認到的，在本發明範圍內的各種等效修改是有可能的。
有鑑於以上的詳細描述可對本發明進行這些修改。在該等所附請求項中所使用的術語不應被解讀為把本發明限制為在本說明書中及該等求項中所揭示之該等具體的實施方式。相反的是，本發明的範圍將完全由該等所附的請求項來判定，該等請求項將根據請求項解釋之確立的原則來被解釋。
本發明的一實施例可包括在一電氣封裝中所形成的一變壓器，其包含：一第一介電層；形成在該第一該介電層之一表面上的一第一導電迴路；形成在該第一導電迴路上的一電介質間隔件；以及由該介電間隔層與該第一導電迴路隔開的一第二導電迴路。
本發明之一另外的實施例可包括在一電氣封裝中所形成的一變壓器，其中該第二導電迴路被形成在該第一導電迴路的上方。       本發明之一另外的實施例可包括在一電氣封裝中所形成的一變壓器，其中該第一導電迴路及第二導電迴路被形成在該電氣封裝的一單一佈線層中。
本發明之一另外的實施例可包括在一電氣封裝中所形成的一變壓器，其中該介電間隔層僅被形成在該第一導電迴路的一頂表面之上。
本發明之一另外的實施例可包括在一電氣封裝中所形成的一變壓器，其中該第二導電迴路被形成在該第一介電層之上，以及其中該第一導電迴路的一側壁表面與該第二導電迴路的一側壁表面由該介電間隔件來隔開。
本發明之一另外的實施例可包括在一電氣封裝中所形成的一變壓器，其中該電介質間隔件包括形成在該第一導電迴路的一頂表面之上的一頂蓋層以及形成在該第一導電迴路之該等側壁之上的一側壁間隔件。
本發明之一另外的實施例可包括在一電氣封裝中所形成的一變壓器，其中該頂蓋層係與該側壁間隔件為一種不同的材料。
本發明之一另外的實施例可包括在一電氣封裝中所形成的一變壓器，其中該第二導電迴路被形成在該第一導電迴路的一周邊內部。
本發明之一另外的實施例可包括在一電氣封裝中所形成的一變壓器，其中該介電間隔層具有一小於20μm的厚度。
本發明之一另外的實施例可包括在一電氣封裝中所形成的一變壓器，其中該介電間隔層具有一小於5μm的厚度。
本發明的一實施例可包括一種在一電氣封裝中形成一變壓器的方法，其包含有：在一第一介電層之上形成一第一導電迴路；在該第一導電迴路之上形成一介電間隔層；以及形成與該介電間隔層直接接觸的一第二導電迴路，其中該第一導電迴路僅由該介電間隔層與該第二導電迴路隔開。
本發明之一另外的實施例可包括一種方法，其中該第二導電迴路被形成在該第一導電迴路的一頂表面之上。
本發明之一另外的實施例可包括一種方法，其中形成該第二導電迴路包含：在該介電間隔層上形成一晶種層；沉積及圖案化一光阻劑材料用以在該第一導電迴路的上方形成開口；以及在該等開口中電鍍一導電材料。
本發明之一另外的實施例可包括一種方法，其中該第二導電迴路係與該第一導電迴路被並排地形成。
本發明之一另外的實施例可包括一種方法，其中形成該介電間隔層包含：在該第一導電迴路的一頂表面之上形成一頂蓋層；在該等經暴露的表面之上形成一保形間隔層；以及以一種非等向性蝕刻製程來蝕刻該保形間隔層用以從水平表面移除該保形間隔層，其中一側壁間隔層沿著該第一導電迴路的側壁保留下來。
本發明的一實施例包括一種在一電氣封裝中所形成的一電容器，其包含：一第一介電層；形成在該第一介電層之一表面之上的一第一電容器板；形成在該第一電容器板的一表面之上的一電介質間隔件；以及由該介電間隔層與該第一電容器板隔開的一第二電容器板。
本發明之一另外的實施例可包括在一電氣封裝中所形成的一電容器，其中該第一及第二電容器板被形成在該封裝的一單一佈線層中。
本發明之一另外的實施例可包括在一電氣封裝中所形成的一電容器，其中該電介質間隔件的厚度小於10μm。
本發明之一另外的實施例可包括在一電氣封裝中所形成的一電容器，其中該等第一及第二電容器板包括交叉指形的方形蜿蜒延伸部。
本發明之一另外的實施例可包括在一電氣封裝中所形成的一電容器，其中該等延伸部被形成在三個維度中。
本發明的一實施例包括一種用於在一電氣封裝中形成一電容器的方法，其包含：在一第一介電層之上形成一第一電容器板；在該第一電容器板之上形成一介電間隔層；以及以該介電間隔層直接形成一第二電容器板，其中該第一電容器板僅由該介電間隔層與該第二電容器板隔開。
本發明之一另外的實施例包括一種方法，其中形成該第一電容器板包含：在該第一介電層上形成一第一晶種層；在該第一晶種層之上沉積一光阻劑材料；圖案化該光阻劑材料以形成一或多個開口；以及把一導電材料沉積到該等開口中。
本發明之一另外的實施例包括一種方法，其中該介電間隔層係以一網版印刷製程、一化學氣相沉積製程、一層壓製程、或一光可定義介電層之一光學微影圖案化來形成。
本發明之一另外的實施例可包括一種方法，其中形成該第二電容器板包含：在該介電間隔層的一表面上形成一第二晶種層；以及以一電鍍製程從該第二晶種層長出該第二電容器板。
本發明之一另外的實施例可包括一種方法，其中該第二電容器板與一或多個通孔的該形成係同時被形成。
100‧‧‧整合式變壓器
105‧‧‧第一介電層
106‧‧‧第二介電層
115A、215A、315A‧‧‧第一導電迴路
115B、215B、315B‧‧‧第二導電迴路
205、305、605‧‧‧介電層
216、316‧‧‧介電間隔層
235、335、535、635‧‧‧晶種層
236、636‧‧‧第二晶種層
285、385、685‧‧‧第一光阻劑材料
286、386、686‧‧‧第二光阻劑材料
316A‧‧‧介電頂蓋層
316B‧‧‧側壁介電間隔層
504、505、506、507‧‧‧封裝
516、616‧‧‧電介質間隔件
517、617‧‧‧第一延伸部
519、619‧‧‧第二延伸部
525A、625A‧‧‧第一電容器板
525B、625B‧‧‧第二電容器板
540、640‧‧‧電容器
591、594‧‧‧導線
593、691、693‧‧‧通孔
692‧‧‧通孔焊墊
700‧‧‧運算裝置
702‧‧‧母板
704‧‧‧處理器
706‧‧‧通信晶片
圖1係包括一變壓器之一封裝基體的透視圖。
圖2A係一封裝基體的一平面視圖及一對應的橫截面圖，該封裝基體具有在該表面上形成有一晶種層的一介電層，根據本發明的一實施例。
圖2B係在一第一導電迴路被形成在該基體的一表面上之後該封裝基體的一平面視圖及一對應的橫截面圖，根據本發明的一實施例。
圖2C係在一電介質間隔件被形成在該第一導電迴路上之後該封裝基體的一平面視圖及一對應的橫截面圖，根據本發明的一實施例。
圖2D係在一第二導電迴路被形成在該電介質間隔件上之後該封裝基體的一平面視圖及一對應的橫截面圖，根據本發明的一實施例。
圖2E係在該第二光阻劑材料及該晶種層經暴露的部分已被移除之後該封裝基體的一平面視圖及一對應的橫截面圖，根據本發明的一實施例。
圖3A係一封裝基體的一平面視圖及一對應的橫截面圖，該封裝基體具有在該表面上形成有一晶種層的一介電層，根據本發明的一實施例。
圖3B係在一第一導電迴路被形成在該基體的一表面上之後該封裝基體的一平面視圖及一對應的橫截面圖，根據本發明的一實施例。
圖3C係在一電介質間隔件被形成在該第一導電迴路上之後該封裝基體的一平面視圖及一對應的橫截面圖，根據本發明的一實施例。
圖3D係在一第二導電迴路被形成在該第一導電迴路的周圍內形成一第二導電迴路之後該封裝基體的一平面視圖及一對應的橫截面圖，根據本發明的一實施例。
圖3E係在該第二光阻劑材料及該晶種層經暴露的部分已被移除之後該封裝基體的一平面視圖及一對應的橫截面圖，根據本發明的一實施例。
圖4A係一第一導電迴路被形成在一經圖案化的光阻劑層中之後一封裝基體的一橫截面圖，根據本發明的一實施例。
圖4B係在一頂蓋電介質被形成在該第一導電迴路上之後該封裝基體的一橫截面圖，根據本發明的一實施例。
圖4C係在該光阻劑層被去除並且一側壁電介質被覆蓋沉積在該經暴露的表面上之後該封裝基體的一橫截面圖，根據本發明的一實施例。
圖4D係在該側壁介電層被蝕刻用以沿著該第一導電迴路的該等側壁提供側壁電介質間隔件之後該封裝基體的一橫截面圖，根據本發明的一實施例。
圖5A係一封裝基體的橫截面視圖，該封裝基體包括在一單一介電層內所形成之一平行板電容器，根據本發明的一實施例。
圖5B係一電容器的一橫截面視圖，該電容器具有可被包括在一封裝基體之一層中的叉指形延伸部，根據本發明的一實施例。
圖5C係可被使用在具有叉指形延伸部之一電容器中的一第一導電板的一部分的一透視圖，根據本發明的一實施例。
圖5D係具有叉指形延伸部之一電容器的一透視圖，根據本發明之一另外的實施例。
圖6A係一封裝基體的一橫截面圖，該封裝基體具有在該表面上形成有一晶種層的一介電層，根據本發明的一實施例。
圖6B係在一第一蜿蜒板被形成在該基體的一表面上之後該封裝基體的一橫截面圖，根據本發明的一實施例。
圖6C係在一電介質間隔件被形成在該第一蜿蜒板上之後該封裝基體的一橫截面圖，根據本發明的一實施例。
圖6D係在該晶種層之經暴露的部分被移除之後該封裝基體的一橫截面圖，根據本發明的一實施例。
圖6E係在一經圖案化的光阻劑材料被形成在該表面上並且一第二晶種層被形成在該介電間隔層上之後該封裝基體的一橫截面圖，根據本發明的一實施例。
圖6F係在一第二蜿蜒板被形成在該介電間隔層上之後該封裝基體的一橫截面圖，根據本發明的一實施例。
圖6G係在一第二介電層被沉積在該封裝基體的該表面上之後該封裝基體的一橫截面圖，根據本發明的一實施例。
圖7係根據本發明的一實施例所建構出之一運算裝置的一示意圖。
205‧‧‧介電層
215A‧‧‧第一導電迴路
215B‧‧‧第二導電迴路
216‧‧‧介電間隔層

Claims (25)

  1. 一種形成在一電氣封裝中之變壓器，其包含：       一第一介電層；       形成在該第一介電層之一表面之上的一第一導電迴路；       形成在該第一導電迴路之上的一電介質間隔件；以及       藉由該介電間隔層與該第一導電迴路隔開的一第二導電迴路。
  2. 如請求項1之變壓器，其中該第二導電迴路被形成在該第一導電迴路的上方。
  3. 如請求項2之變壓器，其中該第一導電迴路及該第二導電迴路被形成在該電氣封裝的一單一佈線層中。
  4. 如請求項2之變壓器，其中該介電間隔層只被形成在該第一導電迴路的一頂表面之上。
  5. 如請求項1之變壓器，其中該第二導電迴路被形成在該第一介電層之上，以及其中該第一導電迴路的一側壁表面與該第二導電迴路的一側壁表面藉由該介電間隔件被隔開。
  6. 如請求項5之變壓器，其中該電介質間隔件包括形成在該第一導電迴路的一頂表面之上的一頂蓋層以及形成在該第一導電迴路之該等側壁之上的一側壁間隔件。
  7. 如請求項6之變壓器，其中該頂蓋層係不同於該側壁間隔件的一種材料。
  8. 如請求項5之變壓器，其中該第二導電迴路被形成在該第一導電迴路的一周邊內部。
  9. 如請求項1之變壓器，其中該介電間隔層具有一小於20μm的厚度。
  10. 如請求項9之變壓器，其中該介電間隔層具有一小於5μm的厚度。
  11. 一種在電氣封裝中形成變壓器之方法，其包含：       在一第一介電層之上形成一第一導電迴路；       在該第一導電迴路之上形成一介電間隔層；以及       形成與該介電間隔層直接接觸的一第二導電迴路，其中該第一導電迴路係只藉由該介電間隔層與該第二導電迴路隔開。
  12. 如請求項11之方法，其中該第二導電迴路被形成在該第一導電迴路的一頂表面之上。
  13. 如請求項12之方法，其中形成該第二導電迴路包含：       在該介電間隔層之上形成一晶種層；       沉積及圖案化一光阻劑材料用以在該第一導電迴路的上方形成開口；以及       在該等開口中電鍍一導電材料。
  14. 如請求項11之方法，其中該第二導電迴路係與該第一導電迴路被並排地形成。
  15. 如請求項14之方法，其中形成該介電間隔層包含：       在該第一導電迴路的一頂表面之上形成一頂蓋層；       在該等經暴露表面之上形成一保形間隔層；以及       以一非等向性蝕刻製程來蝕刻該保形間隔層用以從水平表面移除該保形間隔層，其中一側壁間隔層沿著該第一導電迴路的側壁而保留。
  16. 一種在電氣封裝中所形成之電容器，其包含：       一第一介電層；       形成在該第一介電層之一表面之上的一第一電容器板；       形成在該第一電容器板的一表面之上的一電介質間隔件；以及       藉由該介電間隔層與該第一電容器板隔開的一第二電容器板。
  17. 如請求項16之電容器，其中該等第一及第二電容器板被形成在該封裝的一單一佈線層中。
  18. 如請求項17之電容器，其中該電介質間隔件係小於10μm厚度。
  19. 如請求項16之電容器，其中該等第一及第二電容器板包括交叉指形的方形蜿蜒延伸部。
  20. 如請求項19之電容器，其中該等延伸部被形成在三個維度中。
  21. 一種用於在電氣封裝中形成電容器之方法，其包含：       在一第一介電層之上形成一第一電容器板；       在該第一電容器板之上形成一介電間隔層；以及       藉由用該介電間隔層直接形成一第二電容器板，其中該第一電容器板係只藉由該介電間隔層與該第二電容器板隔開。
  22. 如請求項21之方法，其中形成該第一電容器板包含：       在該第一介電層之上形成一第一晶種層；       在該第一晶種層之上沉積一光阻劑材料；       圖案化該光阻劑材料以形成一或多個開口；以及       把一導電材料沉積至該等開口中。
  23. 如請求項21之方法，其中該介電間隔層係以一網版印刷製程、一化學氣相沉積製程、一層壓製程、或一光可定義介電層之一光學微影圖案化來形成。
  24. 如請求項21之方法，其中形成該第二電容器板包含：       在該介電間隔層的一表面之上形成一第二晶種層；以及       以一電鍍製程從該第二晶種層長出該第二電容器板。
  25. 如請求項24之方法，其中該第二電容器板與一或多個通孔的該形成係同時形成。
TW105137620A 2015-12-21 2016-11-17 使用雙微影製程之高效能整合射頻被動元件 TWI746483B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/067157 WO2017111910A1 (en) 2015-12-21 2015-12-21 High performance integrated rf passives using dual lithography process
WOPCT/US15/67157 2015-12-21

Publications (2)

Publication Number Publication Date
TW201732845A true TW201732845A (zh) 2017-09-16
TWI746483B TWI746483B (zh) 2021-11-21

Family

ID=59091077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137620A TWI746483B (zh) 2015-12-21 2016-11-17 使用雙微影製程之高效能整合射頻被動元件

Country Status (3)

Country Link
US (2) US11227825B2 (zh)
TW (1) TWI746483B (zh)
WO (1) WO2017111910A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672693B2 (en) 2018-04-03 2020-06-02 Intel Corporation Integrated circuit structures in package substrates

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230361019A1 (en) * 2022-05-03 2023-11-09 Nanya Technology Corporation Semiconductor device

Family Cites Families (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2677415B2 (ja) * 1989-05-17 1997-11-17 ティーディーケイ株式会社 薄膜磁気ヘッド
US5015972A (en) * 1989-08-17 1991-05-14 Motorola, Inc. Broadband RF transformer
US5233207A (en) * 1990-06-25 1993-08-03 Nippon Steel Corporation MOS semiconductor device formed on insulator
US5300903A (en) * 1991-06-27 1994-04-05 Murata Manufacturing Co., Ltd. Band-pass filter
US5502430A (en) * 1992-10-29 1996-03-26 Hitachi, Ltd. Flat transformer and power supply unit having flat transformer
JP3065829B2 (ja) * 1992-12-25 2000-07-17 新日本製鐵株式会社 半導体装置
US5652561A (en) * 1993-06-29 1997-07-29 Yokogawa Electric Corporation Laminating type molded coil
JPH09191088A (ja) * 1995-11-09 1997-07-22 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5731948A (en) * 1996-04-04 1998-03-24 Sigma Labs Inc. High energy density capacitor
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
US6078072A (en) * 1997-10-01 2000-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a capacitor
US6661637B2 (en) * 1998-03-10 2003-12-09 Mcintosh Robert B. Apparatus and method to angularly position micro-optical elements
US6246541B1 (en) * 1998-05-29 2001-06-12 Hitachi Metals, Ltd. Thin film magnetic head with reduced magnetic gap by incorporating coil conductors with convex surfaces
US6307818B1 (en) * 1998-06-09 2001-10-23 Seagate Technology Llc Magneto-optical head with integral mounting of lens holder and coil
JP3149851B2 (ja) * 1998-07-10 2001-03-26 日立金属株式会社 薄膜磁気ヘッド
US6191918B1 (en) * 1998-10-23 2001-02-20 International Business Machines Corporation Embedded dual coil planar structure
US6207522B1 (en) * 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
US6433993B1 (en) * 1998-11-23 2002-08-13 Microcoating Technologies, Inc. Formation of thin film capacitors
JP3747135B2 (ja) * 1999-08-06 2006-02-22 アルプス電気株式会社 薄膜磁気ヘッドおよびその製造方法
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6369983B1 (en) * 1999-08-13 2002-04-09 Read-Rite Corporation Write head having a dry-etchable antireflective intermediate layer
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US6617689B1 (en) * 2000-08-31 2003-09-09 Micron Technology, Inc. Metal line and method of suppressing void formation therein
JP2002123910A (ja) * 2000-10-16 2002-04-26 Alps Electric Co Ltd 薄膜磁気ヘッド及び薄膜磁気ヘッドの製造方法
WO2002043084A1 (en) * 2000-11-21 2002-05-30 Koninklijke Philips Electronics N.V. System, printed circuit board, charger device, user device, and apparatus
SE0004794L (sv) * 2000-12-22 2002-06-23 Ericsson Telefon Ab L M En flerskikts-symmetreringstransformatorstruktur
US6426250B1 (en) * 2001-05-24 2002-07-30 Taiwan Semiconductor Manufacturing Company High density stacked MIM capacitor structure
US20020191334A1 (en) * 2001-06-18 2002-12-19 Yimin Hsu Magnetic transducer with pedestal pole piece structure
US6577219B2 (en) * 2001-06-29 2003-06-10 Koninklijke Philips Electronics N.V. Multiple-interleaved integrated circuit transformer
JP3549499B2 (ja) * 2001-07-04 2004-08-04 松下電器産業株式会社 半導体集積回路装置ならびにｄ／ａ変換装置およびａ／ｄ変換装置
US6806568B2 (en) * 2001-07-20 2004-10-19 The Board Of Trustees Of The University Of Arkansas Decoupling capacitor for integrated circuit package and electrical components using the decoupling capacitor and associated methods
CN100407573C (zh) * 2001-08-14 2008-07-30 皇家飞利浦电子股份有限公司 电子器件及测试和制造方法
US6988666B2 (en) * 2001-09-17 2006-01-24 Checkpoint Systems, Inc. Security tag and process for making same
JP4041961B2 (ja) * 2001-09-26 2008-02-06 ソニー株式会社 燃料電池，電気機器及び燃料電池の実装方法
US6801114B2 (en) * 2002-01-23 2004-10-05 Broadcom Corp. Integrated radio having on-chip transformer balun
JP3921401B2 (ja) * 2002-03-15 2007-05-30 松下電器産業株式会社 容量素子の製造方法
US7042325B2 (en) * 2002-05-31 2006-05-09 International Rectifier Corporation Planar transformer arrangement
US7605023B2 (en) * 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
US6734526B1 (en) 2002-10-16 2004-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Oxidation resistant microelectronics capacitor structure with L shaped isolation spacer
TWI224798B (en) * 2003-04-04 2004-12-01 Via Tech Inc Transformer formed between two layout layers
US6927664B2 (en) * 2003-05-16 2005-08-09 Matsushita Electric Industrial Co., Ltd. Mutual induction circuit
US7145427B2 (en) * 2003-07-28 2006-12-05 Tdk Corporation Coil component and method of manufacturing the same
WO2005032226A1 (ja) * 2003-09-29 2005-04-07 Tamura Corporation 多層積層回路基板
CN1860562A (zh) * 2003-09-29 2006-11-08 株式会社田村制作所 层叠型磁性部件及其制造方法
US7060207B2 (en) * 2003-09-30 2006-06-13 Headway Technologies, Inc. Thin film magnetic head and magnetic recording apparatus having a lowered coil resistance value, reduced generated heat, and high-frequency
US7151647B2 (en) * 2003-10-10 2006-12-19 Headway Technologies, Inc. Thin film magnetic head and manufacturing method for creating high surface recording density and including a second yoke portion having two layers of which one is etched to form a narrow portion and a sloped flare portion
JP2005122818A (ja) * 2003-10-16 2005-05-12 Headway Technol Inc 薄膜磁気ヘッド、これを用いた磁気記録装置及びその製造方法
US7360301B2 (en) * 2003-10-20 2008-04-22 Headway Technologies, Inc. Method of manufacturing a thin film magnetic head
JP2005150329A (ja) * 2003-11-14 2005-06-09 Canon Inc 配線構造及びその作製方法
TWI300575B (en) * 2003-11-18 2008-09-01 Via Tech Inc Coplanar transformer
JP3785170B2 (ja) * 2003-12-01 2006-06-14 株式会社東芝 半導体装置及びその製造方法
US7084728B2 (en) * 2003-12-15 2006-08-01 Nokia Corporation Electrically decoupled integrated transformer having at least one grounded electric shield
US7085099B2 (en) * 2004-01-20 2006-08-01 Headway Technologies, Inc. Thin film magnetic head having spiral coils and manufacturing method thereof
US7239479B2 (en) * 2004-02-23 2007-07-03 Headway Technologies, Inc. Thin film magnetic head and manufacturing method thereof
WO2005091373A1 (ja) * 2004-03-22 2005-09-29 Rohm Co., Ltd 有機半導体素子およびそれを用いた有機ｅｌ表示装置
US7302247B2 (en) * 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
KR100642633B1 (ko) * 2004-06-11 2006-11-10 삼성전자주식회사 엠아이엠 캐패시터들 및 그의 제조 방법
DE102004036139B4 (de) * 2004-07-26 2008-09-04 Infineon Technologies Ag Bauelementanordnung mit einem planaren Transformator
JP4042730B2 (ja) * 2004-09-02 2008-02-06 セイコーエプソン株式会社 強誘電体メモリおよびその製造方法
TWI238515B (en) * 2004-10-08 2005-08-21 Winbond Electronics Corp Integrated transformer with stack structure
US7355516B2 (en) * 2004-12-23 2008-04-08 Checkpoint Systems, Inc. Method and apparatus for protecting culinary products
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1908328A2 (en) * 2005-07-28 2008-04-09 Acoustic Design, Inc. Armored voice coil assembly for use in high power loudspeaker applications
KR100678638B1 (ko) * 2005-11-08 2007-02-05 삼성전자주식회사 반도체 소자의 제조 방법
JP4684856B2 (ja) * 2005-11-08 2011-05-18 富士通株式会社 電子部品
US8385043B2 (en) * 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US8061017B2 (en) * 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US8466764B2 (en) * 2006-09-12 2013-06-18 Cooper Technologies Company Low profile layered coil and cores for magnetic components
WO2008053613A1 (fr) * 2006-10-31 2008-05-08 Mitsubishi Electric Corporation Transformateur à feuilles et dispositif d'éclairage à lampe de décharge
US8327523B2 (en) 2006-11-28 2012-12-11 Semiconductor Components Industries, Llc High density planarized inductor and method of making the same
US8440272B2 (en) * 2006-12-04 2013-05-14 Megica Corporation Method for forming post passivation Au layer with clean surface
US20080131981A1 (en) * 2006-12-04 2008-06-05 Shih-Hsiung Lin Method for forming Au-bump with clean surface
US7298238B1 (en) * 2006-12-15 2007-11-20 The United States Of America As Represented By The Secretary Of The Navy Programmable microtransformer
JP4674590B2 (ja) * 2007-02-15 2011-04-20 ソニー株式会社 バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
JP4743896B2 (ja) * 2007-04-19 2011-08-10 Ｎｅｃトーキン株式会社 固体電解コンデンサ
US7629860B2 (en) * 2007-06-08 2009-12-08 Stats Chippac, Ltd. Miniaturized wide-band baluns for RF applications
US20080309445A1 (en) * 2007-06-14 2008-12-18 Tdk Corporation Transformer
US7968880B2 (en) * 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US7692511B2 (en) * 2008-03-21 2010-04-06 Sychip Inc. Compact balun transformers
FR2930368B1 (fr) * 2008-04-22 2011-10-07 Thales Sa Transformateur de puissance pour signaux radiofrequences.
JP4698702B2 (ja) * 2008-05-22 2011-06-08 三菱電機株式会社 電子機器
US8031042B2 (en) * 2008-05-28 2011-10-04 Flextronics Ap, Llc Power converter magnetic devices
KR101753574B1 (ko) * 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP4687760B2 (ja) * 2008-09-01 2011-05-25 株式会社村田製作所 電子部品
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
JP2010171413A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP2010171414A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP5535765B2 (ja) * 2009-06-01 2014-07-02 日本特殊陶業株式会社 セラミックコンデンサの製造方法
US8648667B2 (en) * 2009-06-30 2014-02-11 Tdk Corporation Thin film balun
JP2011040509A (ja) * 2009-08-07 2011-02-24 Imec ２層式トランス
WO2011027676A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120093864A (ko) * 2009-10-09 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101680047B1 (ko) * 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8125049B2 (en) 2009-11-16 2012-02-28 International Business Machines Corporation MIM capacitor structure in FEOL and related method
US8520366B2 (en) * 2009-12-22 2013-08-27 Kemet Electronics Corporation Solid electrolytic capacitor and method of manufacture
US8319573B2 (en) * 2009-12-23 2012-11-27 Infineon Technologies Austria Ag Signal transmission arrangement
KR102026603B1 (ko) * 2010-02-05 2019-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9391209B2 (en) * 2010-02-05 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5218460B2 (ja) * 2010-03-26 2013-06-26 セイコーエプソン株式会社 焦電型光検出器、焦電型光検出装置及び電子機器
US8410575B2 (en) * 2010-03-30 2013-04-02 Infineon Technologies Austria Ag High voltage semiconductor devices and methods of forming the same
US8999807B2 (en) * 2010-05-27 2015-04-07 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component that includes a common mode choke and structure
EP2409664B1 (de) * 2010-07-22 2013-10-30 W & H Dentalwerk Bürmoos GmbH Medizinische Behandlungsvorrichtung und Verfahren zur Regelung einer medizinischen Behandlungsvorrichtung
US20120080770A1 (en) * 2010-09-30 2012-04-05 Uwe Wahl Transformer Arrangement
TWI423195B (zh) * 2010-10-18 2014-01-11 Au Optronics Corp 畫素結構
US8441331B2 (en) * 2011-03-16 2013-05-14 Delphi Technologies, Inc. Planar magnetic structure
JP2012204831A (ja) * 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
CN105553438B (zh) * 2011-05-09 2019-02-12 株式会社村田制作所 通信终端装置
WO2012165149A1 (ja) * 2011-05-31 2012-12-06 株式会社村田製作所 アンテナ装置および通信端末装置
JP2013074178A (ja) * 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
KR101541570B1 (ko) * 2011-09-30 2015-08-04 삼성전기주식회사 코일 부품 및 그 제조방법
KR101629983B1 (ko) * 2011-09-30 2016-06-22 삼성전기주식회사 코일 부품
WO2013080900A1 (en) * 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013198633A (ja) * 2012-03-26 2013-10-03 Sumitomo Bakelite Co Ltd 医療機器および医療機器の製造方法
KR101792269B1 (ko) * 2012-04-05 2017-11-01 삼성전기주식회사 전자부품 및 전자부품 제조방법
US9183977B2 (en) * 2012-04-20 2015-11-10 Infineon Technologies Ag Method for fabricating a coil by way of a rounded trench
CN103474415B (zh) * 2012-06-06 2016-08-31 中芯国际集成电路制造(上海)有限公司 电感及其形成方法
JP6221070B2 (ja) * 2012-06-26 2017-11-01 パナソニックＩｐマネジメント株式会社 固体電解コンデンサ及びその製造方法
JP6440926B2 (ja) * 2012-08-03 2018-12-19 住友ベークライト株式会社 医療機器
US9024713B1 (en) * 2012-08-09 2015-05-05 Power Distribution Products, Inc. Extreme duty encapsulated transformer coil with corrugated cooling ducts and method of making the same
KR102099261B1 (ko) * 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8890319B2 (en) * 2012-09-12 2014-11-18 Infineon Technologies Ag Chip to package interface
JP5618027B2 (ja) * 2012-09-28 2014-11-05 株式会社村田製作所 インピーダンス変換回路およびアンテナ装置
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
US9027228B2 (en) * 2012-11-29 2015-05-12 Honeywell International Inc. Method for manufacturing electromagnetic coil assemblies
US9249008B2 (en) * 2012-12-20 2016-02-02 Industrial Technology Research Institute MEMS device with multiple electrodes and fabricating method thereof
KR101365368B1 (ko) * 2012-12-26 2014-02-24 삼성전기주식회사 공통모드필터 및 이의 제조방법
US9741655B2 (en) * 2013-01-15 2017-08-22 Silergy Semiconductor Technology (Hangzhou) Ltd Integrated circuit common-mode filters with ESD protection and manufacturing method
US9330832B2 (en) * 2013-02-13 2016-05-03 Nokia Technologies Oy Integrated transformer balun with enhanced common-mode rejection for radio frequency, microwave, and millimeter-wave integrated circuits
US9041152B2 (en) * 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor with magnetic material
US20140273825A1 (en) * 2013-03-15 2014-09-18 Infineon Technologies Ag Semiconductor Chip Configuration with a Coupler
CN105190992B (zh) * 2013-04-15 2018-02-09 松下知识产权经营株式会社 高频传输装置
KR20140125150A (ko) * 2013-04-18 2014-10-28 삼성전기주식회사 공통모드필터 및 이의 제조방법
US20140347154A1 (en) * 2013-05-21 2014-11-27 Coherent, Inc. Interleaved planar pcb rf transformer
KR101912270B1 (ko) * 2013-07-26 2018-10-29 삼성전기 주식회사 공통모드필터
US9006584B2 (en) * 2013-08-06 2015-04-14 Texas Instruments Incorporated High voltage polymer dielectric capacitor isolation device
US9035422B2 (en) * 2013-09-12 2015-05-19 Texas Instruments Incorporated Multilayer high voltage isolation barrier in an integrated circuit
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
KR101922870B1 (ko) * 2013-11-22 2018-11-28 삼성전기 주식회사 공통 모드 필터
KR102306200B1 (ko) * 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9888577B2 (en) * 2014-03-28 2018-02-06 Intel Corporation Passive electrical devices with a polymer carrier
US20160284461A1 (en) * 2015-03-28 2016-09-29 Intel IP Corporation Tuning inductance ratio of a passive device
JP6211235B2 (ja) * 2015-06-05 2017-10-11 三菱電機株式会社 レゾルバ、回転電機、及びエレベータ用巻上機
US20170047276A1 (en) * 2015-08-13 2017-02-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672693B2 (en) 2018-04-03 2020-06-02 Intel Corporation Integrated circuit structures in package substrates
US11107757B2 (en) 2018-04-03 2021-08-31 Intel Corporation Integrated circuit structures in package substrates
US11804426B2 (en) 2018-04-03 2023-10-31 Intel Corporation Integrated circuit structures in package substrates

Also Published As

Publication number Publication date
US20220102261A1 (en) 2022-03-31
US12002745B2 (en) 2024-06-04
US20180315690A1 (en) 2018-11-01
TWI746483B (zh) 2021-11-21
US11227825B2 (en) 2022-01-18
WO2017111910A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
US11791528B2 (en) Low loss and low cross talk transmission lines with stacked dielectric layers for forming stubs of different thickness or for forming a coaxial line
US9941054B2 (en) Integration of embedded thin film capacitors in package substrates
JP6609712B2 (ja) ３ｄコンデンサ構造
JP6476132B2 (ja) 基板内結合インダクタ構造
JP2016513364A (ja) 基板レス離散結合インダクタ構造体
US10971416B2 (en) Package power delivery using plane and shaped vias
US12002745B2 (en) High performance integrated RF passives using dual lithography process
KR102061711B1 (ko) 반도체 구조 및 방법
US20170092412A1 (en) Package integrated power inductors using lithographically defined vias
US11804455B1 (en) Substrate integrated thin film capacitors using amorphous high-k dielectrics
US20160073516A1 (en) Interposer substrate and method of fabricating the same
US11410921B2 (en) Methods to incorporate thin film capacitor sheets (TFC-S) in the build-up films
US20200286660A1 (en) On-package vertical inductors and transformers for compact 5g modules
US10755855B2 (en) Capacitor and method of manufacturing the same
EP4202961A1 (en) Inductor with integrated magnetics
US20220406617A1 (en) Dual sided glass interconnect dual damascene vias
US20240177918A1 (en) Glass embedded true air core inductors
US8810037B2 (en) Semiconductor device and method for manufacturing the same