TW201624761A - 發光元件及發光元件之製造方法 - Google Patents

發光元件及發光元件之製造方法 Download PDF

Info

Publication number
TW201624761A
TW201624761A TW104128590A TW104128590A TW201624761A TW 201624761 A TW201624761 A TW 201624761A TW 104128590 A TW104128590 A TW 104128590A TW 104128590 A TW104128590 A TW 104128590A TW 201624761 A TW201624761 A TW 201624761A
Authority
TW
Taiwan
Prior art keywords
light
layer
columnar
substrate
emitting
Prior art date
Application number
TW104128590A
Other languages
English (en)
Other versions
TWI663747B (zh
Inventor
倉岡義孝
大上翔平
滑川政彦
渡邊守道
Original Assignee
日本碍子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子股份有限公司 filed Critical 日本碍子股份有限公司
Publication of TW201624761A publication Critical patent/TW201624761A/zh
Application granted granted Critical
Publication of TWI663747B publication Critical patent/TWI663747B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本發明係提供一種廉價且製作容易，並且光取出效率優異的發光元件。 發光元件係包括：定向多晶基板，其係由已定向的複數個晶粒所構成；複數個柱狀發光部，屬於柱狀部位，其係離散地設於定向多晶基板之一方主面之結晶缺陷不存在之區域的上方而成，且分別為在定向多晶基板之法線方向具有長度方向；及光封入層，其係藉由折射率較柱狀發光部之構成材料為低的材料，設置成將複數個柱狀發光部圍繞在定向多晶基板之上方而成。

Description

發光元件及發光元件之製造方法
本發明係關於一種發光元件，尤其關於其構造。
使用13族氮化物(III族氮化物)作為發光部之形成材料的發光元件(LED，發光二極體)已被廣為所知。在此以往已被廣為所知的發光元件中，通常，係例如使用由與藍寶石(sapphire)等之13族氮化物不同材料所構成的基板(異種材料基板)作為基底基板，且在該基底基板上層積由13族氮化物所構成的複數層結晶層而成。
例如，一種自發光顯示器(display)亦已眾所週知，該自發光顯示器係構成為：在藍寶石基板或陶瓷(ceramic)基板、表面形成有矽氧化膜的矽基板等，至少表面作成絕緣性的基板上，形成由矽薄膜與n型GaN層所構成的下部配線，且進一步在其上方形成由矽氮化膜所構成的遮罩(mask)之後，在設於該遮罩的複數個開口部的各個位置中，層積形成均由13族氮化物所構成的第1導電型半導体層、活性層及第2導電型半導体層，藉此包括複數個柱狀的發光部(例如參照專利文獻1)。在此自發光顯示器中，係在發光部周圍，配置具有較構成發光部之半導體的折射率小之折射率的低折射率體而 成。
此外，一種在n型矽單晶基板上，藉由RF-MBE(Radio-Frequency Molecular Beam Epitaxy，射頻等離子體輔助分子束外延)法，而將由13族氮化物構成而被稱為奈米柱(Nanocolumns)之1μm以下直徑之柱狀LED構成予以緻密地形成的技術亦已眾所週知(例如參照非專利文獻1)。
此外，一種製作由在c軸方向具有定向性之化合物半導體所構成的定向性多晶基板的技術、以及在該基板上形成氮化物化合物半導體膜且層積具有發光層之半導體層的技術亦已眾所週知(例如參照專利文獻2)。
另一方面，藉由熔融(flux)法製作氮化鎵單晶自立基板的方法亦已眾所週知(例如參照專利文獻3)。
在使用異種材料基板作為基底基板之以往已被廣為所知的發光元件中，基底基板與13族氮化物層之晶格常數或熱膨脹率的差異會成為原因，而使差排傳遞至構成發光部的13族氮化物層，而會在此差排的形成部位中產生電流洩漏，此即成為了妨礙發光強度提升的主要原因之一。
相對於此，在使用氮化鎵單晶自立基板作為基底基板時，雖會解除與13族氮化物層之晶格常數或熱膨脹率之差異的問題，但由於不易於大面積化，因此會有元件製造成本變高的問題。
另一方面，在專利文獻1或非專利文獻1所揭示的發光元件中，係既使用異種材料基板，又同時致力於構成上的強化，藉此來謀求發光效率的提升。然而，以專利文獻1所 揭示之技術的情形而言，由於使用了絕緣性的基板，因此會有無法作成縱型構造之發光元件的問題。此外，以非專利文獻1所揭示之技術的情形而言，雖有可能形成差排或應變經降低的發光部，但因為要使用矽單晶基板，仍然會有成本面上的限制。
[先行技術文獻] [專利文獻]
專利文獻1：日本特開2013-55170號公報
專利文獻2：日本特許3410863號公報
專利文獻3：國際公開第2013/147326號
[非專利文獻]
非專利文獻1：Akihiko Kikuchi, Mizue Kawai, Makoto Tada and Katsumi Kishino,”InGaN/GaN Multiple Quantum Disk Nanocolumn Light-Emitting Diodes Grown on (111) Si Substrate”, Japanese Journal of Applied Physics, Vol.43,No.12A,2004,pp.L1524-L1526.
本發明係有鑑於上述問題而研創者，其目的在提供一種廉價而且製作容易，並且光取出效率優異的發光元件。
為了解決上述問題，在本發明的第1態樣中，發光元件係包括：定向多晶基板，其係由已定向的複數個晶粒所構成；複數個柱狀發光部，屬於柱狀部位，其係離散地設於前述定向多晶基板之一方主面之結晶缺陷不存在之區域的上方而成，且分別為在前述定向多晶基板之法線方向具有長度方向；及光封入層，其係藉由折射率較前述柱狀發光部之構成材 料為低的材料，設置成將前述複數個柱狀發光部圍繞在前述定向多晶基板之上方而成。
在本發明的第2態樣中，係如第1態樣的發光元件，其中前述複數個柱狀發光部係設置在前述定向多晶基板之前述一方主面中具有虛擬規定之預定周期的平面晶格的晶格點位置中，下方不存在前述結晶缺陷的位置而成。
在本發明的第3態樣中，係如第2態樣的發光元件，其中將前述複數個晶粒之前述一方主面中的平均粒徑設為D，且將垂直於前述複數個柱狀發光部之長度方向的剖面中的最大外徑尺寸設為d時，d≦D/2。
在本發明的第4態樣中，係如第3態樣的發光元件，其中D<20μm時，d≦D/4，D≧20μm時，d≦D/3。
在本發明的第5態樣中，係如第2態樣至第4態樣中任一態樣的發光元件，其中在前述平面晶格之前述晶格點位置中，於下方存在有前述結晶缺陷的位置，包括有屬於長度方向的尺寸較前述柱狀發光部為短之柱狀的部位的不完全柱狀部。
在本發明的第6態樣中，係如第1態樣至第4態樣中任一態樣的發光元件，其中前述複數個柱狀發光部分別從前述定向多晶基板之側依序層積均為由13族氮化物所構成的n型層、活性層、及p型層而成。
在本發明的第7態樣中，係如第6態樣的發光元件，其中前述活性層係具有MQW構造而成。
在本發明的第8態樣中，係如第6態樣的發光元 件，其中前述光封入層係由SiO2所構成。
在本發明的第9態樣中，係如第1態樣至第4態樣中任一態樣的發光元件，其中前述複數個柱狀發光部之各者的上端與前述光封入層的上面係構成一平坦面，且在前述平坦面設有透明導電膜而成。
在本發明的第10態樣中，係如第9態樣的發光元件，其中前述定向多晶基板係定向GaN基板；在前述透明導電膜上設有襯墊電極；在前述定向GaN基板之另一方主面上設有陰極電極。
在本發明的第11態樣中，係如第9態樣的發光元件，其中前述定向多晶基板係定向氧化鋁基板；在前述定向氧化鋁基板之上設有呈n型導電型的基底層；前述複數個柱狀發光部係形成於前述基底層之上；在前述透明導電膜上設有襯墊電極；在前述基底層之上設有陰極電極。
在本發明的第12態樣中，發光元件之製造方法係包括：第1光封入層形成步驟，其係由已定向的複數個晶粒構成，藉此在具有於一方主面不存在結晶缺陷的第1區域與存在結晶缺陷的第2區域之定向多晶基板的前述一方主面上，形成具有複數個開口部的第1光封入層；柱狀構造體形成步驟，其係以前述第1光封入層作為遮罩，在前述複數個開口部中於前述定向多晶基板的前述一方主面的上方依序層積形成n型層、活性層、及p型層，藉此而在前述複數個開口部中之位於前述第1區域之上方的部位，形成分別構成柱狀的複數個第1柱狀構造體，另一方面在前述複數個開口部中之位於前述第2區域 之上方的部位，形成構成柱狀且長度方向的尺寸較前述第1柱狀構造體為短的第2柱狀構造體；第2光封入層形成步驟，其係在前述第1光封入層之上以藉由與前述第1光封入層相同材料覆蓋前述第1及第2柱狀構造體之方式形成第2光封入層；透明導電膜形成步驟，其係僅電性連接於前述複數個第1柱狀構造體，且以不與前述第2柱狀構造體電性連接之方式在前述第2光封入層之上形成透明導電膜；陽極電極形成步驟，在前述透明導電膜之上形成襯墊電極；及陰極電極形成步驟，形成與前述複數個第1柱狀構造體之靠前述定向多晶基板側的端部電性連接的陰極電極；在前述第1光封入層形成步驟中，係構成為將前述複數個開口部，規定為具有預定周期之平面晶格的晶格點位置；在前述第1及第2光封入層形成步驟中，前述第1光封入層及前述第2光封入層均係以折射率較前述第1柱狀構造體之構成材料為低的材料形成。
在本發明的第13態樣中，係如第12態樣的發光元件之製造方法，其中將前述複數個晶粒之前述一方主面中的平均粒徑設為D，且將前述複數個開口部之開口徑設為d時，設為d≦D/2。
在本發明的第14態樣中，係如第13態樣的發光元件之製造方法，其中D<20μm時，設為d≦D/4，D≧20μm時，設為d≦D/3。
在本發明的第15態樣中，係如第12態樣至第14態樣中任一態樣的發光元件之製造方法，其中在前述柱狀構造體形成步驟中，係藉由13族氮化物形成前述n型層、前述活 性層、前述p型層。
在本發明的第16態樣中，係如第15態樣的發光元件之製造方法，其中以具有MQW構造之方式形成前述活性層。
在本發明的第17態樣中，係如第15態樣的發光元件之製造方法，其中藉由SiO2形成前述第1及前述第2光封入層。
在本發明的第18態樣中，係如第12態樣至第14態樣中任一態樣的發光元件之製造方法，其中在前述陽極電極形成步驟中，係以使前述複數個第1柱狀構造體之各者的上端與前述第2光封入層之上面形成一平坦面之方式研磨前述第2光封入層之後，在前述平坦面設置透明導電膜，且在前述透明導電膜上形成襯墊電極。
在本發明的第19態樣中，係如第18態樣的發光元件之製造方法，其中使用定向GaN基板作為前述定向多晶基板；在前述陰極電極形成步驟中，係在前述定向GaN基板的另一方主面上設置陰極電極。
在本發明的第20態樣中，係如第18態樣的發光元件之製造方法，其中進一步包括基底層形成步驟，其係使用定向氧化鋁基板作為前述定向多晶基板，且在前述定向氧化鋁基板之上形成呈n型導電型的基底層；在前述第1光封入層形成步驟中，係將前述第1光封入層形成於前述基底層之上；在前述柱狀構造體形成步驟中，係將前述第1柱狀構造體形成在前述基底層之上且為位於前述第1區域之上方的部位；在前述 陰極電極形成步驟中，係在前述基底層之上設置陰極電極。
依據本發明的第1至第20態樣，既可使用較單晶基板更廉價且製作容易的定向多晶基板作為基底基板，又可實現光取出效率優異，並且電流洩漏經抑制的縱型構造的發光元件。
尤其依據本發明的第12至第20態樣，儘管是將開口部的位置不管正下方是否存在有結晶缺陷都機械性地規定為平面晶格的晶格點位置，仍適宜僅利用形成於不存在基底基板之結晶缺陷的第1區域上的第1柱狀構造體作為柱狀發光部。
1、201‧‧‧基底基板
1d、201d‧‧‧結晶缺陷
2‧‧‧光封入層
2a、102a‧‧‧第1光封入層
2b、102b‧‧‧第2光封入層
2h、102h‧‧‧開口部
2s‧‧‧上面
3、103‧‧‧n型層
4、104‧‧‧活性層
4a‧‧‧(活性層的)第1單位層
4b‧‧‧(活性層的)第2單位層
5、105‧‧‧p型層
5a‧‧‧p型被覆層
5b‧‧‧p型罩層
5e‧‧‧上端部分
5s‧‧‧上面
6、106‧‧‧柱狀發光部
6β‧‧‧不完全柱狀部
7‧‧‧透明導電膜
8‧‧‧襯墊電極
9、209‧‧‧陰極電極
10、110、210‧‧‧發光元件
105s‧‧‧上面
201a‧‧‧定向氧化鋁基板
201b‧‧‧基底層
209‧‧‧陰極電極
210‧‧‧發光元件
d‧‧‧開口徑
D‧‧‧平均粒徑
第1圖係顯示第1實施形態之發光元件10之構成的示意圖。
第2圖係顯示發光元件10之製作途中之情形的示意圖。
第3圖係例示俯視觀看時為圓形的開口部2h設於六方平面晶格之晶格點位置時之第1光封入層2a的俯視圖。
第4圖係顯示第1實施形態之變形例之發光元件110之製作途中之情形的示意圖。
第5圖係顯示第2實施形態之發光元件210之製作途中之情形的示意圖。
第6圖係例示整面層積發光元件中之發光構造的圖。
本說明書中所示之周期表的族編號，係依據由 1989年國際純應用化學聯合會(International Union of Pure Applied Chemistry：IUPAC)所頒布之無機化學命名法修訂版所示1至18之族編號顯示而來者，所謂13族係指鋁(Al)、鎵(Ga)、銦(In)等，所謂14族係指矽(Si)、鍺(Ge)、錫(Sn)、鉛(Pb)等，所謂15族係指氮(N)、磷(P)、砷(As)、銻(Sb)等。
<第1實施形態>
<發光元件的構成>
第1圖係顯示本實施形態之發光元件10之構成的示意圖。第1圖(a)係發光元件10整體的示意剖面圖。如第1圖(a)所示，發光元件10主要包括：基底基板1；光封入層2，其係從基底基板側依序層積第1光封入層2a與第2光封入層2b而成；複數個柱狀發光部6(第1柱狀構造體)，其係從基底基板側依序層積均為由13族氮化物(III族氮化物)所構成的n型層3、活性層4、及p型層5而成；透明導電膜7；襯墊電極8；及陰極電極9。發光元件10係大致具有縱型的發光元件構造，當在襯墊電極8與陰極電極9之間進行通電時，即會在兩電極之間所存在的複數個柱狀發光部6中產生發光。
此外，第1圖(b)係顯示柱狀發光部6之詳細構成的剖面圖。如第1圖(b)所示，在柱狀發光部6中，活性層4係藉由從基底基板側依序重複交替層積第1單位層4a與第2單位層4b而成，而得以具有多重量子井(MQW)構造。另一方面，p型層5係藉由從基底基板側依序層積p型(clad)被覆層5a與p型罩(cap)層5b所構成而成。
基底基板1係由複數個GaN結晶所構成的多晶基板。然而，各個GaN結晶係以其c軸方向與基底基板1之主面的法線方向(以下亦簡稱法線方向)大致一致之方式(大致對齊之方式)被定向，且被連結而成。基底基板1係為定向多晶基板的一種，以下亦稱為定向GaN基板。然而，嚴格來說，各個GaN結晶的c軸方向，係從基底基板1的法線方向稍微偏離。GaN結晶之c軸方向之從基底基板1之法線方向偏離的角度，稱為傾轉(tilt)角。
此外，在基底基板1中，係存在因為其構成及製法所引起之結晶粒界等之結晶缺陷1d，且其一部份係在法線方向貫通而成。然而，基底基板1係可視為在法線方向大致具有單晶構造，而構成為具有足以確保發光功能等之裝置(device)特性的高結晶性者。另一方面，由於基底基板1畢竟是定向GaN基板而非單晶基板，因此亦具有製造成本較單晶GaN基板更低的特徵。
有鑑於發光元件10之製造過程中之把持等之處理的容易性，基底基板1係以具有數十μm左右以上的厚度為佳。此外，構成基底基板1之GaN結晶的平均粒徑(更具體而言，係基底基板1之主面之面內方向的平均粒徑)D係以15μrm以上為佳。此平均粒徑D的上限在原理上雖無特別的限制，但從實際上製作多晶的定向GaN基板的觀點而言，200μm左右為事實上的上限。關於基底基板1的製作方法將於後陳述。
光封入層2係設置為在基底基板1之一方主面側 中，圍繞複數個柱狀發光部6的周圍而成。光封入層2係由折射率較構成柱狀發光部6之13族氮化物更小的材料所構成。另外，以GaN之情形而言，折射率係2.4至2.6左右。以光封入層2的材料而言，雖例示有SiO2、Al2O3、SiN、SiON等，但從製造容易性的觀點而言，係以SiO2為佳。藉此，在柱狀發光部6中所產生的光，即會重複與光封入層2之界面的反射且同時傳遞於柱狀發光部6的長度方向，最終則透過透明導電膜7而發射至元件外部。亦即，光封入層2會具有將在柱狀發光部6所產生的光封入於柱狀發光部6內的效果。藉由此光封入效果，發光元件10的光取出效率即被提高。
另外，如上所述光封入層2係具有第1光封入層2a與第2光封入層2b的2層構造而成。其中的第1光封入層2a的詳細內容雖將於後陳述，但其亦為形成柱狀發光部6時被用來作為規定其形成位置之遮罩的層。然而，兩層在達成光封入效果的點完全相同。
從適宜發揮作為遮罩之功能的點來看，第1光封入層2a係以設為100nm至1000nm的厚度為適宜。另一方面，光封入層2整體的厚度係與柱狀發光部6的厚度(長度方向的尺寸)相同。
柱狀發光部6係為在發光元件10中實際上擔任發光的部位，且備置作為在基底基板1之光封入層2所包括之側的主面的上方，沿著法線方向延伸的圓柱狀、多角柱狀及其他柱狀的(桿(rod)狀)的層積構造體。柱狀發光部6係在基底基板1的該主面上，藉由使由13族氮化物所構成的複數層 依序磊晶成長設置而成。在發光元件10中，係於基底基板1的主面上離散地備置有複數個柱狀發光部6。
如上所述，各個柱狀發光部6係具有層積有下列各層的構成，亦即：n型層3；活性層4，其係藉由第1單位層4a與第2單位層4b形成MQW構造而成；及p型層5，其係由p型被覆層5a與p型罩層5b所構成。各個柱狀發光部6的c軸方向，係以正下方之GaN結晶的c軸方向一致。換言之，此係意味各個柱狀發光部6的c軸方向，係與基底基板1的法線方向大致一致。
n型層3係為由以電子濃度成為2×1018/cm3至2×1019/cm3之方式摻雜有Si的GaN所構成，且以具有400nm至5000nm的厚度為適宜。
活性層4之第1單位層4a係為由InxGa1-xN(0<x≦0.2)所組成的13族氮化物，具有2nm至10nm的厚度而成，第2單位層4b係為GaN，具有5nm至15nm的厚度而成，而且第1單位層4a與第2單位層4b之成組的重複層積數係以3至8為適宜。
p型被覆層5a係由以電洞(hole)濃度成為5×1017/cm3至5×1018/cm3之方式摻雜有Mg之AlyGa1-yN(0<y≦0.2)而成之組成的13族氮化物所構成，且以具有50nm至150nm的厚度為適宜。
p型罩層5b係為由以電洞濃度為1×1018/cm3至1×1019/cm3之方式摻雜有Mg的GaN所構成，且以具有200nm至650nm的厚度為適宜。
由於具有以上的構成，柱狀發光部6之長度方向的尺寸成為500nm至6000nm左右。另外，在發光元件10中，由於所有柱狀發光部6的上端部(更具體而言係p型罩層5b的上端部)與光封入層2的上面(更具體而言係第2光封入層2b的上面)成為齊平，因此柱狀發光部6之長度方向的尺寸係成為與埋入有該柱狀發光部6之光封入層2的厚度相同。
根據柱狀發光部6的詳細內容及其形成態樣的作用效果將於後陳述。
透明導電膜7係以與第2光封入層2b之上面與所有柱狀發光部6之上端部鄰接的態樣而形成。藉此，所有的柱狀發光部6即與透明導電膜7電性連接。透明導電膜7係藉由例如ITO(Indium Tin Oxide，銦錫氧化物)或氧化鋅等而形成為50nm至200nm左右的厚度。
襯墊電極8係為與柱狀發光部6之上端部份電性連接的電極。襯墊電極8係設於透明導電膜7之上面的一部份而成。襯墊電極8係以形成作為Ti/Au層積膜者為較佳的一例。構成作為襯墊電極8之Ti/Au層積膜的Ti膜、Au膜的厚度係分別以20nm至200nm、50nm至500nm左右為佳。
陰極電極9係為與柱狀發光部6之靠基底基板1側的端部電性連接的電極。陰極電極9係備置在與基底基板1之柱狀發光部6等所包括之之側的主面相反側的另一方主面上的大致整面。陰極電極9係以形成作為Ti/Al/Ni/Au多層膜為適宜。構成作為陰極電極9之Ti/Al/Ni/Au多層膜的Ti膜、Al膜、Ni膜、Au膜的厚度係分別以10nm至30nm、150nm 至1000nm、20nm至100nm、50nm至500nm左右為佳。
<柱狀發光部的詳細內容>
接著詳細說明柱狀發光部6，尤其其配置位置及尺寸、及藉此所達成的作用效果。
如上所述，在發光元件10中，柱狀發光部6雖離散地備置於基底基板1的一方主面上，但更具體而言，各個柱狀發光部6係備置在該主面上具有虛擬規定之預定周期p的平面晶格(例如六方平面晶格或正方平面晶格等)的晶格點位置(以下稱形成候補位置)，而且在該主面不存在結晶缺陷1d的部位。換言之，係備置在基底基板1之一方主面上，以周期p作2維規定而成的形成候補位置中，不存在基底基板1之一方主面之結晶缺陷1d的區域(第1區域)的上方。此外，各個柱狀發光部6，係以滿足與長度方向垂直之剖面中之最大尺寸(最大外徑尺寸)d為D/2以下之要件的方式而備置。
藉此，在本實施形態之發光元件10中，僅在實質上被視為單晶的GaN結晶上，才形成有柱狀發光部6。亦即，任一個柱狀發光部6，都不會受到基底基板1所存在之結晶粒界等之結晶缺陷1d的影響而形成。因此，任一個柱狀發光部6都具有優異的結晶品質。
另外，如後所述，柱狀發光部6的形成候補位置係被規定為第1光封入層2a形成時所設之開口部2h的位置(參照第3圖)。
此外，周期p係成為柱狀發光部6之最小間距的值，雖亦視構成基底基板1之GaN結晶之平均粒徑D的值而 定，但以15μm至70μm為適宜。此情形下，發光元件10成為適宜包括滿足上述要件之多數個柱狀發光部6者。包括多數個結晶品質優異的柱狀發光部6，係有助於發光元件10中之發光強度的增大。
假使周期p過小時，自然地柱狀發光部6的最大外徑尺寸d也會變小，而柱狀發光部6的數量雖會增加，但與結晶缺陷1d重疊的形成候補位置也會變多，因此結果無法獲得充分的發光強度。另一方面，周期p過大時，柱狀發光部6的數量會變少，因此仍然無法獲得充分的發光強度。
更詳細而言，平均粒徑D未達20μm時，尺寸d係以D/4以下為佳，而平均粒徑D為20μm以上時，尺寸d係以D/3以下為佳。滿足此等之情形下，可良率良好地製作出發光強度大的發光元件10。
另一方面，關於尺寸d的下限，只要可形成柱狀發光部6，就無限制。然而，尺寸d為1μm以上之情形下，如後所述，係可藉由MOCVD(Metalorganic Chemical Vapor Deposition，有機金屬化學澱積法)法而較容易地形成柱狀發光部6。或者，亦可藉由應用例如公知的奈米線(nanowire)的形成方法，以尺寸d成為100nm至1000nm左右之方式形成柱狀發光部6。
另外，在發光元件10中，在柱狀發光部6的形成候補位置且於正下方存在有結晶缺陷1d的部位中，未存在有柱狀發光部6，而是存在有雖具有與柱狀發光部6相同的層積構成(發光構造)但長度方向的尺寸較柱狀發光部6更小的不 完全柱狀部6β(第2柱狀構造體)。換言之，不完全柱狀部6β係形成在基底基板1之一方主面上以周期p作2維規定而成的形成候補位置中，存在基底基板1之一方主面之結晶缺陷1d的區域(第2區域)的上方而成。不完全柱狀部6β係由於結晶缺陷1d所存在的部位成為成長的起點(成長基底)，因此雖以與柱狀發光部6相同的結晶成長條件形成，但成長速率較柱狀發光部6更小的部位。與柱狀發光部6不同，不完全柱狀部6β的上端部分係被第2光封入層2b所覆蓋，且未與透明導電膜7電性連接，因此不會有助於發光。
假使與本實施形態同樣地使用定向GaN基板作為基底基板1，如以往的發光元件，在該基板的一方主面的大致整面依序層積n型層、活性層、及p型層而形成了發光構造(LED構造)的發光元件(以下稱全面層積發光元件)之情形下，會因為構成定向GaN基板的各晶粒的結晶缺陷1d，而在形成於其上方的部分，於面內方向中由n型層、活性層、及p型層所構成的LED構造中產生不連續。第6圖係為了說明此點而顯示之例示全面層積發光元件中之發光構造的圖。如第6圖所示，全面層積發光元件的情形，也由於在結晶缺陷1d的上方中成長速率較慢，因此形成發光構造的n型層3、活性層4、及p型層5的層積方向尺寸較周圍還小的不完全柱狀部6β即被形成。因此，會產生各層未在面內方向連續，而正常形成的n型層3會與不完全柱狀部6β的活性層4甚至p型層5接觸，或正常的形成的活性層4會與不完全柱狀部6β的p型層5接觸的情形。尤其是，活性層4(其中尤其為MQW構造)產 生了不連續時，形成於p型層5之上的p型電極，會產生與活性層4或n型層3接觸的缺失，因此會成為電流洩漏產生的要因。而且。由於在定向GaN基板中不一致地存在有此結晶缺陷1d，因此全面層積發光元件的情形下，在基板表面中難以避免此情形進行結晶成長，或難以避免結晶缺陷1d上的成長部分而形成電極。
相對於此，本實施形態之發光元件10之情形下，在結晶缺陷1d上僅存在有未與透明導電膜7電性連接的不完全柱狀部6β，而柱狀發光部6未存在於結晶缺陷1d上，因此此種電流洩漏的產生被適當地受到抑制。此點只要改變觀點，則可理解本實施形態的發光元件10，係藉由在結晶缺陷1d上配置不完全柱狀部6β，而抑制了電流洩漏的產生。亦即，在發光元件10中，不完全柱狀部6β係可稱為發揮作為電流洩漏抑制部的作用。
另外，本實施形態之發光元件10的情形下，擔任發光之部分的面積相對於基底基板1之一方主面之面積的比例雖較全面層積發光元件為小，但如上所述藉由在柱狀發光部6的周圍包括光封入層2，反而光取出效率較全面層積發光元件更為提高。
因此，藉由具有上述的構成，在本實施形態的發光元件10中，既可使用定向GaN基板作為基底基板1，又實現了優異的發光強度。
<發光元件的製作方法>
接著說明製作本實施形態之發光元件10的方法。在之後 的說明中，係以準備處於母基板(晶圓(wafer))之狀態的基底基板1，且同時製作多數個發光元件10之所謂的多模腔模具的方法來製作發光元件10的情形為對象。第2圖係顯示發光元件10之製作途中之情形的示意圖。
首先，準備(製作)如第2圖(a)所示之存在結晶粒界等之結晶缺陷1d的定向GaN基板作為基底基板1。以定向GaN基板的製作方法而言，係例如例示有藉由熔融法(Na熔融法)者。
在藉由熔融法之情形下，首先，準備屬於定向多晶基板的定向氧化鋁基板。
定向氧化鋁基板係由一方主面中之平均粒徑15μm至70μm左右之氧化鋁(Al2O3)粒子的c軸大致朝基板法方向定向而成的多晶氧化鋁燒結體所構成。在氧化鋁基板的尺寸中，只要在後段的處理時可進行處理，則無特別的限制，但例如以使用直徑2英吋至8英吋，厚度為500μm至2000μm左右者為適宜。
再者，在該定向氧化鋁基板的一方主面上，以氫為載氣(carrier gas)，且以TMG(Trimethylglycine，三甲基甘胺酸)與氨(ammonia)作為原料氣體，藉由MOCVD法依序形成20nm至30nm左右厚度的GaN低溫緩衝層及1μm至5μm左右厚度的GaN層，藉此獲得種基板。GaN低溫緩衝層的形成溫度係可為510℃至530℃左右，而接續的GaN層的形成溫度係可為1050℃至1150℃左右。
將此種基板與對應氧化鋁基板尺寸之重量的金屬 Ga及金屬Na一併充填於氧化鋁坩堝，且進一步將該氧化鋁坩堝置入於耐熱金屬製的育成容器進行密閉。將此育成容器載置於耐熱、耐壓的結晶育成爐內。將爐內溫度設為750℃至900℃，且導入氮氣將爐內壓力設為3MPa至5MPa之後，使該育成容器一面水平旋轉一面保持50小時至100小時，藉此而成長具有250μm至500μm左右厚度的GaN厚膜層。在此情形下，GaN厚膜層係被作為仿照構成作為基底的氧化鋁基板的各個晶粒的結晶方位，而使晶粒進行c軸定向而成的定向多晶層而獲得。
再者，藉由研磨機(grinder)所進行的研削等將定向氧化鋁基板側去除之後，使用金剛石磨粒等之公知的方法將GaN厚膜層研磨成所希望的厚度，藉此而獲得定向GaN基板。
雖然形成於定向氧化鋁基板上的GaN厚膜層亦成為多晶層，而且，仿照定向氧化鋁基板，而使各結晶粒的c軸大致朝基板法線方向定向而成，但亦包括結晶粒界等的結晶缺陷1d在內。因此，最終獲得的定向GaN基板，亦成為具有此特徵者。
當獲得作為基底基板1的定向GaN基板時，如第2圖(b)所示，在其一方主面上形成第1光封入層2a。第1光封入層2a係以其在俯視觀察之情形下屬於貫通孔的開口部2h位於平面晶格(例如六方平面晶格或正方平面晶格等)的晶格點位置之方式形成。第3圖係例示俯視觀察時圓形的開口部2h設於六方平面晶格之晶格點位置而成時之第1光封入層2a 的俯視圖。如上所述，此開口部2h的配置位置，係成為柱狀發光部6的形成候補位置。亦即，第1光封入層2a係形成柱狀發光部6(以及不完全柱狀部6β)時發揮作為遮罩的功能。換言之，成為柱狀發光部6或不完全柱狀部6β的形成位置。
開口部2h之最大外徑尺寸係可為與柱狀發光部6之最大外徑尺寸d大致一致的值，此外，周期p係如上所述以30μm至100μm左右為適宜。另外，開口部2h的配置位置，亦即柱狀發光部6的形成候補位置，係對於不一致地存在於基底基板1的結晶缺陷1d的位置不作任考慮，也就是機械性地規定。
此種第1光封入層2a的形成，係例如藉由濺鍍法或CVD法，將SiO2或Al2O3、SiN、SiON等，折射率較構成柱狀發光部6之13族氮化物更小之材料的層形成為0.05μm至5μm厚度之後，對該層進行光微影製程(photolithography process)與RIE(Reactive Ion Etching，活性離子蝕刻)蝕刻製程(etching process)，藉此而可將開口徑d的開口部2h進行圖案化(pattering)來進行。
當第1光封入層2a的形成結束時，如第2圖(c)所示，在開口部2h形成柱狀發光部6。柱狀發光部6的形成，係藉由MOCVD法來進行。
首先，將形成有第1光封入層2a的基底基板1，以第1光封入層2a之側成為形成面之方式載置於MOCVD爐內的接受器(susceptor)上。再者，在氫、氮混合氛圍氣體中，將基板溫度(接受器溫度)設為1050℃至1150℃之預定的n 型層形成溫度，且以氮與氫作為載氣，以TMG(Trimethylglycine，三甲基甘胺酸)與氨作為原料，將矽烷氣體(silane gas)作為摻雜劑(dopant)，使作為n型層3的Si摻雜GaN層在開口部2h中成長於基底基板1之上。
接下來，將基板溫度(接受器溫度)設為750℃至850℃之預定的活性層形成溫度，且以氮與氫作為載氣，以TMG及TMI(Trimethylindium，三甲基銦)與氨作為原料，而在n型層3之上，從基底基板1側依序重複交替形成由InxGa1-xN(0<x≦0.2)之組成之13族氮化物所構成的第1單位層4a及由GaN所構成的第2單位層4b，藉此而形成具有MQW構造的活性層4。
再者，將基板溫度(接受器溫度)設為1000℃至1100℃的預定的p型層形成溫度，且以氮與氫作為載氣，以TMG及TMA(Trimethylaluminum，三甲基鋁)與氨作為原料，將Cp2Mg作為摻雜劑，在活性層4之上，依序形成在AlyGa1-yN(0<y≦0.2)之組成之13族氮化物摻雜有Mg而成的p型被覆層5a與由Mg摻雜GaN所構成的p型罩層5b作為p型層5。另外，在形成p型罩層5b時，由於要以後段的處理來研磨其上端部分5e，因此必須預估該研磨所造成的減失量而規定形成厚度。具體而言，如上所述，由於p型罩層5b係以具有50nm至200nm厚度為適宜，因此係以設為較該厚度大到100nm至300nm左右的的形成厚度為佳。
藉由進行以上的順序，在開口部2h形成柱狀發光部6。如上所述，由於開口部2h的配置位置係機械性地被規 定，因此在一部份開口部2h的正下方雖亦有存在結晶缺陷1d的情形，但在結晶缺陷1d所存在的部位中，會以較柱狀發光部6的成長速率更小的成長速率，形成較柱狀發光部6短的不完全柱狀部6β，因此實際上形成所希望尺寸的柱狀發光部6，僅為在開口部2h的正下方不存在有結晶缺陷1d的部位。換言之，在本實施形態中，係可謂藉由利用因為成長起點(成長基底)之狀態的不同所引起之成長速率的差異，即使不進行特別的控制或嚴格區別，也可從柱狀發光部6的形成部位，排除掉構成基底基板1之GaN結晶的結晶粒界部分。
當柱狀發光部6的形成結束時，接下來，如第2圖(d)所示，形成第2光封入層2b。第2光封入層2b係與第1光封入層2a同樣地以SiO2、Al2O3、SiN、SiON等，折射率較構成柱狀發光部6之13族氮化物更小的材料作為構成材料，且以填滿柱狀發光部6及不完全柱狀部6β之間之方式，而且以覆蓋柱狀發光部6之屬於最上層之p型層5的上端部分5e之方式形成。換言之，第2光封入層2b係以覆蓋露出的柱狀發光部6及不完全柱狀部6β之方式形成。此第2光封入層2b係例如以濺鍍法形成為適宜。此外，第2光封入層2b係以加上了第1光封入層2a的光封入層2整體的厚度成為0.8μm至8μm之方式形成為適宜。此時，不完全柱狀部6β的上端部分當然也會被第2光封入層2b覆蓋。
當第2光封入層2b的形成結束時，將其表層部分進行研磨，且如第2圖(e)所示，使p型層5(更嚴格而言係p型罩層5b)露出，而使由p型層5的上面5s與第2光封入 層2b之上面2s所構成的平坦面形成。以此研磨方法而言，係以CMP(Chemical Mechanical Polishing，化學機械研磨)研磨為適宜，而第2光封入層2b的研磨速度(化學性蝕刻速度)係以與p型層5的研磨速度相等或更快的條件進行研磨為佳。
當研磨處理結束時，接下來為了使p型層5活性化，使用高速退火(anneal)爐(RTA，Rapid Thermal Annealing)，在750℃至850℃的氮氛圍氣體中進行10分至20分鐘的熱處理。
接下來，藉由光微影製程與RIE蝕刻，形成最終獲得多數個發光元件10時之成為切斷部位的分離溝之後，依序形成陰極電極9、透明導電膜7、及襯墊電極8。
陰極電極9係以藉由光微影製程與真空蒸鍍法，陰極電極9係形成在基底基板1之第1光封入層2a之形成面相反側之主面的大致整面為適宜。形成陰極電極9之後，為使其歐姆(ohme)性接觸特性為良好者，因此在600℃至650℃的氮氛圍氣體中進行50秒至300秒的熱處理。
此外，透明導電膜7係以藉由濺鍍法形成在由p型層5之上面5s與第2光封入層2b之上面2s所構成之平坦面的大致整面為適宜。
再者，襯墊電極8係以藉由光微影製程與真空蒸鍍法，形成在透明導電膜7之上面的一部份為適宜。形成襯墊電極8之後，為使其歐姆性接觸特性為良好者，因此在600℃至650℃之氮氛圍氣體中進行1分至5分鐘的熱處理。
最後，藉由切塊機(dicer)等，沿著先前形成的 分離溝切斷，藉此可獲得多數個發光元件10(第3圖(f))。
另外，由於基底基板1中之結晶缺陷1d的分布不一致，因此在以上述的順序製作多數個發光元件10時，會因為切斷部位與結晶缺陷1d的存在部位的平衡，雖亦有可能產生無法充分形成柱狀發光部6的發光元件10，但藉由適宜地規定柱狀發光部6的尺寸d與開口部2h的周期p，該種發光元件10所形成的機率就會被限定。依據本實施形態，換言之，可用高良率製作發光強度大的發光元件10。
綜上所述，依據本實施形態，係使用屬於比單晶基板更廉價且製作容易之定向多晶基板的定向GaN基板作為基底基板，而且在其一方主面上且為不存在有結晶粒界等之結晶缺陷的位置，離散地設置層積分別為由13族氮化物所構成的n型層、活性層、及p型層而成的柱狀發光部，並且在該柱狀發光部的周圍設置折射率較構成柱狀發光部之13族氮化物更小之物質的光封入層，藉此可實現光取出效率優異，並且電流洩漏經抑制之縱型構造的發光元件。
而且，利用結晶粒界等之結晶缺陷存在的部位為成長起點時，相較於結晶缺陷不存在的部位為成長起點時，13族氮化物的成長速率較小，在柱狀發光部的形成方面，儘管是將其形成候補位置不管正下方是否存在有結晶缺陷都機械性地規定為平面晶格的晶格點位置，仍可適宜地僅在基底基板之結晶缺陷不存在的部位才形成柱狀發光部。
<第1實施形態的變形例>
第4圖係第1實施形態之變形例之發光元件110之製作途 中之情形的示意圖。另外，該變形例之發光元件110所包括的構成要素，且為與第1實施形態之發光元件10之構成要素相同者，係賦予相同符號且省略其詳細的說明。
如第4圖(a)所示，在該變形例中所準備的基底基板1雖與第1實施形態相同，但如第4圖(b)所示，第1光封入層102a的開口部102h，係與發光元件10所包括之第1光封入層2a之開口部2h的形狀不同，係呈愈上方愈寬的錐(taper)狀(剖面觀看時為梯形)。此係在為了形成開口部102h進行RIE蝕刻時，藉由一面使基底基板1切線一面使之旋轉而實現。
接續該開口部102h的形成，雖以與第1實施形態之柱狀發光部6的形成條件相同的形成條件進行柱狀發光部106的形成，但如第4圖(c)所示，起因於開口部102h的形狀，n型層103、活性層104、及p型層105之外型尺寸會較柱狀發光部6更大。
之後，如第4圖(d)至(e)所示，將第2光封入層102b的形成、經由研磨處理所進行之由p型層105之上面105s與第2光封入層102b之上面102s所構成的平坦面的形成，甚至分離溝形成及陰極電極9、透明導電膜7、以及襯墊電極8的形成，以與第1實施形態同樣方式進行，藉此可獲得第4圖(f)所示的發光元件110。
在發光元件110中，從其製作順序可明瞭，由於構成柱狀發光部106之n型層103的基底基板附近呈愈上方則外徑尺寸愈大的錐狀，使得相比於n型層103與基底基板1之 界面的面積，與該界面平行的活性層104之剖面的面積會較大。藉此，發光元件110相較於n型層103與基底基板1之界面的面積相同的發光元件10，得以實現更大的光取出效率。
<第2實施形態>
如上所述，在第1實施形態(及其變形例)中，雖已說明了係藉由使用屬於定向多晶基板的GaN基板作為基底基板1而實現光取出效率優異之縱型構造的發光元件，但在本實施形態中，係說明橫型構造的發光元件210。
第5圖係顯示第2實施形態之發光元件210之製作途中之情形的示意圖。另外，本實施形態之發光元件210所包括之構成要素，且為與第1實施形態之發光元件10之構成要素相同者，係賦予相同符號且省略其詳細的說明。另外，在之後的說明中，係以藉由準備處於母基板之狀態的基底基板201，且同時製作多數個發光元件210之所謂的多模腔模具的方法來製作發光元件210的情形為對象。
如第5圖(a)所示，在本實施形態中，係使用在定向氧化鋁基板201a之一方主面的大致整面形成呈n型導電型的基底層201b作為基底基板201而成者。
定向氧化鋁基板201a係由一方主面中之平均粒徑D為15μm至70μm左右的複數個氧化鋁(Al2O3)粒子的c軸大致朝基板法線方向定向而成的多晶氧化鋁燒結體所構成。對於定向氧化鋁基板201a的尺寸，只要在後段的處理時可進行處理，則無特別的限制，但例如係以使用直徑2英吋至8英吋，厚度為500μm至2000μm左右者為佳。
基底層201b的形成，係藉由MOCVD法來進行。首先，在將定向氧化鋁基板201a載置於MOCVD爐內的接受器上，暫先於氫氛圍氣體中加熱保持為1150℃至1250℃的潔淨(cleaning)處理的方式進行潔淨處理之後，使基板溫度(接受器溫度)降低至500℃至550℃之低溫緩衝層形成溫度，以氫為載氣，且以TMG與氨為原料，使未圖示的GaN低溫緩衝層成長為10nm至30nm的厚度。接下來，設基板溫度(接受器溫度)為1080℃至1120℃之預定的基底層形成溫度，且以氮與氫為載氣，以TMG與氨為原料，將矽烷氣體作為摻雜劑，將作為基底層201b的Si摻雜GaN層形成為2μm至5μm的厚度。
另外，在定向氧化鋁基板201a中，係與使用在第1實施形態之發光元件10的基底基板1同樣地存在有結晶粒界等的結晶缺陷201d。此外，在基底層201b中之該結晶缺陷201d上的部分中，係較其他部分更產生了結晶品質的劣化。
基底基板201備妥時，如第5圖(b)至(e)所示，以與第1實施形態相同的順序，進行從作為遮罩之第1光封入層2a的形成、至藉由研磨處理所進行之由p型層5的上面5s與第2光封入層2b之上面2s所構成之平坦面的形成。此時之開口部2h的周期p或開口徑d的較佳條件(開口徑d與平均粒徑D的關係)及其他作成條件，係可與第1實施形態相同。
另外，在形成本實施形態之柱狀發光部6時，也與第1實施形態同樣地，形成於結晶缺陷201d之存在位置的 上方，會成為尺寸較柱狀發光部6更小的不完全柱狀部6β，因此在最終獲得的發光元件210中，與發光元件10同樣地，起因於結晶缺陷201d之存在所引起之電流洩漏的產生會被適當地抑制。
關於接下來的分離溝的形成，亦在與第1實施形態同樣地進行之後，接著，為了確保陰極電極209的形成位置，藉由光微影製程與RIE蝕刻，使基底層201b的一部份露出(第5圖(f))。再者，對於此露出部位，係藉由光微影製程與真空蒸鍍法而形成陰極電極209。陰極電極209的構成材料及厚度，係可與第1實施形態相同。再者，關於透明導電膜7及襯墊電極8的形成，亦可與第1實施形態同樣地進行。藉此，可獲得第5圖(f)所示之橫型構造的發光元件210。
雖發光元件210整體構造為橫型，且在基底基板使用定向氧化鋁基板，但關於柱狀發光部6的形成態樣，則係與第1實施形態之發光元件10相同。因此，在本實施形態之發光元件210中，亦與第1實施形態之發光元件10同樣地，一面使用較單晶基板更廉價且製作容易的定向多晶基板作為基底基板，一面實現了優異的光取出效率、及電流洩漏的抑制。
【實施例】
(實施例)
製作了具有與第1實施形態之發光元件10相同構成的複數種發光元件。
具體而言，係製作了使定向GaN基板之平均粒徑D各別不同為15μm、30μm、50μm的3個水準，而且使開 口部2h之開口徑(柱狀發光部6的最大外徑尺寸)d各別不同為1μm、2μm、3μm、5μm、10μm、15μm、20μm、25μm的8個水準，總計為24種的發光元件(試料No.1至24)。
首先，藉由熔融法制作了成為基底基板1的定向GaN基板。先準備一方主面之平均粒徑為15μm、30μm、50μm的3種定向氧化鋁基板各8片，且使用各者製作了定向GaN基板。另外，任一片定向氧化鋁基板，直徑均為2英吋，厚度均為400μm。
關於該等定向氧化鋁基板，係於分別藉由MOCVD法形成厚度為20nm的GaN低溫緩衝層之後，形成厚度為3μm的GaN層，藉此而獲得3種種基板。GaN低溫緩衝層的形成溫度係設為520℃，而接續的GaN層的形成溫度則設為1100℃。
關於此3種種基板，係分別藉由熔融法而成長了GaN厚膜層。此時，與種基板一同充填於氧化鋁坩堝的金屬Ga及金屬Na的充填量，係分別設為20g、40g。結晶育成爐的爐內溫度係設為850℃，爐內壓力係設為4MPa。此外，保持持間係設為20小時。藉此，在種基板上成長出具有大致500μm左右厚度的GaN厚膜層。在將氧化鋁坩堝冷卻至室溫之後，從氧化鋁坩堝取出GaN厚膜層形成後的種基板。
再者，藉由以研磨機的研削去除定向氧化鋁基板側之後，使用金剛石磨粒研磨GaN厚膜層，而作成300μm的厚度。藉此，獲得了3種定向GaN基板。所獲得之3種定向GaN基板之一方主面的平均粒徑，係與成為基底之定向氧化鋁 基板的平均粒徑大致相同(15μm、30μm、50μm)。
接著，針對所獲得的定向GaN基板的各者形成第1光封入層2a。具體而言，首先係以濺鍍法，形成厚度為0.1μm的SiO2層。之後，對該層，藉由光微影製程與RIE蝕刻製程，將開口部2h圖案化形成為不同的開口徑d。在任一個定向GaN基板中，開口部2h均係形成於六方平面晶格的晶格點位置。另外，周期p都設為30μm。
當此第1光封入層2a的形成結束時，藉由MOCVD法形成柱狀發光部6。
首先，將基板溫度設為1100℃，且將電子濃度為5×1018/cm3的Si摻雜GaN層形成為0.7μm的厚度作為n型層3。
接下來，將基板溫度設為750℃，且從基底基板1側依序形成各5層由In0.1Ga0.9N所構成且厚度為2nm的第1單位層4a及由GaN層所構成且厚度為10nm的第2單位層4b，藉此形成活性層4。
再者，將基板溫度設為1100℃，且將電洞濃度為5×1017/cm3之Mg摻雜Al0.1Ga0.9N層形成為25nm的厚度作為p型被覆層5a，接下來，將電洞濃度為5×1018/cm3之Mg摻雜GaN層形成為200nm的厚度作為p型罩層5b。
當柱狀發光部6的形成結束時，藉由濺鍍法，形成作為第2光封入層2b的SiO2層。第2光封入層2b係形成為光封入層2的整體厚度成為1μm。
當第2光封入層2b的形成結束時，將其表層部分 藉由CMP研磨，研磨為平坦至p型層5(更嚴格而言係p型罩層5b)露出為止。
當研磨處理結束時，接下來為了使p型層5活性化，使用高速退火爐(RTA)，在800℃的氮氛圍氣體中進行10分鐘的熱處理。
接下來，藉由光微影製程與RIE蝕刻，形成了最終獲得多數個發光元件10時之成為切斷部位的分離溝。
接著藉由光微影製程與真空蒸鍍法，將作為陰極電極9的Ti/Al/Ni/Au多層電極，形成於與基底基板1之第1光封入層2a之形成面相反側之主面的大致整面。各個金屬膜的厚度係依序為15nm、220nm、40nm、75nm。
在形成此陰極電極9之後，為了使其歐姆性接觸特性為良好者，在700℃的氮氛圍氣體中進行30秒的熱處理。
接下來藉由濺鍍法，將作為透明導電膜7的ITO膜，以基板溫度為200℃形成在由p型層5之上面5s與第2光封入層2b之上面2s所構成之平坦面的大致整面為100nm的厚度。
再者，藉由光微影製程與真空蒸鍍法，在透明導電膜7之上面的一部份，形成作為襯墊電極8的Ti/Au多層電極。各個金屬膜的厚度係依序設為20nm、200nm。
在形成此襯墊電極8之後，為了使其歐姆性接觸特性為良好者，在500℃的氮氛圍氣體中進行5分鐘的熱處理。
最後，藉由切塊機等，沿著先前形成的分離溝切斷，藉此獲得多數個發光元件10。元件尺寸係設為0.3mm× 0.3mm。
(比較例)
作為比較例，係以異種材料基板作為基底基板，且藉由在其大致整面形成發光層來製作發光元件。
具體而言，在直徑為2英吋且厚度為400μm的單晶藍寶石基板之一方主面的大致整面，以與實施例之n型層3、活性層4、p型層5之形成條件相同的條件形成發光層，而且，在該發光層的上面以與實施例相同的條件形成透明導電膜7及襯墊電極8，再者，在藍寶石基板的另一方主面以與實施例相同的條件形成陰極電極9，之後進行切斷，藉此製作多數個發光元件。
(特性評估)
針對所製作出之實施例之所有24種的發光元件10及比較例之發光元件，分別各抽出20個，且對各者施加順向+5V及反向一100V的電壓，而測量了電流量。茲將施加+5V時之電流量相對於施加一100V時之電流量的比為100以上時判定為合格品，求出合格品相對於所有20個的比例(%)，且將此設為元件良率。
此外，關於元件良率為0%的試料以外，測量合格品的發光強度來算出平均值。然後，以比較例之發光元件作為基準元件，求出關於實施例之各試料相對於該發光強度的平均發光強度的比(發光強度比)。
第1表係針對實施例之所有24種的試料，一覽顯示定向GaN基板的平均粒徑D、開口部2h的開口徑d、兩者 之比d/D、元件良率、及發光強度。然而，在第1表中，係將定向GaN基板的平均粒徑D表示為「GaN基板的平均粒徑D」，且將開口部2h的開口徑d表示為「遮罩的開口徑d」。另外，比較例之發光元件的良率係設為10%。
從第1表所示的結果可明瞭，只要d/D為0.5以下，亦即只要開口徑d為平均粒徑D的1/2以下，雖然元件良 率低至未達50%，也可獲得發光強度較比較例大的發光元件。
更進一步言之，平均粒徑D為15μm且d/D為0.2以下時，發光強度比超過300%之發光強度高的發光元件係以75%以上的元件良率獲得。此係符合了平均粒徑D未達20μm時，只要d為D/4以下，發光強度大的發光元件就可以滿足高元件良率獲得的要件。
此外，平均粒徑D為30μm且d/D為0.33以下時，發光強度比超過300%之發光強度高的發光元件係以75%以上的元件良率獲得。再者，平均粒徑D為50μm且d/D為0.3以下時，發光強度比超過300%之發光強度高的發光元件係以70%以上的元件良率獲得。該等係符合了平均粒徑D為20μm以上時，只要d為D/3以下，發光強度大的發光元件就可以滿足高元件良率獲得的要件。
該等結果係意味，即使是使用屬於定向多晶基板的定向GaN基板作為基底基板時，也可藉由適宜地形成柱狀發光部，而且設置光封入層，而實現可獲得發光強度較在基板的大致整面設置發光層的構成更大的發光強度的發光元件。
1‧‧‧基底基板
1d‧‧‧結晶缺陷
2‧‧‧光封入層
2a‧‧‧第1光封入層
2b‧‧‧第2光封入層
3‧‧‧n型層
4‧‧‧活性層
4a‧‧‧第1單位層
4b‧‧‧第2單位層
5‧‧‧p型層
5a‧‧‧p型被覆層
5b‧‧‧p型罩層
6‧‧‧柱狀發光部
6β‧‧‧不完全柱狀部
7‧‧‧透明導電膜
8‧‧‧襯墊電極
9‧‧‧陰極電極
10‧‧‧發光元件

Claims (20)

  1. 一種發光元件，包括：定向多晶基板，其係由已定向的複數個晶粒所構成；複數個柱狀發光部，屬於柱狀部位，其係離散地設於前述定向多晶基板之一方主面之結晶缺陷不存在之區域的上方而成，且分別為在前述定向多晶基板之法線方向具有長度方向；及光封入層，其係藉由折射率較前述柱狀發光部之構成材料為低的材料，設置成將前述複數個柱狀發光部圍繞在前述定向多晶基板之上方而成。
  2. 根據申請專利範圍第1項之發光元件，其中前述複數個柱狀發光部係設置在前述定向多晶基板之前述一方主面中具有虛擬規定之預定周期的平面晶格的晶格點位置中，下方不存在前述結晶缺陷的位置而成。
  3. 根據申請專利範圍第2項之發光元件，其中將前述複數個晶粒之前述一方主面中的平均粒徑設為D，且將垂直於前述複數個柱狀發光部之長度方向的剖面中的最大外徑尺寸設為d時，d≦D/2。
  4. 根據申請專利範圍第3項之發光元件，其中D<20μm時，d≦D/4，D≧20μm時，d≦D/3。
  5. 根據申請專利範圍第2至4項中任一項之發光元件，其中在前述平面晶格之前述晶格點位置中，於下方存在有前述結晶缺陷的位置，包括有屬於長度方向的尺寸較前述柱狀發光部為短之柱狀的部位的不完全柱狀部。
  6. 根據申請專利範圍第1至4項中任一項之發光元件，其中前述複數個柱狀發光部分別從前述定向多晶基板之側依序層積均為由13族氮化物所構成的n型層、活性層、及p型層而成。
  7. 根據申請專利範圍第6項之發光元件，其中前述活性層係具有MQW構造而成。
  8. 根據申請專利範圍第6項之發光元件，其中前述光封入層係由SiO2所構成。
  9. 根據申請專利範圍第1至4項中任一項之發光元件，其中前述複數個柱狀發光部之各者的上端與前述光封入層的上面係構成一平坦面，且在前述平坦面設有透明導電膜而成。
  10. 根據申請專利範圍第9項之發光元件，其中前述定向多晶基板係定向GaN基板；在前述透明導電膜上設有襯墊電極；在前述定向GaN基板之另一方主面上設有陰極電極。
  11. 根據申請專利範圍第9項之發光元件，其中前述定向多晶基板係定向氧化鋁基板；在前述定向氧化鋁基板之上設有呈n型導電型的基底層；前述複數個柱狀發光部係形成於前述基底層之上；在前述透明導電膜上設有襯墊電極； 在前述基底層之上設有陰極電極。
  12. 一種發光元件之製造方法，包括：第1光封入層形成步驟，其係由已定向的複數個晶粒構成，藉此在具有於一方主面不存在結晶缺陷的第1區域與存在結晶缺陷的第2區域之定向多晶基板的前述一方主面上，形成具有複數個開口部的第1光封入層；柱狀構造體形成步驟，其係以前述第1光封入層作為遮罩，在前述複數個開口部中於前述定向多晶基板的前述一方主面的上方依序層積形成n型層、活性層、及p型層，藉此而在前述複數個開口部中之位於前述第1區域之上方的部位，形成分別構成柱狀的複數個第1柱狀構造體，另一方面在前述複數個開口部中之位於前述第2區域之上方的部位，形成構成柱狀且長度方向的尺寸較前述第1柱狀構造體為短的第2柱狀構造體；第2光封入層形成步驟，其係在前述第1光封入層之上以藉由與前述第1光封入層相同材料覆蓋前述第1及第2柱狀構造體之方式形成第2光封入層；透明導電膜形成步驟，其係僅電性連接於前述複數個第1柱狀構造體，且以不與前述第2柱狀構造體電性連接之方式在前述第2光封入層之上形成透明導電膜；陽極電極形成步驟，在前述透明導電膜之上形成襯墊電極；及陰極電極形成步驟，形成與前述複數個第1柱狀構造體之靠前述定向多晶基板側的端部電性連接的陰極電極； 在前述第1光封入層形成步驟中，係構成為將前述複數個開口部，不管其下方位置是否為前述第1區域還是前述第2區域，都規定為具有預定周期之平面晶格的晶格點位置；在前述第1及第2光封入層形成步驟中，前述第1光封入層及前述第2光封入層均係以折射率較前述第1柱狀構造體之構成材料為低的材料形成。
  13. 根據申請專利範圍第12項之發光元件之製造方法，其中將前述複數個晶粒之前述一方主面中的平均粒徑設為D，且將前述複數個開口部之開口徑設為d時，設為d≦D/2。
  14. 根據申請專利範圍第13項之發光元件之製造方法，其中D<20μm時，設為d≦D/4，D≧20μm時，設為d≦D/3。
  15. 根據申請專利範圍第12至14項中任一項之發光元件之製造方法，其中在前述柱狀構造體形成步驟中，係藉由13族氮化物形成前述n型層、前述活性層、前述p型層。
  16. 根據申請專利範圍第15項之發光元件之製造方法，其中以具有MQW構造之方式形成前述活性層。
  17. 根據申請專利範圍第15項之發光元件之製造方法，其中藉由SiO2形成前述第1及前述第2光封入層。
  18. 根據申請專利範圍第12至14項中任一項之發光元件之製造方法，其中在前述陽極電極形成步驟中，係以使前述複 數個第1柱狀構造體之各者的上端與前述第2光封入層之上面形成一平坦面之方式研磨前述第2光封入層之後，在前述平坦面設置透明導電膜，且在前述透明導電膜上形成襯墊電極。
  19. 根據申請專利範圍第18項之發光元件之製造方法，其中使用定向GaN基板作為前述定向多晶基板；在前述陰極電極形成步驟中，係在前述定向GaN基板的另一方主面上設置陰極電極。
  20. 根據申請專利範圍第18項之發光元件之製造方法，其中進一步包括基底層形成步驟，其係使用定向氧化鋁基板作為前述定向多晶基板，且在前述定向氧化鋁基板之上形成呈n型導電型的基底層；在前述第1光封入層形成步驟中，係將前述第1光封入層形成於前述基底層之上；在前述柱狀構造體形成步驟中，係將前述第1柱狀構造體形成在前述基底層之上且為位於前述第1區域之上方的部位；在前述陰極電極形成步驟中，係在前述基底層之上設置陰極電極。
TW104128590A 2014-10-01 2015-08-31 發光元件及發光元件之製造方法 TWI663747B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014202818 2014-10-01
JP2014-202818 2014-10-01

Publications (2)

Publication Number Publication Date
TW201624761A true TW201624761A (zh) 2016-07-01
TWI663747B TWI663747B (zh) 2019-06-21

Family

ID=55629960

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128590A TWI663747B (zh) 2014-10-01 2015-08-31 發光元件及發光元件之製造方法

Country Status (7)

Country Link
US (2) US9653651B2 (zh)
JP (1) JP5913761B1 (zh)
KR (1) KR102319284B1 (zh)
CN (1) CN106716650B (zh)
DE (1) DE112015004543T5 (zh)
TW (1) TWI663747B (zh)
WO (1) WO2016051908A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12027505B2 (en) 2018-10-22 2024-07-02 Aledia Optoelectronic device comprising light-emitting diodes with improved light extraction

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102319284B1 (ko) 2014-10-01 2021-11-01 엔지케이 인슐레이터 엘티디 발광 소자 및 발광 소자의 제조방법
CN106673625B (zh) * 2017-01-03 2019-07-16 中国科学院上海光学精密机械研究所 晶粒定向排列透明多晶氧化铝陶瓷的制备方法
JP6939133B2 (ja) * 2017-06-22 2021-09-22 豊田合成株式会社 発光装置
JP6988460B2 (ja) * 2017-12-26 2022-01-05 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
KR102419325B1 (ko) * 2018-02-01 2022-07-12 삼성디스플레이 주식회사 플렉서블 표시 패널 및 이의 제조 방법
FR3083002B1 (fr) * 2018-06-20 2020-07-31 Aledia Dispositif optoelectronique comprenant une matrice de diodes
FR3087579B1 (fr) * 2018-10-22 2022-08-12 Aledia Dispositif optoelectronique a diodes electroluminescentes a extraction de lumiere amelioree
JP7232465B2 (ja) 2019-03-26 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7232464B2 (ja) * 2019-03-26 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2022052420A (ja) * 2020-09-23 2022-04-04 セイコーエプソン株式会社 発光装置、発光装置の製造方法およびプロジェクター
CN114284405B (zh) * 2021-12-30 2023-10-20 江苏第三代半导体研究院有限公司 发光二极管及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410863B2 (ja) * 1995-07-12 2003-05-26 株式会社東芝 化合物半導体装置及び化合物半導体発光装置
JP2009076896A (ja) * 2007-08-31 2009-04-09 Panasonic Corp 半導体発光素子
JP2013055170A (ja) * 2011-09-02 2013-03-21 Sharp Corp 自発光ディスプレイおよび自発光ディスプレイの製造方法
DE102011118273A1 (de) * 2011-11-11 2013-05-16 Forschungsverbund Berlin E.V. Herstellung einer Halbleitereinrichtung mit mindestens einem säulen- oder wandförmigen Halbleiter-Element
US8895337B1 (en) * 2012-01-19 2014-11-25 Sandia Corporation Method of fabricating vertically aligned group III-V nanowires
CN103620096B (zh) 2012-03-30 2015-04-01 日本碍子株式会社 第13族元素氮化物晶体的制造方法以及熔融液组合物
KR102319284B1 (ko) 2014-10-01 2021-11-01 엔지케이 인슐레이터 엘티디 발광 소자 및 발광 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12027505B2 (en) 2018-10-22 2024-07-02 Aledia Optoelectronic device comprising light-emitting diodes with improved light extraction

Also Published As

Publication number Publication date
TWI663747B (zh) 2019-06-21
US9653651B2 (en) 2017-05-16
KR102319284B1 (ko) 2021-11-01
JPWO2016051908A1 (ja) 2017-04-27
CN106716650B (zh) 2018-10-09
WO2016051908A1 (ja) 2016-04-07
CN106716650A (zh) 2017-05-24
JP5913761B1 (ja) 2016-04-27
US20160190392A1 (en) 2016-06-30
DE112015004543T5 (de) 2017-06-22
US9660138B2 (en) 2017-05-23
KR20170060614A (ko) 2017-06-01
US20170110624A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
TWI663747B (zh) 發光元件及發光元件之製造方法
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
JP4882618B2 (ja) ＧａＮ系半導体発光ダイオードの製造方法
JP6472459B2 (ja) オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ
CN102403428A (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
JP2010219269A (ja) 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法
JP2007266571A (ja) Ｌｅｄチップ、その製造方法および発光装置
JP2008047859A (ja) 窒化物半導体発光素子
US20130029445A1 (en) Method of manufacturing semiconductor light emitting device
US9935428B2 (en) Semiconductor light-emitting element and method for manufacturing the same
JP2014036231A (ja) 半導体素子の製造方法
JP2009010012A (ja) 半導体発光素子、その製造方法及び発光装置
JP4269645B2 (ja) 付活剤を含有した基板を用いた窒化物半導体ｌｅｄ素子、及び成長方法
TWI531083B (zh) 發光裝置及其製造方法
JP5646545B2 (ja) 半導体発光素子及びその製造方法
JP5597933B2 (ja) Ｉｉｉ族窒化物半導体層貼り合わせ基板およびその製造方法
JP2008071910A (ja) 窒化物半導体発光ダイオード素子およびその製造方法
JP2009049195A (ja) 半導体発光素子及び発光装置
JP2012015154A (ja) 半導体発光素子および半導体発光素子の製造方法
TW201535785A (zh) 半導體發光裝置及其製造方法
JP5094488B2 (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
JP5951732B2 (ja) 半導体発光素子
CN117730422A (zh) 半导体发光元件、车辆用灯具及半导体发光元件制造方法
TW201545375A (zh) 具有低彎曲值的三維發光二極體及其製備方法
JP2014199953A (ja) 半導体発光素子および半導体発光素子の製造方法