CN106716650A - 发光元件及发光元件的制造方法 - Google Patents

发光元件及发光元件的制造方法 Download PDF

Info

Publication number
CN106716650A
CN106716650A CN201580044820.3A CN201580044820A CN106716650A CN 106716650 A CN106716650 A CN 106716650A CN 201580044820 A CN201580044820 A CN 201580044820A CN 106716650 A CN106716650 A CN 106716650A
Authority
CN
China
Prior art keywords
light
layer
substrate
emitting component
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580044820.3A
Other languages
English (en)
Other versions
CN106716650B (zh
Inventor
仓冈义孝
大上翔平
滑川政彦
渡边守道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN106716650A publication Critical patent/CN106716650A/zh
Application granted granted Critical
Publication of CN106716650B publication Critical patent/CN106716650B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种廉价且容易制作、并且出光效率优异的发光元件。发光元件包括：由取向的多个晶粒构成的取向多晶基板、离散地设置于取向多晶基板的一个主面的不存在结晶缺陷的区域的上方且分别是在取向多晶基板的法线方向具有长度方向的柱状部位的多个柱状发光部、以及用折射率比柱状发光部的构成材料低的材料以包围多个柱状发光部的方式设置于取向多晶基板的上方的光封入层。

Description

发光元件及发光元件的制造方法
技术领域
本发明涉及发光元件，特别涉及其结构。
背景技术
已经众所周知将13族氮化物(III族氮化物)用作发光部的形成材料的发光元件(LED)。该以往众所周知的发光元件中，通常将由例如蓝宝石等与13族氮化物不同的材料形成的基板(异种材料基板)用作基底基板，在该基底基板上层叠有由13族氮化物形成的多个结晶层。
自发光显示器也是已经众所周知的，该自发光显示器是在例如蓝宝石基板、陶瓷基板、在表面形成有硅氧化膜的硅基板等至少表面为绝缘性的基板上形成由硅薄膜和n型GaN层构成的下部配线，进而，在该下部配线上形成由硅氮化膜形成的掩膜，然后，在设置于该掩膜的多个开口部各自的位置层叠形成均由13族氮化物形成的第一导电型的半导体层、活性层以及第二导电型的半导体层，从而具备多个柱状的发光部(例如参见专利文献1)。该自发光显示器中，在发光部的周围配置有折射率比构成发光部的半导体的折射率小的低折射率体。
另外，已经众所周知如下技术：通过RF-MBE法，在n型的硅单晶基板上紧密地形成由13族氮化物形成且称为纳米柱的直径1μm以下的柱状的LED结构(例如参见非专利文献1)。
另外，众所周知制作在c轴方向具有取向性的由化合物半导体构成的取向性多晶基板的技术及在该基板上形成氮化物化合物半导体膜并层叠具有发光层的半导体层的技术(例如参见专利文献2)。
另一方面，已经众所周知利用助熔剂法制作氮化镓单晶自立基板的方法(例如参见专利文献3)。
以往众所周知的将异种材料基板用作基底基板的发光元件中，由于基底基板与13族氮化物层的晶格常数、热膨胀系数的差异的原因，位错在构成发光部的13族氮化物层中传播，在该位错的形成部位产生电流泄漏，这成为妨碍发光强度提高的一个主要原因。
相对于此，将氮化镓单晶自立基板作为基底基板的情况下，消除了与13族氮化物层的晶格常数、热膨胀系数的差异的问题，但是，由于不容易大面积化，因此存在元件制造成本升高的问题。
另一方面，专利文献1、非专利文献1中所公开的发光元件中，虽然使用异种材料基板，但是通过在构成上下工夫而实现了发光效率的提高。但是，在专利文献1中所公开的技术的情况下，存在由于使用绝缘性的基板所以无法制作纵型结构的发光元件的问题。另外，在非专利文献1中所公开的技术的情况下，虽然能够形成位错、形变有所降低的发光部，但是由于使用硅单晶基板，所以在成本方面仍然有所制约。
现有技术文献
专利文献
专利文献1:日本特开2013-55170号公报
专利文献2:日本特许第3410863号公报
专利文献3:国际公开第2013/147326号
非专利文献
非专利文献1:Akihiko Kikuchi,Mizue Kawai,Makoto Tada and KatsumiKishino,"InGaN/GaN Multiple Quantum Disk Nanocolumn Light-Emitting DiodesGrown on(111)Si Substrate",Japanese Journal of Applied Physics,Vol.43,No.12A,2004,pp.L1524-L1526.
发明内容
本发明是鉴于上述课题而完成的，目的是提供一种廉价且容易制作、并且出光效率优异的发光元件。
为了解决上述课题，本发明的第一方案中，发光元件包括：取向多晶基板，所述取向多晶基板由取向的多个晶粒构成；多个柱状发光部，所述多个柱状发光部是离散地设置于所述取向多晶基板的一个主面的不存在结晶缺陷的区域的上方，且分别在所述取向多晶基板的法线方向具有长度方向的柱状部位；以及光封入层，所述光封入层是用折射率比所述柱状发光部的构成材料低的材料以包围所述多个柱状发光部的方式设置于所述取向多晶基板的上方。
本发明的第二方案中，在第一方案所涉及的发光元件的基础上，所述多个柱状发光部设置于所述取向多晶基板的所述一个主面中具有假想确定的规定周期的平面晶格的晶格点位置中的、下方不存在所述结晶缺陷的位置。
本发明的第三方案中，在第二方案所涉及的发光元件的基础上，当所述多个晶粒在所述一个主面中的平均粒径为D、在与所述多个柱状发光部的长度方向垂直的截面中的最大外径尺寸为d时，d≤D/2。
本发明的第四方案中，在第三方案所涉及的发光元件的基础上，当D<20μm时，d≤D/4；当D≥20μm时，d≤D/3。
本发明的第五方案中，在第二至第四方案中的任一项所涉及的发光元件的基础上，在所述平面晶格的所述晶格点位置中的、下方存在所述结晶缺陷的位置具备长度方向的尺寸比所述柱状发光部短的柱状部位亦即不完全柱状部。
本发明的第六方案中，在第一至第五方案中的任一项所涉及的发光元件的基础上，所述多个柱状发光部分别是自所述取向多晶基板侧开始依次层叠均由13族氮化物形成的n型层、活性层、p型层而得到的。
本发明的第七方案中，在第六方案所涉及的发光元件的基础上，所述活性层具有MQW结构。
本发明的第八方案中，在第六或第七方案所涉及的发光元件的基础上，所述光封入层由SiO2形成。
本发明的第九方案中，在第一至第八方案中的任一项所涉及的发光元件的基础上，所述多个柱状发光部各自的上端和所述光封入层的上表面构成一个平坦面，在所述平坦面上设置有透明导电膜。
本发明的第十方案中，在第九方案所涉及的发光元件的基础上，所述取向多晶基板为取向GaN基板，在所述透明导电膜上设置有焊盘电极，在所述取向GaN基板的另一个主面上设置有阴极电极。
本发明的第十一方案中，在第九方案所涉及的发光元件的基础上，所述取向多晶基板为取向氧化铝基板，在所述取向氧化铝基板上设置有呈n型导电型的基底层，所述多个柱状发光部形成在所述基底层上，在所述透明导电膜上设置有焊盘电极，在所述基底层上设置有阴极电极。
本发明的第十二方案中，发光元件的制造方法包括以下工序：第一光封入层形成工序，在取向多晶基板的一个主面上形成具有多个开口部的第一光封入层，该取向多晶基板由取向的多个晶粒构成，由此，在所述的一个主面上具有不存在结晶缺陷的第一区域和存在结晶缺陷的第二区域；柱状结构体形成工序，以所述第一光封入层为掩膜，在所述多个开口部中，在所述取向多晶基板的所述的一个主面的上方依次层叠形成n型层、活性层以及p型层，由此，在所述多个开口部中的位于所述第一区域的上方的部位形成有分别呈柱状的多个第一柱状结构体，另一方面，在所述多个开口部中的位于所述第二区域的上方的部位形成呈柱状且长度方向的尺寸比所述第一柱状结构体短的第二柱状结构体；第二光封入层形成工序，在所述第一光封入层上用与所述第一光封入层相同的材料以覆盖所述第一柱状结构体及第二柱状结构体的方式形成第二光封入层；透明导电膜形成工序，以仅与所述多个第一柱状结构体电连接而没有与所述第二柱状结构体电连接的方式在所述第二光封入层上形成透明导电膜；阳极电极形成工序，在所述透明导电膜上形成焊盘电极；以及阴极电极形成工序，形成与所述多个第一柱状结构体的所述取向多晶基板侧的端部电连接的阴极电极；所述第一光封入层形成工序中，将所述多个开口部确定为具有规定周期的平面晶格的晶格点位置，所述第一光封入层形成工序及第二光封入层形成工序中，所述第一光封入层及所述第二光封入层均用折射率比所述第一柱状结构体的构成材料低的材料形成。
本发明的第十三方案中，在第十二方案所涉及的发光元件的制造方法的基础上，当所述多个晶粒在所述一个主面中的平均粒径为D、所述多个开口部的开口径为d时，d≤D/2。
本发明的第十四方案中，在第十三方案所涉及的发光元件的制造方法的基础上，当D<20μm时，d≤D/4；当D≥20μm时，d≤D/3。
本发明的第十五方案中，在第十二至第十四方案中的任一项所涉及的发光元件的制造方法的基础上，所述柱状结构体形成工序中，用13族氮化物形成所述n型层、所述活性层以及所述p型层。
本发明的第十六方案中，在第十五方案所涉及的发光元件的制造方法的基础上，将所述活性层形成为具有MQW结构。
本发明的第十七方案中，在第十五或第十六方案所涉及的发光元件的制造方法的基础上，用SiO2形成所述第一光封入层及所述第二光封入层。
本发明的第十八方案中，在第十二至第十七方案中的任一项所涉及的发光元件的制造方法的基础上，所述阳极电极形成工序中，研磨所述第二光封入层以使所述多个第一柱状结构体各自的上端和所述第二光封入层的上表面构成一个平坦面，然后，在所述平坦面上设置透明导电膜，在所述透明导电膜上形成焊盘电极。
本发明的第十九方案中，在第十八方案所涉及的发光元件的制造方法的基础上，作为所述取向多晶基板，使用取向GaN基板，所述阴极电极形成工序中，在所述取向GaN基板的另一个主面上设置阴极电极。
本发明的第二十方案中，在第十八方案所涉及的发光元件的制造方法的基础上，作为所述取向多晶基板，使用取向氧化铝基板，所述发光元件的制造方法还包括基底层形成工序：在所述取向氧化铝基板上形成呈n型导电型的基底层；所述第一光封入层形成工序中，将所述第一光封入层形成在所述基底层上，所述柱状结构体形成工序中，将所述第一柱状结构体形成在所述基底层上且位于所述第一区域的上方的部位，所述阴极电极形成工序中，在所述基底层上设置阴极电极。
根据本发明的第一至第二十方案，能够实现虽然使用与单晶基板相比廉价且容易制作的取向多晶基板作为基底基板、但是出光效率优异、并且抑制了电流泄漏的纵型结构的发光元件。
特别是根据本发明的第十二至第二十方案，尽管无论正下方是否存在结晶缺陷都将开口部的位置机械式地确定为平面晶格的晶格点位置，但是能够仅将形成在基底基板的不存在结晶缺陷的第一区域上的第一柱状结构体用作柱状发光部。
附图说明
图1是示意性地表示第一实施方式所涉及的发光元件10的构成的图。
图2是示意性地表示发光元件10在制作过程中的样子的图。
图3是例示俯视观察时为圆形的开口部2h设置在六方平面晶格的晶格点位置的情形下的第一光封入层2a的俯视图。
图4是示意性地表示第一实施方式的变形例所涉及的发光元件110在制作过程中的样子的图。
图5是示意性地表示第二实施方式所涉及的发光元件210在制作过程中的样子的图。
图6是例示整面层叠发光元件的发光结构的图。
具体实施方式
本说明书中所示的周期表的族序号由1989年国际纯粹与应用化学联合会(International Union of Pure Applied Chemistry：IUPAC)的无机化学命名法修订版中的1～18族序号表示，所谓13族，是指铝(Al)、镓(Ga)、铟(In)等，所谓14族，是指硅(Si)、锗(Ge)、锡(Sn)、铅(Pb)等，所谓15族，是指氮(N)、磷(P)、砷(As)、锑(Sb)等。
<第一实施方式＞
<发光元件的构成＞
图1是示意性地表示本实施方式所涉及的发光元件10的构成的图。图1(a)是发光元件10整体的示意截面图。如图1(a)所示，发光元件10主要包括：基底基板1、自基底基板侧依次层叠第一光封入层2a和第二光封入层2b而得到的光封入层2、自基底基板侧依次层叠均由13族氮化物(III族氮化物)形成的n型层3、活性层4及p型层5而得到的多个柱状发光部6(第一柱状结构体)、透明导电膜7、焊盘电极8、以及阴极电极9。发光元件10具有大致纵型的发光元件结构，如果在焊盘电极8与阴极电极9之间通电，则存在于两电极之间的多个柱状发光部6发光。
另外，图1(b)是表示柱状发光部6的详细构成的截面图。如图1(b)所示，柱状发光部6中，活性层4是自基底基板侧依次反复交替层叠第一单位层4a和第二单位层4b而成的，由此，具有多量子阱(MQW)结构。另一方面，p型层5是通过自基底基板侧依次层叠p型包层5a和p型盖层5b而构成的。
基底基板1是由多个GaN结晶构成的多晶基板。其中，各GaN结晶以其c轴方向与基底基板1的主面的法线方向(以下，也仅称为法线方向)大致一致(大致对齐)的方式取向、连结。基底基板1是取向多晶基板的一种，以下，也称为取向GaN基板。但是，严格地讲，各GaN结晶的c轴方向稍微偏离基底基板1的法线方向。将GaN结晶的c轴方向相对于基底基板1的法线方向的偏离角称为倾斜角。
另外，基底基板1中，由于其构成及制法而存在晶界等结晶缺陷1d，其中的一部分在法线方向贯穿。但是，基底基板1可以视为在法线方向大致具有单晶结构的基底基板，具有对于确保发光功能等设备特性而言足够高的结晶性。另一方面，基底基板1到底是取向GaN基板而不是单晶基板，因此，还具有制造成本比单晶GaN基板低的优点。
如果考虑发光元件10的制造过程中的把持等操作的难易度，则优选基底基板1的厚度为几十μm左右以上。另外，构成基底基板1的GaN结晶的平均粒径(更具体而言，在基底基板1的主面的面内方向上的平均粒径)D优选为15μm以上。原理上对该平均粒径D的上限没有特别的限制，但实际上从制作多晶的取向GaN基板的观点考虑，事实上的上限为200μm左右。后面，对基底基板1的制作方法进行说明。
光封入层2设置成在基底基板1的一个主面侧包围多个柱状发光部6的周围。光封入层2由折射率比构成柱状发光部6的13族氮化物小的材料形成。应予说明，在GaN的情况下，折射率为2.4～2.6左右。作为光封入层2的材料，可以举出：SiO2、Al2O3、SiN、SiON等，但从制造的难易度的观点考虑，优选SiO2。由此，柱状发光部6中产生的光在与光封入层2的界面反复进行反射，并且，沿着柱状发光部6的长度方向传播，最终通过透明导电膜7释放到元件外部。即，光封入层2具有将柱状发光部6中产生的光封入柱状发光部6内的效果。利用该光封入效果能够提高发光元件10的出光效率。
应予说明，如上所述，光封入层2具有第一光封入层2a和第二光封入层2b这样的2层结构。其中，第一光封入层2a在后面详细说明，其还是在形成柱状发光部6时用作规定其形成位置的掩膜的层。但是，两层在发挥光封入效果这一点上是完全一样的。
从充分地发挥作为掩膜的功能这一点考虑，优选第一光封入层2a的厚度设定为100nm～1000nm。另一方面，光封入层2整体的厚度与柱状发光部6的厚度(长度方向的尺寸)相同。
柱状发光部6是在发光元件10中实际上负责发光的部位，以沿着法线方向延伸的圆柱状、棱柱状、其他柱状的(棒状的)层叠结构体的形式设置于基底基板1的具备光封入层2一侧的主面的上方。通过使由13族氮化物形成的多个层依次外延生长在基底基板1的该主面上来设置柱状发光部6。发光元件10中，多个柱状发光部6离散地设置于基底基板1的主面上。
如上所述，各柱状发光部6具有n型层3、通过第一单位层4a和第二单位层4b形成有MQW结构的活性层4、由p型包层5a和p型盖层5b构成的p型层5层叠而成的构成。各柱状发光部6的c轴方向与正下方的GaN结晶的c轴方向一致。换言之，这意味着各柱状发光部6的c轴方向与基底基板1的法线方向大致一致。
n型层3优选：由按电子浓度为2×1018/cm3～2×1019/cm3掺杂有Si的GaN形成，厚度为400nm～5000nm。
活性层4优选：第一单位层4a由组成为InxGa1-xN(0<x≤0.2)的13族氮化物形成，厚度为2nm～10nm，第二单位层4b由GaN形成，厚度为5nm～15nm，且第一单位层4a与第二单位层4b的成对反复层叠数为3～8。
p型包层5a优选：由按空穴浓度为5×1017/cm3～5×1018/cm3掺杂有Mg的组成为AlyGa1-yN(0<y≤0.2)的13族氮化物形成，厚度为50nm～150nm。
p型盖层5b优选：由按空穴浓度为1×1018/cm3～1×1019/cm3掺杂有Mg的GaN形成，厚度为200nm～650nm。
由于具有如上所述的构成，所以柱状发光部6的长度方向的尺寸达到500nm～6000nm左右。应予说明，发光元件10中，所有的柱状发光部6的上端部(更具体而言，p型盖层5b的上端部)和光封入层2的上表面(更具体而言，第二光封入层2b的上表面)齐平，因此，柱状发光部6的长度方向的尺寸与掩埋该柱状发光部6的光封入层2的厚度相同。
后面，对柱状发光部6的详细情况及基于其形成方式的作用效果进行说明。
透明导电膜7以与第二光封入层2b的上表面和所有的柱状发光部6的上端部邻接的形态形成。由此，所有的柱状发光部6均与透明导电膜7电连接。通过例如ITO、氧化锌等形成厚度为50nm～200nm左右的透明导电膜7。
焊盘电极8是与柱状发光部6的上端部分电连接的电极。焊盘电极8设置于透明导电膜7的上表面的一部分。焊盘电极8的理想的一例是形成为Ti/Au层叠膜。构成焊盘电极8亦即Ti/Au层叠膜的Ti膜、Au膜的厚度分别优选为20nm～200nm、50nm～500nm左右。
阴极电极9是与柱状发光部6的基底基板1侧的端部电连接的电极。阴极电极9设置于基底基板1的与具备柱状发光部6等的一侧的主面相反侧的另一个主面上的大致整面。阴极电极9优选形成为Ti/Al/Ni/Au多层膜。构成阴极电极9亦即Ti/Al/Ni/Au多层膜的Ti膜、Al膜、Ni膜、Au膜的厚度分别优选为10nm～30nm、150nm～1000nm、20nm～100nm、50nm～500nm左右。
<柱状发光部的详细情况＞
接下来，对柱状发光部6、特别是其配置位置及尺寸和它们所带来的作用效果进行详细的说明。
如上所述，发光元件10中，柱状发光部6离散地设置于基底基板1的一个主面上，更具体而言，各柱状发光部6设置于该主面上的具有假想确定的规定周期p的平面晶格(例如六方平面晶格、正方平面晶格等)的晶格点位置(以下为形成候补位置)且该主面不存在结晶缺陷1d的部位。换言之，设置于在基底基板1的一个主面上以周期p二维确定的形成候补位置中的、基底基板1的一个主面的不存在结晶缺陷1d的区域(第一区域)的上方。另外，各柱状发光部6设置成:满足在与长度方向垂直的截面中的最大尺寸(最大外径尺寸)d为D/2以下的条件。
由此，本实施方式所涉及的发光元件10中，仅在实质上视为单晶的GaN结晶上形成有柱状发光部6。即，任意一个柱状发光部6都是以不受存在于基底基板1的晶界等结晶缺陷1d的影响的方式形成的。因此，任意一个柱状发光部6都具有优异的结晶质量。
应予说明，如后所述，柱状发光部6的形成候补位置规定为第一光封入层2a形成时所设置的开口部2h的位置(参照图3)。
另外，周期p是成为柱状发光部6的最小间距的值，还取决于构成基底基板1的GaN结晶的平均粒径D的值，优选为15μm～70μm左右。在这种情况下，发光元件10优选具备满足上述条件的多个柱状发光部6。具备多个结晶质量优异的柱状发光部6有助于增大发光元件10中的发光强度。
假若周期p过小，则柱状发光部6的最大外径尺寸d也自然变小，虽然增加了柱状发光部6的数量，但是与结晶缺陷1d重叠的形成候补位置也增多，因此，结果无法得到充分的发光强度。另一方面，如果周期p过大，则由于柱状发光部6的数目变少，所以仍然无法得到充分的发光强度。
更详细而言，在平均粒径D低于20μm的情况下，尺寸d优选为D/4以下，在平均粒径D为20μm以上的情况下，尺寸d优选为D/3以下。在满足这些条件的情况下，能够以良好的成品率制作发光强度较大的发光元件10。
另一方面，关于尺寸d的下限，只要能够形成柱状发光部6就没有限制。但是，在尺寸d为1μm以上的情况下，如后所述，能够通过MOCVD法比较容易地形成柱状发光部6。或者，通过应用例如公知的纳米线的形成方法也能够以尺寸d为100nm～1000nm左右的方式形成柱状发光部6。
应予说明，发光元件10中，在柱状发光部6的形成候补位置且正下方存在结晶缺陷1d的部位存在虽然具有与柱状发光部6同样的层叠构成(发光结构)但是长度方向的尺寸比柱状发光部6小的不完全柱状部6β(第二柱状结构体)，而不是柱状发光部6。换言之，不完全柱状部6β形成于在基底基板1的一个主面上以周期p二维确定的形成候补位置中的、基底基板1的一个主面的存在结晶缺陷1d的区域(第二区域)的上方。不完全柱状部6β由于以存在结晶缺陷1d的部位为生长的起点(生长基础)，所以是虽然以与柱状发光部6相同的结晶生长条件形成、但是生长速度比柱状发光部6小的部位。与柱状发光部6不同，不完全柱状部6β的上端部分被第二光封入层2b覆盖，没有与透明导电膜7电连接，因此，不会对发光带来帮助。
假设与本实施方式同样地使用取向GaN基板作为基底基板1、像以往的发光元件那样在该基板的一个主面的大致整面上依次层叠n型层、活性层及p型层而形成发光结构(LED结构)的发光元件(以下为整面层叠发光元件)的情况下，因构成取向GaN基板的各晶粒的结晶缺陷1d而可能导致在形成于其上方的部分，由n型层、活性层及p型层构成的LED结构中在面内方向不连续。图6是例示用于对这一点进行说明而示出的、整面层叠发光元件中的发光结构的图。如图6所示，在整面层叠发光元件的情况下，由于在结晶缺陷1d的上方生长速度变慢，所以也形成有与周围相比，形成发光结构的n型层3、活性层4及p型层5的层叠方向尺寸较小的不完全柱状部6β。因此，有可能发生如下情形:各层在面内方向不连续，正常形成的n型层3与不完全柱状部6β的活性层4以及p型层5接触，正常形成的活性层4与不完全柱状部6β的p型层5接触。特别是在活性层4(尤其是MQW结构)中出现不连续的情况下，产生p型层5上形成的p型电极接触到活性层4或n型层3的不良情况，因此，成为发生电流泄漏的主要原因。并且，取向GaN基板中存在的该结晶缺陷1d并不整齐，因此，在整面层叠发光元件的情况下，在基板表面避开该结晶缺陷1d进行结晶生长或者避开结晶缺陷1d上的生长部分形成电极都是比较困难的。
与此相对，本实施方式所涉及的发光元件10的情况下，在结晶缺陷1d上仅存在没有与透明导电膜7电连接的不完全柱状部6β，柱状发光部6没有存在于结晶缺陷1d上，因此，能够很好地抑制该电流泄漏产生。如果换个角度来看，可以理解为：本实施方式所涉及的发光元件10通过在结晶缺陷1d上配置不完全柱状部6β来抑制电流泄漏产生。即，发光元件10中，不完全柱状部6β可以作为电流泄漏抑制部起作用。
应予说明，本实施方式所涉及的发光元件10的情况下，与整面层叠发光元件相比，负责发光的部分的面积相对于基底基板1的一个主面的面积的比例较小，但是，如上所述，通过在柱状发光部6的周围具备光封入层2，倒是与整面层叠发光元件相比提高了出光效率。
因此，通过具有如上所述的构成，本实施方式所涉及的发光元件10中，虽然将取向GaN基板用作基底基板1，但是实现了优异的发光强度。
<发光元件的制作方法＞
接下来，对制作本实施方式所涉及的发光元件10的方法进行说明。以下的说明中，以准备处于母基板(晶片)状态的基底基板1、通过同时制作多个发光元件10的、所谓的多电子部件同时制作的方法制作发光元件10的情形为对象。图2是示意性地表示发光元件10在制作过程中的样子的图。
首先，作为基底基板1，准备(制作)如图2(a)所示的存在晶界等结晶缺陷1d的取向GaN基板。作为取向GaN基板的制作方法，例如可以举出利用助熔剂法(Na助熔剂法)的方法。
在利用助熔剂法的情况下，首先，准备作为取向多晶基板的取向氧化铝基板。
取向氧化铝基板由一个主面中的平均粒径为15μm～70μm左右的氧化铝(Al2O3)粒子的c轴大致向基板法线方向取向的多晶氧化铝烧结体构成。关于氧化铝基板的尺寸，只要在后续的处理时能够操作就没有特别的限制，但是，优选使用例如直径2英寸～8英寸、厚度500μm～2000μm左右的氧化铝基板。
然后，以氢为载气，以TMG(三甲基镓)和氨为原料气体，通过MOCVD法在该取向氧化铝基板的一个主面上，依次形成厚度20nm～30nm左右的GaN低温缓冲层及厚度1μm～5μm左右的GaN层，由此，得到种基板。GaN低温缓冲层的形成温度只要为510℃～530℃左右即可，接下来的GaN层的形成温度只要为1050℃～1150℃左右即可。
将该种基板和与氧化铝基板的尺寸对应的重量的金属Ga及金属Na一同填充到氧化铝坩埚中，进而，将该氧化铝坩埚放入耐热金属制的培养容器中并密闭。将该培养容器载置于耐热耐压的结晶培养炉内。使炉内温度为750℃～900℃，导入氮气而使炉内压力为3MPa～5MPa，然后，使该培养容器水平旋转，并且保持50小时～100小时，由此，生长厚度250μm～500μm左右的GaN厚膜层。这种情况下，GaN厚膜层是以晶粒效仿构成作为基底的氧化铝基板的各晶粒的结晶方位进行c轴取向而成的取向多晶层的形式得到的。
然后，通过研磨装置进行磨削等而除去取向氧化铝基板侧，之后，使用金刚石磨粒等公知的方法将GaN厚膜层研磨为期望的厚度，由此，得到取向GaN基板。
虽然取向氧化铝基板上所形成的GaN厚膜层也成为多晶层且各晶粒的c轴效仿取向氧化铝基板大致向基板法线方向取向，但是内包有晶界等结晶缺陷1d。因此，最终得到的取向GaN基板也具有该特点。
当得到作为基底基板1的取向GaN基板后，如图2(b)所示，在它的一个主面上形成第一光封入层2a。第一光封入层2a形成为：在俯视观察第一光封入层2a时，贯通孔亦即开口部2h位于平面晶格(例如六方平面晶格、正方平面晶格等)的晶格点位置。图3是例示在俯视观察时为圆形的开口部2h设置于六方平面晶格的晶格点位置的情形的第一光封入层2a的俯视图。如上所述，该开口部2h的配置位置为柱状发光部6的形成候补位置。即，第一光封入层2a在形成柱状发光部6(及不完全柱状部6β)时作为掩膜起作用。换言之，成为柱状发光部6或者不完全柱状部6β的形成位置。
开口部2h的最大外径尺寸只要为与柱状发光部6的最大外径尺寸d大致一致的值即可，另外，如上所述，周期p优选为30μm～100μm左右。应予说明，关于开口部2h的配置位置、亦即柱状发光部6的形成候补位置并未对不整齐地存在于基底基板1的结晶缺陷1d的位置作任何考虑，可以说是机械式确定的。
该第一光封入层2a可以通过以下方法来形成：利用例如溅射法、CVD法形成厚度0.05μm～5μm的、SiO2、Al2O3、SiN、SiON等折射率比构成柱状发光部6的13族氮化物小的材料的层，然后，通过光刻工艺和RIE蚀刻工艺在该层上形成开口径d的开口部2h。
当第一光封入层2a的形成结束后，如图2(c)所示，在开口部2h形成柱状发光部6。通过MOCVD法形成柱状发光部6。
首先，将形成有第一光封入层2a的基底基板1以第一光封入层2a一侧为形成面的方式载置于MOCVD炉内的基座上。然后，在氢氮混合气氛中，使基板温度(基座温度)为规定的n型层形成温度1050℃～1150℃，以氮和氢为载气，以TMG(三甲基镓)和氨为原料，将硅烷气体作为掺杂物，在开口部2h使作为n型层3的Si掺杂GaN层生长在基底基板1上。
接下来，使基板温度(基座温度)为规定的活性层形成温度750℃～850℃，以氮和氢为载气，以TMG及TMI(三甲基铟)和氨为原料，在n型层3上，自基底基板1侧开始依次反复交替地形成由组成为InxGa1-xN(0<x≤0.2)的13族氮化物形成的第一单位层4a和由GaN形成的第二单位层4b，由此，形成具有MQW结构的活性层4。
进而，使基板温度(基座温度)为规定的p型层形成温度1000℃～1100℃，以氮和氢为载气，以TMG及TMA(三甲基铝)和氨为原料，将Cp2Mg作为掺杂物，在活性层4上依次形成在组成为AlyGa1-yN(0<y≤0.2)的13族氮化物中掺杂Mg而得到的p型包层5a和由掺杂Mg的GaN形成的p型盖层5b作为p型层5。应予说明，在形成p型盖层5b时，由于在后续的处理中对其上端部分5e进行研磨，所以需要预见该研磨所导致的减少量来确定形成厚度。具体而言，如上所述，p型盖层5b的厚度优选为50nm～200nm，因此，可以使形成厚度比该厚度大100nm～300nm左右。
通过进行以上的步骤而在开口部2h形成有柱状发光部6。如上所述，机械式地确定开口部2h的配置位置，因此，有时在一部分的开口部2h的正下方存在结晶缺陷1d，但是，在存在结晶缺陷1d的部位，以比柱状发光部6的生长速度小的生长速度形成有比柱状发光部6短的不完全柱状部6β，因此，实际上形成有期望的尺寸的柱状发光部6仅是在开口部2h的正下方不存在结晶缺陷1d的部位。换言之，本实施方式中，利用因生长起点(生长基底)的状态不同而导致的生长速度差异，由此，还可以说无需进行特别的控制或严加区别，就能够从柱状发光部6的形成部位中将构成基底基板1的GaN结晶的晶界部分排除在外。
当柱状发光部6的形成结束后，接下来，如图2(d)所示，形成第二光封入层2b。第二光封入层2b与第一光封入层2a同样地以SiO2、Al2O3、SiN、SiON等折射率比构成柱状发光部6的13族氮化物小的材料为构成材料，以掩埋柱状发光部6及不完全柱状部6β之间且覆盖柱状发光部6的最上层亦即p型层5的上端部分5e的方式形成。换言之，第二光封入层2b形成为：覆盖暴露出来的柱状发光部6及不完全柱状部6β。该第二光封入层2b优选以例如溅射法形成。另外，第二光封入层2b优选形成为：与第一光封入层2a合起来而得到的光封入层2整体的厚度为0.8μm～8μm左右。此时，不完全柱状部6β的上端部分当然也被第二光封入层2b覆盖。
当第二光封入层2b的形成结束后，对其表层部分进行研磨，如图2(e)所示，使p型层5(更严格地讲使p型盖层5b)暴露出来，形成由p型层5的上表面5s和第二光封入层2b的上表面2s构成的平坦面。作为该研磨方法，优选CMP研磨，优选在第二光封入层2b的研磨速度(化学蚀刻速度)与p型层5的研磨速度相同或者更快的条件下进行研磨。
当研磨处理结束后，接下来，使用高速退火炉(RTA)，在750℃～850℃的氮气氛中，进行10分钟～20分钟的热处理，以便使p型层5活化。
接下来，通过光刻工艺和RIE蚀刻，形成最终得到多个发光元件10时的分割部位亦即分离槽，然后，依次形成阴极电极9、透明导电膜7及焊盘电极8。
阴极电极9优选通过光刻工艺和真空蒸镀法形成，并且，阴极电极9优选形成在基底基板1的与第一光封入层2a的形成面相反侧的主面的大致整面。阴极电极9形成后，在600℃～650℃的氮气氛中，进行50秒钟～300秒钟的热处理，以便使其欧姆接触特性变得良好。
另外，透明导电膜7优选通过溅射法形成在由p型层5的上表面5s和第二光封入层2b的上表面2s构成的平坦面的大致整面上。
进而，焊盘电极8优选通过光刻工艺和真空蒸镀法形成在透明导电膜7的上表面的一部分。焊盘电极8形成后，在600℃～650℃的氮气氛中，进行1分钟～5分钟的热处理，以便使其欧姆接触特性变得良好。
最后，利用切块机等，沿着之前形成的分离槽切断，由此，能够得到多个发光元件10(图3(f))。
应予说明，基底基板1中的结晶缺陷1d的分布不整齐，因此，在以如上所述的步骤制作多个发光元件10的情况下，因切断部位和结晶缺陷1d的存在部位叠合，还可能产生没有充分形成柱状发光部6的发光元件10，但是，通过很好地确定柱状发光部6的尺寸d和开口部2h的周期p，能够限定形成此类发光元件10的概率。根据本实施方式，换言之，能够以高的成品率制作发光强度大的发光元件10。
如以上说明所述，根据本实施方式，作为基底基板，使用与单晶基板相比廉价且容易制作的取向多晶基板亦即取向GaN基板，并且在它的一个主面上且不存在晶界等结晶缺陷的位置离散地设置将分别由13族氮化物形成的n型层、活性层以及p型层层叠而得到的柱状发光部，并且，在该柱状发光部的周围以折射率比形成柱状发光部的13族氮化物小的物质设置光封入层，由此，能够实现出光效率优异、并且电流泄漏被抑制的纵型结构的发光元件。
并且，存在晶界等结晶缺陷的部位是生长起点的情况下，与不存在结晶缺陷的部位是生长起点的情形相比，13族氮化物的生长速度较小，利用这一点，尽管在形成柱状发光部时无论正下方是否存在结晶缺陷都将其形成候补位置机械式地确定为平面晶格的晶格点位置，还是能够仅在基底基板的不存在结晶缺陷的部位很好地形成柱状发光部。
<第一实施方式的变形例＞
图4是示意性地表示第一实施方式的变形例所涉及的发光元件110在制作过程中的样子的图。应予说明，对该变形例所涉及的发光元件110中所具备的构成部件且与第一实施方式所涉及的发光元件10的构成部件相同的构成部件赋予相同的符号，并省略其详细的说明。
如图4(a)所示，该变形例中准备的基底基板1与第一实施方式相同，但是，如图4(b)所示，第一光封入层102a的开口部102h与发光元件10所具备的第一光封入层2a的开口部2h的形状不同，呈越是上方越宽的锥状(对截面进行观察时为梯形)。这是通过在用于形成开口部102h的RIE蚀刻时使基底基板1倾斜且旋转来实现的。
形成该开口部102h后，接下来，以与第一实施方式中的柱状发光部6的形成条件相同的形成条件形成柱状发光部106，但是，如图4(c)所示，因开口部102h的形状，而使得n型层103、活性层104及p型层105的外形尺寸比柱状发光部6大。
以下，如图4(d)～(e)所示，与第一实施方式同样地，形成第二光封入层102b，利用研磨处理形成由p型层105的上表面105s和第二光封入层102b的上表面102s构成的平坦面，进而，形成分离槽及形成阴极电极9、透明导电膜7及焊盘电极8，由此，得到图4(f)所示的发光元件110。
发光元件110中，由其制作步骤还可知：构成柱状发光部106的n型层103的基底基板附近呈越是上方外径尺寸越大的锥状，由此，与n型层103与基底基板1的界面的面积相比，与该界面平行的活性层104的截面的面积较大。由此，发光元件110和n型层103与基底基板1的界面的面积相同的发光元件10相比，实现更大的出光效率。
<第二实施方式＞
如上所述，第一实施方式(及其变形例)中，对通过使用取向多晶基板亦即GaN基板作为基底基板1来实现出光效率优异的纵型结构的发光元件的情形进行了说明，本实施方式中，对横型结构的发光元件210进行说明。
图5是示意性地表示第二实施方式所涉及的发光元件210在制作过程中的样子的图。应予说明，对本实施方式所涉及的发光元件210所具备的构成部件且与第一实施方式所涉及的发光元件10的构成部件相同的构成部件赋予相同的符号，并省略其详细的说明。另外，以下的说明中，以准备处于母基板状态的基底基板201、通过同时制作多个发光元件210的、所谓的多电子部件同时制作的方法制作发光元件210的情形为对象。
如图5(a)所示，本实施方式中，作为基底基板201，使用在取向氧化铝基板201a的一个主面的大致整面上形成有呈n型导电型的基底层201b的基底基板。
取向氧化铝基板201a由一个主面中的平均粒径D为15μm～70μm左右的多个氧化铝(Al2O3)粒子的c轴向大致基板法线方向取向的多晶氧化铝烧结体构成。关于取向氧化铝基板201a的尺寸，只要在后续的处理时能够操作就没有特别的限制，优选使用例如直径2英寸～8英寸、厚度500μm～2000μm左右的取向氧化铝基板。
通过MOCVD法形成基底层201b。首先，将取向氧化铝基板201a载置于MOCVD炉内的基座上，通过暂且在氢气氛中加热保持为清洁处理1150℃～1250℃来进行清洁处理，然后，使基板温度(基座温度)降低至低温缓冲层形成温度500℃～550℃，以氢为载气，以TMG和氨为原料，生长厚度为10nm～30nm的未图示的GaN低温缓冲层。接下来，使基板温度(基座温度)为规定基底层形成温度1080℃～1120℃，以氮和氢为载气，以TMG和氨为原料，将硅烷气体作为掺杂物，形成厚度2μm～5μm的、作为基底层201b的Si掺杂GaN层。
应予说明，取向氧化铝基板201a中，与第一实施方式所涉及的发光元件10中使用的基底基板1同样地存在晶界等结晶缺陷201d。另外，基底层201b中的、该结晶缺陷201d上的部分与其它部分相比，发生结晶品质劣化。
当准备好基底基板201后，如图5(b)～(e)所示，以与第一实施方式同样的步骤形成作为掩膜的第一光封入层2a，直至通过研磨处理形成由p型层5的上表面5s和第二光封入层2b的上表面2s构成的平坦面。此时的、开口部2h的周期p、开口径d的优选条件(开口径d与晶粒径D的关系)以及其它制作条件可以与第一实施方式相同。
应予说明，在本实施方式中形成柱状发光部6时，与第一实施方式同样，形成在结晶缺陷201d的存在位置的上方的是尺寸比柱状发光部6小的不完全柱状部6β，因此，最终得到的发光元件210与发光元件10同样，能够很好地抑制因结晶缺陷201d的存在而发生的电流泄漏。
也与第一实施方式同样地进行紧接着的分离槽的形成，然后，接下来，通过光刻工艺和RIE蚀刻使基底层201b的一部分暴露出来(图5(f))，以便确保阴极电极209的形成位置。然后，通过光刻工艺和真空蒸镀法在该露出部位形成阴极电极209。阴极电极209的构成材料及厚度可以与第一实施方式相同。进而，关于透明导电膜7及焊盘电极8的形成，只要与第一实施方式同样地进行即可。由此，得到图5(f)所示的横型结构的发光元件210。
发光元件210的整体结构为横型，基底基板使用取向氧化铝基板，但是，柱状发光部6的形成方案与第一实施方式所涉及的发光元件10相同。因此，关于本实施方式所涉及的发光元件210，也能够与第一实施方式所涉及的发光元件10同样地使用与单晶基板相比廉价且容易制作的取向多晶基板作为基底基板，并且，实现优异的出光效率、抑制电流泄漏。
实施例
(实施例)
制作具有与第一实施方式所涉及的发光元件10同样的构成的多种发光元件。
具体而言，制作使取向GaN基板中的平均粒径D不同为15μm、30μm、50μm这三个水准且使开口部2h的开口径(柱状发光部6的最大外径尺寸)d不同为1μm、2μm、3μm、5μm、10μm、15μm、20μm、25μm这八个水准的共24个发光元件(试样No.1～24)。
首先，利用助熔剂法制作作为基底基板1的取向GaN基板。最初，将一个主面中的平均粒径为15μm、30μm、50μm这3种取向氧化铝基板各准备8张，分别使用它们制作取向GaN基板。应予说明，任意一种取向氧化铝基板的直径均为2英寸，厚度均为400μm。
关于这些取向氧化铝基板，分别通过MOCVD法形成厚度20nm的GaN低温缓冲层后，形成厚度3μm的GaN层，由此，得到3种种基板。GaN低温缓冲层的形成温度为520℃，接下来的GaN层的形成温度为1100℃。
关于该3种种基板，分别利用助熔剂法生长GaN厚膜层。此时，与种基板一同填充到氧化铝坩埚中的金属Ga及金属Na的填充量分别为20g、40g。结晶培养炉的炉内温度为850℃，炉内压力为4MPa。另外，保持时间为20小时。由此，在种基板上生长厚度为约500μm左右的GaN厚膜层。将氧化铝坩埚冷却至室温后，将形成GaN厚膜层后的种基板从氧化铝坩埚中取出。
然后，利用研磨装置进行磨削除去取向氧化铝基板侧后，使用金刚石磨粒对GaN厚膜层进行研磨，使其厚度为300μm。由此，得到3种取向GaN基板。得到的3种取向GaN基板的一个主面中的平均粒径与成为基底的取向氧化铝基板中的平均粒径大致相同(15μm、30μm、50μm)。
接下来，在得到的各取向GaN基板上形成第一光封入层2a。具体而言，首先，以溅射法形成厚度0.1μm的SiO2层。然后，通过光刻工艺和RIE蚀刻工艺，在该层上以不同的开口径d形成开口部2h。任意一种取向GaN基板中，开口部2h均形成在六方平面晶格的晶格点位置。应予说明，周期p均为30μm。
当该第一光封入层2a的形成结束后，通过MOCVD法形成柱状发光部6。
首先，使基板温度为1100℃，形成厚度0.7μm的、电子浓度为5×1018/cm3的Si掺杂GaN层作为n型层3。
接下来，使基板温度750℃，自基底基板1侧依次形成由In0.1Ga0.9N形成且厚度为2nm的第一单位层4a和由GaN形成且厚度为10nm的第二单位层4b各5层，由此，形成活性层4。
进而，使基板温度为1100℃，形成厚度25nm的、空穴浓度为5×1017/cm3的Mg掺杂Al0.1Ga0.9N层作为p型包层5a，接下来，形成厚度200nm的、空穴浓度为5×1018/cm3的Mg掺杂GaN层作为p型盖层5b。
当柱状发光部6的形成结束后，利用溅射法形成作为第二光封入层2b的SiO2层。第二光封入层2b是以光封入层2整体的厚度为1μm的方式形成的。
当第二光封入层2b的形成结束后，通过CMP研磨将其表层部分研磨平坦，直至p型层5(更严格地讲，p型盖层5b)暴露出来。
当研磨处理结束后，接下来，使用高速退火炉(RTA)，在800℃的氮气氛中，进行10分钟的热处理，以便使p型层5活化。
接下来，通过光刻工艺和RIE蚀刻，形成最终得到多个发光元件10时的分割部位亦即分离槽。
接下来，通过光刻工艺和真空蒸镀法，在基底基板1的与第一光封入层2a的形成面相反侧的主面的大致整面上形成作为阴极电极9的Ti/Al/Ni/Au多层电极。各金属膜的厚度依次为15nm、220nm、40nm、75nm。
该阴极电极9形成后，在700℃的氮气氛中，进行30秒钟的热处理，以便使其欧姆接触特性变得良好。
接下来，利用溅射法，于基板温度200℃，在由p型层5的上表面5s和第二光封入层2b的上表面2s构成的平坦面的大致整面上形成厚度100nm的作为透明导电膜7的ITO膜。
进而，通过光刻工艺和真空蒸镀法，在透明导电膜7的上表面的一部分形成作为焊盘电极8的Ti/Au多层电极。各金属膜的厚度依次为20nm、200nm。
该焊盘电极8形成后，在500℃的氮气氛中，进行5分钟的热处理，以便使其欧姆接触特性变得良好。
最后，利用切块机等，沿着之前形成的分离槽切断，由此，得到多个发光元件10。元件尺寸为0.3mm×0.3mm。
(比较例)
作为比较例，以异种材料基板为基底基板，在其大致整面上形成发光层，由此，制作发光元件。
具体而言，在直径2英寸且厚度400μm的单晶蓝宝石基板的一个主面的大致整面上以与实施例所涉及的n型层3、活性层4、p型层5的形成条件相同的条件形成发光层，且在该发光层的上表面以与实施例相同的条件形成透明导电膜7及焊盘电极8，进而，在蓝宝石基板的另一个主面以与实施例相同的条件形成阴极电极9，然后，切断，由此，制作多个发光元件。
(特性评价)
关于制作的实施例所涉及的共24种发光元件10及比较例所涉及的发光元件，分别抽取出各20个，分别施加正向+5V及反向-100V的电压，测定电流量。将施加+5V时的电流量相对于施加-100V时的电流量的比值为100以上的情形判定为合格品，求出合格品相对于共20个的比例(％)，将其作为元件成品率。
另外，除元件成品率为0％的试样以外，测定合格品的发光强度而计算出平均值。然后，以比较例所涉及的发光元件为基准元件，求出实施例的各试样的平均发光强度相对于基准元件的发光强度的比值(发光强度比)。
表1中汇总示出实施例所涉及的共24种试样的、取向GaN基板中的平均粒径D、开口部2h的开口径d、两者的比值d/D、元件成品率以及发光强度比。其中，表1中，将取向GaN基板中的平均粒径D表示为“GaN基板中的平均粒径D”，将开口部2h的开口径d表示为“掩膜的开口径d”。应予说明，比较例所涉及的发光元件的成品率为10％。
表1
由表1所示的结果可知：如果d/D为0.5以下、亦即、开口径d为平均粒径D的1/2以下，则元件成品率有时低至小于50％，但是，得到了发光强度大于比较例的发光元件。
再者，在平均粒径D为15μm且d/D为0.2以下的情况下，以75％以上的元件成品率得到发光强度比超过300％这样的发光强度较高的发光元件。这满足了以下条件：在平均粒径D低于20μm的情况下，如果d为D/4以下，则以高的元件成品率得到发光强度较大的发光元件。
另外，在平均粒径D为30μm且d/D为0.33以下的情况下，以75％以上的元件成品率得到发光强度比超过300％这样的发光强度较高的发光元件。然后，在平均粒径D为50μm且d/D为0.3以下的情况下，以70％以上的元件成品率得到发光强度比超过300％这样的发光强度较高的发光元件。这些情形均满足以下条件：在平均粒径D为20μm以上的情况下，如果d为D/3以下，则以高的元件成品率得到发光强度较大的发光元件。
这些结果意味着：即使在将作为取向多晶基板的取向GaN基板用作基底基板的情况下，也能够通过很好地形成柱状发光部且设置光封入层来实现发光强度比在基板的大致整面上设置发光层的构成大的发光元件。

Claims (20)

1.一种发光元件，其特征在于，包括：
取向多晶基板，所述取向多晶基板由取向的多个晶粒构成，
多个柱状发光部，所述多个柱状发光部是：离散地设置于所述取向多晶基板的一个主面的不存在结晶缺陷的区域的上方，且分别在所述取向多晶基板的法线方向具有长度方向的柱状部位，以及，
光封入层，所述光封入层是用折射率比所述柱状发光部的构成材料低的材料以包围所述多个柱状发光部的方式设置于所述取向多晶基板的上方。
2.根据权利要求1所述的发光元件，其特征在于，
所述多个柱状发光部设置于所述取向多晶基板的所述一个主面中具有假想确定的规定周期的平面晶格的晶格点位置中的、下方不存在所述结晶缺陷的位置。
3.根据权利要求2所述的发光元件，其特征在于，
当所述多个晶粒在所述一个主面中的平均粒径为D、在与所述多个柱状发光部的长度方向垂直的截面中的最大外径尺寸为d时，d≤D/2。
4.根据权利要求3所述的发光元件，其特征在于，
当D<20μm时，d≤D/4，
当D≥20μm时，d≤D/3。
5.根据权利要求2～4中的任一项所述的发光元件，其特征在于，
在所述平面晶格的所述晶格点位置中的、下方存在所述结晶缺陷的位置具备：长度方向的尺寸比所述柱状发光部短的柱状部位、亦即不完全柱状部。
6.根据权利要求1～5中的任一项所述的发光元件，其特征在于，
所述多个柱状发光部分别是自所述取向多晶基板侧开始依次层叠均由13族氮化物形成的n型层、活性层、p型层而得到的。
7.根据权利要求6所述的发光元件，其特征在于，
所述活性层具有MQW结构。
8.根据权利要求6或7所述的发光元件，其特征在于，
所述光封入层由SiO2形成。
9.根据权利要求1～8中的任一项所述的发光元件，其特征在于，
所述多个柱状发光部各自的上端和所述光封入层的上表面构成一个平坦面，在所述平坦面上设置有透明导电膜。
10.根据权利要求9所述的发光元件，其特征在于，
所述取向多晶基板为取向GaN基板，
在所述透明导电膜上设置有焊盘电极，
在所述取向GaN基板的另一个主面上设置有阴极电极。
11.根据权利要求9所述的发光元件，其特征在于，
所述取向多晶基板为取向氧化铝基板，
在所述取向氧化铝基板上设置有呈n型导电型的基底层，
所述多个柱状发光部形成在所述基底层上，
在所述透明导电膜上设置有焊盘电极，
在所述基底层上设置有阴极电极。
12.一种发光元件的制造方法，其特征在于，包括以下工序：
第一光封入层形成工序：在取向多晶基板的一个主面上形成具有多个开口部的第一光封入层，该取向多晶基板由取向的多个晶粒构成，由此，在所述的一个主面上具有不存在结晶缺陷的第一区域和存在结晶缺陷的第二区域，
柱状结构体形成工序：以所述第一光封入层为掩膜，在所述多个开口部中，在所述取向多晶基板的所述的一个主面的上方依次层叠形成n型层、活性层以及p型层，由此，在所述多个开口部中的位于所述第一区域的上方的部位形成有分别呈柱状的多个第一柱状结构体，另一方面，在所述多个开口部中的位于所述第二区域的上方的部位形成呈柱状且长度方向的尺寸比所述第一柱状结构体短的第二柱状结构体，
第二光封入层形成工序：在所述第一光封入层上用与所述第一光封入层相同的材料以覆盖所述第一柱状结构体及第二柱状结构体的方式形成第二光封入层，
透明导电膜形成工序：以仅与所述多个第一柱状结构体电连接而没有与所述第二柱状结构体电连接的方式在所述第二光封入层上形成透明导电膜，
阳极电极形成工序：在所述透明导电膜上形成焊盘电极，以及
阴极电极形成工序：形成与所述多个第一柱状结构体的所述取向多晶基板侧的端部电连接的阴极电极；
所述第一光封入层形成工序中，无论所述多个开口部的下方位置是所述第一区域，还是所述第二区域，均将所述多个开口部确定为具有规定周期的平面晶格的晶格点位置，
所述第一及第二光封入层形成工序中，所述第一光封入层及所述第二光封入层均用折射率比所述第一柱状结构体的构成材料低的材料形成。
13.根据权利要求12所述的发光元件的制造方法，其特征在于，
当所述多个晶粒在所述一个主面中的平均粒径为D、所述多个开口部的开口径为d时，d≤D/2。
14.根据权利要求13所述的发光元件的制造方法，其特征在于，
当D<20μm时，d≤D/4，
当D≥20μm时，d≤D/3。
15.根据权利要求12～14中的任一项所述的发光元件的制造方法，其特征在于，
所述柱状结构体形成工序中，用13族氮化物形成所述n型层、所述活性层以及所述p型层。
16.根据权利要求15所述的发光元件的制造方法，其特征在于，
将所述活性层形成为具有MQW结构。
17.根据权利要求15或16所述的发光元件的制造方法，其特征在于，
用SiO2形成所述第一光封入层及所述第二光封入层。
18.根据权利要求12～17中的任一项所述的发光元件的制造方法，其特征在于，
所述阳极电极形成工序中，研磨所述第二光封入层以使所述多个第一柱状结构体各自的上端和所述第二光封入层的上表面构成一个平坦面，然后，在所述平坦面上设置透明导电膜，在所述透明导电膜上形成焊盘电极。
19.根据权利要求18所述的发光元件的制造方法，其特征在于，
作为所述取向多晶基板，使用取向GaN基板，
所述阴极电极形成工序中，在所述取向GaN基板的另一个主面上设置阴极电极。
20.根据权利要求18所述的发光元件的制造方法，其特征在于，
作为所述取向多晶基板，使用取向氧化铝基板，
所述发光元件的制造方法还包括基底层形成工序：在所述取向氧化铝基板上形成呈n型导电型的基底层，
所述第一光封入层形成工序中，将所述第一光封入层形成在所述基底层上，
所述柱状结构体形成工序中，将所述第一柱状结构体形成在所述基底层上且位于所述第一区域的上方的部位，
所述阴极电极形成工序中，在所述基底层上设置阴极电极。
CN201580044820.3A 2014-10-01 2015-07-09 发光元件及发光元件的制造方法 Expired - Fee Related CN106716650B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014202818 2014-10-01
JP2014-202818 2014-10-01
PCT/JP2015/069722 WO2016051908A1 (ja) 2014-10-01 2015-07-09 発光素子および発光素子の製造方法

Publications (2)

Publication Number Publication Date
CN106716650A true CN106716650A (zh) 2017-05-24
CN106716650B CN106716650B (zh) 2018-10-09

Family

ID=55629960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580044820.3A Expired - Fee Related CN106716650B (zh) 2014-10-01 2015-07-09 发光元件及发光元件的制造方法

Country Status (7)

Country Link
US (2) US9653651B2 (zh)
JP (1) JP5913761B1 (zh)
KR (1) KR102319284B1 (zh)
CN (1) CN106716650B (zh)
DE (1) DE112015004543T5 (zh)
TW (1) TWI663747B (zh)
WO (1) WO2016051908A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284405A (zh) * 2021-12-30 2022-04-05 江苏第三代半导体研究院有限公司 发光二极管及其制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051908A1 (ja) 2014-10-01 2016-04-07 日本碍子株式会社 発光素子および発光素子の製造方法
CN106673625B (zh) * 2017-01-03 2019-07-16 中国科学院上海光学精密机械研究所 晶粒定向排列透明多晶氧化铝陶瓷的制备方法
JP6939133B2 (ja) * 2017-06-22 2021-09-22 豊田合成株式会社 発光装置
JP6988460B2 (ja) * 2017-12-26 2022-01-05 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
KR102419325B1 (ko) * 2018-02-01 2022-07-12 삼성디스플레이 주식회사 플렉서블 표시 패널 및 이의 제조 방법
FR3083002B1 (fr) * 2018-06-20 2020-07-31 Aledia Dispositif optoelectronique comprenant une matrice de diodes
FR3087579B1 (fr) 2018-10-22 2022-08-12 Aledia Dispositif optoelectronique a diodes electroluminescentes a extraction de lumiere amelioree
JP7232464B2 (ja) * 2019-03-26 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7232465B2 (ja) 2019-03-26 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7556246B2 (ja) * 2020-09-23 2024-09-26 セイコーエプソン株式会社 発光装置、発光装置の製造方法およびプロジェクター

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927636A (ja) * 1995-07-12 1997-01-28 Toshiba Corp 化合物半導体装置及び化合物半導体発光装置
JP2009076896A (ja) * 2007-08-31 2009-04-09 Panasonic Corp 半導体発光素子
JP2013055170A (ja) * 2011-09-02 2013-03-21 Sharp Corp 自発光ディスプレイおよび自発光ディスプレイの製造方法
US8785905B1 (en) * 2012-01-19 2014-07-22 Sandia Corporation Amber light-emitting diode comprising a group III-nitride nanowire active region

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011118273A1 (de) * 2011-11-11 2013-05-16 Forschungsverbund Berlin E.V. Herstellung einer Halbleitereinrichtung mit mindestens einem säulen- oder wandförmigen Halbleiter-Element
TWI530594B (zh) 2012-03-30 2016-04-21 Ngk Insulators Ltd A method for producing a nitride crystal of Group 13 element, and a melt composition
WO2016051908A1 (ja) 2014-10-01 2016-04-07 日本碍子株式会社 発光素子および発光素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927636A (ja) * 1995-07-12 1997-01-28 Toshiba Corp 化合物半導体装置及び化合物半導体発光装置
JP2009076896A (ja) * 2007-08-31 2009-04-09 Panasonic Corp 半導体発光素子
JP2013055170A (ja) * 2011-09-02 2013-03-21 Sharp Corp 自発光ディスプレイおよび自発光ディスプレイの製造方法
US8785905B1 (en) * 2012-01-19 2014-07-22 Sandia Corporation Amber light-emitting diode comprising a group III-nitride nanowire active region

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284405A (zh) * 2021-12-30 2022-04-05 江苏第三代半导体研究院有限公司 发光二极管及其制备方法
CN114284405B (zh) * 2021-12-30 2023-10-20 江苏第三代半导体研究院有限公司 发光二极管及其制备方法

Also Published As

Publication number Publication date
KR20170060614A (ko) 2017-06-01
WO2016051908A1 (ja) 2016-04-07
TWI663747B (zh) 2019-06-21
KR102319284B1 (ko) 2021-11-01
US9653651B2 (en) 2017-05-16
JP5913761B1 (ja) 2016-04-27
US9660138B2 (en) 2017-05-23
US20160190392A1 (en) 2016-06-30
JPWO2016051908A1 (ja) 2017-04-27
CN106716650B (zh) 2018-10-09
TW201624761A (zh) 2016-07-01
US20170110624A1 (en) 2017-04-20
DE112015004543T5 (de) 2017-06-22

Similar Documents

Publication Publication Date Title
CN106716650B (zh) 发光元件及发光元件的制造方法
TWI591851B (zh) Iii族氮化物半導體發光元件及其製造方法、與燈
KR101201035B1 (ko) 반도체 발광 소자 및 그 제조 방법, 램프
WO2009093683A1 (ja) 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
JP6472459B2 (ja) オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ
CN101528991A (zh) 蓝宝石衬底、使用该蓝宝石衬底的氮化物半导体发光元件及氮化物半导体发光元件的制造方法
CN107394019B (zh) 一种半导体发光元件及其制备方法
CN101331617A (zh) 氮化镓系化合物半导体发光元件
JP6899958B2 (ja) １３族元素窒化物層、自立基板、機能素子および１３族元素窒化物層の製造方法
CN104091873B (zh) 一种发光二极管外延片及其制作方法
CN109103303B (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
JP3554235B2 (ja) 発光ダイオード及びその製造方法
JP6868606B2 (ja) 多結晶１３族元素窒化物からなる自立基板及びそれを用いた発光素子
KR100827993B1 (ko) 질화갈륨계 반도체 소자
WO2010100900A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2013098298A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2012175005A (ja) 半導体発光素子
CN103985799B (zh) 发光二极管及其制作方法
CN103137801A (zh) 在钻石基板上形成的磊晶层结构及其制造方法
JP2007288052A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN109473525A (zh) 一种氮化镓基发光二极管外延片及其制作方法
TWI596797B (zh) Gallium nitride-based crystal and semiconductor device manufacturing method, and light-emitting Device and method of manufacturing the light-emitting device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181009