KR20170060614A - 발광 소자 및 발광 소자의 제조방법 - Google Patents

발광 소자 및 발광 소자의 제조방법 Download PDF

Info

Publication number
KR20170060614A
KR20170060614A KR1020177008863A KR20177008863A KR20170060614A KR 20170060614 A KR20170060614 A KR 20170060614A KR 1020177008863 A KR1020177008863 A KR 1020177008863A KR 20177008863 A KR20177008863 A KR 20177008863A KR 20170060614 A KR20170060614 A KR 20170060614A
Authority
KR
South Korea
Prior art keywords
layer
light
columnar
substrate
oriented
Prior art date
Application number
KR1020177008863A
Other languages
English (en)
Other versions
KR102319284B1 (ko
Inventor
요시다카 구라오카
쇼헤이 오우에
마사히코 나메리카와
모리미치 와타나베
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20170060614A publication Critical patent/KR20170060614A/ko
Application granted granted Critical
Publication of KR102319284B1 publication Critical patent/KR102319284B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

저렴하며 또한 제작이 용이함과 동시에 광추출 효율이 우수한 발광 소자를 제공한다.
발광 소자가, 배향한 복수의 결정립으로 이루어지는 배향 다결정 기판과, 배향 다결정 기판의 한쪽 주면의 결정 결함이 존재하지 않는 영역의 상방에 이산적으로 형성되어지고, 각각이 배향 다결정 기판의 법선 방향으로 길이 방향을 갖는 주상의 부위인 복수의 주상 발광부와, 주상 발광부의 구성 재료보다 굴절률이 낮은 재료로, 배향 다결정 기판의 상방에 복수의 주상 발광부를 둘러싸도록 형성되어지는 광밀폐층을 구비하도록 했다.

Description

발광 소자 및 발광 소자의 제조방법{LIGHT-EMITTING ELEMENT AND METHOD FOR MANUFACTURING LIGHT-EMITTING ELEMENT}
본 발명은 발광 소자에 관한 것으로, 특히, 그 구조에 관한 것이다.
13족 질화물(Ⅲ족 질화물)을 발광부의 형성 재료로서 이용한 발광 소자(LED)는 이미 널리 알려져 있다. 이러한 종래 주지된 발광 소자에 있어서는, 통상, 예컨대 사파이어 등의 13족 질화물과는 상이한 재료로 이루어지는 기판(이종 재료 기판)이 하지(下地) 기판으로서 이용되고, 상기 하지 기판 상에 13족 질화물로 이루어지는 복수의 결정층이 적층되어 이루어진다.
예컨대, 사파이어 기판이나 세라믹 기판, 표면에 실리콘 산화막을 형성한 실리콘 기판 등, 적어도 표면이 절연성으로 된 기판 상에 실리콘 박막과 n형의 GaN 층으로 이루어지는 하부 배선을 형성하고, 또한 그 위에 실리콘 질화막으로 이루어지는 마스크를 형성한 후에, 상기 마스크에 형성된 복수의 개구부의 각각의 위치에 있어서 모두 13족 질화물로 이루어지는 제1 도전형의 반도체층과 활성층과 제2 도전형의 반도체층을 적층 형성시킴으로써 복수의 주상(柱狀)의 발광부를 구비하도록 한 자발광 디스플레이도, 이미 공지되어 있다(예컨대, 특허문헌 1 참조). 이러한 자발광 디스플레이에 있어서는, 발광부의 주위에, 발광부를 구성하는 반도체의 굴절률보다 작은 굴절률을 갖는 저굴절률체가 배치되어 이루어진다.
또한, n형의 실리콘 단결정 기판 상에, RF-MBE 법에 의해, 13족 질화물로 이루어지고 나노칼럼이라고 불리는 1 ㎛ 이하 직경의 주상의 LED 구조를 조밀하게 형성하는 기술도 이미 공지되어 있다(예컨대, 비특허문헌 1 참조).
또한, c축 방향으로 배향성을 갖는 화합물 반도체로 이루어지는 배향성 다결정 기판을 제작하는 기술, 및 이 기판 상에 질화물 화합물 반도체막을 형성하여 발광층을 갖는 반도체층을 적층하는 기술이 공지되어 있다(예컨대, 특허문헌 2 참조).
한편, 플럭스법에 의해 질화갈륨 단결정 자립 기판을 제작하는 방법도 이미 공지되어 있다(예컨대, 특허문헌 3 참조).
이종 재료 기판을 하지 기판으로서 이용한 종래 주지된 발광 소자에 있어서는, 하지 기판과 13족 질화물층의 격자 상수나 열팽창률의 차가 원인이 되어, 발광부를 구성하는 13족 질화물층에 전위가 전파되고, 이러한 전위의 형성 개소에 있어서 전류 리크가 생기는 것이, 발광 강도의 향상을 방해하는 요인의 하나가 되고 있었다.
이에 대하여, 질화갈륨 단결정 자립 기판을 하지 기판으로 한 경우에는, 13족 질화물층과의 격자 상수나 열팽창률의 차의 문제는 해소되지만, 대면적화는 용이하지 않기 때문에, 소자 제조 비용이 높아진다는 문제가 있다.
한편, 특허문헌 1이나 비특허문헌 1에 개시된 발광 소자에 있어서는, 이종 재료 기판을 이용하면서도, 구성상의 고안에 의해, 발광 효율의 향상이 도모되고 있다. 그러나, 특허문헌 1에 개시된 기술의 경우, 절연성의 기판을 이용하고 있기 때문에 종형(縱型) 구조의 발광 소자를 제조할 수 없다는 문제가 있다. 또한, 비특허문헌 1에 개시된 기술의 경우, 전위나 왜곡이 저감된 발광부의 형성이 가능하기는 하지만, 실리콘 단결정 기판을 이용하기 때문에, 역시 비용면에서의 제약이 있다.
특허문헌 1: 일본 특허공개 제2013-55170호 공보 특허문헌 2: 일본 특허 제3410863호 공보 특허문헌 3: 국제 공개 제2013/147326호
비특허문헌 1: Akihiko Kikuchi, Mizue Kawai, Makoto Tada and Katsumi Kishino, "InGaN/GaN Multiple Quantum Disk Nanocolumn Light-Emitting Diodes Grown on (111) Si Substrate", Japanese Journal of Applied Physics, Vol.43, No.12A, 2004, pp.L1524-L1526.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 저렴하며 또한 제작이 용이함과 동시에 광추출 효율이 우수한 발광 소자를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 제1 양태에서는, 발광 소자가, 배향한 복수의 결정립으로 이루어지는 배향 다결정 기판과, 상기 배향 다결정 기판의 한쪽 주면의 결정 결함이 존재하지 않는 영역의 상방에 이산적으로 형성되어 이루어지고, 각각이 상기 배향 다결정 기판의 법선 방향으로 길이 방향을 갖는 주상의 부위인 복수의 주상 발광부와, 상기 주상 발광부의 구성 재료보다 굴절률이 낮은 재료로, 상기 배향 다결정 기판의 상방에 상기 복수의 주상 발광부를 둘러싸도록 형성되어지는 광밀폐층을 구비하도록 했다.
본 발명의 제2 양태에서는, 제1 양태에 관련된 발광 소자에 있어서, 상기 복수의 주상 발광부가, 상기 배향 다결정 기판의 상기 한쪽 주면에 있어서 가상적으로 정한 미리 정해진 주기를 갖는 평면 격자의 격자점 위치 중, 하방에 상기 결정 결함이 존재하지 않는 위치에 형성되어 이루어지도록 했다.
본 발명의 제3 양태에서는, 제2 양태에 관련된 발광 소자에 있어서, 상기 복수의 결정립의 상기 한쪽 주면에 있어서의 평균 입경을 D로 하고, 상기 복수의 주상 발광부의 길이 방향에 수직인 단면에 있어서의 최대 외경 사이즈를 d로 할 때, d ≤ D/2이도록 했다.
본 발명의 제4 양태에서는, 제3 양태에 관련된 발광 소자에 있어서, D < 20 ㎛일 때에 d ≤ D/4이고, D ≥ 20 ㎛일 때에 d ≤ D/3이도록 했다.
본 발명의 제5 양태에서는, 제2 내지 제4 중 어느 하나의 양태에 관련된 발광 소자에 있어서, 상기 평면 격자의 상기 격자점 위치 중, 하방에 상기 결정 결함이 존재하는 위치에, 상기 주상 발광부보다 길이 방향의 사이즈가 짧은 주상의 부위인 불완전 주상부가 구비되도록 했다.
본 발명의 제6 양태에서는, 제1 내지 제5 중 어느 하나의 양태에 관련된 발광 소자에 있어서, 상기 복수의 주상 발광부가 각각, 모두가 13족 질화물로 이루어지는 n형 층과, 활성층과, p형 층을 상기 배향 다결정 기판측으로부터 이 순서로 적층하여 이루어지는 것이도록 했다.
본 발명의 제7 양태에서는, 제6 양태에 관련된 발광 소자에 있어서, 상기 활성층이, MQW 구조를 가지고 이루어지도록 했다.
본 발명의 제8 양태에서는, 제6 또는 제7 양태에 관련된 발광 소자에 있어서, 상기 광밀폐층이 SiO2로 이루어지도록 했다.
본 발명의 제9 양태에서는, 제1 내지 제8 중 어느 하나의 양태에 관련된 발광 소자에 있어서, 상기 복수의 주상 발광부의 각각의 상단부와 상기 광밀폐층의 상면이 하나의 평탄면을 이루고 있고, 상기 평탄면에 투명 도전막이 형성되어 이루어지도록 했다.
본 발명의 제10 양태에서는, 제9 양태에 관련된 발광 소자에 있어서, 상기 배향 다결정 기판이 배향 GaN 기판이고, 상기 투명 도전막 상에 패드 전극이 형성되어 이루어지고, 상기 배향 GaN 기판의 다른쪽 주면 상에 캐소드 전극이 형성되어 이루어지도록 했다.
본 발명의 제11 양태에서는, 제9 양태에 관련된 발광 소자에 있어서, 상기 배향 다결정 기판이 배향 알루미나 기판이고, 상기 배향 알루미나 기판 상에 n형의 도전형을 나타내는 하지층이 형성되어 이루어지고, 상기 복수의 주상 발광부가 상기 하지층 상에 형성되어 이루어지고, 상기 투명 도전막 상에 패드 전극이 형성되어 이루어지고, 상기 하지층 상에 캐소드 전극이 형성되어 이루어지도록 했다.
본 발명의 제12 양태에서는, 발광 소자의 제조방법이, 배향한 복수의 결정립으로 이루어짐으로써, 한쪽 주면에 결정 결함이 존재하지 않는 제1 영역과 결정 결함이 존재하는 제2 영역을 갖는 배향 다결정 기판의 상기 한쪽 주면 상에, 복수의 개구부를 갖는 제1 광밀폐층을 형성하는 제1 광밀폐층 형성 공정과, 상기 제1 광밀폐층을 마스크로 하여, 상기 복수의 개구부에 있어서 상기 배향 다결정 기판의 상기 한쪽 주면의 상방에 n형 층과 활성층과 p형 층을 이 순서로 적층 형성시킴으로써, 상기 복수의 개구부 중 상기 제1 영역의 상방에 위치하는 개소에는 각각이 주상을 이루는 복수의 제1 주상 구조체가 형성되도록 하는 한편으로 상기 복수의 개구부 중 상기 제2 영역의 상방에 위치하는 개소에는 주상을 이루고 상기 제1 주상 구조체보다 길이 방향의 사이즈가 짧은 제2 주상 구조체가 형성되도록 하는 주상 구조체 형성 공정과, 상기 제1 광밀폐층 상에 상기 제1 광밀폐층과 동일한 재료로 상기 제1 및 제2 주상 구조체를 덮도록 제2 광밀폐층을 형성하는 제2 광밀폐층 형성 공정과, 상기 복수의 제1 주상 구조체에만 전기적으로 접속되고, 상기 제2 주상 구조체와는 전기적으로 접속되지 않도록 상기 제2 광밀폐층 상에 투명 도전막을 형성하는 투명 도전막 형성 공정과, 상기 투명 도전막 상에 패드 전극을 형성하는 애노드 전극 형성 공정과, 상기 복수의 제1 주상 구조체의 상기 배향 다결정 기판측의 단부와 전기적으로 접속되는 캐소드 전극을 형성하는 캐소드 전극 형성 공정을 구비하고, 상기 제1 광밀폐층 형성 공정에 있어서는, 상기 복수의 개구부를, 미리 정해진 주기를 갖는 평면 격자의 격자점 위치로서 정하도록 하고, 상기 제1 및 제2 광밀폐층 형성 공정에 있어서는 모두, 상기 제1 광밀폐층 및 상기 제2 광밀폐층이, 상기 제1 주상 구조체의 구성 재료보다 굴절률이 낮은 재료로 형성하도록 했다.
본 발명의 제13 양태에서는, 제12 양태에 관련된 발광 소자의 제조방법에 있어서, 상기 복수의 결정립의 상기 한쪽 주면에 있어서의 평균 입경을 D로 하고, 상기 복수의 개구부의 개구경을 d로 할 때, d ≤ D/2로 하도록 했다.
본 발명의 제14 양태에서는, 제13 양태에 관련된 발광 소자의 제조방법에 있어서, D < 20 ㎛일 때에 d ≤ D/4로 하고, D ≥ 20 ㎛일 때에 d ≤ D/3으로 하도록 했다.
본 발명의 제15 양태에서는, 제12 내지 제14 중 어느 하나의 양태에 관련된 발광 소자의 제조방법에 있어서, 상기 주상 구조체 형성 공정에 있어서는, 상기 n형 층과, 상기 활성층과, 상기 p형 층을, 13족 질화물로 형성하도록 했다.
본 발명의 제16 양태에서는, 제15 양태에 관련된 발광 소자의 제조방법에 있어서, 상기 활성층을, MQW 구조를 갖도록 형성하도록 했다.
본 발명의 제17 양태에서는, 제15 또는 제16 양태에 관련된 발광 소자의 제조방법에 있어서, 상기 제1 및 상기 제2 광밀폐층을 SiO2로 형성하도록 했다.
본 발명의 제18 양태에서는, 제12 내지 제17 중 어느 하나의 양태에 관련된 발광 소자의 제조방법에 있어서, 상기 애노드 전극 형성 공정에 있어서는, 상기 복수의 제1 주상 구조체의 각각의 상단부와 상기 제2 광밀폐층의 상면이 하나의 평탄면을 이루도록 상기 제2 광밀폐층을 연마한 후에, 상기 평탄면에 투명 도전막을 형성하고, 상기 투명 도전막 상에 패드 전극을 형성하도록 했다.
본 발명의 제19 양태에서는, 제18 양태에 관련된 발광 소자의 제조방법에 있어서, 상기 배향 다결정 기판으로서 배향 GaN 기판을 이용하고, 상기 캐소드 전극 형성 공정에 있어서는, 상기 배향 GaN 기판의 다른쪽 주면 상에 캐소드 전극을 형성하도록 했다.
본 발명의 제20 양태에서는, 제18 양태에 관련된 발광 소자의 제조방법에 있어서, 상기 배향 다결정 기판으로서 배향 알루미나 기판을 이용하고, 상기 배향 알루미나 기판 상에 n형의 도전형을 나타내는 하지층을 형성하는 하지층 형성 공정을 더욱 구비하고, 상기 제1 광밀폐층 형성 공정에 있어서는 상기 제1 광밀폐층을 상기 하지층 상에 형성하고, 상기 주상 구조체 형성 공정에 있어서는, 상기 제1 주상 구조체를 상기 하지층 상으로서, 상기 제1 영역의 상방에 위치하는 개소에 있어서 형성하고, 상기 캐소드 전극 형성 공정에 있어서는, 상기 하지층 상에 캐소드 전극을 형성하도록 했다.
본 발명의 제1 내지 제20 양태에 의하면, 하지 기판으로서, 단결정 기판에 비하여 저렴하며 또한 제작이 용이한 배향 다결정 기판을 이용하면서도, 광추출 효율이 우수함과 동시에, 전류 리크가 억제된 종형 구조의 발광 소자를 실현할 수 있다.
특히, 본 발명의 제12 내지 제20 양태에 의하면, 개구부의 위치를 바로 아래에 결정 결함이 존재하고 있는지 아닌지에 상관없이 평면 격자의 격자점 위치로서 기계적으로 정함에도 불구하고, 하지 기판의 결정 결함이 존재하지 않는 제1 영역 상에 형성된 제1 주상 구조체만을 주상 발광부로서 적합하게 이용할 수 있다.
도 1은, 제1 실시형태에 관련된 발광 소자(10)의 구성을 모식적으로 나타내는 도면이다.
도 2는, 발광 소자(10)의 제작 도중의 모습을 모식적으로 나타내는 도면이다.
도 3은, 평면에서 보아 원 형상의 개구부(2h)가 육방 평면 격자의 격자점 위치에 형성되어지는 경우의 제1 광밀폐층(2a)을 예시하는 평면도이다.
도 4는, 제1 실시형태의 변형예에 관련된 발광 소자(110)의 제작 도중의 모습을 모식적으로 나타내는 도면이다.
도 5는, 제2 실시형태에 관련된 발광 소자(210)의 제작 도중의 모습을 모식적으로 나타내는 도면이다.
도 6은, 전면 적층 발광 소자에 있어서의 발광 구조를 예시하는 도면이다.
본 명세서 중에 나타내는 주기표의 족 번호는, 1989년 국제 순정 응용 화학 연합회(International Union of Pure Applied Chemistry: IUPAC)에 의한 무기 화학 명명법 개정판에 의한 1∼18의 족 번호 표시에 의한 것으로, 13족이란 알루미늄(Al)·갈륨(Ga)·인듐(In) 등을 가리키고, 14족이란 실리콘(Si), 게르마늄(Ge), 주석(Sn), 납(Pb) 등을 가리키며, 15족이란 질소(N)·인(P)·비소(As)·안티몬(Sb) 등을 가리킨다.
<제1 실시형태>
<발광 소자의 구성>
도 1은, 본 실시형태에 관련된 발광 소자(10)의 구성을 모식적으로 나타내는 도면이다. 도 1의 (a)는, 발광 소자(10) 전체의 모식 단면도이다. 도 1의 (a)에 나타내는 바와 같이, 발광 소자(10)는, 주로, 하지 기판(1)과, 제1 광밀폐층(2a)과 제2 광밀폐층(2b)이 하지 기판측으로부터 이 순서로 적층되어 이루어지는 광밀폐층(2)과, 모두 13족 질화물(Ⅲ족 질화물)로 이루어지는 n형 층(3), 활성층(4), 및 p형 층(5)이 하지 기판측으로부터 이 순서로 적층되어 이루어지는 복수의 주상 발광부(6)(제1 주상 구조체)와, 투명 도전막(7)과, 패드 전극(8)과, 캐소드 전극(9)을 구비한다. 발광 소자(10)는, 개략, 종형의 발광 소자 구조를 갖고, 패드 전극(8)과 캐소드 전극(9) 사이에 통전이 이루어지면, 양전극 사이에 존재하는 복수의 주상 발광부(6)에 있어서 발광이 생기도록 되어 있다.
또한, 도 1의 (b)는, 주상 발광부(6)의 상세 구성을 나타내는 단면도이다. 도 1의 (b)에 나타내는 바와 같이, 주상 발광부(6)에 있어서 활성층(4)은, 제1 단위층(4a)과 제2 단위층(4b)이 하지 기판측으로부터 이 순서로 반복하여 교대로 적층되어 이루어짐으로써 다중 양자 우물(MQW) 구조를 갖는 것으로 되어 있다. 한편, p형 층(5)은, p형 클래드층(5a)과 p형 캡층(5b)이 하지 기판측으로부터 이 순서로 적층됨으로써 구성되어 이루어진다.
하지 기판(1)은, 복수의 GaN 결정으로 이루어지는 다결정 기판이다. 다만, 각각의 GaN 결정은, 그 c축 방향이 하지 기판(1)의 주면의 법선 방향(이하, 간단히 법선 방향이라고도 함)에 대략 일치하도록(대체로 가지런하도록) 배향시켜지고, 연결되어 이루어진다. 하지 기판(1)은, 배향 다결정 기판의 일종으로서, 이하에 있어서는 배향 GaN 기판이라고도 한다. 다만, 엄밀히 말하면, 각각의 GaN 결정의 c축 방향은, 하지 기판(1)의 법선 방향으로부터 약간 어긋나 있다. GaN 결정의 c축 방향의, 하지 기판(1)의 법선 방향으로부터의 어긋남각을, 틸트각이라고 한다.
또한, 하지 기판(1)에는, 그 구성 및 제법에서 기인하여, 결정립계 등의 결정 결함(1d)이 존재하고, 그 일부는 법선 방향에 있어서 관통하여 이루어진다. 그러나, 하지 기판(1)은, 법선 방향에 있어서는 대체로 단결정 구조를 갖는 것으로 간주할 수 있고, 발광 기능 등의 디바이스 특성을 확보하는 데 충분한 높은 결정성을 갖는 것으로 되어 있다. 그 한편으로, 하지 기판(1)은 어디까지나 배향 GaN 기판으로서 단결정 기판은 아닌 점에서, 단결정 GaN 기판에 비하여 제조 비용이 낮다는 특징도 갖는다.
발광 소자(10)의 제조 과정에 있어서의 파지 등의 취급 용이성을 감안하면, 하지 기판(1)은 수십 ㎛ 정도 이상의 두께를 갖는 것이 바람직하다. 또한, 하지 기판(1)을 구성하는 GaN 결정의 평균 입경(보다 구체적으로는, 하지 기판(1)의 주면의 면내 방향에 있어서의 평균 입경)(D)은, 15 ㎛ 이상인 것이 바람직하다. 이러한 평균 입경(D)의 상한에는 원리상은 특별한 제한은 없지만, 실제로 다결정의 배향 GaN 기판을 제작한다는 관점에서 보면, 200 ㎛ 정도가 사실상의 상한이 된다. 하지 기판(1)의 제작 수법에 대해서는 후술한다.
광밀폐층(2)은, 하지 기판(1)의 한쪽 주면측에 있어서, 복수의 주상 발광부(6)의 주위를 둘러싸도록 형성되어 이루어진다. 광밀폐층(2)은, 주상 발광부(6)를 구성하는 13족 질화물보다 굴절률이 작은 재료로 이루어진다. 또, GaN의 경우에서 굴절률은 2.4∼2.6 정도이다. 광밀폐층(2)의 재료로는, SiO2, Al2O3, SiN, SiON 등이 예시되지만, 제조 용이성의 관점에서는, SiO2가 바람직하다. 이에 따라, 주상 발광부(6)에 있어서 발생한 광은 광밀폐층(2)과의 계면에 있어서의 반사를 반복하면서 주상 발광부(6)의 길이 방향으로 전파되고, 최종적으로는, 투명 도전막(7)을 통하여 소자 외부로 방출된다. 즉, 광밀폐층(2)은, 주상 발광부(6)에 있어서 발생한 광을 주상 발광부(6) 내에 밀폐하는 효과를 갖는 것으로 되어 있다. 이러한 광밀폐 효과에 의해, 발광 소자(10)의 광추출 효율은 높아진다.
또, 전술한 바와 같이 광밀폐층(2)은 제1 광밀폐층(2a)과 제2 광밀폐층(2b)의 2층 구조를 가지고 이루어진다. 이 중 제1 광밀폐층(2a)은, 상세한 것은 후술하겠지만, 주상 발광부(6)를 형성할 때에 그 형성 위치를 규정하는 마스크로서 이용되는 층이기도 하다. 다만, 양층은, 광밀폐 효과를 나타내는 점에서는 완전히 동일하다.
마스크로서의 기능을 적합하게 수행한다는 점에서는, 제1 광밀폐층(2a)은, 100 nm∼1000 nm의 두께로 형성되는 것이 적합하다. 한편, 광밀폐층(2) 전체의 두께는, 주상 발광부(6)의 두께(길이 방향의 사이즈)와 동일해진다.
주상 발광부(6)는, 발광 소자(10)에 있어서 실제로 발광을 담당하는 부위이고, 하지 기판(1)의 광밀폐층(2)이 구비되는 쪽의 주면의 상방에, 법선 방향을 따라 연장되는 원기둥형, 다각기둥형 기타 기둥형의(로드형의) 적층 구조체로서 구비된다. 주상 발광부(6)는, 하지 기판(1)의 상기 주면 상에, 13족 질화물로 이루어지는 복수의 층을 순차로 에피택셜 성장시킴으로써 형성되어 이루어진다. 발광 소자(10)에는, 복수의 주상 발광부(6)가, 하지 기판(1)의 주면 상에 이산적으로 구비되어 있다.
각각의 주상 발광부(6)는, 전술한 바와 같이, n형 층(3)과, 제1 단위층(4a)과 제2 단위층(4b)에 의해 MQW 구조가 형성되어지는 활성층(4)과, p형 클래드층(5a)과 p형 캡층(5b)으로 이루어지는 p형 층(5)이 적층된 구성을 갖는다. 각각의 주상 발광부(6)의 c축 방향은, 바로 아래의 GaN 결정의 c축 방향과 일치하여 이루어진다. 이것은, 바꿔 말하면, 각각의 주상 발광부(6)의 c축 방향이, 하지 기판(1)의 법선 방향과 대체로 일치하고 있는 것을 의미한다.
n형 층(3)은, 전자 농도가 2×1018/cm3∼2×1019/cm3가 되도록 Si가 도프된 GaN으로 이루어지고, 400 nm∼5000 nm의 두께를 갖는 것이 적합하다.
활성층(4)은, 제1 단위층(4a)이 InxGa1 - xN(0 < x ≤ 0.2)인 조성의 13족 질화물로 2 nm∼10 nm의 두께를 가지고 이루어지고, 제2 단위층(4b)이 GaN으로 5 nm∼15 nm의 두께를 가지고 이루어지며, 또한, 제1 단위층(4a)과 제2 단위층(4b)의 페어의 반복 적층수가 3∼8인 것이 적합하다.
p형 클래드층(5a)은, 홀 농도가 5×1017/cm3∼5×1018/cm3가 되도록 Mg가 도프된 AlyGa1 - yN(0 < y ≤ 0.2)인 조성의 13족 질화물로 이루어지고, 50 nm∼150 nm의 두께를 갖는 것이 적합하다.
p형 캡층(5b)은, 홀 농도가 1×1018/cm3∼1×1019/cm3가 되도록 Mg가 도프된 GaN으로 이루어지고, 200 nm∼650 nm의 두께를 갖는 것이 적합하다.
이상과 같은 구성을 갖는 점에서, 주상 발광부(6)의 길이 방향의 사이즈는 500 nm∼6000 nm 정도가 된다. 또, 발광 소자(10)에 있어서는, 모든 주상 발광부(6)의 상단부(보다 구체적으로는 p형 캡층(5b)의 상단부)와 광밀폐층(2)의 상면(보다 구체적으로는 제2 광밀폐층(2b)의 상면)이 면일(面一)로 되어 있는 점에서, 주상 발광부(6)의 길이 방향의 사이즈는 상기 주상 발광부(6)가 매립된 광밀폐층(2)의 두께와 동일하게 되어 있다.
주상 발광부(6)의 상세 및 그 형성 양태에 기초하는 작용 효과에 대해서는 후술한다.
투명 도전막(7)은, 제2 광밀폐층(2b)의 상면과 모든 주상 발광부(6)의 상단부에 인접하는 양태로 형성되어 이루어진다. 이에 따라, 모든 주상 발광부(6)는 투명 도전막(7)과 전기적으로 접속되어 이루어진다. 투명 도전막(7)은, 예컨대 ITO나 산화아연 등에 의해 50 nm∼200 nm 정도의 두께로 형성되어 이루어진다.
패드 전극(8)은, 주상 발광부(6)의 상단 부분과 전기적으로 접속되는 전극이다. 패드 전극(8)은, 투명 도전막(7)의 상면의 일부에 형성되어 이루어진다. 패드 전극(8)은, Ti/Au 적층막으로서 형성되어지는 것이 적합한 일례이다. 패드 전극(8)이 되는 Ti/Au 적층막을 구성하는 Ti 막, Au 막의 두께는 각각, 20 nm∼200 nm, 50 nm∼500 nm 정도인 것이 바람직하다.
캐소드 전극(9)은, 주상 발광부(6)의 하지 기판(1)측의 단부와 전기적으로 접속되는 전극이다. 캐소드 전극(9)은, 하지 기판(1)의 주상 발광부(6) 등이 구비되는 쪽의 주면과는 반대측의 다른쪽 주면 상의 대략 전면에 구비된다. 캐소드 전극(9)은, Ti/Al/Ni/Au 다층막으로서 형성하는 것이 적합하다. 캐소드 전극(9)이 되는 Ti/Al/Ni/Au 다층막을 구성하는 Ti 막, Al 막, Ni 막, Au 막의 두께는, 각각, 10 nm∼30 nm, 150 nm∼1000 nm, 20 nm∼100 nm, 50 nm∼500 nm 정도인 것이 바람직하다.
<주상 발광부의 상세>
다음으로, 주상 발광부(6)에 대하여, 특히, 그 배치 위치 및 사이즈와, 이것에 의한 작용 효과에 대하여 상세히 설명한다.
전술한 바와 같이, 발광 소자(10)에 있어서 주상 발광부(6)는, 하지 기판(1)의 한쪽 주면 상에 이산적으로 구비되어 있지만, 보다 구체적으로는, 각각의 주상 발광부(6)는, 상기 주면 상에 있어서 가상적으로 정한 미리 정해진 주기(p)를 갖는 평면 격자(예컨대 육방 평면 격자나 정방 평면 격자 등)의 격자점 위치(이하, 형성 후보 위치)로서, 또한, 상기 주면에 결정 결함(1d)이 존재하고 있지 않은 개소에 구비되어 있다. 바꿔 말하면, 하지 기판(1)의 한쪽 주면 상에 있어서 주기(p)로 2차원적으로 정해져 이루어지는 형성 후보 위치 중, 하지 기판(1)의 한쪽 주면의 결정 결함(1d)이 존재하지 않는 영역(제1 영역)의 상방에 구비되어 있다. 또한, 각각의 주상 발광부(6)는, 길이 방향에 수직인 단면에 있어서의 최대의 사이즈(최대 외경 사이즈)(d)가 D/2 이하라고 하는 요건을 만족시켜 구비되어 있다.
이에 따라, 본 실시형태에 관련된 발광 소자(10)에 있어서는, 실질적으로 단결정으로 간주할 수 있는 GaN 결정 상에만, 주상 발광부(6)가 형성되어 이루어진다. 즉, 어느 주상 발광부(6)도, 하지 기판(1)에 존재하는 결정립계 등의 결정 결함(1d)의 영향을 받지 않고 형성되어 이루어진다. 그렇기 때문에, 어느 주상 발광부(6)도, 우수한 결정 품질을 갖는 것으로 되어 있다.
또, 후술하는 바와 같이, 주상 발광부(6)의 형성 후보 위치는, 제1 광밀폐층(2a)의 형성 시에 형성되는 개구부(2h)의 위치로서 규정된다(도 3 참조).
또한, 주기(p)는, 주상 발광부(6)의 최소 피치가 되는 값이고, 하지 기판(1)을 구성하는 GaN 결정의 평균 입경(D)의 값에 따라서도 다르지만, 15 ㎛∼70 ㎛ 정도가 적합하다. 이러한 경우에, 발광 소자(10)는 상기 요건을 만족시키는 다수의 주상 발광부(6)를 적합하게 구비하는 것이 된다. 결정 품질이 우수한 주상 발광부(6)를 다수 구비하는 것은, 발광 소자(10)에 있어서의 발광 강도의 증대에 이바지하는 것이 되고 있다.
만일 주기(p)가 지나치게 작으면, 자연히 주상 발광부(6)의 최대 외경 사이즈(d)도 작아지고, 주상 발광부(6)의 수는 증가하지만 결정 결함(1d)과 중복되는 형성 후보 위치도 많아지기 때문에, 결과적으로 충분한 발광 강도는 얻어지지 않는다. 한편, 주기(p)가 지나치게 큰 경우에는, 주상 발광부(6)의 수가 적어지기 때문에, 역시 충분한 발광 강도는 얻어지지 않는다.
보다 상세하게는, 평균 입경(D)이 20 ㎛ 미만인 경우에는, 사이즈(d)는 D/4 이하가 바람직하고, 평균 입경(D)이 20 ㎛ 이상인 경우에는, 사이즈(d)는 D/3 이하가 바람직하다. 이들을 만족시키는 경우에는, 발광 강도가 큰 발광 소자(10)가 양호한 수율로 제작된다.
한편, 사이즈(d)의 하한에 대해서는, 주상 발광부(6)가 형성 가능한 한, 제한은 없다. 다만, 사이즈(d)가 1 ㎛ 이상인 경우에는, 후술하는 바와 같이 주상 발광부(6)를 MOCVD 법에 의해 비교적 용이하게 형성하는 것이 가능하다. 혹은, 예컨대 공지된 나노와이어의 형성 수법을 적용함으로써 사이즈(d)가 100 nm∼1000 nm 정도가 되도록 주상 발광부(6)를 형성하는 것도 가능하다.
또, 발광 소자(10)에 있어서, 주상 발광부(6)의 형성 후보 위치로서 바로 아래에 결정 결함(1d)이 존재하고 있는 개소에는, 주상 발광부(6)가 아니라, 주상 발광부(6)와 동일한 적층 구성(발광 구조)을 갖기는 하지만 주상 발광부(6)보다 길이 방향의 사이즈가 작은 불완전 주상부(6β)(제2 주상 구조체)가 존재하고 있다. 바꿔 말하면, 불완전 주상부(6β)는, 하지 기판(1)의 한쪽 주면 상에 있어서 주기(p)로 2차원적으로 정해져 이루어지는 형성 후보 위치 중, 하지 기판(1)의 한쪽 주면의 결정 결함(1d)이 존재하는 영역(제2 영역)의 상방에 형성되어 이루어진다. 불완전 주상부(6β)는, 결정 결함(1d)이 존재하는 개소가 성장의 기점(성장 하지)이 되고 있기 때문에, 주상 발광부(6)와 동일한 결정 성장 조건에서 형성되어 이루어지기는 하지만 성장 레이트가 주상 발광부(6)보다 작아져 있는 부위이다. 주상 발광부(6)와는 달리, 불완전 주상부(6β)는, 그 상단 부분이 제2 광밀폐층(2b)에 의해 덮이고, 투명 도전막(7)과 전기적으로 접속되어 있지 않기 때문에, 발광에 기여하는 경우는 없다.
만일, 하지 기판(1)으로서 본 실시형태와 동일하게 배향 GaN 기판을 이용하고, 종래의 발광 소자와 같이 상기 기판의 한쪽 주면의 대략 전면에 n형 층, 활성층, 및 p형 층을 순차로 적층하여 발광 구조(LED 구조)를 형성한 발광 소자(이하, 전면 적층 발광 소자)인 경우, 배향 GaN 기판을 이루는 각 결정립의 결정 결함(1d)에서 기인하여, 그 상방에 형성된 부분에는, 면내 방향에 있어서 n형 층, 활성층, 및 p형 층으로 이루어지는 LED 구조에 불연속이 생길 수 있다. 도 6은, 이러한 점을 설명하기 위해 나타내는, 전면 적층 발광 소자에 있어서의 발광 구조를 예시하는 도면이다. 도 6에 나타내는 바와 같이, 전면 적층 발광 소자의 경우에도, 결정 결함(1d)의 상방에 있어서는 성장 레이트가 느려지기 때문에, 주위에 비하여, 발광 구조를 형성하는 n형 층(3), 활성층(4), 및 p형 층(5)의 적층 방향 사이즈가 작은 불완전 주상부(6β)가 형성된다. 그 때문에, 각 층이 면내 방향으로 연속하지 않고, 정상적으로 형성된 n형 층(3)이 불완전 주상부(6β)의 활성층(4) 나아가서는 p형 층(5)과 접촉하거나, 정상적으로 형성된 활성층(4)이 불완전 주상부(6β)의 p형 층(5)과 접촉하는 경우가 발생할 수 있다. 특히, 활성층(4)(그 중에서도 MQW 구조)에 불연속이 생긴 경우, p형 층(5) 상에 형성된 p형 전극이, 활성층(4)이나 n형 층(3)에 접촉한다는 문제점이 생기기 때문에, 전류 리크가 생기는 요인이 된다. 더구나, 배향 GaN 기판에 있어서는 이러한 결정 결함(1d)이 불균일하게 존재하는 점에서, 전면 적층 발광 소자의 경우, 기판 표면에 있어서 이것을 피하여 결정 성장시키는 것이나, 결정 결함(1d) 상의 성장 부분을 피하여 전극을 형성하는 것은 곤란하다.
이에 대하여, 본 실시형태에 관련된 발광 소자(10)의 경우, 결정 결함(1d) 상에는 투명 도전막(7)과 전기적으로 접속되지 않는 불완전 주상부(6β)만이 존재하고, 주상 발광부(6)는 결정 결함(1d) 상에는 존재하고 있지 않기 때문에, 그러한 전류 리크의 발생이 적합하게 억제되어 이루어진다. 이것은, 바꿔 생각하면, 본 실시형태에 관련된 발광 소자(10)는, 결정 결함(1d) 상에 불완전 주상부(6β)를 배치함으로써, 전류 리크의 발생을 억제한 것이라고 파악할 수 있다. 즉, 발광 소자(10)에 있어서, 불완전 주상부(6β)는, 전류 리크 억제부로서 기능을 하고 있다고 말할 수 있다.
또, 본 실시형태에 관련된 발광 소자(10)의 경우, 전면 적층 발광 소자에 비하여, 하지 기판(1)의 한쪽 주면의 면적에 대한 발광을 담당하는 부분의 면적의 비율이 작지만, 전술한 바와 같이 주상 발광부(6)의 주위에 광밀폐층(2)을 구비함으로써, 오히려 전면 적층 발광 소자보다 광추출 효율은 높아진다.
그러므로, 전술한 바와 같은 구성을 가짐으로써, 본 실시형태에 관련된 발광 소자(10)에 있어서는, 배향 GaN 기판을 하지 기판(1)으로서 이용하면서도, 우수한 발광 강도가 실현되어 이루어진다.
<발광 소자의 제작방법>
다음으로, 본 실시형태에 관련된 발광 소자(10)를 제작하는 방법에 대하여 설명한다. 이후의 설명에 있어서는, 모(母)기판(웨이퍼)의 상태에 있는 하지 기판(1)을 준비하고, 다수의 발광 소자(10)를 동시에 제작하는, 소위 다수개 취득의 수법에 의해 발광 소자(10)를 제작하는 경우를 대상으로 한다. 도 2는, 발광 소자(10)의 제작 도중의 모습을 모식적으로 나타내는 도면이다.
우선, 하지 기판(1)으로서, 도 2의 (a)에 나타내는 바와 같은 결정립계 등의 결정 결함(1d)이 존재하는 배향 GaN 기판을 준비(제작)한다. 배향 GaN 기판의 제작방법으로는, 예컨대, 플럭스법(Na 플럭스법)에 의한 것이 예시된다.
플럭스법에 의한 경우, 우선, 배향 다결정 기판인 배향 알루미나 기판을 준비한다.
배향 알루미나 기판은, 한쪽 주면에 있어서의 평균 입경 15 ㎛∼70 ㎛ 정도의 알루미나(Al2O3) 입자의 c축이 대체로 기판 법선 방향으로 배향하여 이루어지는 다결정 알루미나 소결체로 이루어진다. 알루미나 기판의 사이즈에는, 후단의 처리 시에 취급 가능한 한 특별한 제한은 없지만, 예컨대 직경 2 인치∼8 인치이고, 두께가 500 ㎛∼2000 ㎛ 정도인 것을 이용하는 것이 적합하다.
그리고, 이 배향 알루미나 기판의 한쪽 주면 상에, 수소를 캐리어 가스로 하고, TMG(트리메틸갈륨)와 암모니아를 원료 가스로 하여, MOCVD 법에 의해 20 nm∼30 nm 정도의 두께의 GaN 저온 버퍼층 및 1 ㎛∼5 ㎛ 정도의 두께의 GaN 층을 순차로 형성함으로써, 종(種)기판을 얻는다. GaN 저온 버퍼층의 형성 온도는 510℃∼530℃ 정도이면 되고, 계속되는 GaN 층의 형성 온도는 1050℃∼1150℃ 정도이면 된다.
이러한 종기판을, 알루미나 기판의 사이즈에 따른 중량의 금속 Ga 및 금속 Na와 함께 알루미나 도가니에 충전하고, 또한, 상기 알루미나 도가니를 내열 금속제의 육성 용기에 넣어 밀폐한다. 이러한 육성 용기를 내열·내압의 결정 육성로 내에 재치(載置)한다. 노 내 온도를 750℃∼900℃로 하고, 질소 가스를 도입하여 노 내 압력을 3 MPa∼5 MPa로 한 후, 상기 육성 용기를 수평 회전시키면서 50시간∼100시간 유지함으로써, 250 ㎛∼500 ㎛ 정도의 두께를 갖는 GaN 후막층을 성장시킨다. 이러한 경우에 있어서, GaN 후막층은, 하지로 되어 있는 알루미나 기판을 이루는 개개의 결정립의 결정 방위를 모방하여 결정립이 c축 배향하여 이루어지는 배향 다결정층으로서 얻어진다.
그리고, 배향 알루미나 기판측을 그라인더에 의한 연삭 등에 의해 제거한 후, GaN 후막층을 다이아몬드 지립 등의 공지된 수법을 이용하여 원하는 두께로 연마함으로써, 배향 GaN 기판이 얻어진다.
배향 알루미나 기판 상에 형성된 GaN 후막층도 다결정층으로 되어 있으며, 또한, 배향 알루미나 기판을 모방하여, 각 결정립의 c축이 대체로 기판 법선 방향으로 배향하여 이루어지기는 하지만, 결정립계 등의 결정 결함(1d)을 내포하여 이루어진다. 따라서, 최종적으로 얻어지는 배향 GaN 기판도, 이 특징을 갖는 것으로 되어 있다.
하지 기판(1)으로서의 배향 GaN 기판이 얻어지면, 도 2의 (b)에 나타내는 바와 같이, 그 한쪽 주면 상에 제1 광밀폐층(2a)을 형성한다. 제1 광밀폐층(2a)은, 이것을 평면에서 본 경우에 관통공인 개구부(2h)가 평면 격자(예컨대 육방 평면 격자나 정방 평면 격자 등)의 격자점 위치에 위치하도록 형성된다. 도 3은, 평면에서 보아 원 형상의 개구부(2h)가 육방 평면 격자의 격자점 위치에 형성되어지는 경우의 제1 광밀폐층(2a)을 예시하는 평면도이다. 전술한 바와 같이, 이러한 개구부(2h)의 배치 위치가, 주상 발광부(6)의 형성 후보 위치가 된다. 즉, 제1 광밀폐층(2a)은 주상 발광부(6)(및 불완전 주상부(6β))를 형성할 때에 마스크로서 기능한다. 바꿔 말하면, 주상 발광부(6) 혹은 불완전 주상부(6β)의 형성 위치가 된다.
개구부(2h)의 최대 외경 사이즈는 주상 발광부(6)의 최대 외경 사이즈(d)와 대략 일치한 값이면 되고, 또한, 주기(p)는 전술한 바와 같이 30 ㎛∼100 ㎛ 정도가 적합하다. 또, 개구부(2h)의 배치 위치, 즉 주상 발광부(6)의 형성 후보 위치는, 하지 기판(1)에 불균일하게 존재하는 결정 결함(1d)의 위치를 전혀 고려하지 않고 말하자면 기계적으로 정해진다.
이러한 제1 광밀폐층(2a)의 형성은, 예컨대 스퍼터법이나 CVD 법으로, SiO2나 Al2O3, SiN, SiON 등, 주상 발광부(6)를 구성하는 13족 질화물보다 굴절률이 작은 재료의 층을 0.05 ㎛∼5 ㎛의 두께로 형성한 후, 상기 층에 대하여 포토리소그래피 프로세스와 RIE 에칭 프로세스에 의해 개구경(d)의 개구부(2h)를 패터닝함으로써 행할 수 있다.
제1 광밀폐층(2a)의 형성이 종료되면, 도 2의 (c)에 나타내는 바와 같이, 개구부(2h)에 주상 발광부(6)를 형성한다. 주상 발광부(6)의 형성은, MOCVD 법에 의해 행한다.
우선, 제1 광밀폐층(2a)을 형성한 하지 기판(1)을, 제1 광밀폐층(2a)측이 형성면이 되도록 MOCVD 노 내의 서셉터 상에 재치한다. 그리고, 수소·질소 혼합 분위기중에서 기판 온도(서셉터 온도)를 1050℃∼1150℃의 미리 정해진 n형 층 형성 온도로 하고, 질소와 수소를 캐리어 가스로 하고, TMG(트리메틸갈륨)와 암모니아를 원료로 하고, 실란 가스를 도펀트로 하여, n형 층(3)으로서의 Si 도프 GaN 층을 개구부(2h)에 있어서 하지 기판(1) 상에 성장시킨다.
계속해서, 기판 온도(서셉터 온도)를 750℃∼850℃의 미리 정해진 활성층 층형성 온도로 하고, 질소와 수소를 캐리어 가스로 하고, TMG 및 TMI(트리메틸인듐)와 암모니아를 원료로 하여, n형 층(3) 상에, InxGa1 - xN(0 < x ≤ 0.2)인 조성의 13족 질화물로 이루어지는 제1 단위층(4a)과 GaN으로 이루어지는 제2 단위층(4b)을 하지 기판(1)측으로부터 이 순서로 반복하여 교대로 형성함으로써, MQW 구조를 갖는 활성층(4)을 형성한다.
또한, 기판 온도(서셉터 온도)를 1000℃∼1100℃의 미리 정해진 p형 층 형성 온도로 하고, 질소와 수소를 캐리어 가스로 하고, TMG 및 TMA(트리메틸알루미늄)와 암모니아를 원료로 하고, Cp2Mg를 도펀트로 하여, 활성층(4) 상에, p형 층(5)으로서, AlyGa1-yN(0 < y ≤ 0.2)인 조성의 13족 질화물에 Mg가 도프되어 이루어지는 p형 클래드층(5a)과 Mg 도프 GaN으로 이루어지는 p형 캡층(5b)을 이 순서로 형성한다. 또, p형 캡층(5b)의 형성 시에는, 그 상단 부분(5e)을 후단의 처리로 연마하는 점에서, 이러한 연마에 의한 감실분을 예측하여 형성 두께를 정할 필요가 있다. 구체적으로는, 전술한 바와 같이, p형 캡층(5b)은 50 nm∼200 nm의 두께를 갖는 것이 적합한 점에서, 이러한 두께보다 100 nm∼300 nm 정도 큰 형성 두께로 하는 것이 좋다.
이상의 순서를 행함으로써, 개구부(2h)에 주상 발광부(6)가 형성된다. 전술한 바와 같이, 개구부(2h)의 배치 위치는 기계적으로 정해지기 때문에, 일부의 개구부(2h)의 바로 아래에는 결정 결함(1d)이 존재하는 경우도 있지만, 결정 결함(1d)이 존재하는 개소에 있어서는, 주상 발광부(6)의 성장 레이트보다 작은 성장 레이트로, 주상 발광부(6)보다 짧은 불완전 주상부(6β)가 형성되게 되기 때문에, 실제로 원하는 사이즈의 주상 발광부(6)가 형성되는 것은, 개구부(2h)의 바로 아래에 결정 결함(1d)이 존재하고 있지 않은 개소뿐이다. 바꿔 말하면, 본 실시형태에 있어서는, 성장 기점(성장 하지)의 상태의 차이에서 기인한 성장 레이트의 차이를 이용함으로써, 특단의 제어나 준별을 행하지 않고도, 주상 발광부(6)의 형성 개소로부터, 하지 기판(1)을 이루는 GaN 결정의 결정립계 부분을 제외하고 있다고도 말할 수 있다.
주상 발광부(6)의 형성이 종료되면, 계속해서, 도 2의 (d)에 나타내는 바와 같이, 제2 광밀폐층(2b)을 형성한다. 제2 광밀폐층(2b)은, 제1 광밀폐층(2a)과 동일하게, SiO2, Al2O3, SiN, SiON 등, 주상 발광부(6)를 구성하는 13족 질화물보다 굴절률이 작은 재료를 구성 재료로 하여, 주상 발광부(6) 및 불완전 주상부(6β)의 사이를 매립하도록, 또한, 주상 발광부(6)의 최상층인 p형 층(5)의 상단 부분(5e)을 덮도록 형성된다. 바꿔 말하면, 제2 광밀폐층(2b)은, 노출되어 있는 주상 발광부(6) 및 불완전 주상부(6β)를 덮도록 형성된다. 이러한 제2 광밀폐층(2b)은, 예컨대 스퍼터법으로 형성하는 것이 적합하다. 또한, 제2 광밀폐층(2b)은, 제1 광밀폐층(2a)과 합친 광밀폐층(2) 전체의 두께가 0.8 ㎛∼8 ㎛ 정도가 되도록 형성하는 것이 적합하다. 이 때, 당연히 불완전 주상부(6β)의 상단 부분도 제2 광밀폐층(2b)에 의해 덮인다.
제2 광밀폐층(2b)의 형성이 종료되면, 그 표층 부분을 연마하여, 도 2의 (e)에 나타내는 바와 같이, p형 층(5)을(보다 엄밀하게는 p형 캡층(5b)을) 노출시켜, p형 층(5)의 상면(5s)과 제2 광밀폐층(2b)의 상면(2s)으로 이루어지는 평탄면이 형성되도록 한다. 이러한 연마의 수법으로는, CMP 연마가 적합하고, 제2 광밀폐층(2b)의 연마 속도(화학적 에칭 속도)가 p형 층(5)의 연마 속도와 동등하거나 보다 빨라지는 조건에서 연마를 행하는 것이 바람직하다.
연마 처리가 종료되면, 계속해서, p형 층(5)을 활성화시키기 위해, 고속 어닐링 노(RTA)를 이용하여, 750℃∼850℃의 질소 분위기중에서 10분∼20분간의 열처리를 행한다.
계속해서, 포토리소그래피 프로세스와 RIE 에칭에 의해, 최종적으로 다수개의 발광 소자(10)를 얻을 때의 분단 개소가 되는 분리 홈을 형성한 후에, 캐소드 전극(9), 투명 도전막(7), 및, 패드 전극(8)을 이 순서로 형성한다.
캐소드 전극(9)은, 포토리소그래피 프로세스와 진공 증착법에 의해, 캐소드 전극(9)은, 하지 기판(1)의 제1 광밀폐층(2a)의 형성면과는 반대측의 주면의 대략 전면에 형성하는 것이 적합하다. 캐소드 전극(9)의 형성 후, 그 오옴성 접촉 특성을 양호한 것으로 하기 위해, 600℃∼650℃의 질소 분위기중에서 50초∼300초간의 열처리를 행한다.
또한, 투명 도전막(7)은, 스퍼터법에 의해, p형 층(5)의 상면(5s)과 제2 광밀폐층(2b)의 상면(2s)으로 이루어지는 평탄면의 대략 전면에 형성하는 것이 적합하다.
또한, 패드 전극(8)은, 포토리소그래피 프로세스와 진공 증착법에 의해, 투명 도전막(7)의 상면의 일부에 형성하는 것이 적합하다. 패드 전극(8)의 형성 후, 그 오옴성 접촉 특성을 양호한 것으로 하기 위해, 600℃∼650℃의 질소 분위기중에서 1분∼5분간의 열처리를 행한다.
마지막으로, 다이서 등에 의해, 앞서 형성한 분리 홈을 따라 절단함으로써, 다수개의 발광 소자(10)를 얻을 수 있다(도 3의 (f)).
또, 하지 기판(1)에 있어서의 결정 결함(1d)의 분포는 불균일하기 때문에, 이상과 같은 순서로 다수개의 발광 소자(10)를 제작한 경우, 절단 개소와 결정 결함(1d)의 존재 개소의 균형에 따라서는 주상 발광부(6)가 충분히 형성되지 않는 발광 소자(10)도 생길 수 있지만, 주상 발광부(6)의 사이즈(d)와 개구부(2h)의 주기(P)를 적합하게 정함으로써, 그러한 발광 소자(10)가 형성될 확률은 한정적인 것이 된다. 본 실시형태에 의하면, 바꿔 말하면, 높은 수율로 발광 강도가 큰 발광 소자(10)를 제작할 수 있다.
이상, 설명한 바와 같이, 본 실시형태에 의하면, 하지 기판으로서, 단결정 기판에 비하여 저렴하며 또한 제작이 용이한 배향 다결정 기판인 배향 GaN 기판을 이용하며, 또한, 그 한쪽 주면 상으로서 결정립계 등의 결정 결함이 존재하고 있지 않은 위치에, 각각이 13족 질화물로 이루어지는 n형 층과 활성층과 p형 층을 적층하여 이루어지는 주상 발광부를 이산적으로 형성함과 동시에, 상기 주상 발광부의 주위에 주상 발광부를 이루는 13족 질화물보다 굴절률이 작은 물질에 광밀폐층을 형성하도록 함으로써, 광추출 효율이 우수함과 동시에, 전류 리크가 억제된 종형 구조의 발광 소자를 실현할 수 있다.
더구나, 결정립계 등의 결정 결함이 존재하는 개소가 성장 기점인 경우에 결정 결함이 존재하지 않는 개소가 성장 기점인 경우에 비하여 13족 질화물의 성장 레이트가 작은 것을 이용하여, 주상 발광부의 형성에 있어서는 그 형성 후보 위치를 바로 아래에 결정 결함이 존재하고 있는지 아닌지에 상관없이 평면 격자의 격자점 위치로서 기계적으로 정함에도 불구하고, 하지 기판의 결정 결함이 존재하지 않는 개소에만 주상 발광부를 적합하게 형성할 수 있다.
<제1 실시형태의 변형예>
도 4는, 제1 실시형태의 변형예에 관련된 발광 소자(110)의 제작 도중의 모습을 모식적으로 나타내는 도면이다. 또, 상기 변형예에 관련된 발광 소자(110)에 구비되는 구성 요소로서, 제1 실시형태에 관련된 발광 소자(10)의 구성 요소와 동일한 것은, 동일한 부호를 부여하고 그 상세한 설명을 생략한다.
도 4의 (a)에 나타내는 바와 같이, 상기 변형예에 있어서 준비하는 하지 기판(1)은 제1 실시형태와 동일하지만, 도 4의 (b)에 나타내는 바와 같이, 제1 광밀폐층(102a)의 개구부(102h)가, 발광 소자(10)에 구비되는 제1 광밀폐층(2a)의 개구부(2h)의 형상과는 달리, 상방일수록 넓어진 테이퍼형(단면에서 보아 사다리꼴 형상)을 이루고 있다. 이것은, 개구부(102h)를 형성하기 위한 RIE 에칭 시에, 하지 기판(1)을 경사시키면서 회전시킴으로써 실현되어 이루어진다.
이러한 개구부(102h)의 형성에 계속해서는, 제1 실시형태에 있어서의 주상 발광부(6)의 형성 조건과 동일한 형성 조건에서 주상 발광부(106)의 형성을 행하지만, 도 4의 (c)에 나타내는 바와 같이, 개구부(102h)의 형상에서 기인하여, n형 층(103), 활성층(104), 및 p형 층(105)의 외형 사이즈가 주상 발광부(6)보다 커진다.
이후, 도 4의 (d)∼(e)에 나타내는 바와 같이, 제2 광밀폐층(102b)의 형성과, 연마 처리에 의한 p형 층(105)의 상면(105s)과 제2 광밀폐층(102b)의 상면(102s)으로 이루어지는 평탄면의 형성, 나아가서는, 분리 홈 형성 및 캐소드 전극(9), 투명 도전막(7), 및, 패드 전극(8)의 형성을 제1 실시형태와 동일하게 행함으로써, 도 4의 (f)에 나타내는 발광 소자(110)가 얻어진다.
발광 소자(110)에 있어서는, 그 제작 순서에서도 알 수 있듯이, 주상 발광부(106)를 구성하는 n형 층(103)의 하지 기판 근방이 상방일수록 외경 사이즈가 큰 테이퍼형을 이루고 있음으로써, n형 층(103)과 하지 기판(1)의 계면의 면적보다 상기 계면에 평행한 활성층(104)의 단면의 면적 쪽이 커져 있다. 이에 따라, 발광 소자(110)는, n형 층(103)과 하지 기판(1)의 계면의 면적이 동일한 발광 소자(10)에 비하여, 보다 큰 광추출 효율이 실현되는 것으로 되어 있다.
<제2 실시형태>
전술한 바와 같이, 제1 실시형태(및 그 변형예)에 있어서는, 하지 기판(1)으로서 배향 다결정 기판인 GaN 기판을 이용함으로써 광추출 효율이 우수한 종형 구조의 발광 소자가 실현되는 것을 설명하고 있지만, 본 실시형태에 있어서는, 횡형 구조의 발광 소자(210)에 대하여 설명한다.
도 5는, 제2 실시형태에 관련된 발광 소자(210)의 제작 도중의 모습을 모식적으로 나타내는 도면이다. 또, 본 실시형태에 관련된 발광 소자(210)에 구비되는 구성 요소로서, 제1 실시형태에 관련된 발광 소자(10)의 구성 요소와 동일한 것은, 동일한 부호를 부여하고 그 상세한 설명을 생략한다. 또, 이후의 설명에 있어서는, 모기판의 상태에 있는 하지 기판(201)을 준비하고, 다수의 발광 소자(210)를 동시에 제작하는, 소위 다수개 취득의 수법에 의해 발광 소자(210)를 제작하는 경우를 대상으로 한다.
도 5의 (a)에 나타내는 바와 같이, 본 실시형태에 있어서는, 하지 기판(201)으로서, 배향 알루미나 기판(201a)의 한쪽 주면의 대략 전면에 n형의 도전형을 나타내는 하지층(201b)이 형성되어지는 것을 이용한다.
배향 알루미나 기판(201a)은, 한쪽 주면에 있어서의 평균 입경(D)이 15 ㎛∼70 ㎛ 정도의 복수의 알루미나(Al2O3) 입자의 c축이 대체로 기판 법선 방향으로 배향하여 이루어지는 다결정 알루미나 소결체로 이루어진다. 배향 알루미나 기판(201a)의 사이즈에는, 후단의 처리 시에 취급 가능한 한 특별한 제한은 없지만, 예컨대 직경 2 인치∼8 인치이고, 두께가 500 ㎛∼2000 ㎛ 정도인 것을 이용하는 것이 적합하다.
하지층(201b)의 형성은, MOCVD 법에 의해 행한다. 우선, 배향 알루미나 기판(201a)을, MOCVD 노 내의 서셉터 상에 재치하고, 일단 수소 분위기중에서 1150℃∼1250℃의 클리닝 처리에 가열 유지함으로써 클리닝 처리를 행한 후, 기판 온도(서셉터 온도)를 500℃∼550℃의 저온 버퍼층 형성 온도로까지 저하시키고, 수소를 캐리어 가스로 하고, TMG와 암모니아를 원료로 하여, 도시하지 않은 GaN 저온 버퍼층을 10 nm∼30 nm의 두께로 성장시킨다. 계속해서, 기판 온도(서셉터 온도)를 1080℃∼1120℃의 미리 정해진 하지층 형성 온도로 하고, 질소와 수소를 캐리어 가스로 하고, TMG와 암모니아를 원료로 하고, 실란 가스를 도펀트로 하여, 하지층(201b)으로서의 Si 도프 GaN 층을 2 ㎛∼5 ㎛의 두께로 형성한다.
또, 배향 알루미나 기판(201a)에 있어서는, 제1 실시형태에 관련된 발광 소자(10)에 이용하고 있는 하지 기판(1)과 동일하게, 결정립계 등의 결정 결함(201d)이 존재한다. 또한, 하지층(201b) 중, 이러한 결정 결함(201d) 상의 부분에 있어서는, 다른 부분보다 결정 품질의 열화가 생겨 있다.
하지 기판(201)이 준비되면, 도 5의 (b)∼(e)에 나타내는 바와 같이, 제1 실시형태와 동일한 순서로, 마스크로서의 제1 광밀폐층(2a)의 형성부터, 연마 처리에 의한 p형 층(5)의 상면(5s)과 제2 광밀폐층(2b)의 상면(2s)으로 이루어지는 평탄면의 형성까지를 행한다. 그 때의, 개구부(2h)의 주기(p)나 개구경(d)의 바람직한 요건(개구경(d)과 결정립 직경(D)의 관계) 그 밖의 제조 조건은, 제1 실시형태와 동일해도 좋다.
또한 본 실시형태에 있어서의 주상 발광부(6)의 형성 시에 있어서도, 제1 실시형태와 동일하게, 결정 결함(201d)의 존재 위치의 상방에 형성되는 것은 주상 발광부(6)보다 사이즈가 작은 불완전 주상부(6β)가 되기 때문에, 최종적으로 얻어지는 발광 소자(210)에 있어서는, 발광 소자(10)와 동일하게, 결정 결함(201d)의 존재에서 기인한 전류 리크의 발생은 적합하게 억제된다.
계속되는 분리 홈의 형성에 대해서도 제1 실시형태와 동일하게 행한 후, 다음으로, 캐소드 전극(209)의 형성 위치를 확보하기 위해, 포토리소그래피 프로세스와 RIE 에칭에 의해, 하지층(201b)의 일부를 노출시킨다(도 5의 (f)). 그리고, 이러한 노출 개소에 대하여, 포토리소그래피 프로세스와 진공 증착법에 의해 캐소드 전극(209)을 형성한다. 캐소드 전극(209)의 구성 재료 및 두께는, 제1 실시형태와 동일해도 좋다. 또한, 투명 도전막(7) 및 패드 전극(8)의 형성에 대해서도, 제1 실시형태와 동일하게 행하면 된다. 이에 따라, 도 5의 (f)에 나타내는 횡형 구조의 발광 소자(210)가 얻어진다.
발광 소자(210)는, 전체의 구조가 횡형이고, 하지 기판에 배향 알루미나 기판을 이용하고 있지만, 주상 발광부(6)의 형성 양태에 대해서는 제1 실시형태에 관련된 발광 소자(10)와 동일하다. 그렇기 때문에, 본 실시형태에 관련된 발광 소자(210)에 있어서도, 제1 실시형태에 관련된 발광 소자(10)와 동일하게, 단결정 기판에 비하여 저렴하며 또한 제작이 용이한 배향 다결정 기판을 하지 기판으로서 이용하면서, 우수한 광추출 효율과 전류 리크의 억제가 실현되어 이루어진다.
실시예
(실시예)
제1 실시형태에 관련된 발광 소자(10)와 동일한 구성을 갖는 복수 종류의 발광 소자를 제작했다.
구체적으로는, 배향 GaN 기판에 있어서의 평균 입경(D)을 15 ㎛, 30 ㎛, 50 ㎛의 3 수준으로 상이하게 하고, 또한, 개구부(2h)의 개구경(주상 발광부(6)의 최대 외경 사이즈)(d)을 1 ㎛, 2 ㎛, 3 ㎛, 5 ㎛, 10 ㎛, 15 ㎛, 20 ㎛, 25 ㎛의 8 수준으로 상이하게 한 합계 24가지의 발광 소자(시료 No.1∼24)를 제작했다.
우선, 하지 기판(1)이 되는 배향 GaN 기판을 플럭스법에 의해 제작했다. 처음에, 한쪽 주면에 있어서의 평균 입경이 15 ㎛, 30 ㎛, 50 ㎛의 3종류인 배향 알루미나 기판을 8장씩 준비하고, 각각을 이용하여 배향 GaN 기판을 제작했다. 또, 어느 배향 알루미나 기판도, 직경은 2 인치이고, 두께는 400 ㎛였다.
이들 배향 알루미나 기판에 대하여 각각, MOCVD 법에 의해 두께가 20 nm인 GaN 저온 버퍼층을 형성한 후, 두께가 3 ㎛인 GaN 층을 형성함으로써, 3종류의 종기판을 얻었다. GaN 저온 버퍼층의 형성 온도는 520℃로 하고, 계속되는 GaN 층의 형성 온도는 1100℃로 했다.
이러한 3종류의 종기판에 대하여 각각, 플럭스법에 의해 GaN 후막층을 성장시켰다. 그 때, 종기판과 함께 알루미나 도가니에 충전하는 금속 Ga 및 금속 Na의 충전량은 각각, 20 g, 40 g으로 했다. 결정 육성로의 노 내 온도는 850℃로 하고, 노 내 압력은 4 MPa로 했다. 또한, 유지 시간은 20시간으로 했다. 이에 따라, 종기판 상에 대략 500 ㎛ 정도의 두께를 갖는 GaN 후막층을 성장시켰다. 알루미나 도가니를 실온까지 냉각한 후, GaN 후막층 형성 후의 종기판을 알루미나 도가니로부터 꺼냈다.
그리고, 배향 알루미나 기판측을 그라인더에 의한 연삭에 의해 제거한 후, GaN 후막층을 다이아몬드 지립을 이용하여 연마하여, 300 ㎛의 두께로 했다. 이에 따라, 3종류의 배향 GaN 기판을 얻었다. 얻어진 3종의 배향 GaN 기판의 한쪽 주면에 있어서의 평균 입경은, 하지로 되어 있던 배향 알루미나 기판에 있어서의 평균 입경과 대략 동일(15 ㎛, 30 ㎛, 50 ㎛)했다.
다음으로, 얻어진 배향 GaN 기판의 각각에 대하여 제1 광밀폐층(2a)을 형성했다. 구체적으로는 우선, 스퍼터법으로, 두께가 0.1 ㎛인 SiO2 층을 형성했다. 그 후, 상기 층에 대하여, 포토리소그래피 프로세스와 RIE 에칭 프로세스에 의해, 개구부(2h)를 상이한 개구경(d)으로 패터닝 형성했다. 어느 배향 GaN 기판에 있어서도, 개구부(2h)는, 육방 평면 격자의 격자점 위치에 형성되도록 했다. 또, 주기(p)는 전부 30 ㎛로 했다.
이러한 제1 광밀폐층(2a)의 형성이 종료되면, MOCVD 법에 의해 주상 발광부(6)를 형성했다.
우선, 기판 온도를 1100℃로 하여, n형 층(3)으로서 전자 농도가 5×1018/cm3인 Si 도프 GaN 층을, 0.7 ㎛의 두께로 형성했다.
계속해서, 기판 온도를 750℃로 하여, In0 . 1Ga0 .9N으로 이루어지고 두께가 2 nm인 제1 단위층(4a)과 GaN으로 이루어지고 두께가 10 nm인 제2 단위층(4b)을 하지 기판(1)측으로부터 이 순서로 5층씩 형성함으로써, 활성층(4)을 형성했다.
또한, 기판 온도를 1100℃로 하여, p형 클래드층(5a)으로서 홀 농도가 5×1017/cm3인 Mg 도프 Al0 . 1Ga0 .9N 층을 25 nm의 두께로 형성하고, 계속해서, p형 캡층(5b)으로서, 홀 농도가 5×1018/cm3인 Mg 도프 GaN 층을 200 nm의 두께로 형성했다.
주상 발광부(6)의 형성이 종료되면, 스퍼터법에 의해, 제2 광밀폐층(2b)으로서의 SiO2 층을 형성했다. 제2 광밀폐층(2b)은, 광밀폐층(2)의 전체 두께가 1 ㎛가 되도록 형성했다.
제2 광밀폐층(2b)의 형성이 종료되면, 그 표층 부분을 CMP 연마에 의해, p형 층(5)이(보다 엄밀하게는 p형 캡층(5b)이) 노출될 때까지 평탄하게 연마했다.
연마 처리가 종료되면, 계속해서, p형 층(5)을 활성화시키기 위해, 고속 어닐링 노(RTA)를 이용하여, 800℃의 질소 분위기중에서 10분간의 열처리를 행했다.
계속해서, 포토리소그래피 프로세스와 RIE 에칭에 의해, 최종적으로 다수개의 발광 소자(10)를 얻을 때의 분단 개소가 되는 분리 홈을 형성했다.
다음으로, 포토리소그래피 프로세스와 진공 증착법에 의해, 캐소드 전극(9)으로서의 Ti/Al/Ni/Au 다층 전극을, 하지 기판(1)의 제1 광밀폐층(2a)의 형성면과는 반대측의 주면의 대략 전면에 형성했다. 각각의 금속막의 두께는 순서대로, 15 nm, 220 nm, 40 nm, 75 nm로 했다.
이러한 캐소드 전극(9)의 형성 후, 그 오옴성 접촉 특성을 양호한 것으로 하기 위해, 700℃의 질소 분위기중에서 30초간의 열처리를 행했다.
계속해서, 스퍼터법에 의해, 투명 도전막(7)으로서의 ITO 막을, p형 층(5)의 상면(5s)과 제2 광밀폐층(2b)의 상면(2s)으로 이루어지는 평탄면의 대략 전면에 기판 온도 200℃에서 100 nm의 두께로 형성했다.
또한, 포토리소그래피 프로세스와 진공 증착법에 의해, 투명 도전막(7)의 상면의 일부에, 패드 전극(8)으로서의 Ti/Au 다층 전극을 형성했다. 각각의 금속막의 두께는 순서대로, 20 nm, 200 nm로 했다.
이러한 패드 전극(8)의 형성 후, 그 오옴성 접촉 특성을 양호한 것으로 하기 위해, 500℃의 질소 분위기중에서 5분간의 열처리를 행한다.
마지막으로, 다이서 등에 의해, 앞서 형성한 분리 홈을 따라 절단함으로써, 다수개의 발광 소자(10)를 얻었다. 소자 사이즈는 0.3 mm×0.3 mm로 했다.
(비교예)
비교예로서, 이종 재료 기판을 하지 기판으로 하고, 그 대략 전면에 발광층을 형성함으로써 발광 소자를 제작했다.
구체적으로는, 직경 2 인치이고 두께 400 ㎛인 단결정 사파이어 기판의 한쪽 주면의 대략 전면에, 실시예에 관련된 n형 층(3), 활성층(4), p형 층(5)의 형성 조건과 동일한 조건에서 발광층을 형성하며, 또한, 상기 발광층의 상면에 실시예와 동일한 조건에서 투명 도전막(7) 및 패드 전극(8)을 형성하고, 또한, 사파이어 기판의 다른쪽 주면에 실시예와 동일한 조건에서 캐소드 전극(9)을 형성하고, 그 후 절단함으로써, 다수개의 발광 소자를 제작했다.
(특성 평가)
제작한 실시예에 관련된 총 24종의 발광 소자(10) 및 비교예에 관련된 발광 소자에 대하여 각각, 20개씩을 추출하고, 각각에 대하여 순방향 +5 V 및 역방향 -100 V의 전압을 인가하여, 전류량을 측정했다. -100 V 인가 시의 전류량에 대한 +5 V 인가 시의 전류량의 비가 100 이상이 된 경우를 합격품으로 판정하고, 총 20개에 대한 합격품의 비율(%)을 구하여, 이것을 소자 수율로 했다.
또한, 소자 수율이 0%가 된 시료 이외에 대하여, 합격품의 발광 강도를 측정하여 평균치를 산출했다. 그리고, 비교예에 관련된 발광 소자를 기준 소자로 하고, 그 발광 강도에 대한 실시예의 각 시료에 대한 평균 발광 강도의 비(발광 강도비)를 구했다.
표 1에, 실시예에 관련된 총 24종의 시료에 대하여, 배향 GaN 기판에 있어서의 평균 입경(D)과, 개구부(2h)의 개구경(d)과, 양자의 비(d/D)와, 소자 수율과, 발광 강도비를 일람으로 하여 나타낸다. 다만, 표 1에 있어서는, 배향 GaN 기판에 있어서의 평균 입경(D)을 「GaN 기판에 있어서의 평균 입경(D)」으로 나타내고, 개구부(2h)의 개구경(d)을 「마스크의 개구경(d)」으로 나타내고 있다. 또, 비교예에 관련된 발광 소자의 수율은 10%였다.
Figure pct00001
표 1에 나타내는 결과로부터는, d/D가 0.5 이하이면, 즉, 개구경(d)이 평균 입경(D)의 1/2 이하이면, 소자 수율이 50% 미만으로 낮은 경우도 있기는 하지만, 비교예보다 발광 강도가 큰 발광 소자가 얻어지는 것을 알 수 있다.
더 말하자면, 평균 입경(D)이 15 ㎛로서 d/D가 0.2 이하인 경우에, 발광 강도비 300% 초과라는 발광 강도가 높은 발광 소자가 75% 이상이라는 소자 수율로 얻어졌다. 이것은, 평균 입경(D)이 20 ㎛ 미만인 경우에 d가 D/4 이하이면 발광 강도가 큰 발광 소자가 높은 소자 수율로 얻어진다는 요건을 만족시키고 있다.
또한, 평균 입경(D)이 30 ㎛로서 d/D가 0.33 이하인 경우에, 발광 강도비 300% 초과라는 발광 강도가 높은 발광 소자가 75% 이상이라는 소자 수율로 얻어졌다. 그리고, 평균 입경(D)이 50 ㎛로서 d/D가 0.3 이하인 경우에는, 발광 강도비 300% 초과라는 발광 강도가 높은 발광 소자가 70% 이상이라는 소자 수율로 얻어졌다. 이들은, 평균 입경(D)이 20 ㎛ 이상인 경우에 d가 D/3 이하이면 발광 강도가 큰 발광 소자가 높은 소자 수율로 얻어진다는 요건을 만족시키고 있다.
이들 결과는, 배향 다결정 기판인 배향 GaN 기판을 하지 기판으로서 이용하는 경우에도, 주상 발광부를 적합하게 형성하며, 또한, 광밀폐층을 형성함으로써, 기판의 대략 전면에 발광층을 형성하는 구성보다 큰 발광 강도가 얻어지는 발광 소자가 실현 가능한 것을 의미하고 있다.

Claims (20)

  1. 발광 소자에 있어서,
    배향한 복수의 결정립으로 이루어지는 배향 다결정 기판과,
    상기 배향 다결정 기판의 한쪽 주면의 결정 결함이 존재하지 않는 영역의 상방에 이산적으로 형성되어지고, 각각이 상기 배향 다결정 기판의 법선 방향으로 길이 방향을 갖는 주상(柱狀)의 부위인 복수의 주상 발광부와,
    상기 주상 발광부의 구성 재료보다 굴절률이 낮은 재료로, 상기 배향 다결정 기판의 상방에 상기 복수의 주상 발광부를 둘러싸도록 형성되어지는 광밀폐층
    을 포함하는 것을 특징으로 하는 발광 소자.
  2. 제1항에 있어서,
    상기 복수의 주상 발광부가, 상기 배향 다결정 기판의 상기 한쪽 주면에 있어서 가상적으로 정한 미리 정해진 주기를 갖는 평면 격자의 격자점 위치 중, 하방에 상기 결정 결함이 존재하지 않는 위치에 형성되어지는 것을 특징으로 하는 발광 소자.
  3. 제2항에 있어서,
    상기 복수의 결정립의 상기 한쪽 주면에 있어서의 평균 입경을 D로 하고, 상기 복수의 주상 발광부의 길이 방향에 수직인 단면에 있어서의 최대 외경 사이즈를 d로 할 때,
    d ≤ D/2
    인 것을 특징으로 하는 발광 소자.
  4. 제3항에 있어서,
    D < 20 ㎛일 때에
    d ≤ D/4
    이고,
    D ≥ 20 ㎛일 때에
    d ≤ D/3
    인 것을 특징으로 하는 발광 소자.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 평면 격자의 상기 격자점 위치 중, 하방에 상기 결정 결함이 존재하는 위치에, 상기 주상 발광부보다 길이 방향의 사이즈가 짧은 주상의 부위인 불완전 주상부가 포함되는 것을 특징으로 하는 발광 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 복수의 주상 발광부가 각각, 모두가 13족 질화물로 이루어지는 n형 층과, 활성층과, p형 층을 상기 배향 다결정 기판측으로부터 이 순서로 적층하여 이루어지는 것을 특징으로 하는 발광 소자.
  7. 제6항에 있어서,
    상기 활성층은, MQW 구조를 가지고 이루어지는 것을 특징으로 하는 발광 소자.
  8. 제6항 또는 제7항에 있어서,
    상기 광밀폐층은 SiO2로 이루어지는 것을 특징으로 하는 발광 소자.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 복수의 주상 발광부의 각각의 상단부와 상기 광밀폐층의 상면이 하나의 평탄면을 이루고 있고, 상기 평탄면에 투명 도전막이 형성되어지는 것을 특징으로 하는 발광 소자.
  10. 제9항에 있어서,
    상기 배향 다결정 기판은 배향 GaN 기판이고,
    상기 투명 도전막 상에 패드 전극이 형성되어지고,
    상기 배향 GaN 기판의 다른쪽 주면 상에 캐소드 전극이 형성되어지는 것을 특징으로 하는 발광 소자.
  11. 제9항에 있어서,
    상기 배향 다결정 기판은 배향 알루미나 기판이고,
    상기 배향 알루미나 기판 상에 n형의 도전형을 나타내는 하지층(下地層)이 형성되어지고,
    상기 복수의 주상 발광부가 상기 하지층 상에 형성되어지고,
    상기 투명 도전막 상에 패드 전극이 형성되어지고,
    상기 하지층 상에 캐소드 전극이 형성되어지는 것을 특징으로 하는 발광 소자.
  12. 발광 소자의 제조방법에 있어서,
    배향한 복수의 결정립으로 이루어짐으로써, 한쪽 주면에 결정 결함이 존재하지 않는 제1 영역과 결정 결함이 존재하는 제2 영역을 갖는 배향 다결정 기판의 상기 한쪽 주면 상에, 복수의 개구부를 갖는 제1 광밀폐층을 형성하는 제1 광밀폐층 형성 공정과,
    상기 제1 광밀폐층을 마스크로 하여, 상기 복수의 개구부에 있어서 상기 배향 다결정 기판의 상기 한쪽 주면의 상방에 n형 층과 활성층과 p형 층을 이 순서로 적층 형성시킴으로써, 상기 복수의 개구부 중 상기 제1 영역의 상방에 위치하는 개소에는 각각이 주상을 이루는 복수의 제1 주상 구조체가 형성되는 한편으로 상기 복수의 개구부 중 상기 제2 영역의 상방에 위치하는 개소에는 주상을 이루고 상기 제1 주상 구조체보다 길이 방향의 사이즈가 짧은 제2 주상 구조체가 형성되도록 하는 주상 구조체 형성 공정과,
    상기 제1 광밀폐층 상에 상기 제1 광밀폐층과 동일한 재료로 상기 제1 및 제2 주상 구조체를 덮도록 제2 광밀폐층을 형성하는 제2 광밀폐층 형성 공정과,
    상기 복수의 제1 주상 구조체에만 전기적으로 접속되고, 상기 제2 주상 구조체와는 전기적으로 접속되지 않도록 상기 제2 광밀폐층 상에 투명 도전막을 형성하는 투명 도전막 형성 공정과,
    상기 투명 도전막 상에 패드 전극을 형성하는 애노드 전극 형성 공정과,
    상기 복수의 제1 주상 구조체의 상기 배향 다결정 기판측의 단부와 전기적으로 접속되는 캐소드 전극을 형성하는 캐소드 전극 형성 공정
    을 포함하고,
    상기 제1 광밀폐층 형성 공정에 있어서는, 상기 복수의 개구부를, 그 하방 위치가 상기 제1 영역인지 상기 제2 영역인지에 상관없이, 미리 정해진 주기를 갖는 평면 격자의 격자점 위치로서 정하도록 하고,
    상기 제1 및 제2 광밀폐층 형성 공정에 있어서는 모두, 상기 제1 광밀폐층 및 상기 제2 광밀폐층이, 상기 제1 주상 구조체의 구성 재료보다 굴절률이 낮은 재료로 형성하는 것을 특징으로 하는 발광 소자의 제조방법.
  13. 제12항에 있어서,
    상기 복수의 결정립의 상기 한쪽 주면에 있어서의 평균 입경을 D로 하고, 상기 복수의 개구부의 개구경을 d로 할 때,
    d ≤ D/2
    로 하는 것을 특징으로 하는 발광 소자의 제조방법.
  14. 제13항에 있어서,
    D < 20 ㎛일 때에
    d ≤ D/4로 하고,
    D ≥ 20 ㎛일 때에
    d ≤ D/3
    으로 하는 것을 특징으로 하는 발광 소자의 제조방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 주상 구조체 형성 공정에 있어서는, 상기 n형 층과, 상기 활성층과, 상기 p형 층을, 13족 질화물로 형성하는 것을 특징으로 하는 발광 소자의 제조방법.
  16. 제15항에 있어서,
    상기 활성층을, MQW 구조를 갖도록 형성하는 것을 특징으로 하는 발광 소자의 제조방법.
  17. 제15항 또는 제16항에 있어서,
    상기 제1 및 상기 제2 광밀폐층을 SiO2로 형성하는 것을 특징으로 하는 발광 소자의 제조방법.
  18. 제12항 내지 제17항 중 어느 한 항에 있어서,
    상기 애노드 전극 형성 공정에 있어서는, 상기 복수의 제1 주상 구조체의 각각의 상단부와 상기 제2 광밀폐층의 상면이 하나의 평탄면을 이루도록 상기 제2 광밀폐층을 연마한 후에, 상기 평탄면에 투명 도전막을 형성하고, 상기 투명 도전막 상에 패드 전극을 형성하는 것을 특징으로 하는 발광 소자의 제조방법.
  19. 제18항에 있어서,
    상기 배향 다결정 기판으로서 배향 GaN 기판을 이용하고,
    상기 캐소드 전극 형성 공정에 있어서는, 상기 배향 GaN 기판의 다른쪽 주면 상에 캐소드 전극을 형성하는 것을 특징으로 하는 발광 소자의 제조방법.
  20. 제18항에 있어서,
    상기 배향 다결정 기판으로서 배향 알루미나 기판을 이용하고,
    상기 배향 알루미나 기판 상에 n형의 도전형을 나타내는 하지층을 형성하는 하지층 형성 공정을 더욱 포함하고,
    상기 제1 광밀폐층 형성 공정에 있어서는, 상기 제1 광밀폐층을 상기 하지층 상에 형성하고,
    상기 주상 구조체 형성 공정에 있어서는, 상기 제1 주상 구조체를 상기 하지층 상으로서, 상기 제1 영역의 상방에 위치하는 개소에 있어서 형성하고,
    상기 캐소드 전극 형성 공정에 있어서는, 상기 하지층 상에 캐소드 전극을 형성하는 것을 특징으로 하는 발광 소자의 제조방법.
KR1020177008863A 2014-10-01 2015-07-09 발광 소자 및 발광 소자의 제조방법 KR102319284B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-202818 2014-10-01
JP2014202818 2014-10-01
PCT/JP2015/069722 WO2016051908A1 (ja) 2014-10-01 2015-07-09 発光素子および発光素子の製造方法

Publications (2)

Publication Number Publication Date
KR20170060614A true KR20170060614A (ko) 2017-06-01
KR102319284B1 KR102319284B1 (ko) 2021-11-01

Family

ID=55629960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177008863A KR102319284B1 (ko) 2014-10-01 2015-07-09 발광 소자 및 발광 소자의 제조방법

Country Status (7)

Country Link
US (2) US9653651B2 (ko)
JP (1) JP5913761B1 (ko)
KR (1) KR102319284B1 (ko)
CN (1) CN106716650B (ko)
DE (1) DE112015004543T5 (ko)
TW (1) TWI663747B (ko)
WO (1) WO2016051908A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5913761B1 (ja) 2014-10-01 2016-04-27 日本碍子株式会社 発光素子および発光素子の製造方法
CN106673625B (zh) * 2017-01-03 2019-07-16 中国科学院上海光学精密机械研究所 晶粒定向排列透明多晶氧化铝陶瓷的制备方法
JP6939133B2 (ja) * 2017-06-22 2021-09-22 豊田合成株式会社 発光装置
JP6988460B2 (ja) * 2017-12-26 2022-01-05 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
KR102419325B1 (ko) * 2018-02-01 2022-07-12 삼성디스플레이 주식회사 플렉서블 표시 패널 및 이의 제조 방법
FR3083002B1 (fr) * 2018-06-20 2020-07-31 Aledia Dispositif optoelectronique comprenant une matrice de diodes
JP7232465B2 (ja) * 2019-03-26 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7232464B2 (ja) 2019-03-26 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2022052420A (ja) * 2020-09-23 2022-04-04 セイコーエプソン株式会社 発光装置、発光装置の製造方法およびプロジェクター
CN114284405B (zh) * 2021-12-30 2023-10-20 江苏第三代半导体研究院有限公司 发光二极管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927636A (ja) * 1995-07-12 1997-01-28 Toshiba Corp 化合物半導体装置及び化合物半導体発光装置
JP2013055170A (ja) 2011-09-02 2013-03-21 Sharp Corp 自発光ディスプレイおよび自発光ディスプレイの製造方法
WO2013147326A1 (ja) 2012-03-30 2013-10-03 日本碍子株式会社 13族元素窒化物結晶の製造方法および融液組成物

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076896A (ja) * 2007-08-31 2009-04-09 Panasonic Corp 半導体発光素子
DE102011118273A1 (de) * 2011-11-11 2013-05-16 Forschungsverbund Berlin E.V. Herstellung einer Halbleitereinrichtung mit mindestens einem säulen- oder wandförmigen Halbleiter-Element
US8895337B1 (en) * 2012-01-19 2014-11-25 Sandia Corporation Method of fabricating vertically aligned group III-V nanowires
JP5913761B1 (ja) 2014-10-01 2016-04-27 日本碍子株式会社 発光素子および発光素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927636A (ja) * 1995-07-12 1997-01-28 Toshiba Corp 化合物半導体装置及び化合物半導体発光装置
JP3410863B2 (ja) 1995-07-12 2003-05-26 株式会社東芝 化合物半導体装置及び化合物半導体発光装置
JP2013055170A (ja) 2011-09-02 2013-03-21 Sharp Corp 自発光ディスプレイおよび自発光ディスプレイの製造方法
WO2013147326A1 (ja) 2012-03-30 2013-10-03 日本碍子株式会社 13族元素窒化物結晶の製造方法および融液組成物

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
비특허문헌 1: Akihiko Kikuchi, Mizue Kawai, Makoto Tada and Katsumi Kishino, "InGaN/GaN Multiple Quantum Disk Nanocolumn Light-Emitting Diodes Grown on (111) Si Substrate", Japanese Journal of Applied Physics, Vol.43, No.12A, 2004, pp.L1524-L1526.

Also Published As

Publication number Publication date
US9660138B2 (en) 2017-05-23
JP5913761B1 (ja) 2016-04-27
WO2016051908A1 (ja) 2016-04-07
CN106716650B (zh) 2018-10-09
TWI663747B (zh) 2019-06-21
CN106716650A (zh) 2017-05-24
KR102319284B1 (ko) 2021-11-01
US20160190392A1 (en) 2016-06-30
US20170110624A1 (en) 2017-04-20
US9653651B2 (en) 2017-05-16
JPWO2016051908A1 (ja) 2017-04-27
DE112015004543T5 (de) 2017-06-22
TW201624761A (zh) 2016-07-01

Similar Documents

Publication Publication Date Title
KR102319284B1 (ko) 발광 소자 및 발광 소자의 제조방법
KR101269053B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
JP5702739B2 (ja) ホウ素導入iii族窒化物発光ダイオード装置
US20140191192A1 (en) Semiconductor light-emitting device
JP5802835B2 (ja) 発光装置の製造方法
US8912551B2 (en) Substrate assembly for crystal growth and fabricating method for light emitting device using the same
JP4882618B2 (ja) GaN系半導体発光ダイオードの製造方法
CN105679902A (zh) 微型发光二极管
TW201044637A (en) Group III nitride compound semiconductor light emitting device and production method thereof, and lamp
JP5038382B2 (ja) 半導体発光素子
JP2015082662A (ja) 半導体バッファ構造体、それを含む半導体素子及び半導体バッファ構造体を利用した半導体素子の製造方法
JP2014036231A (ja) 半導体素子の製造方法
KR20110061911A (ko) 발광 소자 및 그 제조 방법
WO2007111255A1 (ja) Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法及びランプ
EP2896077B1 (en) Light emitting device including shaped substrate
TW201528547A (zh) 氮化物半導體發光元件及其製造方法
KR101361029B1 (ko) 질화물 반도체 소자 및 그 제조방법
KR20110091246A (ko) 반도체 발광소자의 제조방법 및 이에 의해 제조된 반도체 발광소자
TWI556467B (zh) 氮化物半導體結構
KR20120131009A (ko) 발광소자 및 그의 제조방법
KR20140104755A (ko) 반도체 발광소자
KR20130065097A (ko) 발광 소자의 제조 방법
KR20120079394A (ko) 반도체 발광소자의 제조방법
KR20130085191A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20090065053A (ko) 질화물 반도체 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant