JPWO2016051908A1 - 発光素子および発光素子の製造方法 - Google Patents

発光素子および発光素子の製造方法 Download PDF

Info

Publication number
JPWO2016051908A1
JPWO2016051908A1 JP2015562614A JP2015562614A JPWO2016051908A1 JP WO2016051908 A1 JPWO2016051908 A1 JP WO2016051908A1 JP 2015562614 A JP2015562614 A JP 2015562614A JP 2015562614 A JP2015562614 A JP 2015562614A JP WO2016051908 A1 JPWO2016051908 A1 JP WO2016051908A1
Authority
JP
Japan
Prior art keywords
light emitting
light
columnar
layer
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015562614A
Other languages
English (en)
Other versions
JP5913761B1 (ja
Inventor
倉岡 義孝
義孝 倉岡
翔平 大上
翔平 大上
滑川 政彦
政彦 滑川
守道 渡邊
守道 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Application granted granted Critical
Publication of JP5913761B1 publication Critical patent/JP5913761B1/ja
Publication of JPWO2016051908A1 publication Critical patent/JPWO2016051908A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

安価かつ作製容易であるとともに光取り出し効率に優れた発光素子を提供する。発光素子が、配向した複数の結晶粒からなる配向多結晶基板と、配向多結晶基板の一方主面の結晶欠陥が存在しない領域の上方に離散的に設けられてなり、それぞれが配向多結晶基板の法線方向に長手方向を有する柱状の部位である複数の柱状発光部と、柱状発光部の構成材料よりも屈折率の低い材料にて、配向多結晶基板の上方に複数の柱状発光部を取り囲むように設けられてなる光閉じ込め層と、を備えるようにした。

Description

本発明は、発光素子に関し、特に、その構造に関する。
13族窒化物(III族窒化物)を発光部の形成材料として用いた発光素子(LED)はすでに広く知られている。係る従来周知の発光素子においては、通常、例えばサファイアなどの13族窒化物とは異なる材料からなる基板(異種材料基板)が下地基板として用いられ、該下地基板の上に13族窒化物からなる複数の結晶層が積層されてなる。
例えば、サファイア基板やセラミック基板、表面にシリコン酸化膜を形成したシリコン基板など、少なくとも表面が絶縁性とされた基板の上にシリコン薄膜とn型のGaN層とからなる下部配線を形成し、さらにその上にシリコン窒化膜からなるマスクを形成したうえで、該マスクに設けられた複数の開口部のそれぞれの位置においていずれも13族窒化物からなる第1導電型の半導体層と活性層と第2導電型の半導体層とを積層形成させることによって複数の柱状の発光部を備えるようにした自発光ディスプレイも、すでに公知である(例えば、特許文献1参照)。係る自発光ディスプレイにおいては、発光部の周囲に、発光部を構成する半導体の屈折率よりも小さい屈折率を持つ低屈折率体が配置されてなる。
また、n型のシリコン単結晶基板の上に、RF−MBE法によって、13族窒化物からなりナノコラムと呼ばれる1μm以下の径の柱状のLED構造を密に形成する技術もすでに公知である(例えば、非特許文献1参照)。
また、c軸方向に配向性を有する化合物半導体からなる配向性多結晶基板を作製する技術、およびこの基板上に窒化物化合物半導体膜を形成し発光層を有する半導体層を積層する技術が公知である(例えば、特許文献2参照)。
一方、フラックス法により窒化ガリウム単結晶自立基板を作製する方法もすでに公知である(例えば、特許文献3参照)。
異種材料基板を下地基板として用いた従来周知の発光素子においては、下地基板と13族窒化物層との格子定数や熱膨張率の差が原因となって、発光部を構成する13族窒化物層に転位が伝播し、係る転位の形成箇所において電流リークが生じることが、発光強度の向上を妨げる要因の一つとなっていた。
これに対し、窒化ガリウム単結晶自立基板を下地基板とした場合には、13族窒化物層との格子定数や熱膨張率の差の問題は解消されるが、大面積化は容易でないため、素子製造コストが高くなるという問題がある。
一方、特許文献1や非特許文献1に開示された発光素子においては、異種材料基板を用いつつも、構成上の工夫によって、発光効率の向上が図られている。しかしながら、特許文献1に開示された技術の場合、絶縁性の基板を用いているために縦型構造の発光素子を作成できないという問題がある。また、非特許文献1に開示された技術の場合、転位や歪みの低減された発光部の形成が可能ではあるものの、シリコン単結晶基板を用いるために、やはりコスト面での制約がある。
特開2013−55170号公報 特許第3410863号公報 国際公開第2013/147326号
Akihiko Kikuchi, Mizue Kawai, Makoto Tada and Katsumi Kishino,"InGaN/GaN Multiple Quantum Disk Nanocolumn Light-Emitting Diodes Grown on (111) Si Substrate",Japanese Journal of Applied Physics,Vol.43,No.12A,2004,pp.L1524-L1526.
本発明は、上記課題に鑑みてなされたものであり、安価かつ作製容易であるとともに光取り出し効率に優れた発光素子を提供することを目的とする。
上記課題を解決するため、本発明の第1の態様では、発光素子が、配向した複数の結晶粒からなる配向多結晶基板と、前記配向多結晶基板の一方主面の結晶欠陥が存在しない領域の上方に離散的に設けられてなり、それぞれが前記配向多結晶基板の法線方向に長手方向を有する柱状の部位である複数の柱状発光部と、前記柱状発光部の構成材料よりも屈折率の低い材料にて、前記配向多結晶基板の上方に前記複数の柱状発光部を取り囲むように設けられてなる光閉じ込め層と、を備えるようにした。
本発明の第2の態様では、第1の態様に係る発光素子において、前記複数の柱状発光部が、前記配向多結晶基板の前記一方主面において仮想的に定めた所定の周期を有する平面格子の格子点位置のうち、下方に前記結晶欠陥が存在しない位置に設けられてなるようにした。
本発明の第3の態様では、第2の態様に係る発光素子において、前記複数の結晶粒の前記一方主面における平均粒径をDとし、前記複数の柱状発光部の長手方向に垂直な断面における最大外径サイズをdとするとき、d≦D/2であるようにした。
本発明の第4の態様では、第3の態様に係る発光素子において、D<20μmのときにd≦D/4であり、D≧20μmのときにd≦D/3であるようにした。
本発明の第5の態様では、第2ないし第4のいずれかの態様に係る発光素子において、前記平面格子の前記格子点位置のうち、下方に前記結晶欠陥が存在する位置に、前記柱状発光部よりも長手方向のサイズが短い柱状の部位である不完全柱状部が備わるようにした。
本発明の第6の態様では、第1ないし第5のいずれかの態様に係る発光素子において、前記複数の柱状発光部がそれぞれ、いずれもが13族窒化物からなるn型層と、活性層と、p型層とを前記配向多結晶基板の側からこの順に積層してなるものであるようにした。
本発明の第7の態様では、第6の態様に係る発光素子において、前記活性層が、MQW構造を有してなるようにした。
本発明の第8の態様では、第6または第7の態様に係る発光素子において、前記光閉じ込め層がSiOからなるようにした。
本発明の第9の態様では、第1ないし第8のいずれかの態様に係る発光素子において、前記複数の柱状発光部のそれぞれの上端と前記光閉じ込め層の上面とが一の平坦面をなしており、前記平坦面に透明導電膜が設けられてなるようにした。
本発明の第10の態様では、第9の態様に係る発光素子において、前記配向多結晶基板が配向GaN基板であり、前記透明導電膜上にパッド電極が設けられてなり、前記配向GaN基板の他方主面上にカソード電極が設けられてなるようにした。
本発明の第11の態様では、第9の態様に係る発光素子において、前記配向多結晶基板が配向アルミナ基板であり、前記配向アルミナ基板の上にn型の導電型を呈する下地層が設けられてなり、前記複数の柱状発光部が前記下地層の上に形成されてなり、前記透明導電膜上にパッド電極が設けられてなり、前記下地層の上にカソード電極が設けられてなるようにした。
本発明の第12の態様では、発光素子の製造方法が、配向した複数の結晶粒からなることで、一方主面に結晶欠陥が存在しない第1の領域と結晶欠陥が存在する第2の領域とを有する配向多結晶基板の前記一方主面上に、複数の開口部を有する第1光閉じ込め層を形成する第1光閉じ込め層形成工程と、前記第1光閉じ込め層をマスクとして、前記複数の開口部において前記配向多結晶基板の前記一方主面の上方にn型層と活性層とp型層とをこの順に積層形成させることによって、前記複数の開口部のうち前記第1の領域の上方に位置する箇所にはそれぞれが柱状のをなす複数の第1の柱状構造体が形成されるようにする一方で前記複数の開口部のうち前記第2の領域の上方に位置する箇所には柱状をなし前記第1の柱状構造体よりも長手方向のサイズが短い第2の柱状構造体が形成されるようにする柱状構造体形成工程と、前記第1光閉じ込め層の上に前記第1光閉じ込め層と同じ材料にて前記第1および第2の柱状構造体を覆うように第2光閉じ込め層を形成する第2光閉じ込め層形成工程と、前記複数の第1の柱状構造体のみに電気的に接続され、前記第2の柱状構造体とは電気的に接続されないように前記第2光閉じ込め層の上に透明導電膜を形成する透明導電膜形成工程と、前記透明導電膜の上にパッド電極を形成するアノード電極形成工程と、前記複数の第1の柱状構造体の前記配向多結晶基板側の端部と電気的に接続されるカソード電極を形成するカソード電極形成工程と、を備え、前記第1光閉じ込め層形成工程においては、前記複数の開口部を、所定の周期を有する平面格子の格子点位置として定めるようにし、前記第1および第2光閉じ込め層形成工程においてはいずれも、前記第1光閉じ込め層および前記第2光閉じ込め層が、前記第1の柱状構造体の構成材料よりも屈折率の低い材料にて形成するようにした。
本発明の第13の態様では、第12の態様に係る発光素子の製造方法において、前記複数の結晶粒の前記一方主面における平均粒径をDとし、前記複数の開口部の開口径をdとするとき、d≦D/2とするようにした。
本発明の第14の態様では、第13の態様に係る発光素子の製造方法において、D<20μmのときにd≦D/4とし、D≧20μmのときにd≦D/3とするようにした。
本発明の第15の態様では、第12ないし第14のいずれかの態様に係る発光素子の製造方法において、前記柱状構造体形成工程においては、前記n型層と、前記活性層と、前記p型層とを、13族窒化物にて形成するようにした。
本発明の第16の態様では、第15の態様に係る発光素子の製造方法において、前記活性層を、MQW構造を有するように形成するようにした。
本発明の第17の態様では、第15または第16の態様に係る発光素子の製造方法において、前記第1および前記第2の光閉じ込め層をSiOにて形成するようにした。
本発明の第18の態様では、第12ないし第17のいずれかの態様に係る発光素子の製造方法において、前記アノード電極形成工程においては、前記複数の第1の柱状構造体のそれぞれの上端と前記第2の光閉じ込め層の上面とが一の平坦面をなすように前記第2の光閉じ込め層を研磨したうえで、前記平坦面に透明導電膜を設け、前記透明導電膜上にパッド電極を形成するようにした。
本発明の第19の態様では、第18の態様に係る発光素子の製造方法において、前記配向多結晶基板として配向GaN基板を用い、前記カソード電極形成工程においては、前記配向GaN基板の他方主面上にカソード電極を設けるようにした。
本発明の第20の態様では、第18の態様に係る発光素子の製造方法において、前記配向多結晶基板として配向アルミナ基板を用い、前記配向アルミナ基板の上にn型の導電型を呈する下地層を形成する下地層形成工程、をさらに備え、前記第1光閉じ込め層形成工程においては前記第1光閉じ込め層を前記下地層の上に形成し、前記柱状構造体形成工程においては、前記第1の柱状構造体を前記下地層の上であって、前記第1の領域の上方に位置する箇所において形成し、前記カソード電極形成工程においては、前記下地層の上にカソード電極を設けるようにした。
本発明の第1ないし第20の態様によれば、下地基板として、単結晶基板に比して安価でかつ作製容易な配向多結晶基板を用いつつも、光取り出し効率が優れるとともに、電流リークの抑制された縦型構造の発光素子を実現することができる。
特に、本発明の第12ないし第20の態様によれば、開口部の位置を直下に結晶欠陥が存在しているか否かによらず平面格子の格子点位置として機械的に定めるにも関わらず、下地基板の結晶欠陥が存在しない第1の領域上に形成された第1の柱状構造体のみを柱状発光部として好適に利用することができる。
第1の実施の形態に係る発光素子10の構成を模式的に示す図である。 発光素子10の作製途中の様子を模式的に示す図である。 平面視円形状の開口部2hが六方平面格子の格子点位置に設けられてなる場合の第1光閉じ込め層2aを例示する平面図である。 第1の実施の形態の変形例に係る発光素子110の作製途中の様子を模式的に示す図である。 第2の実施の形態に係る発光素子210の作製途中の様子を模式的に示す図である。 全面積層発光素子における発光構造を例示する図である。
本明細書中に示す周期表の族番号は、1989年国際純正応用化学連合会(International Union of Pure Applied Chemistry:IUPAC)による無機化学命名法改訂版による1〜18の族番号表示によるものであり、13族とはアルミニウム(Al)・ガリウム(Ga)・インジウム(In)等を指し、14族とは、シリコン(Si)、ゲルマニウム(Ge)、スズ(Sn)、鉛(Pb)等を指し、15族とは窒素(N)・リン(P)・ヒ素(As)・アンチモン(Sb)等を指す。
<第1の実施の形態>
<発光素子の構成>
図1は、本実施の形態に係る発光素子10の構成を模式的に示す図である。図1(a)は、発光素子10全体の模式断面図である。図1(a)に示すように、発光素子10は、主に、下地基板1と、第1光閉じ込め層2aと第2光閉じ込め層2bとが下地基板側からこの順に積層されてなる光閉じ込め層2と、いずれも13族窒化物(III族窒化物)からなるn型層3、活性層4、およびp型層5が下地基板側からこの順に積層されてなる複数の柱状発光部6(第1の柱状構造体)と、透明導電膜7と、パッド電極8と、カソード電極9とを備える。発光素子10は、概略、縦型の発光素子構造を有し、パッド電極8とカソード電極9との間に通電がなされると、両電極の間に存在する複数の柱状発光部6において発光が生じるようになっている。
また、図1(b)は、柱状発光部6の詳細構成を示す断面図である。図1(b)に示すように、柱状発光部6において活性層4は、第1単位層4aと第2単位層4bとが下地基板側からこの順に繰り返し交互に積層されてなることで多重量子井戸(MQW)構造を有するものとなっている。一方、p型層5は、p型クラッド層5aとp型キャップ層5bとが下地基板側からこの順に積層されることによって構成されてなる。
下地基板1は、複数のGaN結晶からなる多結晶基板である。ただし、それぞれのGaN結晶は、そのc軸方向が下地基板1の主面の法線方向(以下、単に法線方向とも称する)に略一致するように(概ね揃うように)配向させられ、連結されてなる。下地基板1は、配向多結晶基板の一種であって、以下においては配向GaN基板とも称する。ただし、厳密にいえば、各々のGaN結晶のc軸方向は、下地基板1の法線方向からわずかにずれている。GaN結晶のc軸方向の、下地基板1の法線方向からのずれ角を、チルト角と称する。
また、下地基板1には、その構成および製法に起因して、結晶粒界等の結晶欠陥1dが存在し、その一部は法線方向において貫通してなる。しかしながら、下地基板1は、法線方向においては概ね単結晶構造を有するものとみなすことができ、発光機能等のデバイス特性を確保するのに十分な高い結晶性を有するものとなっている。その一方で、下地基板1はあくまで配向GaN基板であって単結晶基板ではないことから、単結晶GaN基板に比して製造コストが低いという特長も有する。
発光素子10の製造過程における把持などの取扱いの容易さを鑑みると、下地基板1は数十μm程度以上の厚みを有することが好ましい。また、下地基板1を構成するGaN結晶の平均粒径(より具体的には、下地基板1の主面の面内方向における平均粒径)Dは、15μm以上であることが好ましい。係る平均粒径Dの上限には原理上は特段の制限はないが、実際に多結晶の配向GaN基板を作製するという観点からすると、200μm程度が事実上の上限となる。下地基板1の作製手法については後述する。
光閉じ込め層2は、下地基板1の一方主面側において、複数の柱状発光部6の周囲を取り囲むように設けられてなる。光閉じ込め層2は、柱状発光部6を構成する13族窒化物よりも屈折率が小さい材料からなる。なお、GaNの場合で屈折率は2.4〜2.6程度である。光閉じ込め層2の材料としては、SiO、Al、SiN、SiONなどが例示されるが、製造の容易さの観点からは、SiO2が好ましい。これにより、柱状発光部6において発生した光は光閉じ込め層2との界面における反射を繰り返しつつ柱状発光部6の長手方向に伝播し、最終的には、透明導電膜7を通じて素子外部へと放出される。すなわち、光閉じ込め層2は、柱状発光部6において発生した光を柱状発光部6内に閉じ込める効果を有するものとなっている。係る光閉じ込め効果により、発光素子10の光取り出し効率は高められてなる。
なお、上述のように光閉じ込め層2は第1光閉じ込め層2aと第2光閉じ込め層2bとの2層構造を有してなる。このうちの第1光閉じ込め層2aは、詳細は後述するが、柱状発光部6を形成する際にその形成位置を規定するマスクとして用いられる層でもある。ただし、両層は、光閉じ込め効果を奏する点では全く同様である。
マスクとしての機能を好適に果たすという点からは、第1光閉じ込め層2aは、100nm〜1000nmの厚みに設けられるのが好適である。一方、光閉じ込め層2全体の厚みは、柱状発光部6の厚み(長手方向のサイズ)と同じとなる。
柱状発光部6は、発光素子10において実際に発光を担う部位であり、下地基板1の光閉じ込め層2が備わる側の主面の上方に、法線方向に沿って延在する円柱状、多角柱状その他柱状の(ロッド状の)積層構造体として備わる。柱状発光部6は、下地基板1の当該主面上に、13族窒化物からなる複数の層を順次にエピタキシャル成長させることによって設けられてなる。発光素子10には、複数の柱状発光部6が、下地基板1の主面上に離散的に備わっている。
それぞれの柱状発光部6は、上述したように、n型層3と、第1単位層4aと第2単位層4bとによってMQW構造が形成されてなる活性層4と、p型クラッド層5aとp型キャップ層5bとからなるp型層5とが積層した構成を有する。それぞれの柱状発光部6のc軸方向は、直下のGaN結晶のc軸方向と一致してなる。これは、換言すれば、それぞれの柱状発光部6のc軸方向が、下地基板1の法線方向と概ね一致していることを意味する。
n型層3は、電子濃度が2×1018/cm〜2×1019/cmとなるようにSiがドープされたGaNからなり、400nm〜5000nmの厚みを有するのが好適である。
活性層4は、第1単位層4aがInGa1−xN(0<x≦0.2)なる組成の13族窒化物にて2nm〜10nmの厚みを有してなり、第2単位層4bがGaNにて5nm〜15nmの厚みを有してなり、かつ、第1単位層4aと第2単位層4bのペアの繰り返し積層数が3〜8であるのが好適である。
p型クラッド層5aは、ホール濃度が5×1017/cm〜5×1018/cmとなるようにMgがドープされたAlGa1−yN(0<y≦0.2)なる組成の13族窒化物からなり、50nm〜150nmの厚みを有するのが好適である。
p型キャップ層5bは、ホール濃度が1×1018/cm〜1×1019/cmとなるようにMgがドープされたGaNからなり、200nm〜650nmの厚みを有するのが好適である。
以上のような構成を有することから、柱状発光部6の長手方向のサイズは500nm〜6000nm程度となる。なお、発光素子10においては、全ての柱状発光部6の上端部(より具体的にはp型キャップ層5bの上端部)と光閉じ込め層2の上面(より具体的には第2光閉じ込め層2bの上面)とが面一となっていることから、柱状発光部6の長手方向のサイズは該柱状発光部6が埋め込まれた光閉じ込め層2の厚みと同じとなっている。
柱状発光部6の詳細およびその形成態様に基づく作用効果については後述する。
透明導電膜7は、第2光閉じ込め層2bの上面と全ての柱状発光部6の上端部とに隣接する態様にて形成されてなる。これにより、全ての柱状発光部6は透明導電膜7と電気的に接続されてなる。透明導電膜7は、例えばITOや酸化亜鉛などによって50nm〜200nm程度の厚みに形成されてなる。
パッド電極8は、柱状発光部6の上端部分と電気的に接続される電極である。パッド電極8は、透明導電膜7の上面の一部に設けられてなる。パッド電極8は、Ti/Au積層膜として形成されてなるのが好適な一例である。パッド電極8となるTi/Au積層膜を構成するTi膜、Au膜の厚みはそれぞれ、20nm〜200nm、50nm〜500nm程度であるのが好ましい。
カソード電極9は、柱状発光部6の下地基板1側の端部と電気的に接続される電極である。カソード電極9は、下地基板1の柱状発光部6等が備わる側の主面とは反対側の他方主面上の略全面に備わる。カソード電極9は、Ti/Al/Ni/Au多層膜として形成するのが好適である。カソード電極9となるTi/Al/Ni/Au多層膜を構成するTi膜、Al膜、Ni膜、Au膜の厚みは、それぞれ、10nm〜30nm、150nm〜1000nm、20nm〜100nm、50nm〜500nm程度であるのが好ましい。
<柱状発光部の詳細>
次に、柱状発光部6について、特に、その配置位置およびサイズと、これによる作用効果について、詳細に説明する。
上述のように、発光素子10において柱状発光部6は、下地基板1の一方主面上に離散的に備わっているが、より具体的には、それぞれの柱状発光部6は、当該主面上において仮想的に定めた所定の周期pを有する平面格子(例えば六方平面格子や正方平面格子など)の格子点位置(以下、形成候補位置)であって、かつ、当該主面に結晶欠陥1dが存在していない箇所に、備わっている。換言すれば、下地基板1の一方主面上において周期pで2次元的に定められてなる形成候補位置のうち、下地基板1の一方主面の結晶欠陥1dが存在しない領域(第1の領域)の上方に、備わっている。また、それぞれの柱状発光部6は、長手方向に垂直な断面における最大のサイズ(最大外径サイズ)dがD/2以下であるという要件をみたして備わっている。
これにより、本実施の形態に係る発光素子10においては、実質的に単結晶とみなせるGaN結晶上にのみ、柱状発光部6が形成されてなる。すなわち、いずれの柱状発光部6も、下地基板1に存在する結晶粒界等の結晶欠陥1dの影響を受けずに形成されてなる。それゆえ、いずれの柱状発光部6も、優れた結晶品質を有するものとなっている。
なお、後述するように、柱状発光部6の形成候補位置は、第1光閉じ込め層2aの形成時に設けられる開口部2hの位置として規定される(図3参照)。
また、周期pは、柱状発光部6の最小ピッチとなる値であり、下地基板1を構成するGaN結晶の平均粒径Dの値にもよるが、15μm〜70μm程度が好適である。係る場合に、発光素子10は上記要件をみたす多数の柱状発光部6を好適に備えるものとなる。結晶品質の優れた柱状発光部6を多数備えることは、発光素子10における発光強度の増大に資するものとなっている。
仮に周期pが小さ過ぎると、自ずから柱状発光部6の最大外径サイズdも小さくなり、柱状発光部6の数は増えるものの結晶欠陥1dと重なる形成候補位置も多くなるために、結果として十分な発光強度は得られない。一方、周期pが大き過ぎる場合には、柱状発光部6の数が少なくなるため、やはり十分な発光強度は得られない。
より詳細は、平均粒径Dが20μm未満の場合は、サイズdはD/4以下が好ましく、平均粒径Dが20μm以上の場合は、サイズdはD/3以下が好ましい。これらを満たす場合には、発光強度の大きな発光素子10が歩留まりよく作製される。
一方、サイズdの下限については、柱状発光部6が形成可能である限りにおいて、制限はない。ただし、サイズdが1μm以上の場合には、後述するように柱状発光部6をMOCVD法によって比較的容易に形成することが可能である。あるいは、例えば公知のナノワイヤの形成手法を適用することによってサイズdが100nm〜1000nm程度となるように柱状発光部6を形成することも可能である。
なお、発光素子10において、柱状発光部6の形成候補位置であって直下に結晶欠陥1dが存在している箇所には、柱状発光部6ではなく、柱状発光部6と同様の積層構成(発光構造)を有するものの柱状発光部6よりも長手方向のサイズが小さい不完全柱状部6β(第2の柱状構造体)が存在している。換言すれば、不完全柱状部6βは、下地基板1の一方主面上において周期pで2次元的に定められてなる形成候補位置のうち、下地基板1の一方主面の結晶欠陥1dが存在する領域(第2の領域)の上方に、形成されてなる。不完全柱状部6βは、結晶欠陥1dの存在する箇所が成長の起点(成長下地)となっているがために、柱状発光部6と同一の結晶成長条件で形成されてなるものの成長レートが柱状発光部6よりも小さくなってしまっている部位である。柱状発光部6とは異なり、不完全柱状部6βは、その上端部分が第2光閉じ込め層2bによって覆われ、透明導電膜7と電気的に接続されていないので、発光に寄与することはない。
仮に、下地基板1として本実施の形態と同様に配向GaN基板を用い、従来の発光素子のように当該基板の一方主面の略全面にn型層、活性層、およびp型層を順次に積層して発光構造(LED構造)を形成した発光素子(以下、全面積層発光素子)の場合、配向GaN基板をなす各結晶粒の結晶欠陥1dに起因して、その上方に形成された部分には、面内方向においてn型層、活性層、およびp型層からなるLED構造に不連続が生じ得る。図6は、この点を説明するべく示す、全面積層発光素子における発光構造を例示する図である。図6に示すように、全面積層発光素子の場合も、結晶欠陥1dの上方においては成長レートが遅くなるために、周囲に比して、発光構造を形成するn型層3、活性層4、およびp型層5の積層方向サイズが小さい不完全柱状部6βが形成される。そのため、各層が面内方向に連続せず、正常に形成されたn型層3が不完全柱状部6βの活性層4さらにはp型層5と接触したり、正常に形成された活性層4が不完全柱状部6βのp型層5と接触する場合が起こり得る。特に、活性層4(なかでもMQW構造)に不連続が生じた場合、p型層5の上に形成されたp型電極が、活性層4やn型層3に接触するといった不都合が生じるため、電流リークが生じる要因となる。しかも、配向GaN基板においては係る結晶欠陥1dが不揃いに存在することから、全面積層発光素子の場合、基板表面においてこれを避けて結晶成長させることや、結晶欠陥1d上の成長部分を避けて電極を形成することは困難である。
これに対し、本実施の形態に係る発光素子10の場合、結晶欠陥1d上には透明導電膜7と電気的に接続されない不完全柱状部6βのみが存在し、柱状発光部6は結晶欠陥1d上には存在していないので、そのような電流リークの発生が好適に抑制されてなる。このことは、見方を変えれば、本実施の形態に係る発光素子10は、結晶欠陥1d上に不完全柱状部6βを配置することで、電流リークの発生を抑制したものであると捉えることができる。すなわち、発光素子10において、不完全柱状部6βは、電流リーク抑制部として機能をしているということができる。
なお、本実施の形態に係る発光素子10の場合、全面積層発光素子に比して、下地基板1の一方主面の面積に対する発光を担う部分の面積の割合が小さいが、上述したように柱状発光部6の周囲に光閉じ込め層2を備えることで、むしろ全面積層発光素子よりも光取り出し効率は高められる。
ゆえに、上述のような構成を有することで、本実施の形態に係る発光素子10においては、配向GaN基板を下地基板1として用いつつも、優れた発光強度が実現されてなる。
<発光素子の作製方法>
次に、本実施の形態に係る発光素子10を作製する方法について説明する。以降の説明においては、母基板(ウェハ)の状態にある下地基板1を用意し、多数の発光素子10を同時に作製する、いわゆる多数個取りの手法によって発光素子10を作製する場合を対象とする。図2は、発光素子10の作製途中の様子を模式的に示す図である。
まず、下地基板1として、図2(a)に示すような結晶粒界等の結晶欠陥1dが存在する配向GaN基板を用意(作製)する。配向GaN基板の作製方法としては、例えば、フラックス法(Naフラックス法)によるものが例示される。
フラックス法による場合、まず、配向多結晶基板である配向アルミナ基板を用意する。
配向アルミナ基板は、一方主面における平均粒径15μm〜70μm程度のアルミナ(Al)粒子のc軸が概ね基板法線方向に配向してなる多結晶アルミナ焼結体からなる。アルミナ基板のサイズには、後段の処理に際して取り扱い可能な限りにおいて特段の制限はないが、例えば直径2インチ〜8インチで、厚みが500μm〜2000μm程度のものを用いるのが好適である。
そして、この配向アルミナ基板の一方主面上に、水素をキャリアガスとし、TMG(トリメチルガリウム)とアンモニアとを原料ガスとして、MOCVD法によって20nm〜30nm程度の厚みのGaN低温バッファ層および1μm〜5μm程度の厚みのGaN層を順次に形成することにより、種基板を得る。GaN低温バッファ層の形成温度は510℃〜530℃程度であればよく、続くGaN層の形成温度は1050℃〜1150℃程度であればよい。
係る種基板を、アルミナ基板のサイズに応じた重量の金属Gaおよび金属Naとともにアルミナ坩堝に充填し、さらに、該アルミナ坩堝を耐熱金属製の育成容器に入れて密閉する。係る育成容器を耐熱・耐圧の結晶育成炉内に載置する。炉内温度を750℃〜900℃とし、窒素ガスを導入して炉内圧力を3MPa〜5MPaとした後、該育成容器を水平回転させながら50時間〜100時間保持することによって、250μm〜500μm程度の厚みを有するGaN厚膜層を成長させる。係る場合において、GaN厚膜層は、下地となっているアルミナ基板をなす個々の結晶粒の結晶方位に倣って結晶粒がc軸配向してなる配向多結晶層として得られる。
そして、配向アルミナ基板側をグラインダーによる研削などにより除去した後、GaN厚膜層をダイヤモンド砥粒などの公知の手法を用いて所望の厚みに研磨することによって、配向GaN基板が得られる。
配向アルミナ基板上に形成されたGaN厚膜層も多結晶層となっており、かつ、配向アルミナ基板に倣って、各結晶粒のc軸が概ね基板法線方向に配向してなるものの、結晶粒界等の結晶欠陥1dを内包してなる。従って、最終的に得られる配向GaN基板も、この特長を有するものとなっている。
下地基板1としての配向GaN基板が得られると、図2(b)に示すように、その一方主面上に第1光閉じ込め層2aを形成する。第1光閉じ込め層2aは、これを平面視した場合に貫通孔たる開口部2hが平面格子(例えば六方平面格子や正方平面格子など)の格子点位置に位置するように、形成される。図3は、平面視円形状の開口部2hが六方平面格子の格子点位置に設けられてなる場合の第1光閉じ込め層2aを例示する平面図である。上述したように、係る開口部2hの配置位置が、柱状発光部6の形成候補位置となる。すなわち、第1光閉じ込め層2aは柱状発光部6(および不完全柱状部6β)を形成する際にマスクとして機能する。換言すれば、柱状発光部6もしくは不完全柱状部6βの形成位置となる。
開口部2hの最大外径サイズは柱状発光部6の最大外径サイズdと略一致した値であればよく、また、周期pは上述のように30μm〜100μm程度が好適である。なお、開口部2hの配置位置、つまりは柱状発光部6の形成候補位置は、下地基板1に不揃いに存在する結晶欠陥1dの位置を何ら考慮せずにいわば機械的に定められる。
このような第1光閉じ込め層2aの形成は、例えばスパッタ法やCVD法にて、SiOやAl、SiN、SiONなど、柱状発光部6を構成する13族窒化物よりも屈折率の小さい材料の層を0.05μm〜5μmの厚みに形成した後、当該層に対しフォトリソグラフィープロセスとRIEエッチングプロセスとによって開口径dの開口部2hをパターニングすることによって行うことができる。
第1光閉じ込め層2aの形成が終わると、図2(c)に示すように、開口部2hに柱状発光部6を形成する。柱状発光部6の形成は、MOCVD法によって行う。
まず、第1光閉じ込め層2aを形成した下地基板1を、第1光閉じ込め層2aの側が形成面となるようにMOCVD炉内のサセプタ上に載置する。そして、水素・窒素混合雰囲気中で基板温度(サセプタ温度)を1050℃〜1150℃の所定のn型層形成温度とし、窒素と水素をキャリアガスとし、TMG(トリメチルガリウム)とアンモニアとを原料とし、シランガスをドーパントとして、n型層3としてのSiドープGaN層を開口部2hにおいて下地基板1の上に成長させる。
続いて、基板温度(サセプタ温度)を750℃〜850℃の所定の活性層層形成温度とし、窒素と水素をキャリアガスとし、TMGおよびTMI(トリメチルインジウム)とアンモニアとを原料として、n型層3の上に、InGa1−xN(0<x≦0.2)なる組成の13族窒化物からなる第1単位層4aとGaNからなる第2単位層4bとを下地基板1側からこの順に繰り返し交互に形成することによって、MQW構造を有する活性層4を形成する。
さらに、基板温度(サセプタ温度)を1000℃〜1100℃の所定のp型層形成温度とし、窒素と水素をキャリアガスとし、TMGおよびTMA(トリメチルアルミニウム)とアンモニアとを原料とし、CpMgをドーパントとして、活性層4の上に、p型層5として、AlGa1−yN(0<y≦0.2)なる組成の13族窒化物にMgがドープされてなるp型クラッド層5aとMgドープGaNからなるp型キャップ層5bとをこの順に形成する。なお、p型キャップ層5bの形成に際しては、その上端部分5eを後段の処理にて研磨することから、係る研磨による減失分を見越して形成厚みを定める必要がある。具体的には、上述のように、p型キャップ層5bは50nm〜200nmの厚みを有するのが好適であることから、係る厚みよりも100nm〜300nm程度大きな形成厚みとするのがよい。
以上の手順を行うことによって、開口部2hに柱状発光部6が形成される。上述のように、開口部2hの配置位置は機械的に定められるので、一部の開口部2hの直下には結晶欠陥1dが存在する場合もあるが、結晶欠陥1dが存在する箇所においては、柱状発光部6の成長レートよりも小さい成長レートにて、柱状発光部6よりも短い不完全柱状部6βが形成されることになるので、実際に所望のサイズの柱状発光部6が形成されるのは、開口部2hの直下に結晶欠陥1dが存在していない箇所のみである。換言すれば、本実施の形態においては、成長起点(成長下地)の状態の違いに起因した成長レートの違いを利用することで、特段の制御や峻別を行わずとも、柱状発光部6の形成箇所から、下地基板1をなすGaN結晶の結晶粒界部分を除外しているともいえる。
柱状発光部6の形成が終わると、続いて、図2(d)に示すように、第2光閉じ込め層2bを形成する。第2光閉じ込め層2bは、第1光閉じ込め層2aと同様、SiO、Al、SiN、SiONなど、柱状発光部6を構成する13族窒化物よりも屈折率の小さい材料を構成材料として、柱状発光部6および不完全柱状部6βの間を埋めるように、かつ、柱状発光部6の最上層たるp型層5の上端部分5eを覆うように形成される。換言すれば、第2光閉じ込め層2bは、露出している柱状発光部6および不完全柱状部6βを覆うように、形成される。係る第2光閉じ込め層2bは、例えばスパッタ法にて形成するのが好適である。また、第2光閉じ込め層2bは、第1光閉じ込め層2aと合わせた光閉じ込め層2全体の厚みが0.8μm〜8μm程度となるように形成するのが好適である。このとき、当然ながら不完全柱状部6βの上端部分も第2光閉じ込め層2bによって覆われる。
第2光閉じ込め層2bの形成が終わると、その表層部分を研磨し、図2(e)に示すように、p型層5を(より厳密にはp型キャップ層5bを)露出させて、p型層5の上面5sと第2光閉じ込め層2bの上面2sとからなる平坦面が形成されるようにする。係る研磨の手法としては、CMP研磨が好適であり、第2光閉じ込め層2bの研磨速度(化学的エッチング速度)がp型層5の研磨速度と同等かより早くなる条件にて研磨を行うのが好ましい。
研磨処理が終わると、続いて、p型層5を活性化させるため、高速アニール炉(RTA)を用い、750℃〜850℃の窒素雰囲気中で10分〜20分間の熱処理を行う。
続いて、フォトリソグラフィープロセスとRIEエッチングとによって、最終的に多数個の発光素子10を得る際の分断箇所となる分離溝を形成したうえで、カソード電極9、透明導電膜7、および、パッド電極8をこの順に形成する。
カソード電極9は、フォトリソグラフィープロセスと真空蒸着法によって、カソード電極9は、下地基板1の第1光閉じ込め層2aの形成面とは反対側の主面の略全面に形成するのが好適である。カソード電極9の形成後、そのオーム性接触特性を良好なものとするため、600℃〜650℃の窒素雰囲気中で50秒〜300秒間の熱処理を行う。
また、透明導電膜7は、スパッタ法によって、p型層5の上面5sと第2光閉じ込め層2bの上面2sとからなる平坦面の略全面に形成するのが好適である。
さらに、パッド電極8は、フォトリソグラフィープロセスと真空蒸着法によって、透明導電膜7の上面の一部に形成するのが好適である。パッド電極8の形成後、そのオーム性接触特性を良好なものとするため、600℃〜650℃の窒素雰囲気中で1分〜5分間の熱処理を行う。
最後に、ダイサー等により、先に形成した分離溝に沿って切断することによって、多数個の発光素子10を得ることができる(図3(f))。
なお、下地基板1における結晶欠陥1dの分布は不揃いであるため、以上のような手順にて多数個の発光素子10を作製した場合、切断箇所と結晶欠陥1dの存在箇所との兼ね合いによっては柱状発光部6が十分に形成されない発光素子10も生じ得るが、柱状発光部6のサイズdと開口部2hの周期Pとを好適に定めることで、そのような発光素子10の形成される確率は限定的なものとなる。本実施の形態によれば、換言すれば、高い歩留まりで発光強度の大きな発光素子10を作製することができる。
以上、説明したように、本実施の形態によれば、下地基板として、単結晶基板に比して安価でかつ作製容易な配向多結晶基板たる配向GaN基板を用い、かつ、その一方主面上であって結晶粒界等の結晶欠陥が存在していない位置に、それぞれが13族窒化物からなるn型層と活性層とp型層とを積層してなる柱状発光部を離散的に設けるとともに、該柱状発光部の周囲に柱状発光部をなす13族窒化物よりも屈折率の小さい物質に光閉じ込め層を設けるようにすることで、光取り出し効率が優れるとともに、電流リークの抑制された縦型構造の発光素子を実現することができる。
しかも、結晶粒界等の結晶欠陥が存在する箇所が成長起点である場合に結晶欠陥が存在しない箇所が成長起点である場合に比して13族窒化物の成長レートが小さいことを利用し、柱状発光部の形成にあたってはその形成候補位置を直下に結晶欠陥が存在しているか否かによらず平面格子の格子点位置として機械的に定めるにも関わらず、下地基板の結晶欠陥が存在しない箇所にのみ柱状発光部を好適に形成することができる。
<第1の実施の形態の変形例>
図4は、第1の実施の形態の変形例に係る発光素子110の作製途中の様子を模式的に示す図である。なお、当該変形例に係る発光素子110に備わる構成要素であって、第1の実施の形態に係る発光素子10の構成要素と同一のものは、同じ符号を付してその詳細な説明を省略する。
図4(a)に示すように、当該変形例において用意する下地基板1は第1の実施の形態と同様であるが、図4(b)に示すように、第1光閉じ込め層102aの開口部102hが、発光素子10に備わる第1光閉じ込め層2aの開口部2hの形状とは異なり、上方ほど広がったテーパー状(断面視台形状)をなしている。これは、開口部102hを形成するためのRIEエッチング時に、下地基板1を傾斜させつつ回転させることによって実現されてなる。
係る開口部102hの形成に続いては、第1の実施の形態における柱状発光部6の形成条件と同じ形成条件にて柱状発光部106の形成を行うが、図4(c)に示すように、開口部102hの形状に起因して、n型層103、活性層104、およびp型層105の外形サイズが柱状発光部6よりも大きくなる。
以降、図4(d)〜(e)に示すように、第2光閉じ込め層102bの形成と、研磨処理によるp型層105の上面105sと第2光閉じ込め層102bの上面102sとからなる平坦面の形成、さらには、分離溝形成およびカソード電極9、透明導電膜7、および、パッド電極8の形成を第1の実施の形態と同様に行うことで、図4(f)に示す発光素子110が得られる。
発光素子110においては、その作製手順からもわかるように、柱状発光部106を構成するn型層103の下地基板近傍が上方ほど外径サイズの大きいテーパー状をなしていることで、n型層103と下地基板1との界面の面積よりも当該界面に平行な活性層104の断面の面積の方が大きくなっている。これにより、発光素子110は、n型層103と下地基板1との界面の面積が同じである発光素子10に比して、より大きな光取り出し効率が実現されるものとなっている。
<第2の実施の形態>
上述のように、第1の実施の形態(およびその変形例)においては、下地基板1として配向多結晶基板であるGaN基板を用いることで光取り出し効率の優れた縦型構造の発光素子が実現されることを説明しているが、本実施の形態においては、横型構造の発光素子210について説明する。
図5は、第2の実施の形態に係る発光素子210の作製途中の様子を模式的に示す図である。なお、本実施の形態に係る発光素子210に備わる構成要素であって、第1の実施の形態に係る発光素子10の構成要素と同一のものは、同じ符号を付してその詳細な説明を省略する。なお、以降の説明においては、母基板の状態にある下地基板201を用意し、多数の発光素子210を同時に作製する、いわゆる多数個取りの手法によって発光素子210を作製する場合を対象とする。
図5(a)に示すように、本実施の形態においては、下地基板201として、配向アルミナ基板201aの一方主面の略全面にn型の導電型を呈する下地層201bが形成されてなるものを用いる。
配向アルミナ基板201aは、一方主面における平均粒径Dが15μm〜70μm程度の複数のアルミナ(Al)粒子のc軸が概ね基板法線方向に配向してなる多結晶アルミナ焼結体からなる。配向アルミナ基板201aのサイズには、後段の処理に際して取り扱い可能な限りにおいて特段の制限はないが、例えば直径2インチ〜8インチで、厚みが500μm〜2000μm程度のものを用いるのが好適である。
下地層201bの形成は、MOCVD法によって行う。まず、配向アルミナ基板201aを、MOCVD炉内のサセプタ上に載置し、いったん水素雰囲気中で1150℃〜1250℃のクリーニング処理に加熱保持することでクリーニング処理を行った後、基板温度(サセプタ温度)を500℃〜550℃の低温バッファ層形成温度にまで低下させ、水素をキャリアガスとし、TMGとアンモニアとを原料として、図示しないGaN低温バッファ層を10nm〜30nmの厚みに成長させる。続いて、基板温度(サセプタ温度)を1080℃〜1120℃の所定の下地層形成温度とし、窒素と水素をキャリアガスとし、TMGとアンモニアとを原料とし、シランガスをドーパントとして、下地層201bとしてのSiドープGaN層を2μm〜5μmの厚みに形成する。
なお、配向アルミナ基板201aにおいては、第1の実施の形態に係る発光素子10に用いている下地基板1と同様に、結晶粒界等の結晶欠陥201dが存在する。また、下地層201bのうち、係る結晶欠陥201d上の部分においては、他の部分よりも結晶品質の劣化が生じている。
下地基板201が用意できると、図5(b)〜(e)に示すように、第1の実施形態と同様の手順にて、マスクとしての第1光閉じ込め層2aの形成から、研磨処理によるp型層5の上面5sと第2光閉じ込め層2bの上面2sとからなる平坦面の形成までを行う。その際の、開口部2hの周期pや開口径dの好ましい要件(開口径dと結晶粒径Dとの関係)その他の作成条件は、第1の実施の形態と同様でよい。
なお本実施の形態における柱状発光部6の形成時においても、第1の実施の形態と同様、結晶欠陥201dの存在位置の上方に形成されるのは柱状発光部6よりもサイズが小さい不完全柱状部6βとなるので、最終的に得られる発光素子210においては、発光素子10と同様、結晶欠陥201dの存在に起因した電流リークの発生は好適に抑制される。
続く分離溝の形成についても第1の実施の形態と同様に行った後、次に、カソード電極209の形成位置を確保するために、フォトリソグラフィープロセスとRIEエッチングとによって、下地層201bの一部を露出させる(図5(f))。そして、係る露出箇所に対し、フォトリソグラフィープロセスと真空蒸着法によってカソード電極209を形成する。カソード電極209の構成材料および厚みは、第1の実施の形態と同様でよい。さらに、透明導電膜7およびパッド電極8の形成についても、第1の実施の形態と同様に行えばよい。これにより、図5(f)に示す横型構造の発光素子210が得られる。
発光素子210は、全体の構造が横型であり、下地基板に配向アルミナ基板を用いているが、柱状発光部6の形成態様については第1の実施の形態に係る発光素子10と同様である。それゆえ、本実施の形態に係る発光素子210においても、第1の実施の形態に係る発光素子10と同様、単結晶基板に比して安価でかつ作製容易な配向多結晶基板を下地基板として用いつつ、優れた光取り出し効率と、電流リークの抑制とが、実現されてなる。
(実施例)
第1の実施の形態に係る発光素子10と同様の構成を有する複数種類の発光素子を作製した。
具体的には、配向GaN基板における平均粒径Dを15μm、30μm、50μmの3水準に違え、かつ、開口部2hの開口径(柱状発光部6の最大外径サイズ)dを1μm、2μm、3μm、5μm、10μm、15μm、20μm、25μmの8水準に違えた計24通りの発光素子(試料No.1〜24)を作製した。
まず、下地基板1となる配向GaN基板をフラックス法により作製した。始めに、一方主面における平均粒径が15μm、30μm、50μmの3種類の配向アルミナ基板を8枚ずつ用意し、それぞれを用いて配向GaN基板を作製した。なお、いずれの配向アルミナ基板も、直径は2インチで、厚みは400μmであった。
これらの配向アルミナ基板についてそれぞれ、MOCVD法によって厚みが20nmのGaN低温バッファ層を形成した後、厚みが3μmのGaN層を形成することにより、3種類の種基板を得た。GaN低温バッファ層の形成温度は520℃とし、続くGaN層の形成温度は1100℃とした。
係る3種類の種基板についてそれぞれ、フラックス法によりGaN厚膜層を成長させた。その際、種基板とともにアルミナ坩堝に充填する金属Gaおよび金属Naの充填量はそれぞれ、20g、40gとした。結晶育成炉の炉内温度は850℃とし、炉内圧力は4MPaとした。また、保持時間は20時間とした。これにより、種基板上におよそ500μm程度の厚みを有するGaN厚膜層を成長させた。アルミナ坩堝を室温まで冷却した後、GaN厚膜層形成後の種基板をアルミナ坩堝から取り出した。
そして、配向アルミナ基板側をグラインダーによる研削により除去した後、GaN厚膜層をダイヤモンド砥粒を用いて研磨し、300μmの厚みとした。これにより、3種類の配向GaN基板を得た。得られた3種の配向GaN基板の一方主面における平均粒径は、下地となっていた配向アルミナ基板における平均粒径とほぼ同様(15μm、30μm、50μm)であった。
次に、得られた配向GaN基板のそれぞれに対し第1光閉じ込め層2aを形成した。具体的にはまず、スパッタ法にて、厚みが0.1μmのSiO層を形成した。その後、当該層に対し、フォトリソグラフィープロセスとRIEエッチングプロセスとによって、開口部2hを相異なる開口径dにてパターニング形成した。いずれの配向GaN基板においても、開口部2hは、六方平面格子の格子点位置に形成されるようにした。なお、周期pは全て30μmとした。
係る第1光閉じ込め層2aの形成が終わると、MOCVD法によって柱状発光部6を形成した。
まず、基板温度を1100℃とし、n型層3として電子濃度が5×1018/cmのSiドープGaN層を、0.7μmの厚みに形成した。
続いて、基板温度を750℃として、In0.1Ga0.9Nからなり厚みが2nmの第1単位層4aとGaNからなり厚みが10nmの第2単位層4bとを下地基板1側からこの順に5層ずつ形成することにより、活性層4を形成した。
さらに、基板温度を1100℃とし、p型クラッド層5aとしてホール濃度が5×1017/cmのMgドープAl0.1Ga0.9N層を25nmの厚みに形成し、続いて、p型キャップ層5bとして、ホール濃度が5×1018/cmのMgドープGaN層を200nmの厚みに形成した。
柱状発光部6の形成が終了すると、スパッタ法により、第2光閉じ込め層2bとしてのSiO層を形成した。第2光閉じ込め層2bは、光閉じ込め層2の全体の厚みが1μmとなるように形成した。
第2光閉じ込め層2bの形成が終わると、その表層部分をCMP研磨によって、p型層5が(より厳密にはp型キャップ層5bが)露出するまで平坦に研磨した。
研磨処理が終わると、続いて、p型層5を活性化させるため、高速アニール炉(RTA)を用い、800℃の窒素雰囲気中で10分間の熱処理を行った。
続いて、フォトリソグラフィープロセスとRIEエッチングとによって、最終的に多数個の発光素子10を得る際の分断箇所となる分離溝を形成した。
次に、フォトリソグラフィープロセスと真空蒸着法により、カソード電極9としてのTi/Al/Ni/Au多層電極を、下地基板1の第1光閉じ込め層2aの形成面とは反対側の主面の略全面に形成した。それぞれの金属膜の厚みは順に、15nm、220nm、40nm、75nmとした。
係るカソード電極9の形成後、そのオーム性接触特性を良好なものとするため、700℃の窒素雰囲気中で30秒間の熱処理を行った。
続いて、スパッタ法により、透明導電膜7としてのITO膜を、p型層5の上面5sと第2光閉じ込め層2bの上面2sとからなる平坦面の略全面に基板温度200℃にて100nmの厚みに形成した。
さらに、フォトリソグラフィープロセスと真空蒸着法によって、透明導電膜7の上面の一部に、パッド電極8としてのTi/Au多層電極を形成した。それぞれの金属膜の厚みは順に、20nm、200nmとした。
係るパッド電極8の形成後、そのオーム性接触特性を良好なものとするため、500℃の窒素雰囲気中で5分間の熱処理を行う。
最後に、ダイサー等により、先に形成した分離溝に沿って切断することによって、多数個の発光素子10を得た。素子サイズは0.3mm×0.3mmとした。
(比較例)
比較例として、異種材料基板を下地基板とし、その略全面に発光層を形成することによって発光素子を作製した。
具体的には、直径2インチで厚さ400μmの単結晶サファイア基板の一方主面の略全面に、実施例に係るn型層3、活性層4、p型層5の形成条件と同じ条件にて発光層を形成し、かつ、該発光層の上面に実施例と同条件で透明導電膜7およびパッド電極8を形成し、さらに、サファイア基板の他方主面に実施例と同条件でカソード電極9を形成し、その後切断することにより、多数個の発光素子を作製した。
(特性評価)
作製した実施例に係る全24種の発光素子10および比較例に係る発光素子についてそれぞれ、20個ずつを抽出し、それぞれに対し順方向+5Vおよび逆方向−100Vの電圧を印加して、電流量を測定した。−100V印加時の電流量に対する+5V印加時の電流量の比が100以上となった場合を合格品と判定し、全20個に対する合格品の割合(%)求め、これを素子歩留まりとした。
また、素子歩留まりが0%となった試料以外について、合格品の発光強度を測定して平均値を算出した。そして、比較例に係る発光素子を基準素子とし、その発光強度に対する実施例の各試料についての平均発光強度の比(発光強度比)を求めた。
表1に、実施例に係る全24種の試料について、配向GaN基板における平均粒径Dと、開口部2hの開口径dと、両者の比d/Dと、素子歩留まりと、発光強度比とを一覧にして示す。ただし、表1においては、配向GaN基板における平均粒径Dを「GaN基板における平均粒径D」と表し、開口部2hの開口径dを「マスクの開口径d」と表している。なお、比較例に係る発光素子の歩留まりは10%であった。
Figure 2016051908
表1に示す結果からは、d/Dが0.5以下であれば、つまりは、開口径dが平均粒径Dの1/2以下であれば、素子歩留まりが50%未満と低い場合もあるものの、比較例よりも発光強度の大きな発光素子が得られることがわかる。
さらにいえば、平均粒径Dが15μmであってd/Dが0.2以下の場合に、発光強度比300%超という発光強度の高い発光素子が75%以上という素子歩留まりで得られている。これは、平均粒径Dが20μm未満の場合にdがD/4以下であれば発光強度の大きな発光素子が高い素子歩留まりで得られるという要件を満たしている。
また、平均粒径Dが30μmであってd/Dが0.33以下の場合に、発光強度比300%超という発光強度の高い発光素子が75%以上という素子歩留まりで得られている。そして、平均粒径Dが50μmであってd/Dが0.3以下の場合には、発光強度比300%超という発光強度の高い発光素子が70%以上という素子歩留まりで得られている。これらは、平均粒径Dが20μm以上の場合にdがD/3以下であれば発光強度の大きな発光素子が高い素子歩留まりで得られるという要件を満たしている。
これらの結果は、配向多結晶基板である配向GaN基板を下地基板として用いる場合であっても、柱状発光部を好適に形成し、かつ、光閉じ込め層を設けることで、基板の略全面に発光層を設ける構成よりも大きな発光強度が得られる発光素子が実現可能であることを意味している。
上記課題を解決するため、本発明の第1の態様では、発光素子が、配向した複数の結晶粒からなる配向多結晶基板と、前記配向多結晶基板の一方主面において仮想的に定めた所定の周期を有する平面格子の格子点位置のうち、下方に前記結晶欠陥が存在しない位置の上方に離散的に設けられてなり、それぞれが前記配向多結晶基板の法線方向に長手方向を有する柱状の部位である複数の柱状発光部と、前記柱状発光部の構成材料よりも屈折率の低い材料にて、前記配向多結晶基板の上方に前記複数の柱状発光部を取り囲むように設けられてなる光閉じ込め層と、を備え、前記平面格子の前記格子点位置のうち、下方に前記結晶欠陥が存在する位置に、前記柱状発光部よりも長手方向のサイズが短い柱状の部位である不完全柱状部が備わるようにした。
本発明の第の態様では、第の態様に係る発光素子において、前記複数の結晶粒の前記一方主面における平均粒径をDとし、前記複数の柱状発光部の長手方向に垂直な断面における最大外径サイズをdとするとき、d≦D/2であるようにした。
本発明の第の態様では、第の態様に係る発光素子において、D<20μmのときにd≦D/4であり、D≧20μmのときにd≦D/3であるようにした。
本発明の第の態様では、第1ないし第のいずれかの態様に係る発光素子において、前記複数の柱状発光部がそれぞれ、いずれもが13族窒化物からなるn型層と、活性層と、p型層とを前記配向多結晶基板の側からこの順に積層してなるものであるようにした。
本発明の第の態様では、第の態様に係る発光素子において、前記活性層が、MQW構造を有してなるようにした。
本発明の第の態様では、第または第の態様に係る発光素子において、前記光閉じ込め層がSiOからなるようにした。
本発明の第の態様では、第1ないし第のいずれかの態様に係る発光素子において、前記複数の柱状発光部のそれぞれの上端と前記光閉じ込め層の上面とが一の平坦面をなしており、前記平坦面に透明導電膜が設けられてなるようにした。
本発明の第の態様では、第の態様に係る発光素子において、前記配向多結晶基板が配向GaN基板であり、前記透明導電膜上にパッド電極が設けられてなり、前記配向GaN基板の他方主面上にカソード電極が設けられてなるようにした。
本発明の第の態様では、第の態様に係る発光素子において、前記配向多結晶基板が配向アルミナ基板であり、前記配向アルミナ基板の上にn型の導電型を呈する下地層が設けられてなり、前記複数の柱状発光部が前記下地層の上に形成されてなり、前記透明導電膜上にパッド電極が設けられてなり、前記下地層の上にカソード電極が設けられてなるようにした。
本発明の第10の態様では、発光素子の製造方法が、配向した複数の結晶粒からなることで、一方主面に結晶欠陥が存在しない第1の領域と結晶欠陥が存在する第2の領域とを有する配向多結晶基板の前記一方主面上に、複数の開口部を有する第1光閉じ込め層を形成する第1光閉じ込め層形成工程と、前記第1光閉じ込め層をマスクとして、前記複数の開口部において前記配向多結晶基板の前記一方主面の上方にn型層と活性層とp型層とをこの順に積層形成させることによって、前記複数の開口部のうち前記第1の領域の上方に位置する箇所にはそれぞれが柱状をなす複数の第1の柱状構造体が形成されるようにする一方で前記複数の開口部のうち前記第2の領域の上方に位置する箇所には柱状をなし前記第1の柱状構造体よりも長手方向のサイズが短い第2の柱状構造体が形成されるようにする柱状構造体形成工程と、前記第1光閉じ込め層の上に前記第1光閉じ込め層と同じ材料にて前記第1および第2の柱状構造体を覆うように第2光閉じ込め層を形成する第2光閉じ込め層形成工程と、前記複数の第1の柱状構造体のみに電気的に接続され、前記第2の柱状構造体とは電気的に接続されないように前記第2光閉じ込め層の上に透明導電膜を形成する透明導電膜形成工程と、前記透明導電膜の上にパッド電極を形成するアノード電極形成工程と、前記複数の第1の柱状構造体の前記配向多結晶基板側の端部と電気的に接続されるカソード電極を形成するカソード電極形成工程と、を備え、前記第1光閉じ込め層形成工程においては、前記複数の開口部を、所定の周期を有する平面格子の格子点位置として定めるようにし、前記第1および第2光閉じ込め層形成工程においてはいずれも、前記第1光閉じ込め層および前記第2光閉じ込め層、前記第1の柱状構造体の構成材料よりも屈折率の低い材料にて形成するようにした。
本発明の第11の態様では、第10の態様に係る発光素子の製造方法において、前記複数の結晶粒の前記一方主面における平均粒径をDとし、前記複数の開口部の開口径をdとするとき、d≦D/2とするようにした。
本発明の第12の態様では、第11の態様に係る発光素子の製造方法において、D<20μmのときにd≦D/4とし、D≧20μmのときにd≦D/3とするようにした。
本発明の第13の態様では、第10ないし第12のいずれかの態様に係る発光素子の製造方法において、前記柱状構造体形成工程においては、前記n型層と、前記活性層と、前記p型層とを、13族窒化物にて形成するようにした。
本発明の第14の態様では、第13の態様に係る発光素子の製造方法において、前記活性層を、MQW構造を有するように形成するようにした。
本発明の第15の態様では、第13または第14の態様に係る発光素子の製造方法において、前記第1および前記第2の光閉じ込め層をSiOにて形成するようにした。
本発明の第16の態様では、第10ないし第15のいずれかの態様に係る発光素子の製造方法において、前記アノード電極形成工程においては、前記複数の第1の柱状構造体のそれぞれの上端と前記第2の光閉じ込め層の上面とが一の平坦面をなすように前記第2の光閉じ込め層を研磨したうえで、前記平坦面に透明導電膜を設け、前記透明導電膜上にパッド電極を形成するようにした。
本発明の第17の態様では、第16の態様に係る発光素子の製造方法において、前記配向多結晶基板として配向GaN基板を用い、前記カソード電極形成工程においては、前記配向GaN基板の他方主面上にカソード電極を設けるようにした。
本発明の第18の態様では、第16の態様に係る発光素子の製造方法において、前記配向多結晶基板として配向アルミナ基板を用い、前記配向アルミナ基板の上にn型の導電型を呈する下地層を形成する下地層形成工程、をさらに備え、前記第1光閉じ込め層形成工程においては前記第1光閉じ込め層を前記下地層の上に形成し、前記柱状構造体形成工程においては、前記第1の柱状構造体を前記下地層の上であって、前記第1の領域の上方に位置する箇所において形成し、前記カソード電極形成工程においては、前記下地層の上にカソード電極を設けるようにした。
本発明の第1ないし第18の態様によれば、下地基板として、単結晶基板に比して安価でかつ作製容易な配向多結晶基板を用いつつも、光取り出し効率が優れるとともに、電流リークの抑制された縦型構造の発光素子を実現することができる。
特に、本発明の第10ないし第18の態様によれば、開口部の位置を直下に結晶欠陥が存在しているか否かによらず平面格子の格子点位置として機械的に定めるにも関わらず、下地基板の結晶欠陥が存在しない第1の領域上に形成された第1の柱状構造体のみを柱状発光部として好適に利用することができる。

Claims (20)

  1. 発光素子であって、
    配向した複数の結晶粒からなる配向多結晶基板と、
    前記配向多結晶基板の一方主面の結晶欠陥が存在しない領域の上方に離散的に設けられてなり、それぞれが前記配向多結晶基板の法線方向に長手方向を有する柱状の部位である複数の柱状発光部と、
    前記柱状発光部の構成材料よりも屈折率の低い材料にて、前記配向多結晶基板の上方に前記複数の柱状発光部を取り囲むように設けられてなる光閉じ込め層と、
    を備えることを特徴とする発光素子。
  2. 請求項1に記載の発光素子であって、
    前記複数の柱状発光部が、前記配向多結晶基板の前記一方主面において仮想的に定めた所定の周期を有する平面格子の格子点位置のうち、下方に前記結晶欠陥が存在しない位置に設けられてなる、
    ことを特徴とする発光素子。
  3. 請求項2に記載の発光素子であって、
    前記複数の結晶粒の前記一方主面における平均粒径をDとし、前記複数の柱状発光部の長手方向に垂直な断面における最大外径サイズをdとするとき、
    d≦D/2
    である、
    ことを特徴とする発光素子。
  4. 請求項3に記載の発光素子であって、
    D<20μmのときに
    d≦D/4
    であり、
    D≧20μmのときに
    d≦D/3
    である、
    ことを特徴とする発光素子。
  5. 請求項2ないし請求項4のいずれかに記載の発光素子であって、
    前記平面格子の前記格子点位置のうち、下方に前記結晶欠陥が存在する位置に、前記柱状発光部よりも長手方向のサイズが短い柱状の部位である不完全柱状部が備わる、
    ことを特徴とする発光素子。
  6. 請求項1ないし請求項5のいずれかに記載の発光素子であって、
    前記複数の柱状発光部がそれぞれ、いずれもが13族窒化物からなるn型層と、活性層と、p型層とを前記配向多結晶基板の側からこの順に積層してなるものである、
    ことを特徴とする発光素子。
  7. 請求項6に記載の発光素子であって、
    前記活性層が、MQW構造を有してなる、
    ことを特徴とする発光素子。
  8. 請求項6または請求項7に記載の発光素子であって、
    前記光閉じ込め層がSiOからなる、
    ことを特徴とする発光素子。
  9. 請求項1ないし請求項8のいずれかに記載の発光素子であって、
    前記複数の柱状発光部のそれぞれの上端と前記光閉じ込め層の上面とが一の平坦面をなしており、前記平坦面に透明導電膜が設けられてなる、
    ことを特徴とする発光素子。
  10. 請求項9に記載の発光素子であって、
    前記配向多結晶基板が配向GaN基板であり、
    前記透明導電膜上にパッド電極が設けられてなり、
    前記配向GaN基板の他方主面上にカソード電極が設けられてなる、
    ことを特徴とする発光素子。
  11. 請求項9に記載の発光素子であって、
    前記配向多結晶基板が配向アルミナ基板であり、
    前記配向アルミナ基板の上にn型の導電型を呈する下地層が設けられてなり、
    前記複数の柱状発光部が前記下地層の上に形成されてなり、
    前記透明導電膜上にパッド電極が設けられてなり、
    前記下地層の上にカソード電極が設けられてなる、
    ことを特徴とする発光素子。
  12. 発光素子の製造方法であって、
    配向した複数の結晶粒からなることで、一方主面に結晶欠陥が存在しない第1の領域と結晶欠陥が存在する第2の領域とを有する配向多結晶基板の前記一方主面上に、複数の開口部を有する第1光閉じ込め層を形成する第1光閉じ込め層形成工程と、
    前記第1光閉じ込め層をマスクとして、前記複数の開口部において前記配向多結晶基板の前記一方主面の上方にn型層と活性層とp型層とをこの順に積層形成させることによって、前記複数の開口部のうち前記第1の領域の上方に位置する箇所にはそれぞれが柱状のをなす複数の第1の柱状構造体が形成される一方で前記複数の開口部のうち前記第2の領域の上方に位置する箇所には柱状をなし前記第1の柱状構造体よりも長手方向のサイズが短い第2の柱状構造体が形成されるようにする柱状構造体形成工程と、
    前記第1光閉じ込め層の上に前記第1光閉じ込め層と同じ材料にて前記第1および第2の柱状構造体を覆うように第2光閉じ込め層を形成する第2光閉じ込め層形成工程と、
    前記複数の第1の柱状構造体のみに電気的に接続され、前記第2の柱状構造体とは電気的に接続されないように前記第2光閉じ込め層の上に透明導電膜を形成する透明導電膜形成工程と、
    前記透明導電膜の上にパッド電極を形成するアノード電極形成工程と、
    前記複数の第1の柱状構造体の前記配向多結晶基板側の端部と電気的に接続されるカソード電極を形成するカソード電極形成工程と、
    を備え、
    前記第1光閉じ込め層形成工程においては、前記複数の開口部を、その下方位置が前記第1の領域であるか前記第2の領域であるかによらず、所定の周期を有する平面格子の格子点位置として定めるようにし、
    前記第1および第2光閉じ込め層形成工程においてはいずれも、前記第1光閉じ込め層および前記第2光閉じ込め層が、前記第1の柱状構造体の構成材料よりも屈折率の低い材料にて形成する、
    ことを特徴とする発光素子の製造方法。
  13. 請求項12に記載の発光素子の製造方法であって、
    前記複数の結晶粒の前記一方主面における平均粒径をDとし、前記複数の開口部の開口径をdとするとき、
    d≦D/2
    とする、
    ことを特徴とする発光素子の製造方法。
  14. 請求項13に記載の発光素子の製造方法であって、
    D<20μmのときに
    d≦D/4
    とし、
    D≧20μmのときに
    d≦D/3
    とする、
    ことを特徴とする発光素子の製造方法。
  15. 請求項12ないし請求項14のいずれかに記載の発光素子の製造方法であって、
    前記柱状構造体形成工程においては、前記n型層と、前記活性層と、前記p型層とを、13族窒化物にて形成する、
    ことを特徴とする発光素子の製造方法。
  16. 請求項15に記載の発光素子の製造方法であって、
    前記活性層を、MQW構造を有するように形成する、
    ことを特徴とする発光素子の製造方法。
  17. 請求項15または請求項16に記載の発光素子の製造方法であって、
    前記第1および前記第2の光閉じ込め層をSiOにて形成する、
    ことを特徴とする発光素子の製造方法。
  18. 請求項12ないし請求項17のいずれかに記載の発光素子の製造方法であって、
    前記アノード電極形成工程においては、前記複数の第1の柱状構造体のそれぞれの上端と前記第2の光閉じ込め層の上面とが一の平坦面をなすように前記第2の光閉じ込め層を研磨したうえで、前記平坦面に透明導電膜を設け、前記透明導電膜上にパッド電極を形成する、
    ことを特徴とする発光素子の製造方法。
  19. 請求項18に記載の発光素子の製造方法であって、
    前記配向多結晶基板として配向GaN基板を用い、
    前記カソード電極形成工程においては、前記配向GaN基板の他方主面上にカソード電極を設ける、
    ことを特徴とする発光素子の製造方法。
  20. 請求項18に記載の発光素子の製造方法であって、
    前記配向多結晶基板として配向アルミナ基板を用い、
    前記配向アルミナ基板の上にn型の導電型を呈する下地層を形成する下地層形成工程、
    をさらに備え、
    前記第1光閉じ込め層形成工程においては前記第1光閉じ込め層を前記下地層の上に形成し、
    前記柱状構造体形成工程においては、前記第1の柱状構造体を前記下地層の上であって、前記第1の領域の上方に位置する箇所において形成し、
    前記カソード電極形成工程においては、前記下地層の上にカソード電極を設ける、
    ことを特徴とする発光素子の製造方法。
JP2015562614A 2014-10-01 2015-07-09 発光素子および発光素子の製造方法 Active JP5913761B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014202818 2014-10-01
JP2014202818 2014-10-01
PCT/JP2015/069722 WO2016051908A1 (ja) 2014-10-01 2015-07-09 発光素子および発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP5913761B1 JP5913761B1 (ja) 2016-04-27
JPWO2016051908A1 true JPWO2016051908A1 (ja) 2017-04-27

Family

ID=55629960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015562614A Active JP5913761B1 (ja) 2014-10-01 2015-07-09 発光素子および発光素子の製造方法

Country Status (7)

Country Link
US (2) US9653651B2 (ja)
JP (1) JP5913761B1 (ja)
KR (1) KR102319284B1 (ja)
CN (1) CN106716650B (ja)
DE (1) DE112015004543T5 (ja)
TW (1) TWI663747B (ja)
WO (1) WO2016051908A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102319284B1 (ko) 2014-10-01 2021-11-01 엔지케이 인슐레이터 엘티디 발광 소자 및 발광 소자의 제조방법
CN106673625B (zh) * 2017-01-03 2019-07-16 中国科学院上海光学精密机械研究所 晶粒定向排列透明多晶氧化铝陶瓷的制备方法
JP6939133B2 (ja) * 2017-06-22 2021-09-22 豊田合成株式会社 発光装置
JP6988460B2 (ja) * 2017-12-26 2022-01-05 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
KR102419325B1 (ko) * 2018-02-01 2022-07-12 삼성디스플레이 주식회사 플렉서블 표시 패널 및 이의 제조 방법
FR3083002B1 (fr) * 2018-06-20 2020-07-31 Aledia Dispositif optoelectronique comprenant une matrice de diodes
FR3087579B1 (fr) * 2018-10-22 2022-08-12 Aledia Dispositif optoelectronique a diodes electroluminescentes a extraction de lumiere amelioree
JP7232465B2 (ja) 2019-03-26 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7232464B2 (ja) * 2019-03-26 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2022052420A (ja) * 2020-09-23 2022-04-04 セイコーエプソン株式会社 発光装置、発光装置の製造方法およびプロジェクター
CN114284405B (zh) * 2021-12-30 2023-10-20 江苏第三代半导体研究院有限公司 发光二极管及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410863B2 (ja) * 1995-07-12 2003-05-26 株式会社東芝 化合物半導体装置及び化合物半導体発光装置
JP2009076896A (ja) * 2007-08-31 2009-04-09 Panasonic Corp 半導体発光素子
JP2013055170A (ja) * 2011-09-02 2013-03-21 Sharp Corp 自発光ディスプレイおよび自発光ディスプレイの製造方法
DE102011118273A1 (de) * 2011-11-11 2013-05-16 Forschungsverbund Berlin E.V. Herstellung einer Halbleitereinrichtung mit mindestens einem säulen- oder wandförmigen Halbleiter-Element
US8895337B1 (en) * 2012-01-19 2014-11-25 Sandia Corporation Method of fabricating vertically aligned group III-V nanowires
CN103620096B (zh) 2012-03-30 2015-04-01 日本碍子株式会社 第13族元素氮化物晶体的制造方法以及熔融液组合物
KR102319284B1 (ko) 2014-10-01 2021-11-01 엔지케이 인슐레이터 엘티디 발광 소자 및 발광 소자의 제조방법

Also Published As

Publication number Publication date
TW201624761A (zh) 2016-07-01
TWI663747B (zh) 2019-06-21
US9653651B2 (en) 2017-05-16
KR102319284B1 (ko) 2021-11-01
CN106716650B (zh) 2018-10-09
WO2016051908A1 (ja) 2016-04-07
CN106716650A (zh) 2017-05-24
JP5913761B1 (ja) 2016-04-27
US20160190392A1 (en) 2016-06-30
DE112015004543T5 (de) 2017-06-22
US9660138B2 (en) 2017-05-23
KR20170060614A (ko) 2017-06-01
US20170110624A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
JP5913761B1 (ja) 発光素子および発光素子の製造方法
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
JP2018532265A (ja) 2次元正孔ガスを組み込んだ紫外線発光デバイス
JP4882618B2 (ja) GaN系半導体発光ダイオードの製造方法
JP2005277374A (ja) Iii族窒化物系化合物半導体発光素子及びその製造方法
JP5038382B2 (ja) 半導体発光素子
JP2012009695A (ja) 半導体発光素子の製造方法、半導体発光素子、電子機器及び機械装置
JP2020202214A (ja) 窒化物半導体発光素子
JP2020077831A (ja) 半導体素子及び紫外発光ダイオード
JP5646545B2 (ja) 半導体発光素子及びその製造方法
TWI624960B (zh) 包含定型基板的發光裝置
JP2015501530A (ja) 半導体発光デバイスの表面処理
US20150364646A1 (en) Crystal layered structure and light emitting element
JP5597933B2 (ja) Iii族窒化物半導体層貼り合わせ基板およびその製造方法
JP6124740B2 (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
JP2011159801A (ja) 半導体発光素子及びその製造方法、並びにランプ
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2012015154A (ja) 半導体発光素子および半導体発光素子の製造方法
TWI805657B (zh) 包含三維發光二極體之光電裝置
JP5951732B2 (ja) 半導体発光素子
KR20110091246A (ko) 반도체 발광소자의 제조방법 및 이에 의해 제조된 반도체 발광소자
JP2015201485A (ja) エピタキシャルウエハ及び発光素子
JP2012146866A (ja) 赤外led用のエピタキシャルウエハおよび赤外led
JP2012015394A (ja) AlGaAs基板、赤外LED用のエピタキシャルウエハおよび赤外LED
JP2012009536A (ja) 赤外led用のエピタキシャルウエハおよび赤外led

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160401

R150 Certificate of patent or registration of utility model

Ref document number: 5913761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150