JP2015201485A - エピタキシャルウエハ及び発光素子 - Google Patents

Abstract

【課題】発光効率の高い発光素子、及びその発光素子を構成するエピタキシャルウエハを提供する。
【解決手段】一実施の形態において、ｎ型半導体基板１１と、ｎ型半導体基板１１の一方の面上に、ｎ型半導体基板１１と接するように形成されたｐ型半導体層１３と、ｐ型半導体層１３の、ｎ型半導体基板１１の反対側に形成されたｎ型半導体層１５と、ｐ型半導体層１３とｎ型半導体層１５に挟まれた発光層１４と、を有する、エピタキシャルウエハ１０を提供する。
【選択図】図１

Description

本発明は、エピタキシャルウエハ及び発光素子に関する。

従来、ｎ型クラッド層とｐ型クラッド層に挟まれた発光層がｎ型半導体基板上に形成された縦型の発光素子が知られている（例えば、特許文献１、２参照）。

特許文献１、２の発光素子においては、ｎ型半導体基板であるｎ型ＳｉＣ基板又はｎ型ＧａＮ基板上にｎ型クラッド層が形成されている。ｎ型半導体基板とｎ型クラッド層は、同じ導電型であるため、容易にオーミック接続させることができる。

特開２００１−１７７１８９号公報 特開２００５−６４２０４号公報

一方、特許文献１、２の発光素子においては、ｐ型クラッド層には電極が接続されるが、ｐ型の半導体層はｎ型の半導体層よりも導電性が低いため、ｐ型クラッド層と電極とのコンタクト抵抗を低くして発光効率を向上させることが難しい。

本発明の目的の１つは、発光効率の高い発光素子、及びその発光素子を構成するエピタキシャルウエハを提供することにある。

本発明の一態様は、上記目的を達成するために、以下の［１］〜［５］のエピタキシャルウエハを提供する。

［１］ｎ型半導体基板と、前記ｎ型半導体基板の一方の面上に、前記ｎ型半導体基板と接するように形成されたｐ型半導体層と、前記ｐ型半導体層の、前記ｎ型半導体基板の反対側に形成されたｎ型半導体層と、前記ｐ型半導体層と前記ｎ型半導体層に挟まれた発光層と、を有する、エピタキシャルウエハ。

［２］前記ｎ型半導体基板の前記ｐ型半導体層側の表面に高濃度ｎ型領域が形成され、前記ｎ型半導体基板において、前記高濃度ｎ型領域のｎ型ドーパント濃度が前記高濃度ｎ型領域以外の領域ｎ型ドーパント濃度よりも高い、前記［１］に記載のエピタキシャルウエハ。

［３］前記ｎ型半導体基板が、（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３（０≦ｘ≦１）で表される組成を有する結晶、（Ａｌ_ｘＧａ_１−ｘ）Ｎ（０≦ｘ≦１）で表される組成を有する結晶、又はＳｉＣ結晶を母結晶として有する、前記［１］又は［２］に記載のエピタキシャルウエハ。

［４］前記ｎ型半導体基板が、（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３（０＜ｘ≦０．６０）で表される組成を有する結晶を母結晶として有する、前記［３］に記載のエピタキシャルウエハ。

［５］前記ｎ型半導体基板が、（Ａｌ_ｘＧａ_１−ｘ）Ｎ（０＜ｘ≦０．８０）で表される組成を有する結晶を母結晶として有する、前記［３］に記載のエピタキシャルウエハ。

また、本発明の他の態様は、上記目的を達成するために、以下の［６］〜［１１］の発光素子を提供する。

［６］ｎ型半導体基板と、前記ｎ型半導体基板の第１の面上に、前記第１の面と接するように形成されたｐ型半導体層と、前記ｐ型半導体層の、前記ｎ型半導体基板の反対側に形成されたｎ型半導体層と、前記ｐ型半導体層と前記ｎ型半導体層に挟まれた発光層と、前記ｎ型半導体基板又はｐ型半導体層に電気的に接続される正電極と、前記ｎ型半導体層に電気的に接続される負電極と、を有する、発光素子。

［７］前記ｎ型半導体基板の前記ｐ型半導体層側の表面に高濃度ｎ型領域が形成され、前記ｎ型半導体基板において、前記高濃度ｎ型領域のｎ型ドーパント濃度が前記高濃度ｎ型領域以外の領域ｎ型ドーパント濃度よりも高い、前記［６］に記載の発光素子。

［８］前記ｎ型半導体基板が、（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３（０≦ｘ≦１）で表される組成を有する結晶、（Ａｌ_ｘＧａ_１−ｘ）Ｎ（０≦ｘ≦１）で表される組成を有する結晶、又はＳｉＣ結晶を母結晶として有する、前記［６］又は［７］に記載の発光素子。

［９］前記ｎ型半導体基板が、（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３（０＜ｘ≦０．６０）で表される組成を有する結晶を母結晶として有し、発光波長が２８０ｎｍ以下である、前記［８］に記載の発光素子。

［１０］前記ｎ型半導体基板が、（Ａｌ_ｘＧａ_１−ｘ）Ｎ（０＜ｘ≦０．８０）で表される組成を有する結晶を母結晶として有し、発光波長が３８０ｎｍ以下である、前記［８］に記載の発光素子。

［１１］前記ｎ型半導体層が、前記発光層と反対側の面に凹凸を有する、前記［６］〜［１１］のいずれか１項に記載の発光素子。

本発明によれば、発光効率の高い発光素子、及びその発光素子を構成するエピタキシャルウエハを提供することができる。

図１は、第１の実施の形態に係るエピタキシャルウエハの垂直断面図である。 図２（ａ）、（ｂ）は、第１の実施の形態に係るエピタキシャルウエハの製造工程の一例を表す垂直断面図である。 図３（ａ）〜（ｄ）は、第１の実施の形態に係るエピタキシャルウエハの製造工程の一例を表す垂直断面図である。 図４は、第２の実施の形態に係る発光素子の垂直断面図である。 図５（ａ）〜（ｃ）は、それぞれ第３の実施の形態に係る発光素子の垂直断面図である。 図６（ａ）、（ｂ）は、それぞれ第４の実施の形態に係る発光素子の垂直断面図である。

〔第１の実施の形態〕
（エピタキシャルウエハの構造）
図１は、第１の実施の形態に係るエピタキシャルウエハ１０の垂直断面図である。エピタキシャルウエハ１０は、ｎ型半導体基板１１と、ｎ型半導体基板１１の一方の表面に形成された高濃度ｎ型領域１２と、ｎ型半導体基板１１の高濃度ｎ型領域１２が形成された表面上にｎ型半導体基板１１と接するように形成されたｐ型半導体層１３と、ｐ型半導体層１３のｎ型半導体基板１１の反対側に形成されたｎ型半導体層１５と、ｐ型半導体層１３とｎ型半導体層１５に挟まれた発光層１４と、を含む。

ｎ型半導体基板１１は、例えば、（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３（０≦ｘ≦１）結晶、（Ａｌ_ｘＧａ_１−ｘ）Ｎ（０≦ｘ≦１）結晶、又はＳｉＣ結晶を母結晶として有し、Ｓｉ等のｎ型ドーパントを含む。

（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３結晶は、Ａｌの比率により、吸収する光の波長域が変化する。例えば、ｘ＝０のときは波長２８０ｎｍ以下の光を吸収し、ｘ＝０．１０のときは波長２６０ｎｍ以下の光を吸収し、ｘ＝０．３５のときは波長２４０ｎｍ以下の光を吸収する。なお、ｘが０．６０を超えると組成の異なる結晶がｎ型半導体基板１１に発生するため、ｘ≦０．６０であることが好ましい。

このため、ｎ型半導体基板１１が（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３結晶を母結晶として有するエピタキシャルウエハ１０を用いて、発光波長が２８０ｎｍ以下の発光素子を形成する場合は、ｎ型半導体基板１１による発光の吸収を抑え、かつｎ型半導体基板１１における多結晶の発生を抑えるため、ｎ型半導体基板１１の（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３結晶が適量のＡｌを含むことが好ましく、０＜ｘ≦０．６０であることが好ましい。

より具体的には、例えば、発光素子の発光波長が２８０ｎｍよりも大きい場合は０≦ｘ≦０．１０が好ましく、発光波長が２６０〜２８０ｎｍの場合は０．１０＜ｘ≦０．３５が好ましく、発光波長が２４０〜２６０ｎｍの場合は０．３５＜ｘ≦０．５０が好ましく、発光波長が２４０ｎｍ以下の場合は０．５０＜ｘ≦０．６０が好ましい。

一方、Ａｌの比率が大きくなるほど、（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３結晶の電気抵抗が大きくなる。このため、Ａｌの比率は、発光素子の発光の吸収が抑えられる範囲で、なるべく小さいことが好ましい。

また、（Ａｌ_ｘＧａ_１−ｘ）Ｎ結晶も、Ａｌの比率により、吸収する光の波長域が変化する。例えば、ｘ＝０のときは波長３８０ｎｍ以下の光を吸収し、ｘ＝０．１５のときは波長３００ｎｍ以下の光を吸収し、ｘ＝０．３５のときは波長２８０ｎｍ以下の光を吸収し、ｘ＝０．６５のときは波長２４０ｎｍ以下の光を吸収する。なお、ｘが０．８０を超えると組成の異なる結晶がｎ型半導体基板１１発生するため、ｘ≦０．８０であることが好ましい。

このため、ｎ型半導体基板１１が（Ａｌ_ｘＧａ_１−ｘ）Ｎ結晶を母結晶として有するエピタキシャルウエハ１０を用いて、発光波長が３８０ｎｍ以下の発光素子を形成する場合は、ｎ型半導体基板１１による発光の吸収を抑え、かつｎ型半導体基板１１における多結晶の発生を抑えるため、ｎ型半導体基板１１の（Ａｌ_ｘＧａ_１−ｘ）Ｎ結晶が適量のＡｌを含むことが好ましく、０＜ｘ≦０．８０であることが好ましい。

より具体的には、例えば、発光素子の発光波長が３８０ｎｍよりも大きい場合は０≦ｘ≦０．１０が好ましく、発光波長が３４０〜３８０ｎｍの場合は０＜ｘ≦０．１５が好ましく、発光波長が３００〜３４０ｎｍの場合は０．１５＜ｘ≦０．３５が好ましく、発光波長が２８０〜３００ｎｍの場合は０．３５＜ｘ≦０．５０が好ましく、発光波長が２６０〜２８０ｎｍの場合は０．５０＜ｘ≦０．６５が好ましく、発光波長が２４０〜２６０ｎｍの場合は０．６５＜ｘ≦０．７５が好ましく、発光波長が２４０ｎｍ以下の場合は０．７５＜ｘ≦０．８０が好ましい。

一方、Ａｌの比率が大きくなるほど、（Ａｌ_ｘＧａ_１−ｘ）Ｎ結晶の電気抵抗が大きくなる。このため、Ａｌの比率は、発光素子の発光の吸収が抑えられる範囲で、なるべく小さいことが好ましい。

また、ＳｉＣ結晶は波長４２０ｎｍ以下の光を吸収する。このため、ｎ型半導体基板１１がＳｉＣ結晶を母結晶として有するエピタキシャルウエハ１０を用いて発光素子を形成する場合は、ｎ型半導体基板１１による発光の吸収を抑えるため、発光素子の発光波長を４２０ｎｍ以上とすることが好ましい。

高濃度ｎ型領域１２は、ｎ型半導体基板１１の表面にＳｉ等のｎ型ドーパントを高濃度でイオン注入し、活性化アニールを施すことにより形成される。このため、高濃度ｎ型領域１２のｎ型ドーパントの濃度は、ｎ型半導体基板１１のｎ型ドーパントの濃度よりも高い。高濃度ｎ型領域１２の厚さは、例えば、５０ｎｍである。

ｎ型半導体基板１１のｎ型ドーパントの濃度は高いほど電気抵抗が下がるが、光吸収が大きくなるという問題がある。そのため、高濃度のｎ型ドーパントを含む高濃度ｎ型領域１２をｎ型半導体基板１１の表面に形成することによりｐ型半導体層１３とのコンタクト抵抗を下げ、ｎ型半導体基板１１の高濃度ｎ型領域１２以外の領域のｎ型ドーパントの濃度を高濃度ｎ型領域１２のものよりも低くして光吸収を抑えることができる。

ｎ型半導体基板１１のｎ型ドーパントの濃度は、光吸収を抑えるため、１×１０^１９／ｃｍ^−３以下であることが好ましく、５×１０^１８／ｃｍ^−３以下であることがより好ましい。また、導電性を確保するために、５×１０^１7／ｃｍ^−３以上であることが好ましい。

高濃度ｎ型領域１２は高濃度のｎ型ドーパントを含むため、ｐ型半導体層１３との界面近傍のショットキー障壁を薄くし、ｐ型半導体層１３とトンネルコンタクトすることができる。このため、高濃度ｎ型領域１２のｎ型ドーパントの濃度は、５×１０^１９／ｃｍ^−３以上であることが好ましい。また、イオン注入によるｎ型半導体基板１１のダメージを抑えるため、１×１０^２１／ｃｍ^−３以下であることが好ましい。

ｐ型半導体層１３は、（Ａｌ_ｘＧａ_１−ｘ）Ｎ（０≦ｘ≦１）結晶を母結晶として有し、Ｍｇ等のｐ型ドーパントを含む。ｐ型半導体層１３は、ｐ型クラッド層から構成される単層構造、又は発光層１４に接するｐ型クラッド層を含む多層構造を有し、例えば、発光層１４に接する厚さ５０ｎｍのｐ型クラッド層と、ｎ型半導体基板１１に接する厚さ１０ｎｍのｐ型コンタクト層とからなる多層構造を有する。

発光層１４は、例えば、５層の厚さ２ｎｍのアンドープ（Ａｌ_ｘＧａ_１−ｘ）Ｎ（０≦ｘ≦１）結晶膜と５層の厚さ６ｎｍのアンドープ（Ａｌ_ｘＧａ_１−ｘ）Ｎ（０≦ｘ≦１）結晶膜が１層ずつ交互に積層された多重量子井戸構造を有する。

ｎ型半導体層１５は、（Ａｌ_ｘＧａ_１−ｘ）Ｎ（０≦ｘ≦１）結晶を母結晶として有し、Ｓｉ等のｎ型ドーパントを含む。ｎ型半導体層１５は、ｎ型クラッド層から構成される単層構造、又は発光層１４に接するｎ型クラッド層を含む多層構造を有し、例えば、厚さ５μｍのｎ型クラッド層からなる単層構造を有する。

以下に、本実施の形態のエピタキシャルウエハの製造方法の例について説明する。

（第１の製造方法）
第１の製造方法は、ｐ型半導体層１３、発光層１４、及びｎ型半導体層１５をｎ型半導体基板１１上にエピタキシャル成長させる方法である。

図２（ａ）、（ｂ）は、第１の実施の形態に係るエピタキシャルウエハ１０の製造工程の一例を表す垂直断面図である。

まず、ＣＭＰ（Chemical Mechanical Polishing）処理されたｎ型半導体基板１１に有機洗浄、ＳＰＭ（Sulfuric acid/ hydrogen peroxide mixture）洗浄、及びＨＦ液による洗浄を施す。

次に、図２（ａ）に示されるように、ｎ型半導体基板１１の表面にｎ型ドーパントをイオン注入し、８００℃以上の活性化アニールを施すことにより、高濃度ｎ型領域１２を形成する。

ここで、例えば、ｎ型半導体基板１１にはｎ型ドーパントとして濃度５×１０^１８／ｃｍ^３のＳｉが含まれており、そのｎ型半導体基板１１の表面に濃度１×１０^２０／ｃｍ^３のＳｉを注入することにより、高濃度ｎ型領域１２が形成される。また、活性化アニールは、例えば、１０００℃、３０分間の条件で実施される。

次に、図２（ｂ）に示されるように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法等により、ｎ型半導体基板１１上に、ｐ型半導体層１３、発光層１４、ｎ型半導体層１５を順次エピタキシャル成長させる。

ここで、ｐ型半導体層１３は、例えば、１１５０℃の成長温度で形成される。発光層１４は、例えば、１１２０℃の成長温度で形成される。ｎ型半導体層１５は、例えば、１２００℃の成長温度で形成される。

（第２の製造方法）
第２の製造方法は、ｐ型半導体層１３、発光層１４、及びｎ型半導体層１５をｎ型半導体基板１１とは別の基板上に形成した後、ｎ型半導体基板１１に貼り付ける方法である。

図３（ａ）〜（ｄ）は、第１の実施の形態に係るエピタキシャルウエハ１０の製造工程の一例を表す垂直断面図である。

まず、図３（ａ）に示されるように、上記の第１の製造方法と同様の工程によりｎ型半導体基板１１の表面に高濃度ｎ型領域１２を形成する。

一方で、図３（ｂ）に示されるように、ＭＯＣＶＤ法等により、下地基板１７上に、ＡｌＮバッファ層、ｎ型半導体層１５、発光層１４、及びｐ型半導体層１３を順次エピタキシャル成長させる。

下地基板は、サファイア基板、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）基板、ＳｉＣ基板等の、（Ａｌ_ｘＧａ_１−ｘ）Ｎ結晶のエピタキシャル成長の下地基板として用いることのできる基板である。

ここで、ＡｌＮバッファ層は、例えば、１３００℃の成長温度で形成される。ｎ型半導体層１５は、例えば、１２００℃の成長温度で形成される。発光層１４は、例えば、１１２０℃の成長温度で形成される。ｐ型半導体層１３は、例えば、１１５０℃の成長温度で形成される。

次に、図３（ｃ）に示されるように、ｎ型半導体基板１１の高濃度ｎ型領域１２が形成された面と、下地基板１７上に形成されたｐ型半導体層１３の表面とを、表面活性化接合や原子拡散接合等により貼り合わせる。

次に、図３（ｄ）に示されるように、レーザーリフトオフ法等により下地基板１７を除去し、続けて、ＣＭＰ処理等によりＡｌＮバッファ層を除去する。

〔第２の実施の形態〕
第２の実施の形態は、第１の実施の形態のエピタキシャルウエハ１０を含む発光素子についての形態である。第１の実施の形態と同様の点については、説明を省略又は簡略化する。

（発光素子の構造）
図４は、第２の実施の形態に係る発光素子２０の垂直断面図である。発光素子２０は、ｎ型半導体基板１１と、ｎ型半導体基板１１の一方の表面に形成された高濃度ｎ型領域１２と、ｎ型半導体基板１１の高濃度ｎ型領域１２が形成された表面上にｎ型半導体基板１１と接するように形成されたｐ型半導体層１３と、ｐ型半導体層１３のｎ型半導体基板１１の反対側に形成されたｎ型半導体層１５と、ｐ型半導体層１３とｎ型半導体層１５に挟まれた発光層１４と、ｎ型半導体層１５の発光層１４と反対側の面上の負電極２２と、ｎ型半導体基板１１のｐ型半導体層１３と反対側の面上の正電極２１とを有する。

正電極２１及び負電極２２は、それぞれｎ型半導体基板１１及びｎ型半導体層１５にオーミック接合する電極である。

正電極２１は、例えば、厚さ５０ｎｍのＴｉ膜と厚さ１０００ｎｍのＡｕ膜の積層構造を有する。負電極２２は、例えば、厚さ５０ｎｍのＴｉ膜、厚さ５００ｎｍのＡｌ膜と厚さ１０００ｎｍのＰｔ／Ｗ膜の積層構造を有する。

正電極２１及び負電極２２は、例えば、フォトリソグラフィーと蒸着により各々の上記の積層構造を形成した後、窒素雰囲気中、５００℃、５分間の条件で熱処理を施すことにより得られる。

また、ｐ型半導体層１３、発光層１４、ｎ型半導体層１５から構成される積層体の側面は、ＳｉＯ_２等の絶縁材料からなる絶縁膜２３に覆われる。

絶縁膜２３は、例えば、フォトリソグラフィーとドライエッチングによりｐ型半導体層１３、発光層１４、ｎ型半導体層１５から構成される積層体にメサ加工を施した後、その積層体の側面を覆うようにプラズマＣＶＤ等により絶縁膜を形成することにより得られる。負電極２２上の絶縁膜２３は、フォトリソグラフィーとエッチング等により、選択的に除去される。

また、負電極２２上には、例えば、厚さ１００ｎｍのＴｉ膜と厚さ３０００ｎｍのＡｕＳｎ膜の積層構造を有するパッド電極が形成される。

発光素子２０は、ウエハ状態のｎ型半導体基板１１をダイシングにより分割することによりチップ化される。チップ化された発光素子２０の平面形状は、例えば、一片の長さが３００μｍの正方形である。

発光素子２０の発光波長は、発光層１４を構成する結晶の組成等により決定される。そして、第１の実施の形態において説明したように、ｎ型半導体基板１１は、発光素子２０の発光波長に応じた組成を有することが好ましい。

発光素子２０は、例えば、ｎ型半導体基板１１側から光を取り出すＬＥＤ（Light Emitting Diode）であり、キャンタイプのステムにＡｕＳｎ共晶接合等を用いて実装される。

また、発光素子２０はレーザーダイオードであってもよい。レーザーダイオードである場合、光が発光層１４中で反射を繰り返して増幅されるような構造、例えば、発光層１４とｐ型半導体層１３、発光層１４とｎ型半導体層１５に屈折率差があり、発光層１４の側面が劈開面である構造を有する。

〔第３の実施の形態〕
第３の実施の形態は、第２の実施の形態の発光素子の変形例に係る形態である。第２の実施の形態と同様の点については、説明を省略又は簡略化する。

（発光素子の構造）
図５（ａ）〜（ｃ）は、それぞれ第３の実施の形態に係る発光素子３０ａ、３０ｂ、３０ｃの垂直断面図である。

発光素子３０ａは、ｎ型半導体基板１１の正電極２１側の面に高濃度のｎ型ドーパントを含む高濃度ｎ型領域３１が形成されている点で、第１の実施の形態に係る発光素子２０と異なる。

高濃度ｎ型領域３１は、ｎ型半導体基板１１の高濃度ｎ型領域１２の形成される面と反対側の面にＳｉ等のｎ型ドーパントを高濃度でイオン注入し、活性化アニールを施すことにより形成される。このため、高濃度ｎ型領域３１のｎ型ドーパントの濃度は、ｎ型半導体基板１１のｎ型ドーパントの濃度よりも高い。

高濃度ｎ型領域３１のｎ型ドーパントの濃度は、例えば、高濃度ｎ型領域１２と同様に、５×１０^１９／ｃｍ^−３以上かつ１×１０^２１／ｃｍ^−３以下であることが好ましい。高濃度ｎ型領域３１の厚さは、例えば、１００ｎｍである。活性化アニールは、例えば、窒素雰囲気中、９００℃、３０分間の条件で実施される。

高濃度ｎ型領域３１を形成するタイミングは特に限定されないが、ｎ型半導体基板１１を研磨処理等により薄くする場合は、薄くした後に形成される。

高濃度ｎ型領域３１を形成することにより、ｎ型半導体基板１１と正電極２１とのコンタクト抵抗を低減することができる。

発光素子３０ｂは、正電極２１側の面に凹凸３３を有するｎ型半導体基板３２がｎ型半導体基板１１の代わりに用いられている点、及び負電極２２側の面に凹凸３５を有するｎ型半導体層３４がｎ型半導体層１５の代わりに用いられている点において、第２の実施の形態に係る発光素子２０と異なる。

ｎ型半導体基板３２の凹凸３３及びｎ型半導体層３４の凹凸３５は、例えば、フォトリソグラフィーとドライエッチングにより形成される。

凹凸３３及び凹凸３５を形成することにより、ｎ型半導体基板３２の正電極２１側の面及びｎ型半導体層３４の負電極２２側の面における光の反射を低減し、光取り出し効率を向上させることができる。なお、凹凸３３と凹凸３５のいずれか一方のみが形成されてもよい。

発光素子３０ｃは、正電極２１側に向かって窄まるテーパー形状を有し、かつ正電極２１側の面に凹凸３７を有するｎ型半導体基板３６がｎ型半導体基板１１の代わりに用いられている点、及び負電極２２側の面に凹凸３５を有するｎ型半導体層３４がｎ型半導体層１５の代わりに用いられている点において、第２の実施の形態に係る発光素子２０と異なる。

ｎ型半導体基板３６の凹凸３７及びｎ型半導体層３４の凹凸３５は、例えば、フォトリソグラフィーとドライエッチングにより形成される。また、ｎ型半導体基板３６のテーパー形状は、例えば、先端形状に傾斜を有するダイシングブレードを用いたダイシング法により形成される。

ｎ型半導体基板３６のテーパー形状、凹凸３７及び凹凸３５を形成することにより、ｎ型半導体基板３６の正電極２１側の面及びｎ型半導体層３４の負電極２２側の面における光の反射を低減し、光取り出し効率を向上させることができる。なお、テーパー形状、凹凸３７及び凹凸３５のうち、テーパー形状のみが形成されてもよい。

〔第４の実施の形態〕
第４の実施の形態は、第２の実施の形態の発光素子の変形例に係る形態である。第２の実施の形態と同様の点については、説明を省略又は簡略化する。

（発光素子の構造）
図６（ａ）、（ｂ）は、それぞれ第４の実施の形態に係る発光素子４０ａ、４０ｂの垂直断面図である。

発光素子４０ａは、主に、正電極の配置において第２の実施の形態に係る発光素子２０と異なる。発光素子４０ａの正電極４２は、負電極４４と同様にｎ型半導体層３４上に形成され、貫通電極４３を介してｐ型半導体層１３に接続される。これにより、ｎ型半導体基板４１側から光を取り出す際に、正電極４２による光の反射に起因する光取り出し効率の低下を避けることができる。

ＳｉＯ_２等の絶縁材料からなる絶縁膜４５は、ｐ型半導体層１３、発光層１４、ｎ型半導体層３４から構成される積層体の側面を保護するとともに、正電極４２と負電極４４との絶縁、及び貫通電極４３と発光層１４、ｎ型半導体層３４との絶縁を確保している。

また、ｎ型半導体基板４１の表面に正電極４２が形成されないため、ｎ型半導体基板４１の全面に１つ又は複数のテーパー部を形成することができ、これによりｎ型半導体基板４１の表面における光の反射を低減し、光取り出し効率を向上させることができる。

発光素子４０ｂは、正電極４２が貫通電極４３を介してｎ型半導体基板４１に接続される点において異なる。このような構造により、ｐ型半導体層１３よりもｎ型半導体基板４１の電気抵抗が低い場合は、電流の分散を大きくし、発光素子４０ｂの面方向の発光強度の均一性を向上させることができる。

（実施の形態の効果）
上記実施の形態によれば、エピタキシャルウエハにおいてｎ型半導体基板にｐ型半導体層を接合させるため、発光素子を製造する際にｐ型半導体層よりも導電性に優れるｎ型半導体層に負電極を接続することができる。このため、発光素子の発光効率を向上させることができる。一方、ｎ型半導体基板の表面に高濃度ｎ型領域を形成することにより、ｎ型半導体基板と、異なる導電型のｐ型半導体層とを低抵抗で接合させることができる。

また、発光素子の発光層を含む積層体上に光取り出し効率を向上させるための凹凸を形成する場合は、積層体の最上層の厚さが凹凸を形成しない場合よりも厚い必要がある。従来の発光素子のように積層体の最上層がｐ型半導体層である場合、ｐ型半導体層の電気抵抗が大きいため、厚くすると発光効率が低下するという問題がある。しかし、上記実施の形態の発光素子においては、積層体の最上層が電気抵抗の小さいｎ型半導体層であるため、凹凸の形成のために厚さを増しても発光効率の低下が少ない。

以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。

また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

１０…エピタキシャルウエハ、 １１…ｎ型半導体基板、 １２…高濃度ｎ型領域、 １３…ｐ型半導体層、 １４…発光層、 １５…ｎ型半導体層、 ２０、３０ａ、３０ｂ、３０ｃ、４０ａ、４０ｂ…発光素子、 ２１…正電極、 ２２…負電極

Claims (11)

1. ｎ型半導体基板と、
   前記ｎ型半導体基板の一方の面上に、前記ｎ型半導体基板と接するように形成されたｐ型半導体層と、
   前記ｐ型半導体層の、前記ｎ型半導体基板の反対側に形成されたｎ型半導体層と、
   前記ｐ型半導体層と前記ｎ型半導体層に挟まれた発光層と、
   を有する、エピタキシャルウエハ。
2. 前記ｎ型半導体基板の前記ｐ型半導体層側の表面に高濃度ｎ型領域が形成され、前記ｎ型半導体基板において、前記高濃度ｎ型領域のｎ型ドーパント濃度が前記高濃度ｎ型領域以外の領域ｎ型ドーパント濃度よりも高い、
   請求項１に記載のエピタキシャルウエハ。
3. 前記ｎ型半導体基板が、（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３（０≦ｘ≦１）で表される組成を有する結晶、（Ａｌ_ｘＧａ_１−ｘ）Ｎ（０≦ｘ≦１）で表される組成を有する結晶、又はＳｉＣ結晶を母結晶として有する、
   請求項１又は２に記載のエピタキシャルウエハ。
4. 前記ｎ型半導体基板が、（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３（０＜ｘ≦０．６０）で表される組成を有する結晶を母結晶として有する、
   請求項３に記載のエピタキシャルウエハ。
5. 前記ｎ型半導体基板が、（Ａｌ_ｘＧａ_１−ｘ）Ｎ（０＜ｘ≦０．８０）で表される組成を有する結晶を母結晶として有する、
   請求項３に記載のエピタキシャルウエハ。
6. ｎ型半導体基板と、
   前記ｎ型半導体基板の第１の面上に、前記第１の面と接するように形成されたｐ型半導体層と、
   前記ｐ型半導体層の、前記ｎ型半導体基板の反対側に形成されたｎ型半導体層と、
   前記ｐ型半導体層と前記ｎ型半導体層に挟まれた発光層と、
   前記ｎ型半導体基板又はｐ型半導体層に電気的に接続される正電極と、
   前記ｎ型半導体層に電気的に接続される負電極と、
   を有する、発光素子。
7. 前記ｎ型半導体基板の前記ｐ型半導体層側の表面に高濃度ｎ型領域が形成され、前記ｎ型半導体基板において、前記高濃度ｎ型領域のｎ型ドーパント濃度が前記前記高濃度ｎ型領域以外の領域ｎ型ドーパント濃度よりも高い、
   請求項６に記載の発光素子。
8. 前記ｎ型半導体基板が、（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３（０≦ｘ≦１）で表される組成を有する結晶、（Ａｌ_ｘＧａ_１−ｘ）Ｎ（０≦ｘ≦１）で表される組成を有する結晶、又はＳｉＣ結晶を母結晶として有する、
   請求項６又は７に記載の発光素子。
9. 前記ｎ型半導体基板が、（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３（０＜ｘ≦０．６０）で表される組成を有する結晶を母結晶として有し、
   発光波長が２８０ｎｍ以下である、
   請求項８に記載の発光素子。
10. 前記ｎ型半導体基板が、（Ａｌ_ｘＧａ_１−ｘ）Ｎ（０＜ｘ≦０．８０）で表される組成を有する結晶を母結晶として有し、
    発光波長が３８０ｎｍ以下である、
    請求項８に記載の発光素子。
11. 前記ｎ型半導体層が、前記発光層と反対側の面に凹凸を有する、
    請求項６〜１０のいずれか１項に記載の発光素子。
    

Images