JP6648685B2 - Ｉｉｉ族窒化物半導体発光素子の製造方法 - Google Patents

Ｉｉｉ族窒化物半導体発光素子の製造方法 Download PDF

Info

Publication number
JP6648685B2
JP6648685B2 JP2016252005A JP2016252005A JP6648685B2 JP 6648685 B2 JP6648685 B2 JP 6648685B2 JP 2016252005 A JP2016252005 A JP 2016252005A JP 2016252005 A JP2016252005 A JP 2016252005A JP 6648685 B2 JP6648685 B2 JP 6648685B2
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
substrate
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016252005A
Other languages
English (en)
Other versions
JP2018107281A (ja
Inventor
齋藤　義樹
義樹 齋藤
大輔 篠田
大輔 篠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2016252005A priority Critical patent/JP6648685B2/ja
Priority to US15/846,379 priority patent/US10461214B2/en
Publication of JP2018107281A publication Critical patent/JP2018107281A/ja
Application granted granted Critical
Publication of JP6648685B2 publication Critical patent/JP6648685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本明細書の技術分野は、III 族窒化物半導体発光素子の製造方法に関する。
III 族窒化物半導体層を有する半導体素子を製造する際には、サファイア基板上にＡｌＮ層を成膜することがある。その場合には、サファイア基板とＡｌＮ層との界面で多くの貫通転位が発生する。貫通転位密度の高い半導体層の結晶性はそれほど高くない。
そのため、近年では、ＨＶＰＥ法で作製したテンプレート基板やバルクの自立基板が用いられるようになってきている。しかし、これらの基板が製造された後には、もちろん製造装置から取り出される。その際に、これらの基板の表面に酸化膜が形成される。このような酸化膜は、その上層に形成される半導体層に種々の問題をもたらすおそれがある。
特開２０１５−４２５９８号公報
ここで、ＡｌＮ基板の酸化の影響について説明する。まず、ＡｌＮ基板が酸化されていない場合について説明する。酸素原子がない場合には、ＡｌとＮとがｃ軸方向に繰り返し配列されている。
次に、ＡｌＮ基板が酸化されている場合について説明する。ＡｌＮが酸化されるとＡｌＯＮが生じる。ＡｌＮに酸素原子が入ると、例えば、ｃ軸方向に…−Ａｌ−Ｎ−Ａｌ−Ｏ−Ａｌ−Ｎ−…という結合ができる。このＡｌ−Ｏ−Ａｌの結合があることにより、極性が反転する。そして、基板の上層に成長させる半導体層には、III 族極性面が優勢な箇所と窒素極性面が優勢な箇所とが発生する。その結果、基板の上に成長させる半導体層の結晶性は比較的悪い。このままでは、高性能な半導体発光素子を製造することは困難である。ＡｌＮ膜の結晶性を向上させる技術として、例えば、特許文献１が挙げられる。
本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、ＡｌＮ基板等のＡｌを含有する基板を用いて、極性反転を抑制しつつ半導体層を成長させるIII 族窒化物半導体発光素子の製造方法を提供することである。
第１の態様におけるIII 族窒化物半導体発光素子の製造方法は、基板の上に第１の酸化膜を形成する第１の酸化膜形成工程と、第１の酸化膜の上に第１のIII 族窒化物層を形成する第１のIII 族窒化物層形成工程と、第１のIII 族窒化物層の上に第１導電型の第１半導体層を形成する第１半導体層形成工程と、第１半導体層の上に発光層を形成する発光層形成工程と、発光層の上に第２導電型の第２半導体層を形成する第２半導体層形成工程と、を有する。この製造方法では、基板としてＡｌＮ基板またはＡｌＧａＮ基板を用いる。第１の酸化膜形成工程では、Ａｌ原子とＮ原子とＯ原子とを含有する第１の酸化膜を形成する。第１のIII 族窒化物層形成工程では、基板の温度を１３５０℃以上１４５０℃以下の条件で第１のIII 族窒化物層としてＡｌＮ層またはＡｌＧａＮ層を形成する。
このIII 族窒化物半導体発光素子の製造方法では、基板の極性を第１の酸化膜が反転させる。第１の酸化膜は極性反転層である。そのため、１つの半導体層のうちにIII 族極性面が優勢な箇所と窒素極性面が優勢な箇所とが発生するおそれがほとんどない。そして、第１のIII 族窒化物層を成膜する際の基板温度を従来より高い温度に設定する。そのため、第１のIII 族窒化物層は、III 族極性面が優勢な状態で形成される。これにより、結晶性に優れた半導体層を成長させることができる。
第２の態様におけるIII 族窒化物半導体発光素子の製造方法においては、第１の酸化膜形成工程では、第１の酸化物としてＡｌＯＮまたはＡｌＧａＯＮを形成し、基板と第１の酸化物とで極性を反転させる。
第３の態様におけるIII 族窒化物半導体発光素子の製造方法においては、第１の酸化膜形成工程では、基板の−ｃ面の上に第１の酸化膜を形成する。
本明細書では、ＡｌＮ基板等のＡｌを含有する基板を用いて、極性反転を抑制しつつ半導体層を成長させるIII 族窒化物半導体発光素子の製造方法が提供されている。
第１の実施形態における発光素子の概略構成を示す図である。 第１の実施形態の発光素子における第１の酸化膜の周辺を抜き出して描いた図である。 第１の実施形態の変形例における発光素子の概略構成を示す図である。
以下、具体的な実施形態について、半導体発光素子とその製造方法を例に挙げて図を参照しつつ説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みの比は、概念的に示したものであり、実際の厚みの比を示しているわけではない。
（第１の実施形態）
１．半導体発光素子
図１は、第１の実施形態の発光素子１００の概略構成を示す図である。図１に示すように、図１に示すように、発光素子１００は、フェイスアップ型の半導体発光素子である。発光素子１００は、III 族窒化物半導体から成る複数の半導体層を有する。また、発光素子１００は、紫外発光する素子である。
図１に示すように、発光素子１００は、基板１１０と、第１の酸化膜Ｏ１と、第１のIII 族窒化物層１２０と、ｎ型コンタクト層１３０と、ｎ側クラッド層１５０と、発光層１６０と、ｐ側クラッド層１７０と、ｐ型コンタクト層１８０と、透明電極ＴＥ１と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、を有する。
ｎ型コンタクト層１３０と、ｎ側クラッド層１５０とは、ｎ型半導体層である。ここで、ｎ型半導体層は、第１導電型の第１半導体層である。ｐ側クラッド層１７０と、ｐ型コンタクト層１８０とは、ｐ型半導体層である。ここで、ｐ型半導体層は、第２導電型の第２半導体層である。また、ｎ型半導体層は、ドナーをドープしていないｕｄ−ＧａＮ層等を有していてもよい。ｐ型半導体層は、アクセプターをドープしていないｕｄ−ＧａＮ層等を有していてもよい。
基板１１０は、ＡｌＮ基板である。図１では基板１１０の主面は平坦である。基板１１０の主面は凹凸形状を有していてもよい。
第１の酸化膜Ｏ１は、基板１１０の主面の上に直接接触している状態で形成されている。第１の酸化膜Ｏ１は、Ａｌを含有するIII 族窒化物が酸化した酸化膜である。第１の酸化膜Ｏ１は、例えば、ＡｌＮが酸化したＡｌＯＮである。
第１のIII 族窒化物層１２０は、第１の酸化膜Ｏ１に直接接触している状態で形成されている。第１のIII 族窒化物層１２０は、第１の酸化膜Ｏ１とｎ型コンタクト層１３０との中間に位置する中間層である。第１のIII 族窒化物層１２０の材質は、例えば、ＡｌＮである。
ｎ型コンタクト層１３０は、ｎ電極Ｎ１とオーミック接触をとるためのものである。ｎ型コンタクト層１３０は、第１のIII 族窒化物層１２０に直接接触している状態で形成されている。また、ｎ型コンタクト層１３０の上には、ｎ電極Ｎ１が位置している。ｎ型コンタクト層１３０は、例えば、ｎ型ＧａＮである。
ｎ側クラッド層１５０は、発光層１６０に加わる応力を緩和するための歪緩和層である。ｎ側クラッド層１５０は、ｎ型コンタクト層１３０の上に形成されている。ｎ側クラッド層１５０は、例えば、ＳｉドープしたＡｌＧａＮ層を積層したものである。もちろん、半導体の材料は、その他の組成の半導体層であってもよい。
発光層１６０は、電子と正孔とが再結合することにより発光する層である。発光層１６０は、ｎ側クラッド層１５０の上に形成されている。発光層１６０は、井戸層と障壁層とを積層した単位積層体を繰り返し積層したものである。つまり、発光層１６０は、多重量子井戸構造を有する。また、発光層１６０は、井戸層の上に形成されたキャップ層を有していてもよい。また、発光層１６０は、単一量子井戸構造であってもよい。
ｐ側クラッド層１７０は、発光層１６０の上に形成されている。ｐ側クラッド層１７０は、ｐ型ＡｌＧａＮ層を積層したものである。もちろん、半導体の材料は、その他の組成の半導体層であってもよい。
ｐ型コンタクト層１８０は、透明電極ＴＥ１とオーミック接触するためのものである。ｐ型コンタクト層１８０は、ｐ側クラッド層１７０の上に形成されている。ｐ型コンタクト層１６０の材質は、例えば、ＡｌY Ｇａ1-Y Ｎ（０≦Ｙ≦１）である。
透明電極ＴＥ１は、電流を発光面内に拡散するためのものである。透明電極ＴＥ１は、ｐ型コンタクト層１８０の上に形成されている。透明電極ＴＥ１の材質は、ＩＴＯ、ＩＺＯ、ＩＣＯ、ＺｎＯ、ＴｉＯ2 、ＮｂＴｉＯ2 、ＴａＴｉＯ2 、ＳｎＯ2 のいずれかであるとよい。
ｐ電極Ｐ１は、透明電極ＴＥ１の上に形成されている。ｐ電極Ｐ１は、Ｎｉ、Ａｕ、Ａｇ、Ｃｏ、等から１以上を組み合わせて形成したものである。もちろん、これ以外の構成であってもよい。ｐ電極Ｐ１は、ｐ型半導体層と導通している。
ｎ電極Ｎ１は、ｎ型コンタクト層１３０の上に形成されている。ｎ電極Ｎ１は、Ｎｉ、Ａｕ、Ａｇ、Ｃｏ、Ｖ、Ａｌ等から１以上を組み合わせて形成したものである。もちろん、これ以外の構成であってもよい。ｎ電極Ｎ１は、ｎ型半導体層と導通している。
また、発光素子１００は、半導体層を保護する保護膜を有していてもよい。
２．第１の酸化膜
２−１．第１の酸化膜の周辺構造
図２は、第１の酸化膜Ｏ１の周辺を抜き出して描いた図である。図２に示すように、基板１１０は、主面１１０ｕを有している。第１の酸化膜Ｏ１は、下面Ｏ１ｄと上面Ｏ１ｕとを有する。第１のIII 族窒化物層１２０は、下面１２０ｄと上面１２０ｕとを有する。ｎ型コンタクト層１３０は、下面１３０ｄを有する。
図２に示すように、第１の酸化膜Ｏ１の下面Ｏ１ｄは、基板１１０の主面１１０ｕと直接接触している。第１の酸化膜Ｏ１の上面Ｏ１ｕは、第１のIII 族窒化物層１２０の下面１２０ｄと直接接触している。第１のIII 族窒化物層１２０の上面１２０ｕは、ｎ型コンタクト層１３０の下面１３０ｄと直接接触している。
２−２．酸化膜における極性反転
ここで、第１の酸化膜Ｏ１は、極性反転層である。まず、酸素原子がない場合について説明する。酸素原子がない場合には、ＡｌとＮとがｃ軸方向に繰り返し配列されている。ここに酸素原子が入ると、例えば、ｃ軸方向に…−Ａｌ−Ｎ−Ａｌ−Ｏ−Ａｌ−Ｎ−…という結合ができる。このＡｌ−Ｏ−Ａｌの結合があることにより、極性が反転する。
基板１１０の主面１１０ｕは、窒素極性面（−ｃ面）である。つまり、基板１１０では、図２中上側に位置する主面１１０ｕが窒素極性面（−ｃ面）である。
そして、基板１１０の主面１１０ｕと第１の酸化膜Ｏ１の下面Ｏ１ｄとの境界面で極性が反転している。第１の酸化膜Ｏ１の上面Ｏ１ｕと、第１のIII 族窒化物層１２０の上面１２０ｕとは、Ａｌ極性面（＋ｃ面）である。つまり、第１の酸化膜Ｏ１より上層の半導体層では、基板１１０より遠い側の面がＡｌ極性面（＋ｃ面）となっている。
図２において、窒素極性面（−ｃ面）が上向きの基板１１０にスラッシュのハッチングを施してある。また、極性反転層である第１の酸化膜Ｏ１にドットのハッチングを施してある。
３．半導体発光素子の製造方法
ここで、本実施形態の発光素子１００の製造方法について説明する。半導体層を成長させる際には、有機金属化学気相成長法（ＭＯＣＶＤ法）により、各半導体層の結晶をエピタキシャル成長させる。ここで用いるキャリアガスは、水素（Ｈ2 ）もしくは窒素（Ｎ2 ）もしくは水素と窒素との混合気体（Ｈ2 ＋Ｎ2 ）である。窒素源として、アンモニアガス（ＮＨ3 ）を用いる。Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ）を用いる。Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ）を用いる。Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ）を用いる。ｎ型ドーパントガスとして、シラン（ＳｉＨ4 ）を用いる。ｐ型ドーパントガスとして、ビス（シクロペンタジエニル）マグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。また、これら以外のガスを用いてもよい。
３−１．基板のクリーニング
基板１１０をＨ2 ガスでクリーニングする。ここで、基板１１０の主面１１０ｕは窒素極性面（−ｃ面）である。基板温度は１１００℃程度である。もちろん、その他の基板温度であってもよい。
３−２．第１の酸化膜形成工程
次に、基板１１０の主面１１０ｕの上に第１の酸化膜Ｏ１を形成する。前述のように主面１１０ｕは−ｃ面である。第１の酸化膜Ｏ１としてＡｌ原子とＮ原子とＯ原子とを含有する酸化膜を形成する。そのために、ＭＯＣＶＤ炉の外部で基板１１０を大気中または酸素雰囲気中に放置する。または、基板１１０を大気中において４００℃以下で加熱してもよい。これにより、基板１１０と第１の酸化膜Ｏ１とで極性を反転させる。そのため、第１の酸化膜Ｏ１の上面Ｏ１ｕはＡｌ極性面（＋ｃ面）である。
３−３．第１のIII 族窒化物層形成工程
次に、第１の酸化膜Ｏ１の上に第１のIII 族窒化物層１２０を形成する。第１のIII 族窒化物層１２０としてＡｌＮ層を形成する。このときの基板温度は１３５０℃以上１４５０℃以下の範囲内である。この基板温度は、従来のIII 族窒化物半導体発光素子の成長温度より十分に高い。この温度領域では、III 族金属が優勢的に成長する。つまり、成膜された半導体層における基板１１０から遠い側の面は、Ａｌ極性面（＋ｃ面）となりやすい。そのため、Ａｌ極性面（＋ｃ面）が優勢で、かつ結晶性に優れた第１のIII 族窒化物層１２０が成膜される。なお、キャリアガスはＮ2 であるとよい。後述するように、成長基板としてＡｌＮ等が成膜されたサファイア基板を用いる場合には、キャリアガスとしてＨ2 を用いるとサファイア基板がエッチングされるおそれがあるからである。
３−４．第１半導体層形成工程
３−４−１．ｎ型コンタクト層形成工程
次に、第１のIII 族窒化物層１２０の上にｎ型コンタクト層１３０を形成する。このときの基板温度は、９００℃以上１１４０℃以下である。
３−４−２．ｎ側クラッド層形成工程
次に、ｎ型コンタクト層１３０の上にｎ側クラッド層１５０を形成する。そのために、ＳｉドープしたＡｌＧａＮ層を形成する。
３−５．発光層形成工程
次に、ｎ側クラッド層１５０の上に発光層１６０を形成する。そのために、井戸層と障壁層とを積層した単位積層体を繰り返し積層する。また、井戸層を形成した後にキャップ層を形成してもよい。
３−６．第２半導体層形成工程
３−６−１．ｐ側クラッド層形成工程
次に、発光層１６０の上にｐ側クラッド層１７０を形成する。ここでは、ｐ型ＡｌＧａＮ層を積層する。
３−６−２．ｐ型コンタクト層形成工程
次に、ｐ側クラッド層１７０の上にｐ型コンタクト層１８０を形成する。
３−７．透明電極形成工程
次に、ｐ型コンタクト層１８０の上に透明電極ＴＥ１を形成する。
３−８．電極形成工程
次に、透明電極ＴＥ１の上にｐ電極Ｐ１を形成する。そして、レーザーもしくはエッチングにより、ｐ型コンタクト層１８０の側から半導体層の一部を抉ってｎ型コンタクト層１３０を露出させる。そして、その露出箇所に、ｎ電極Ｎ１を形成する。ｐ電極Ｐ１の形成工程とｎ電極Ｎ１の形成工程は、いずれを先に行ってもよい。
３−９．その他の工程
また、上記の工程の他、熱処理工程、絶縁膜形成工程、その他の工程を実施してもよい。以上により、図１に示す発光素子１００が製造される。
４．本実施形態の効果
通常、ＡｌＮ基板は、製造後に製造装置から取り出される。その場合には、大気中の酸素によりＡｌＮ基板が酸化されてしまう。すると、ＡｌＮ基板の表面に酸化膜が形成されるおそれがある。これにより、ＡｌＮ基板の表面で極性反転が生じることがある。そして、その極性反転の程度は、局所的にばらつきが生じることがある。そのため、このようなＡｌＮ基板の上にIII 族窒化物半導体層を成長させた場合に、一つの層の内部でＡｌ極性が優勢な箇所とＮ極性が優勢な箇所とが生じることがあった。
これに対して、本実施形態では、あえてＡｌを含有する酸化膜（第１の酸化膜Ｏ１等）を形成することによって、一旦は全体的に極性を反転させる。これにより、Ａｌ極性が優勢な箇所とＮ極性が優勢な箇所とが生じることを抑制することができる。
また、基板温度を１３５０℃以上１４５０℃以下として第１のIII 族窒化物層１２０を成膜する。この温度領域では、ＡｌＮが好適に成長する。つまり、III 族金属であるＡｌ極性面（＋ｃ面）が優勢な状態で成膜が行われる。したがって、発光素子１００における半導体層の結晶性はよい。
５．変形例
５−１．フリップチップ
図３は、変形例における発光素子２００の概略構成を示す図である。発光素子２００は、フリップチップ型の半導体発光素子である。発光素子２００は、反射層Ｒ１を有する。反射層Ｒ１は、透明電極ＴＥ１とｐ電極Ｐ１との間に配置されている。
５−２．基板の材質
本実施形態では、基板１１０はＡｌＮ基板である。しかし、基板１１０はＡｌＧａＮ基板であってもよい。また、基板は、サファイア基板の上にＡｌＮもしくはＡｌＧａＮが形成されたテンプレート基板であってもよい。
５−３．第１の酸化膜の材質
本実施形態では、第１の酸化膜Ｏ１の材質はＡｌＯＮである。しかし、第１の酸化膜Ｏ１の材質は、ＡｌＧａＮが酸化したものであってもよい。この場合には第１の酸化膜Ｏ１はＡｌＧａＯＮである。このように、第１の酸化膜Ｏ１は、Ａｌ原子とＮ原子とＯ原子とを含有する酸化物である。
５−４．第１のIII 族窒化物層の材質
本実施形態では、第１のIII 族窒化物層１２０の材質はＡｌＮである。また、第１のIII 族窒化物層１２０の材質はＡｌＧａＮであってもよい。
５−５．第１のIII 族窒化物層の上層
本実施形態では、第１のIII 族窒化物層１２０の上にはｎ型コンタクト層１３０が形成されている。しかし、第１のIII 族窒化物層１２０とｎ型コンタクト層１３０との間に任意のIII 族窒化物層を形成してもよい。
５−６．半導体層の積層構造
本実施形態においては、第１のIII 族窒化物層１２０の上に、ｎ型コンタクト層１３０と、ｎ側クラッド層１５０と、発光層１６０と、ｐ側クラッド層１７０と、ｐ型コンタクト層１８０と、を形成する。しかし、これ以外の積層構造であってももちろん構わない。また、上記の各層の積層構造も、本実施形態で説明した構成以外の構成であってもよい。
５−７．極性反転
本実施形態では、基板１１０が窒素極性面（−ｃ面）であり、第１の酸化膜Ｏ１と、第１のIII 族窒化物層１２０と、それより上層の半導体層がＡｌ極性面（＋ｃ面）である。しかし、これとは逆であってもよい。つまり、基板１１０がＡｌ極性面（＋ｃ面）であり、第１の酸化膜Ｏ１と、第１のIII 族窒化物層１２０と、それより上層の半導体層が窒素極性面（−ｃ面）であってもよい。その場合には、基板温度を８５０℃以上１１５０℃以下の程度として成膜してもよい。
５−８．発光波長
本実施形態の発光素子１００は、紫外発光する素子である。しかし、発光素子は紫外線以外の波長の光を発してもよい。
５−９．組み合わせ
上記の変形例を自由に組み合わせてもよい。
６．本実施形態のまとめ
以上詳細に説明したように、本実施形態の発光素子１００は、第１の酸化膜Ｏ１と、第１のIII 族窒化物層１２０と、を有する。第１の酸化膜Ｏ１は、下地層からの極性を反転させる。そのため、成長させる半導体層の内部でIII 族極性面とＮ極性面とが混在することを抑制することができる。そして、半導体層の極性が反転した後には、比較的高温で第１のIII 族窒化物層を成長させる。１４００℃近傍では、Ａｌ極性面（−ｃ面）が優先的に成長しやすい。つまり、この製造方法により製造された半導体層の結晶性はよい。
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。例えば、半導体層の成長方法は、有機金属気相成長法（ＭＯＣＶＤ法）に限らない。キャリアガスを用いて結晶を成長させる方法であれば、他の方法を用いてもよい。
１００…発光素子
１１０…基板
Ｏ１…第１の酸化膜
１２０…第１のIII 族窒化物層
１３０…ｎ型コンタクト層
１５０…ｎ側クラッド層
１６０…発光層
１７０…ｐ側クラッド層
１８０…ｐ型コンタクト層
ＴＥ１…透明電極
Ｎ１…ｎ電極
Ｐ１…ｐ電極

Claims (3)

  1. 基板の上に第１の酸化膜を形成する第１の酸化膜形成工程と、
    前記第１の酸化膜の上に第１のIII 族窒化物層を形成する第１のIII 族窒化物層形成工程と、
    前記第１のIII 族窒化物層の上に第１導電型の第１半導体層を形成する第１半導体層形成工程と、
    前記第１半導体層の上に発光層を形成する発光層形成工程と、
    前記発光層の上に第２導電型の第２半導体層を形成する第２半導体層形成工程と、
    を有し、
    前記基板としてＡｌＮ基板またはＡｌＧａＮ基板を用い、
    前記第１の酸化膜形成工程では、
    Ａｌ原子とＮ原子とＯ原子とを含有する前記第１の酸化膜を形成し、
    前記第１のIII 族窒化物層形成工程では、
    前記基板の温度を１３５０℃以上１４５０℃以下の条件で前記第１のIII 族窒化物層としてＡｌＮ層またはＡｌＧａＮ層を形成すること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  2. 請求項１に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記第１の酸化膜形成工程では、
    前記第１の酸化物としてＡｌＯＮまたはＡｌＧａＯＮを形成し、
    前記基板と前記第１の酸化物とで極性を反転させること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  3. 請求項１または請求項２に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記第１の酸化膜形成工程では、
    前記基板の−ｃ面の上に前記第１の酸化膜を形成すること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
JP2016252005A 2016-12-26 2016-12-26 Ｉｉｉ族窒化物半導体発光素子の製造方法 Active JP6648685B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016252005A JP6648685B2 (ja) 2016-12-26 2016-12-26 Ｉｉｉ族窒化物半導体発光素子の製造方法
US15/846,379 US10461214B2 (en) 2016-12-26 2017-12-19 Method for producing group III nitride semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016252005A JP6648685B2 (ja) 2016-12-26 2016-12-26 Ｉｉｉ族窒化物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2018107281A JP2018107281A (ja) 2018-07-05
JP6648685B2 true JP6648685B2 (ja) 2020-02-14

Family

ID=62630525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016252005A Active JP6648685B2 (ja) 2016-12-26 2016-12-26 Ｉｉｉ族窒化物半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US10461214B2 (ja)
JP (1) JP6648685B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888070A (zh) * 2019-01-22 2019-06-14 华灿光电（浙江）有限公司 AlN模板、发光二极管外延片及其制造方法
JP7269190B2 (ja) * 2020-02-27 2023-05-08 株式会社東芝 窒化物結晶、光学装置、半導体装置、窒化物結晶の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5730484B2 (ja) * 2007-01-26 2015-06-10 クリスタル アイエス インコーポレイテッド 厚みのある擬似格子整合型の窒化物エピタキシャル層
JP2009267088A (ja) * 2008-04-25 2009-11-12 Kyocera Corp 発光素子用基板とそれを用いた発光装置
US8979999B2 (en) * 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
JP5197283B2 (ja) * 2008-10-03 2013-05-15 国立大学法人東京農工大学 窒化アルミニウム単結晶基板、積層体、およびこれらの製造方法
US8647904B2 (en) * 2010-03-01 2014-02-11 Sharp Kabushiki Kaisha Method for manufacturing nitride semiconductor device, nitride semiconductor light-emitting device, and light-emitting apparatus
US9190560B2 (en) * 2010-05-18 2015-11-17 Agency For Science Technology And Research Method of forming a light emitting diode structure and a light diode structure
JP2012146847A (ja) * 2011-01-13 2012-08-02 Sharp Corp 窒化物半導体発光素子および半導体光学装置
JP6080148B2 (ja) * 2011-02-21 2017-02-15 国立大学法人東京農工大学 窒化アルミニウム単結晶およびその製造方法
JP2012188294A (ja) * 2011-03-08 2012-10-04 Tohoku Univ 半導体装置の製造方法
JP6206758B2 (ja) 2013-08-26 2017-10-04 国立大学法人東北大学 窒化アルミニウム（ＡｌＮ）膜の製造方法
JP5898347B2 (ja) 2015-01-09 2016-04-06 日本碍子株式会社 発光素子の製造方法
JP6491488B2 (ja) 2015-01-30 2019-03-27 住友金属鉱山株式会社 エピタキシャル成長用基板及びその製造方法

Also Published As

Publication number Publication date
US10461214B2 (en) 2019-10-29
JP2018107281A (ja) 2018-07-05
US20180182915A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
JP6919553B2 (ja) Ｉｉｉ族窒化物半導体発光素子とその製造方法
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
JP2008226906A (ja) 窒化物半導体発光素子
JP5991176B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5983554B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JPH11340509A (ja) 窒化物半導体素子
JP5349737B2 (ja) 窒化物半導体発光素子の製造方法
WO2018142870A1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2001203385A (ja) 窒化物半導体発光ダイオード
JP5047508B2 (ja) 窒化物半導体発光素子の製造方法
JP5401145B2 (ja) Ｉｉｉ族窒化物積層体の製造方法
JP2018190794A (ja) 発光素子
JP2007115887A (ja) 窒化物半導体素子およびその製法
JP6010869B2 (ja) Ｉｉｉ 族窒化物半導体発光素子
JP6648685B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP6654596B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JPH11191639A (ja) 窒化物半導体素子
JP5327778B2 (ja) 半導体素子およびその製造方法
JP2016143771A (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
JP2016092253A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2013055293A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5420515B2 (ja) 窒化物半導体発光素子
JP6380172B2 (ja) Ｉｉｉ族窒化物半導体発光素子とその製造方法
JP5898656B2 (ja) Ｉｉｉ族窒化物半導体素子
KR20120100369A (ko) 3족 질화물 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191230

R150 Certificate of patent or registration of utility model

Ref document number: 6648685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150