CN117730422A - 半导体发光元件、车辆用灯具及半导体发光元件制造方法 - Google Patents

半导体发光元件、车辆用灯具及半导体发光元件制造方法 Download PDF

Info

Publication number
CN117730422A
CN117730422A CN202280047398.7A CN202280047398A CN117730422A CN 117730422 A CN117730422 A CN 117730422A CN 202280047398 A CN202280047398 A CN 202280047398A CN 117730422 A CN117730422 A CN 117730422A
Authority
CN
China
Prior art keywords
layer
emitting element
semiconductor light
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280047398.7A
Other languages
English (en)
Inventor
金冈宏明
野村明宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koito Manufacturing Co Ltd
Original Assignee
Koito Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koito Manufacturing Co Ltd filed Critical Koito Manufacturing Co Ltd
Publication of CN117730422A publication Critical patent/CN117730422A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

一种半导体发光元件，其具备：生长基板(11)、形成于生长基板(11)上的多个柱状半导体层(13、14)、以及覆盖多个柱状半导体层(13、14)的埋入层(16)，多个柱状半导体层(13、14)各自具有：位于中心的n型纳米线层(13)、和位于比n型纳米线层(13)靠外周的活性层(14)，在柱状半导体层(13、14)和柱状半导体层(13、14)之间的埋入层(16)、和生长基板(11)之间具备空隙(17)。

Description

半导体发光元件、车辆用灯具及半导体发光元件制造方法
技术领域
本公开涉及半导体发光元件、车辆用灯具及半导体发光元件的制造方法，特别是涉及具有由埋入层埋入了多个柱状半导体层的结构的半导体发光元件、车辆用灯具及半导体发光元件的制造方法。
背景技术
半导体发光元件通过空穴和电子在活性层中再结合而发光。目前，使用平坦的片状的阱层作为活性层。近年来，对具有柱状等三维结构的活性层进行了研究。在这样的半导体发光元件中，作为一例，具有在n型的柱状半导体层的周围形成活性层，在活性层的周围形成p型的半导体层，进而将其周围由埋入层埋入的结构。
另一方面，在半导体发光元件中，作为共同的课题，寻求提高由活性层发出的光的取出效率。进而，作为由半导体发光元件发出的光的取出方向，有上表面、侧面、下表面等，但也有很多情况是为了实现面朝上安装而从上表面取出光。即，有时寻求提高从半导体发光元件的上表面的光取出效率。
在使用了柱状半导体层的半导体发光元件中，作为实现从上表面的光取出效率的提高的现有技术，例如已知有专利文献1。专利文献1所涉及的半导体发光元件具备分别呈六边形状的多个柱状半导体和具有多个凸形状部的光取出面，柱状半导体的间距间隔和凸形状部的间距间隔不同。在专利文献1中，通过具备该结构，能够提高具有三维微细结构的活性层的半导体发光元件的光取出效率。
现有技术文献
专利文献
专利文献1：日本国特开2020-077817号公报
发明内容
发明要解决的问题
然而，如上所述的柱状半导体层也被称为纳米线，使用了纳米线的半导体发光元件(例如LED(Light Emitting Diode，发光二极管)能够抑制高电流区域的功率效率的降低，故而备受关注。作为一例，使用了纳米线的半导体发光元件具有在六棱柱形状的n型的GaN的纳米线的周围生长活性层及p型的GaN层的结构。
即，现有的具备平坦的活性层的半导体发光元件可以说是二维结构，与此相对，使用了纳米线的半导体发光元件为三维结构。因此，使用了纳米线的半导体发光元件具有向侧面方向射出的光量多的特征。该情况下，向侧面方向射出的光受到周围的纳米线引起的光散射、光吸收等的影响，光的取出效率有限。另一方面，在半导体发光元件的主要想从上表面取出光的情况下，需要将向侧面方向射出的光向上表面方向变换的单元(光路变换单元)。
例如考虑在半导体发光元件的外部、例如收纳半导体发光元件的封装内设置反射镜，作为光路变换单元。但是，在这样的方法中，存在收纳半导体发光元件的封装变得复杂的问题。另外，在半导体发光元件的制造工序中，考虑在半导体发光元件的内部制作具有镜面的光路变换单元的方法。但是，在这样的方法中，通常存在半导体发光元件的制造工序变得复杂的问题。在这一点上，专利文献1不是提及将向侧面方向射出的光向上表面方向变换的光路变换单元的文献。
因此，本公开是鉴于上述现有的问题而提出的，其目的在于提供能够通过简单的结构使从上表面射出的光量增大的半导体发光元件、车辆用灯具及半导体发光元件的制造方法。
用于解决问题的技术方案
为了解决上述问题，本公开提供一种半导体发光元件，其具备：生长基板、所述生长基板上的多个柱状半导体层、以及覆盖所述多个柱状半导体层的埋入层，其特征在于，所述多个柱状半导体层各自具有：位于中心的n型纳米线层、和位于比所述n型纳米线层靠外周的活性层，所述埋入层在所述柱状半导体层和所述柱状半导体层之间且所述生长基板的上部具备空隙。
在这样的本公开的半导体发光元件中，因为在柱状半导体层之间的埋入层的内部形成有空隙，所以从活性层产生并沿横向行进的光被空隙反射或散射，因此，能够增大从上表面射出的光量。
另外，在本公开的一方面中，所述生长基板为GaN基板，所述埋入层为GaN层。
另外，在本公开的一方面中，所述埋入层为ITO膜。
另外，在本公开的一方面中，所述多个柱状半导体各自还具有位于比所述活性层靠外周的p型半导体层。
另外，在本公开的一方面中，所述p型半导体层至少在上表面具有接触层，所述埋入层是相对于从所述活性层产生的光透明的绝缘体层，还具备配置于所述绝缘体层上的透明电极，所述接触层从所述绝缘体层突出并与所述透明电极相接。
另外，在本公开的一方面中，由所述柱状半导体层的高度和所述柱状半导体层间的间隔规定的长宽比为0.5以上，更优选为3～5。
为了解决上述问题，本公开的车辆用灯具使用所述的半导体发光元件。
另外，为了解决上述问题，本公开提供一种半导体发光元件的制造方法，其特征在于，具有：在生长基板上形成具有多个开口部的掩模层的掩模工序、使用选择生长在所述多个开口部分别形成柱状半导体层的生长工序、以及以覆盖多个所述柱状半导体层的方式在所述生长基板上生长埋入层的埋入工序，所述生长工序包括：形成n型纳米线层的工序、在比所述n型纳米线层靠外侧形成活性层的工序、以及在比所述活性层靠外侧形成p型半导体层的工序，所述埋入工序包括在所述埋入层的内部的所述柱状半导体层之间的所述掩模层上形成空隙的工序。
另外，在本公开的一方面中，由所述柱状半导体层的高度和所述柱状半导体层间的间隔规定的长宽比设定为0.5以上，更优选设定为3～5。
发明效果
在本公开中，能够提供可以通过简单的结构使从上表面射出的光量增大的半导体发光元件、车辆用灯具及半导体发光元件的制造方法。
附图说明
图1A是第一实施方式的半导体发光元件10的剖视图。
图1B是说明半导体发光元件10的作用的图。
图2A是表示半导体发光元件10的制造方法的掩模形成工序的剖视图。
图2B是表示半导体发光元件10的制造方法的纳米线生长工序的剖视图。
图2C是表示半导体发光元件10的制造方法的活性层及p型半导体层生长工序的剖视图。
图2D是表示半导体发光元件10的制造方法的空隙形成工序的剖视图。
图2E是表示半导体发光元件10的制造方法的槽部蚀刻工序及活性化工序的图。
图2F是表示半导体发光元件10的制造方法的电极形成工序的图。
图3A是说明半导体发光元件10的空隙的形成位置的图。
图3B是说明半导体发光元件10的连接部形成的空隙的图。
图4是表示形成于半导体发光元件10上的空隙的SEM照片的图。
图5A是在第二实施方式的半导体发光元件的制造方法中，使生长基板倾斜而使ITO靶材从规定的方向飞翔的图。
图5B是在第二实施方式的半导体发光元件的制造方法中，使ITO靶材从与规定的方向不同的方向飞翔的图。
图5C是在第二实施方式的半导体发光元件的制造方法中，使生长基板水平而使ITO靶材飞翔的图。
图6是第三实施例的半导体发光元件50的剖视图。
图7是第四实施例的半导体发光元件60的剖视图。
具体实施方式
下面，参照附图详细说明本公开的实施方式。对各附图所示的相同或同等的构成要件、部件、处理标注相同的附图标记，适当省略重复的说明。在以下说明的实施方式中，对企图将本实施方式应用于面朝上型的半导体发光元件、实现从上表面射出的光量的增大的半导体发光元件进行说明。这样的半导体发光元件作为一例用于车辆用灯具。
(第一实施方式)
参照图1A～图4，对第一实施方式的半导体发光元件10进行说明。图1A是表示第一实施方式的半导体发光元件10的剖视图。如图1A所示，半导体发光元件10具备生长基板11、掩模12、纳米线层13、活性层14、p型半导体层15、埋入层16、空隙17(void)、台面槽18、阴极电极20、阳极电极21。在此，纳米线层13、活性层14及p型半导体层15在垂直于生长基板11的方向上选择性生长而成为柱形状，构成本实施方式的柱状半导体层。
如图1A所示，半导体发光元件10的一部分从表面至生长基板11除去埋入层16而形成台面槽18(台面结构)，使生长基板11的表面露出而形成阴极电极20。另外，在埋入层16上形成有阳极电极21。在此，台面结构是指通过以包围规定区域的方式形成贯通半导体层的槽，而各半导体层的层叠结构截面从侧面露出的结构。
生长基板11是由能够使半导体材料结晶生长的材料构成的大致平板状的部件，在主面侧形成有掩模12。另外，生长基板11的一部分露出而形成阴极电极20。在半导体发光元件10由氮化物系半导体构成的情况下，优选使用GaN基板作为生长基板11，为了进行激光振荡，也可以使用容易通过解理而形成谐振器面的c面GaN基板。另外，也可以采用如下基板，即，使用由与作为生长基板11生长的半导体材料不同的材料构成的c面蓝宝石基板或Si基板等异种基板，使缓冲层或基底层等多个半导体层生长而成的基板。
缓冲层是形成于单晶基板和基底层之间，用于缓和两者的晶格失配的层。在使用c面蓝宝石基板作为单晶基板的情况下，优选缓冲层使用GaN，但也可以使用AlN或AlGaN等。
基底层是形成于生长基板11及缓冲层上的单晶的半导体层，优选由以几μm的厚度形成未掺杂的GaN，并在其上具备n型接触层等n型半导体层的多层构成。n型接触层是掺杂了n型杂质的半导体层，例如可举出掺杂了Si的n型Al0.05Ga0.95N。
掩模12是形成于生长基板11、基底层的表面的由电介质材料构成的层。作为构成掩模12的材料，选择从掩模12半导体的结晶生长困难的材料，例如优选SiO2、SiNx、Al2O3等。在掩模12上形成有多个后述的开口部，半导体层能够从自开口部部分露出的生长基板11或基底层的表面生长。
纳米线层13是在从掩模12的开口部12a(参照图2A)露出的生长基板11或基底层上选择生长(结晶生长)的柱状的半导体层，相对于生长基板11的主面垂直地竖立设置大致柱状的半导体层而形成。这样的纳米线层13通过根据构成的半导体材料设定适当的生长条件，实施特定的晶面取向生长的选择生长而获得。在图1A所示的例子中，由于在掩模12上二维地周期性形成多个开口部12a，所以纳米线层13也在生长基板11上二维地周期性形成。
纳米线层13例如由掺杂了n型杂质的GaN构成。当使用GaN作为纳米线层13时，在生长基板11上选择生长的纳米线层13成为六个m面形成为小平面(facet)的大致六棱柱的形状。在图1A中，纳米线层13看起来仅在形成有开口部12a的区域生长，但实际上，由于横向生长，在掩模12上结晶生长也进展，因此，形成在开口部12a的周围扩大了的六棱柱。例如，在将开口部12a形成为直径150nm左右的圆的情况下，能够形成以与直径200nm左右的圆内切的六边形为底面的高度1.0～2.0μm左右的六棱柱状的纳米线层13。但是，纳米线层13尺寸不限于此，例如也可以为宽度0.2～1.0μm左右，高度0.5～2.5μm左右。另外，纳米线层13彼此的间隔(距离)也可以为0.2～1.8μm左右。
在本实施方式中，示出了使用GaN作为纳米线层13的例子，但在为了使发光波长长波长化而提高活性层14的In成分的情况下，为了降低晶格失配引起的失配位错，也可以使用GaInN作为纳米线层13。同样，在使半导体发光元件10的波长短波长化的情况下，也可以使用AlGaN作为纳米线层13，或者将活性层14的阱层及势垒层分别变更为成分不同的AlGaN。
活性层14是在比纳米线层13靠外周沿着纳米线层13生长的半导体层，例如可举出将厚度5nm的GaInN量子阱层和厚度10nm的GaN势垒层重叠5周期的多量子阱活性层。在此举出多量子阱活性层，但活性层14可以是单量子阱结构，也可以是块状活性层。由于活性层14形成于纳米线层13的侧面及上表面，所以能够确保活性层14的面积。被取入活性层14的In的比率越高，半导体发光元件10的发光波长越长，通过使In成分比为0.10以上，能够使发光波长为480nm以上。另外，通过将In成分比设为0.12以上，能够使发光波长为500nm以上。另外，因为纳米线层13的侧面由m面构成，所以形成于侧面的活性层14也是具有m面的非极性面，能够改善下降(droop)特性。
p型半导体层15是在比活性层14靠外周沿着活性层14生长的半导体层，例如由掺杂了p型杂质的GaN构成。因为p型半导体层15形成于活性层14的侧面及上表面，所以由n型纳米线层13、活性层14以及p型半导体层15构成双异质结构，能够良好地将载流子封入活性层14，提高发光再结合的概率。
埋入层16是在比p型半导体层15靠外侧生长的半导体层，在本实施方式中由GaN构成。埋入层16形成为覆盖p型半导体层15的侧面及上表面，且覆盖至生长基板11或基底层。在图1A中示出由单层构成埋入层16的例子，但只要是以从生长基板11的表面埋入至柱状半导体层的上表面的方式形成半导体层的结构，则也可以是多层的层叠结构。埋入层16还具有固定并保护细纳米线层13的功能。如后所述，作为埋入层16的材料被设想了各种情况，但因为具有比构成活性层14的材料的带隙小的带隙的材料吸收从活性层14射出的光，所以需要选择带隙大于构成活性层14的材料的带隙的材料。
台面槽18是贯通从埋入层16的上表面至生长基板11或基底层的各半导体层而形成的槽，区分半导体发光元件10的发光区域而构成台面结构。埋入层16的外周从台面结构的侧面露出。在此，所谓埋入层16在台面结构的侧面露出是指在形成台面槽18时埋入层16的外周延伸至台面结构的侧面，也包括在后工序中于台面槽18内形成钝化膜或其它结构的情况。在台面槽18上还形成有元件分离槽，将半导体发光元件10单独分离。
阴极电极20是形成于露出了生长基板11或基底层的区域的电极，由与露出的半导体层欧姆接触的金属材料和焊盘电极的层叠结构构成。阳极电极21是在埋入层16上的一部分形成的电极，由与埋入层16的最表面欧姆接触的金属材料和焊盘电极的层叠结构构成。另外，虽然在图1A中省略了图示，但根据需要也可以应用由钝化膜覆盖半导体发光元件10的表面等公知的结构。另外，也可以在埋入层16整体上形成将阳极电极21延伸了的透明电极。
空隙17是有意形成于埋入层16的内部的空隙，构成本实施方式的光路变换单元。在空隙17的内部作为一例被封入有空气，但不限于此，也可以封入其它气体、例如氮气等惰性气体。就空隙的大小而言，作为一例，宽度为0.05～0.4μm左右，高度0.3～0.7μm左右。
本实施方式空隙17通过控制由多个柱状半导体层间的空间构成的空间的长宽比h/d、即使用图1B所示的柱状半导体层的高度h、柱状半导体层间的间隔d定义的、(柱状半导体层的高度h)/(柱状半导体层间的间隔d)而形成。通常，在使用溅射等由规定的物质填埋设置于基板上的开孔的情况下，如果该开孔的长宽比大，则存在如下情况：在溅射一定程度的阶段，物质蓄积在开孔的入口附近，因使入口变窄而最终在开孔底部产生空隙。在本实施方式的半导体发光元件10中，通过利用该现象，在埋入层16的内部有意地形成空隙17。
参照图1B，对本实施方式的半导体发光元件10的空隙17的作用进行说明。如上所述，在半导体发光元件10中，企图将由活性层14发出的光作为射出光L从上表面取出。即，由活性层14发出的光大多沿与生长基板11平行的方向(以下有时称为“横向”)行进。另一方面，空隙17和埋入层16的界面为镜面或粗糙面，从活性层14经由埋入层16向空隙17行进的光被反射或散射。因此，在半导体发光元件10中，从活性层14沿横向行进的光被空隙17反射或散射，从而向上表面方向进行光路变换。例如，当对空隙17中的反射光进行说明时，如图1B所示，从活性层14沿横向行进的光被空隙17反射，成为反射光Lr而朝向上表面方向。即，空隙17作为将由活性层14产生的光的横向光路变换为上表面方向的光路的光路变换部发挥功能。此时，埋入层16的材料的折射率越大，与空隙17的内部的折射率差越大，临界角越窄，因此，反射效果变高。通过以上的作用，在半导体发光元件10中，能够通过简单的结构使从上表面射出的光量增大。
图2A～图2F是表示半导体发光元件10制造方法的剖视图，图2A表示掩模形成工序，图2B表示纳米线生长工序，图2C表示活性层及p型半导体层生长工序，图2D表示空隙形成工序，图2E表示槽部蚀刻工序及活性化工序图2F表示电极形成工序。
首先，在图2A所示的掩模形成工序中，在由n型GaN构成的生长基板11上，通过溅射法堆积膜厚30nm左右的由SiO2构成的掩模12，使用纳米压印光刻那样的微细图案形成方法，形成直径150nm左右的开口部12a。在使用蓝宝石等异种基板作为生长基板11的情况下，也可以在蓝宝石基板上形成缓冲层、基底层及n型半导体层，将n型半导体层的表面用于生长基板11的表面。作为缓冲层的生长条件，例如使用TMA(TriMethylAlminium，三甲基铝)、TMG(TriMethylGallium，三甲基镓)及氨作为原料气体，生长温度为1100℃，V/III比为1000，氢作为载气，压力为10hPa。作为基底层及n型半导体层的生长条件，例如生长温度为1050℃，V/III比为1000，氢作为载气，压力为500hPa。
接着，在图2B所示的纳米线生长工序中，通过基于MOCVD法的选择生长，在从开口部12a露出的生长基板11上生长由GaN构成的纳米线层13。作为纳米线层13的生长条件，例如使用TMG及氨作为原料气体，生长温度为1050℃，V/III比为10，氢作为载气，压力为100hPa。
接着，在图2C所示的活性层及p型半导体层生长工序中，首先使用MOCVD法，在纳米线层13的侧面及上表面生长重叠了5周期的厚度5nm的GaInN量子阱层和厚度10nm的GaN势垒层的活性层14。作为活性层14的生长条件，例如生长温度为800℃，V/III比为3000，氮作为载气，压力为1000hPa，使用TMG、TMI(TriMethylIndium，三甲基铟)及氨作为原料气体。
然后，使由掺杂了p型杂质的GaN构成的p型半导体层15生长。作为p型半导体层15的生长条件，例如生长温度为950℃，V/III比为1000，氢作为载气，压力为300hPa，使用TMG、Cp2Mg(bisCycropentadienylMagnesium，二茂镁)及氨作为原料气体。
接着，在图2D所示的空隙形成工序中，使由GaN构成的埋入层16生长，由埋入层16填埋由纳米线层13、活性层14及p型半导体层15构成的柱状半导体层的外周及上表面。作为埋入层16的生长条件，例如生长温度为950℃，V/III比为1000，氢作为载气，压力为300hPa，使用TMG、Cp2Mg(bisCycropentadienylMagnesium)及氨作为原料气体。为了使埋入层16厚膜化，埋入层16的生长条件优选为促进向纵向的生长即c面生长的条件。
埋入层16在设置于柱状半导体层之间的掩模12上生长，但在本实施方式中，如上所述，控制长宽比＝(柱状半导体层的高度)/(柱状半导体层间的间隔)，在柱状半导体层的下部有意地产生空隙(Void)。这是因为，由于柱状半导体层的长宽比高，从而在埋入层16生长时，在柱状半导体层的上部原料容易结晶生长，到达接近生长基板11的根部附近的原料减少。
如上所述，纳米线层13的高度为0.5～2.5μm左右，纳米线层13彼此的间隔为0.2～1.8μm左右。因此，考虑到它们的大小，在本实施方式中，长宽比＝(柱状半导体层的高度)/(柱状半导体层间的间隔)为0.5以上，更优选为3～5的范围。
举出埋入层16的生长条件的更详细的一例，如下所示。即，在埋入层16的生长中，优选使用TMG、硅烷及氨作为原料气体，在初始阶段以促进作为横向生长的m面的生长的低温且低V/III比进行生长。作为低温且低V/III比的一例，可以举出在800℃以下为100以下的V/III比，氢作为载气，压力为200hPa。优选通过埋入层16的横向生长，在柱状半导体层的下部填埋了掩模12上的空隙17以外的区域后，以促进作为纵向生长的c面的生长的高温且高V/III比进行生长。作为高温且高V/III比的一例，可举出在1000℃以上为2000以上的V/III比，氢作为载气，压力为500hPa。
在本实施方式中，基本上控制长宽比＝(柱状半导体层的高度)/(柱状半导体层间的间隔)来产生空隙，但也可以适当变更上述埋入层16的生长条件以容易产生空隙。
接着，在图2E所示的槽部蚀刻及活性化工序中，选择性地通过干蚀刻形成从埋入层16的上表面到达生长基板11的台面槽18。在形成台面槽部18之后实施活性化工序，使氢从到达台面结构的侧面而露出的埋入层16脱离而进行活性化处理。在此，活性化处理的方法没有限定，但作为一例，可举出在大气气氛中以600℃进行的热处理(退火)。在此示出了在大气气氛中的退火，但只要是在不存在能够使埋入层16活性化的原子状氢的气氛中的热处理即可。
接着，在图2F所示的电极形成工序中，在生长基板11的表面形成阴极电极20，在埋入层16上形成阳极电极21。另外，根据需要实施形成电极后的退火、钝化膜的形成、元件分割，得到半导体发光元件10。
在本实施方式的半导体发光元件10中，当在阴极电极20和阳极电极21之间施加电压时，电流依次流过埋入层16、p型半导体层15、活性层14、纳米线层13、生长基板11，在活性层14中通过发光再结合而产生光。来自活性层14的发光被取出到半导体发光元件10的外部。此时，在本实施方式的半导体发光元件10中，通过上述空隙17的作用，从半导体发光元件10的上表面取出的光量增大。
另外，由于纳米线层13的侧面为通过选择生长而形成的m面，所以形成于其外周的活性层14和p型半导体层15也相互以m面接触。m面为非极性面，不产生极化，所以在活性层14的发光效率也高，而且六棱柱的侧面全部为m面，因此，能够提高半导体发光元件10的发光效率。进而，因为能够加厚活性层14的膜厚，所以能够使活性层14的体积比以往的半导体发光元件增加3～10倍左右，能够降低注入载流子密度，大幅降低效率下降。
接着，参照图3A、图3B更详细地说明本实施方式的空隙17。图3A、3B是表示形成于半导体发光元件10上的空隙17的俯视时的形状的图。如上所述，如图3A所示，本实施方式的空隙17作为一例，可能在配置于四边形的顶点的柱状半导体层(图3中图示了纳米线层13)和柱状半导体层之间的五处形成。但是，不需要在图3A所示的全部五处形成空隙17，也可以如非缺损部17a所示，存在未形成空隙17的部分。
另外，如图3B所示，本实施方式的空隙17也可以是空隙17和空隙17通过连接部17b连接而一体化的空隙。
需要说明的是，柱状半导体层的配置不像本实施方式那样限定于四边形的顶点，也可以是三角形的顶点等其它多边形的顶点。该情况下，也可能在柱状半导体层间形成空隙17。
图4表示在本实施方式的半导体发光元件10中实际产生的空隙17的由SEM(Scanning Electron Microscope，扫描电子显微镜)拍摄的照片。如图4所示，可知在纳米线层13之间产生空隙17。
(第二实施方式)
参照图5A～图5C对第二实施方式进行说明。本实施方式是在上述实施方式1的半导体发光元件10中，将埋入层16置换为ITO(Indium Tin Oxide，氧化铟锡)膜的方式。因此，半导体发光元件的结构除了埋入层16以外与图1A～图2F相同，因此根据需要参照图1A～图2F，省略半导体发光元件的图示。另外，对与上述实施方式1相同的结构标注相同的附图标记，省略详细的说明。
因为半导体发光元件10的埋入层16的主要功能是朝向p型半导体层15形成电流路径，所以能够使用也在透明电极等中使用的ITO膜作为埋入层16的替代。ITO膜的成膜也可以使用溅射法进行。例如，也可以使用以ITO为靶材的RF磁控溅射装置，通过使ITO飞翔并堆积在目标区域来进行成膜。
图5A～图5C是表示与图2D所示的空隙形成工序相当的本实施方式的空隙形成工序的图。在本实施方式中，改变基于ITO的靶材T和生长基板11的相对的角度，分多次进行成膜。在图5A～图5C中，示例了相对于在垂直方向飞翔的靶材T改变生长基板11的角度的方式，但也可以是使生长基板11为水平、使靶材T的飞翔方向的角度从垂直错开的方式。
如图5A所示，使生长基板11倾斜规定的角度，进行第一次的成膜。由于靶材T的飞翔方向和生长基板11的主面不垂直，所以ITO膜19a相对于柱状半导体层偏向地堆积。即，ITO膜19a主要沉积在柱状半导体层的特定的面上。
接着，如图5B所示，将生长基板11向与图5A不同的方向倾斜，进行第二次的成膜。倾斜的角度可以与第一次的成膜时相同，也可以不同。通过本成膜，相对于与图5A不同的柱状半导体层的面沉积ITO膜19b。通过ITO膜19a和ITO膜19b在柱状半导体层间重叠，形成间隙17c。间隙17c是形成于掩模12上的ITO膜内部的间隙。
接着，如图5C所示，将生长基板11设定为水平，使靶材T和生长基板11的主面形成的角度垂直，进行第三次的成膜。通过本成膜，成膜埋设ITO膜19a、19b的ITO膜19c。通过本成膜，确定间隙19c的形状，最终形成空隙17。
需要说明的是，在本实施方式中，示例了改变靶材T和生长基板11的相对的角度而进行的溅射的成膜次数为两次的方式进行了说明，但该次数不限于两次，也可以为三次以上、或者通过考虑上述的长宽比而为一次。因为本实施方式的半导体发光元件的柱状半导体层的俯视时的形状为六边形，所以如果将上述成膜的次数设为三次或六次，则形成形状更整齐的空隙17。
如上，根据本实施方式的半导体发光元件，也能够通过简单的结构使从上表面射出的光量增大。
(第三实施方式)
参照图6说明第三实施方式的半导体发光元件50。本实施方式是在上述第一实施方式中，将埋入层16置换为绝缘物的方式。因此，对与第一实施方式相同的结构标注相同的附图标记并省略详细的说明。
在本实施方式的半导体发光元件50中，通过另行设置从阳极电极21到p型半导体层15的电流路径，也可以代替埋入层16而使用例如SiO2那样的电介质。或者，也可以使用硅树脂那样的透明树脂，将埋入层16设为相对于从活性层14产生的光透明的绝缘体层。但是，本实施方式中使用的埋入层的材料不限于此，也可以使用相对于由活性层14发出的光透明的其它绝缘体。
图6表示使用SiO2层22作为埋入层的半导体发光元件50。如图6所示，半导体发光元件50具备p型半导体层15a、SiO2层22及ITO膜23。
p型半导体层15a在p型半导体层15的上表面侧的区域具备用于与电极材料欧姆接触的接触层15b，使上表面侧的一部分从SiO2层22突出而形成。需要说明的是，该接触层15b不仅可以形成于p型半导体层15a的上表面侧区域，还可以形成于p型半导体层15a的外侧整个面。
SiO2层22在柱状半导体层的周围例如使用CVD(Chemical Vapor Deposition，化学气相沉积)法成膜，主要具有保护柱状半导体层的功能。在本实施方式中，通过设定上述长宽比，在SiO2层22的成膜过程中形成空隙17。
另外，在通过溅射法成膜SiO2层的情况下，与上述的第二实施方式相同，也可以多次进行使靶材的方向和生长基板11的主面形成的角度偏离垂直地进行的溅射而进行成膜。
ITO膜23以与p型半导体层15a的接触层15b相接的方式形成于SiO2层22的上部，阳极电极21配置于ITO膜23上。需要说明的是，ITO膜23是透明电极的一例，也可以使用其它透明的电极材料。
在本实施方式的半导体发光元件中，电流依次流过阳极电极21、ITO膜23、p型半导体层15a的接触层15b、p型半导体层15a、活性层14、纳米线层13、生长基板11，在活性层14中发光。由活性层14产生的光的一部分通过空隙17向上表面方向进行光路变换。
通过以上说明的半导体发光元件50，也能够通过简单的结构使从上表面射出的光量增大。
在此，本实施方式的半导体发光元件也可以为将SiO2层22置换为硅树脂的方式。此时的硅树脂的成膜也可以通过旋涂法进行。在使用了旋涂法的硅树脂的成膜中，除了控制长宽比之外，还可以控制生长基板11的旋转速度、硅树脂的供给速度等来控制空隙17的产生。
(第四实施方式)
参照图7说明第四实施方式的半导体发光元件60。本实施方式是在上述第一实施方式中，将埋入层16设为p型半导体层16a的方式。在上述各实施方式中，示例了具备在活性层14的外侧沿着活性层14形成的p型半导体层15、与p型半导体层15相接而形成于掩模12上的埋入层16的方式进行了说明。但是，也可以由纳米线层13、在纳米线层13的外侧沿着纳米线层13形成的活性层14、与活性层14相接而形成于掩模12上的p型半导体层16a构成半导体发光元件60。p型半导体层16a例如通过p型的GaN成膜。该情况下，阳极电极21被配置于p型半导体层16a的上表面。在本实施方式中，由纳米线层13和活性层14构成柱状半导体层。
在本实施方式的半导体发光元件60中，在p型半导体层16a的内部的柱状半导体层之间形成空隙17。在本实施方式的制造方法(特别是空隙17的形成方法)中，与通过GaN成膜埋入层16的第一实施方式同样地通过长宽比的控制来进行。
在本实施方式的半导体发光元件60中，电流依次流过阳极电极21、p型半导体层16a(埋入层)、活性层14、纳米线层13、生长基板11，在活性层14中发光。由活性层14产生的光的一部分通过空隙17向上表面方向进行光路变换。
如上，根据本实施方式的半导体发光元件，也能够通过简单的结构使从上表面射出的光量增大。
需要说明的是，本公开不限于上述的各实施方式，在权利要求书所示的范围内可以进行各种变更，将在不同的实施方式中分别公开的技术方案适当组合而得到的实施方式也包含在本公开的技术范围内。
本公开基于2021年7月8日申请的特愿2021-113881号，其内容在此作为参照被编入。
产业上的可利用性
根据本公开，能够提供可以通过简单的结构使从上表面射出的光量增大的半导体发光元件、车辆用灯具及半导体发光元件的制造方法。

Claims (9)

1.一种半导体发光元件，其具备：
生长基板、
所述生长基板上的多个柱状半导体层、以及
覆盖所述多个柱状半导体层的埋入层，
所述多个柱状半导体层各自具有：
位于中心的n型纳米线层、和
位于比所述n型纳米线层靠外周的活性层，
所述埋入层在所述柱状半导体层和所述柱状半导体层之间且所述生长基板的上部具备空隙。
2.根据权利要求1所述的半导体发光元件，其特征在于，
所述生长基板为GaN基板，
所述埋入层为GaN层。
3.根据权利要求1所述的半导体发光元件，其特征在于，
所述埋入层为ITO膜。
4.根据权利要求1所述的半导体发光元件，其特征在于，
所述多个柱状半导体各自还具有位于比所述活性层靠外周的p型半导体层。
5.根据权利要求4所述的半导体发光元件，其特征在于，
所述p型半导体层至少在上表面具有接触层，
所述埋入层是相对于从所述活性层产生的光透明的绝缘体层，
还具备配置于所述绝缘体层上的透明电极，
所述接触层从所述绝缘体层突出并与所述透明电极相接。
6.根据权利要求1～5中任一项所述的半导体发光元件，其特征在于，
由所述柱状半导体层的高度和所述柱状半导体层间的间隔规定的长宽比为0.5以上，更优选为3～5。
7.一种车辆用灯具，其使用权利要求1～6中任一项所述的半导体发光元件。
8.一种半导体发光元件的制造方法，其特征在于，具有：
在生长基板上形成具有多个开口部的掩模层的掩模工序、
使用选择生长在所述多个开口部分别形成柱状半导体层的生长工序、以及
以覆盖多个所述柱状半导体层的方式在所述生长基板上生长埋入层的埋入工序，
所述生长工序包括：
形成n型纳米线层的工序、
在比所述n型纳米线层靠外侧形成活性层的工序、以及
在比所述活性层靠外侧形成p型半导体层的工序，
所述埋入工序包括在所述埋入层的内部的所述柱状半导体层之间的所述掩模层上形成空隙的工序。
9.根据权利要求8所述的半导体发光元件的制造方法，其特征在于，
由所述柱状半导体层的高度和所述柱状半导体层间的间隔规定的长宽比设定为0.5以上，更优选设定为3～5。
CN202280047398.7A 2021-07-08 2022-06-30 半导体发光元件、车辆用灯具及半导体发光元件制造方法 Pending CN117730422A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-113881 2021-07-08
JP2021113881A JP2023010072A (ja) 2021-07-08 2021-07-08 半導体発光素子、車両用灯具、および半導体発光素子の製造方法
PCT/JP2022/026283 WO2023282178A1 (ja) 2021-07-08 2022-06-30 半導体発光素子、車両用灯具、および半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
CN117730422A true CN117730422A (zh) 2024-03-19

Family

ID=84801626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280047398.7A Pending CN117730422A (zh) 2021-07-08 2022-06-30 半导体发光元件、车辆用灯具及半导体发光元件制造方法

Country Status (5)

Country Link
US (1) US20240339486A1 (zh)
EP (1) EP4369426A1 (zh)
JP (1) JP2023010072A (zh)
CN (1) CN117730422A (zh)
WO (1) WO2023282178A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4525500B2 (ja) * 2005-07-14 2010-08-18 パナソニック電工株式会社 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
CN101740704B (zh) * 2009-12-21 2012-07-04 山东大学 一种光子晶体结构GaN基LED的制作方法
KR20130136906A (ko) * 2010-06-18 2013-12-13 글로 에이비 나노와이어 ｌｅｄ 구조와 이를 제조하기 위한 방법
JP2014120716A (ja) * 2012-12-19 2014-06-30 Stanley Electric Co Ltd 半導体発光装置及びその製造方法
JP6954562B2 (ja) * 2017-09-15 2021-10-27 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
JP7312997B2 (ja) 2018-11-09 2023-07-24 学校法人 名城大学 半導体発光素子
JP7450393B2 (ja) 2020-01-17 2024-03-15 旭化成株式会社 現像装置及び現像方法

Also Published As

Publication number Publication date
JP2023010072A (ja) 2023-01-20
US20240339486A1 (en) 2024-10-10
WO2023282178A1 (ja) 2023-01-12
EP4369426A1 (en) 2024-05-15

Similar Documents

Publication Publication Date Title
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
US9882085B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
KR101358701B1 (ko) 여러 파장의 광을 방출하도록 구성된 반도체 발광 장치
US11605669B2 (en) Monolithic LED array and a precursor thereto
JP2007184411A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP2009152474A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
US20130193448A1 (en) Patterned substrate and stacked light emitting diode
US8865495B2 (en) Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
JP6686172B2 (ja) 窒化物半導体発光素子
US9935428B2 (en) Semiconductor light-emitting element and method for manufacturing the same
TWI493747B (zh) 發光二極體及其形成方法
JP2008130606A (ja) 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法
US20240332339A1 (en) Semiconductor light emitting element and method for producing semiconductor light emitting element
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
KR100648812B1 (ko) 질화 갈륨계 발광 다이오드 및 그 제조방법
US10497828B2 (en) Light-emitting devices and methods of manufacturing the same
CN117616591A (zh) 半导体发光元件及半导体发光元件的制造方法
JP7520305B2 (ja) 半導体発光素子および半導体発光素子の製造方法
CN117355950A (zh) 半导体发光元件及半导体发光元件的制造方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
CN117730422A (zh) 半导体发光元件、车辆用灯具及半导体发光元件制造方法
JP2023009782A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2021061272A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2021044329A (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination