TW201624733A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201624733A
TW201624733A TW105105939A TW105105939A TW201624733A TW 201624733 A TW201624733 A TW 201624733A TW 105105939 A TW105105939 A TW 105105939A TW 105105939 A TW105105939 A TW 105105939A TW 201624733 A TW201624733 A TW 201624733A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
layer
insulating layer
oxide
semiconductor layer
Prior art date
Application number
TW105105939A
Other languages
English (en)
Other versions
TWI581439B (zh
Inventor
一條充弘
遠藤俊彌
鈴木邦彥
竹村保彥
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201624733A publication Critical patent/TW201624733A/zh
Application granted granted Critical
Publication of TWI581439B publication Critical patent/TWI581439B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

在包括氧化物半導體之電晶體中，該氧化物半導體中之氫導致該電晶體之電特性退化。因而，本發明之目標為提供具有良好電特性之半導體裝置。藉由電漿CVD法使用矽鹵化物而形成絕緣層，其接觸形成通道區域之氧化物半導體層。該絕緣層因而經形成而具有低於6×1020原子/cm3之氫濃度，及大於或等於1×1020原子/cm3之鹵素濃度；因此，可避免氫擴散進入該氧化物半導體層，且該氧化物半導體層中之氫藉由該鹵素而被鈍化或從該氧化物半導體層釋放，藉此可提供具有良好電特性之半導體裝置。

Description

半導體裝置
本發明之一實施例關於包括氧化物半導體之半導體裝置及其製造方法。
在本說明書中，半導體裝置乙詞係指藉由利用半導體特性而可作動之所有裝置，且光電裝置、半導體電路、及電子裝置均為半導體裝置。
近年來，電晶體用於許多液晶顯示裝置及以平板顯示器為代表之發光顯示裝置，且其係以矽半導體形成於玻璃基板之上，諸如非結晶矽或多晶矽。
注意已指向一種技術，其中氧化物半導體取代該等矽半導體而用於電晶體。
氧化物半導體之範例包括氧化鋅，其為一金屬氧化物；以及In-Ga-Zn-O基氧化物，其為同源化合物。已揭露技術其中該等氧化物半導體用於形成電晶體作為顯示裝置之像素中切換元件等(詳專利文獻1至3)。
[參考文獻]
[專利文獻1]日本公開專利申請案No. 2006-165528
[專利文獻2]日本公開專利申請案No. 2007-96055
[專利文獻3]日本公開專利申請案No. 2007-123861
通道區域形成於氧化物半導體中之電晶體具有一問題：甚至在閘極電極之電位等於源極電極之電位之狀態下(Vgs=0V)，臨限電壓(Vth)易於沿負方向偏移且不可忽略之汲極電流量流動。
鑒於以上問題，本說明書中所揭露之本發明之一實施例之目標為配置具有良好電特性之半導體裝置。
為達成以上目標，具有低氫含量並包含諸如氟或氯之鹵素的絕緣層用作與形成通道區域之氧化物半導體層接觸之閘極絕緣層，藉此從閘極絕緣層至氧化物半導體層之氫的運動減少，且氧化物半導體層中之氫鈍化或從氧化物半導體層釋放。因而，可減少氧化物半導體層之氫含量。
具體地，使用閘極絕緣層其具有低於6×1020原子/cm3之氫濃度，較佳地為低於或等於2×1020原子/cm3，及更佳地為低於或等於5×1019原子/cm3，及大於或等於1×1019原子/cm3之鹵素濃度，較佳地為大於或等於1×1020原子/cm3。
本發明之一實施例為半導體裝置，包括閘極電極層；形成通道區域之氧化物半導體層；電連接至氧化物半導體 層之源極電極層及汲極電極層；閘極電極層與氧化物半導體層之間之閘極絕緣層；及絕緣層，其面對閘極絕緣層且氧化物半導體層介於絕緣層與閘極絕緣層之間，並接觸氧化物半導體層。絕緣層中氫濃度為低於6×1020原子/cm3，較佳地為低於或等於2×1020原子/cm3，更佳地為低於或等於5×1019原子/cm3，且絕緣層中鹵素濃度為大於或等於1×1019原子/cm3，較佳地為大於或等於1×1020原子/cm3。
本發明之另一實施例為底閘電晶體，其中氧化物半導體層與閘極電極層重疊，且閘極絕緣層插於其間。本發明之另一實施例為頂閘電晶體，其中閘極電極層與氧化物半導體層重疊，且閘極絕緣層插於其間。
在本發明之另一實施例中，閘極絕緣層為包括氧化矽、氧氮化矽、氮氧化矽、氧化鉿、氧化鋁、或氧化鉭之氧化物絕緣層。
閘極絕緣層可包括與閘極電極層接觸之第一閘極絕緣層，及與氧化物半導體層接觸之第二閘極絕緣層。在此狀況下，藉由使用具有低氫含量並包括鹵素之材料形成第二閘極絕緣層，減少從第二閘極絕緣層至氧化物半導體層之氫之運動，且氧化物半導體層中之氫鈍化或從氧化物半導體層釋放。因而，可減少氧化物半導體層之氫含量。
本發明之另一實施例為包括閘極絕緣層之半導體裝置，其包括與閘極電極層接觸之第一閘極絕緣層，及與氧化物半導體層接觸之第二閘極絕緣層。第二閘極絕緣層中氫濃度為低於6×1020原子/cm3，較佳地為低於或等於2× 1020原子/cm3，更佳地為低於或等於5×1019原子/cm3。第二閘極絕緣層中鹵素濃度為大於或等於1×1019原子/cm3，較佳地為大於或等於1×1020原子/cm3。
此外，藉由使用具有低氫含量並包括鹵素之材料，而形成半導體裝置中所包括之另一絕緣層並與氧化物半導體層接觸，從絕緣層至氧化物半導體層之氫之運動減少，且氧化物半導體層中之氫鈍化或從氧化物半導體層釋放。因而，可減少氧化物半導體層之氫含量。
本發明之另一實施例為半導體裝置，其中與氧化物半導體層接觸之絕緣層中氫濃度為低於6×1020原子/cm3，較佳地為低於或等於2×1020原子/cm3，更佳地為低於或等於5×1019原子/cm3，且與氧化物半導體層接觸之絕緣層中鹵素濃度為大於或等於1×1020原子/cm3，較佳地為大於或等於1×1021原子/cm3。
本發明之另一實施例為頂閘電晶體及包括頂閘電晶體之半導體裝置。在頂閘電晶體中，接觸氧化物半導體層並介於氧化物半導體層與基板之間之絕緣層中氫濃度為低於6×1020原子/cm3，較佳地為低於或等於2×1020原子/cm3，更佳地為低於或等於5×1019原子/cm3，且絕緣層中鹵素濃度為大於或等於1×1020原子/cm3，較佳地為大於或等於1×1021原子/cm3。絕緣層之厚度為氧化物半導體層及閘極絕緣層之總厚度的五或更多倍。
本發明之另一實施例為頂閘電晶體及包括頂閘電晶體之半導體裝置。頂閘電晶體包括基板上之絕緣層、接觸絕 緣層之氧化物半導體層、與氧化物半導體層接觸之一對導電區域、及氧化物半導體層上之閘極電極層，且導電區域具絕緣膜插於其間。導電區域未與絕緣層接觸。
本發明之另一實施例為包括絕緣膜之半導體裝置，其中絕緣膜包括氧化矽作為主要成分、接觸氧化物半導體層、並使用矽鹵化物形成，諸如四氟化矽(SiF4)或四氯化矽(SiCl4)作為來源氣體。此處，包括氧化矽作為主要成分之絕緣膜係指絕緣膜之膜中除了氧以外，70%或更大，較佳地為90%或更大元素為矽。
根據本發明之一實施例，可提供具有良好電特性之半導體裝置。
101、201、301、401‧‧‧基板
102、202、302、404、404a、404b‧‧‧基底絕緣層
103、206、307、408‧‧‧閘極電極層
104、205、306、407‧‧‧閘極絕緣層
105、106、405‧‧‧氧化物半導體層
107a、204a、304b、406a‧‧‧源極電極層
107b、204b、304c、406b‧‧‧汲極電極層
108、207、208、308、309、409、410‧‧‧絕緣層
203、303a‧‧‧島形氧化物半導體層
209a、209b、310a、310b、411a、411b‧‧‧電極
303‧‧‧氧化物半導體膜
304‧‧‧導電膜
304a‧‧‧導電層
305、305a、305b‧‧‧抗蝕罩
402a、402b‧‧‧佈線
403‧‧‧氮氧化矽膜
501‧‧‧電子書閱讀器
502、503、513、520‧‧‧外殼
504、506、514、521、524、528‧‧‧顯示部
505‧‧‧光電轉換裝置
508‧‧‧鉸鏈
509‧‧‧電力開關
510‧‧‧作業鍵
511‧‧‧揚聲器
512‧‧‧電視裝置
515‧‧‧支架
518‧‧‧遠端控制裝置
519‧‧‧數位相框
522‧‧‧頂部外殼
523‧‧‧底部外殼
525‧‧‧鍵盤
526‧‧‧外部連接埠
527‧‧‧指向裝置
圖1A及1B為半導體裝置(電晶體)之俯視圖及截面圖。
圖2A及2B各描繪叢集模型，其中鎵原子位於中央。
圖3A及3B描繪反應方程式及釋放氫原子之反應之能量圖。
圖4A至4D描繪用於計算鍵能之模型。
圖5A及5B描繪反應方程式及釋放氫原子之反應之能量圖。
圖6A至6D為截面圖，描繪電晶體之製造方法。
圖7A至7C為截面圖，描繪電晶體之製造方法。
圖8A至8D為截面圖，描繪電晶體之製造方法。
圖9A至9D為截面圖，描繪電晶體之製造方法。
圖10顯示氧化矽層中氫及氟之濃度。
圖11為外部圖，描繪電子書閱讀器之範例。
圖12A及12B為外部圖，描繪電視裝置及數位相框之範例。
圖13為透視圖，描繪可攜式電腦之範例。
以下，將參照附圖詳細說明本發明之實施例。然而，本發明不侷限於下列說明，且熟悉本技藝之人士易於理解，模式及細節可進行各種改變而未偏離本發明之精神及範圍。因而，本發明不應解譯為侷限於以下實施例之說明。在參照圖式說明本發明之結構中，不同圖式之間共同組件維持相同代號。相同陰影型樣應用於類似部分，且有時並不藉由代號特別標示類似部分。此外，有時為求方便，俯視圖中未描繪絕緣層。請注意，圖式中所描繪之每一結構之尺寸、層厚度、或區域為求清晰而予誇張。因而，本發明不一定侷限於所描繪之比例尺。
請注意，當說明「A及B彼此連接」時，包括A及B彼此電連接之狀況、及A及B彼此直接連接之狀況。此處，每一A及B係指目標(例如，裝置、元件、電路、佈線、電極、端子、導電膜、或層)。
請注意，電晶體中「源極」及「汲極」之功能於例如 電路作業中電流流動方向改變之狀狀下可互換。因而，在本說明書中「源極」及「汲極」用詞可彼此替代。
(實施例1)
在本實施例中，參照圖1A及1B說明本發明之一實施例之半導體裝置。請注意，當描繪電晶體作為圖1A及1B中半導體裝置之範例時，可使用二極體等類似地實施本發明之一實施例。
圖1A為電晶體之俯視圖。圖1B為沿圖1A中線A1-B1之截面圖。電晶體於基板101之上包括基底絕緣層102、閘極電極層103、閘極絕緣層104、形成通道區域之氧化物半導體層106、源極電極層107a及汲極電極層107b、及覆蓋氧化物半導體層106、源極電極層107a、及汲極電極層107b之絕緣層108。
圖1A及1B中電晶體為具有底閘結構之電晶體，其中氧化物半導體層106經配置而與閘極電極層103重疊，且閘極絕緣層104插於其間。此外，圖1A及1B中電晶體具有頂部接觸結構，其中源極電極層107a及汲極電極層107b經配置而接觸氧化物半導體層106之部分上表面。
除了具有頂部接觸結構之電晶體以外，有關具有底閘結構之電晶體，可提供具有底部接觸結構之電晶體，其中源極電極層及汲極電極層經形成而接觸形成通道區域之半導體層之部分下表面。儘管本實施例中說明具有頂部接觸 結構之電晶體，本發明之一實施例可使用根據本實施例之具有底部接觸結構之電晶體予以實施。
在圖1A及1B之電晶體中，閘極絕緣層104之部分上表面接觸氧化物半導體層106之下表面。因此，在電晶體之製造程序中，若大量氫出現於閘極絕緣層104中，藉由氫擴散進入氧化物半導體層106，氧化物半導體層106之氫含量增加。氧化物半導體層106之氫含量增加造成氧化物半導體層106中載子增加。因此，電晶體之臨限電壓(Vth)值沿負方向偏移，且電晶體之電特性變成不利，其中甚至當閘極電極之電位等於源極電極之電位(Vgs=0V)時，汲極電流流動。
未從氧化物半導體層106移除擴散之氫，可提供其中氧化物半導體層106歷經熱處理之方法。然而，以該等方法，電晶體之製造步驟數量增加，此導致較高成本及較低產量。此外，約400℃熱處理已證實不足。
本發明之發明者發現當接觸氧化物半導體層106之閘極絕緣層104具有低於6×1020原子/cm3，較佳地為低於或等於2×1020原子/cm3，及更佳地為低於或等於5×1019原子/cm3之氫濃度，及大於或等於1×1019原子/cm3及較佳地為大於或等於1×1020原子/cm3之鹵素濃度時，可獲得從閘極絕緣層104至氧化物半導體層106之氫運動減少，且氧化物半導體層106中之氫鈍化或從氧化物半導體層106釋放之效果，藉此可減少氧化物半導體層106之氫含量。
換言之，藉由使用具有以上氫濃度及以上鹵素濃度之 閘極絕緣層作為接觸氧化物半導體層106之閘極絕緣層104，可提供具有良好電特性之電晶體而未增加電晶體之製造步驟數量。尤其，可形成具實用可靠性及特性之電晶體，同時程序之最高溫度低於400℃，較佳地為低於或等於350℃。不用說，程序之最高溫度並不侷限於本發明之實施；程序之最高溫度可高於或等於400℃。
覆蓋氧化物半導體層106、源極電極層107a、及汲極電極層107b之絕緣層108接觸氧化物半導體層106之部分上表面。因而，當絕緣層108具有低於6×1020原子/cm3，較佳地為低於或等於2×1020原子/cm3，及更佳地為低於或等於5×1019原子/cm3之氫濃度，及大於或等於1×1019原子/cm3及較佳地為大於或等於1×1020原子/cm3之鹵素濃度時，從絕緣層108至氧化物半導體層106之氫運動減少，且氧化物半導體層106中之氫鈍化或從氧化物半導體層106釋放，因而氧化物半導體層106之氫含量可減少，並可提供具有良好電特性之半導體裝置。
對於基板101並無特別限制，只要其可耐受之後製造程序。可用作基板101之基板範例包括絕緣基板，諸如玻璃基板、陶瓷基板、石英基板、或藍寶石基板；以諸如矽之半導體材料形成之半導體基板；以諸如金屬或不鏽鋼之導體形成之導電基板；及半導體基板或導電基板，其表面係以絕緣材料覆蓋。另一方面，可適當使用塑料基板。
有關玻璃基板，若於電晶體之製造程序中執行高於或等於600℃溫度之熱處理，具有高於或等於730℃之應變 點之基板較佳。例如，使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃材料。
基底絕緣層102不僅可避免雜質元素從基板101擴散，亦避免電晶體之製造程序中蝕刻步驟中蝕刻基板。此即為何基底絕緣層102之厚度較佳，但不侷限於50nm或更多。
使用包括氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁、氧化鉭等之絕緣層而形成具有單層結構或二或更多層之堆疊層結構的基底絕緣層102。
此處，氧氮化矽係指包含較氮更多氧，例如，氧氮化矽包括至少氧、氮、及矽，其濃度分別為大於或等於50原子%及低於或等於70原子%、大於或等於0.5原子%及低於或等於15原子%、及大於或等於25原子%及低於或等於35原子%。此外，氮氧化矽係指包含較氧更多氮，例如，氮氧化矽包括至少氧、氮、及矽，其濃度分別為大於或等於5原子%及低於或等於30原子%、大於或等於20原子%及低於或等於55原子%、及大於或等於25原子%及低於或等於35原子%。
以上範圍係藉由使用拉塞福背向散射質譜(RBS)或氫前向散射(HFS)測量而予獲得。組成元素之總百分比不超過100原子%。
閘極電極層103係形成於基底絕緣層102之上。對閘極電極層103而言，使用諸如鉬、鈦、鉻、鉭、鎢、鉑、鈀、或鋨之金屬材料之任一項、包含任一該些金屬材料作 為主要成分之合金材料、及任一該些金屬材料之氮化物，而形成單層或堆疊層。請注意，若可耐受之後步驟中執行之熱處理溫度，以上金屬材料可為鋁或銅。鋁或銅較佳地與耐火金屬材料組合使用，以便避免耐熱性及腐蝕之問題。有關耐火金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
閘極電極層103不侷限於單層，可為包括不同材料之二或更多層之堆疊層。具有堆疊層結構之閘極電極層103較佳地具有：鉬膜堆疊於鋁膜上之二層結構、鉬膜堆疊於銅膜上之二層結構、氮化鈦膜或氮化鉭膜堆疊於銅膜上之二層結構、或氮化鈦膜及鉬膜堆疊之二層結構。此外，具有堆疊層結構之閘極電極層103較佳地具有一結構，其中包括鋁膜、鋁及矽之合金膜、鋁及鈦之合金膜、或鋁及釹之合金膜作為中間層，且鎢膜、氮化鎢膜、氮化鈦膜、或鈦膜係配置於中間層之上及之下。
此外，對閘極電極層103而言，可使用具有透光屬性之多晶矽或氧化物導體，諸如氧化銦、氧化銦及氧化錫之合金、氧化銦及氧化鋅之合金、氧化鋅、氧化鋁鋅、氧氮鋁鋅、或氧化鎵鋅。
此外，諸如In-O-N基氧氮化物、In-Zn-O-N基氧氮化物、In-Ga-O-N基氧氮化物、或In-Ga-Zn-O-N基氧氮化物之氧氮化物可用於閘極電極層103。此處，例如In-Ga-Zn-O-N基氧氮化物為氧氮化物，包括至少In、Ga、及Zn而未特別限制組成比。此外，除了In、Ga、及Zn以外，In- Ga-Zn-O-N基氧氮化物可包含另一元素。
閘極電極層103之厚度並未特別限制，並可考量以金屬材料、合金材料、或另一化合物形成之導電膜之電阻，及形成步驟花費之時間，而適當決定。例如，閘極電極層103可形成為10nm至500nm之厚度。
閘極絕緣層104經配置而覆蓋閘極電極層103。由於如以上說明，閘極絕緣層104接觸氧化物半導體層106，閘極絕緣層104較佳地具有低於6×1020原子/cm3，較佳地為低於或等於2×1020原子/cm3，及更佳地為低於或等於5×1019原子/cm3之氫濃度，且氟濃度為大於或等於1×1019原子/cm3及較佳地為大於或等於1×1020原子/cm3。
基於以上濃度，從閘極絕緣層104至氧化物半導體層106之氫之運動減少，且氧化物半導體層106中之氫鈍化或從氧化物半導體層106釋放。因而，可減少氧化物半導體層106之氫含量。可考量崩潰電壓或電晶體之製造程序而適當決定閘極絕緣層104之厚度。
雖然閘極絕緣層104可採用基底絕緣層102之任一範例，只要其具有以上氫濃度及氟濃度，本實施例中係說明藉由電漿增強化學蒸氣沈積(電漿CVD)法形成氧化矽層。
電漿CVD法係指一種方法，其中藉由供應作為原料之沈積氣體至電漿CVD設備中之反應室，並藉由使用電漿能量，而形成膜。電漿CVD法可提供具有較藉由例如濺鍍法形成之膜為佳之階梯覆蓋之膜。
電漿CVD設備之範例包括：具高頻電源之電容耦合高頻電漿CVD設備；電感耦合高頻電漿CVD設備；微波電漿CVD設備(電子迴旋共振電漿CVD設備)，其具有作為微波產生源之磁控管並產生具微波之電漿、螺旋波電漿CVD設備等。對本說明書中電漿CVD法而言，可適當利用將輝光放電電漿用於膜形成之CVD設備。此外，可執行電漿CVD法同時加熱基板。
在氧化矽層形成中，需選擇其組成方程式中未包括氫之氣體，作為沈積氣體，其為原料。換言之，除了矽烷(SiH4)以外，氟化矽(例如SiF4)或氯化矽(SiCl4)可用作沈積氣體。此外，氧化亞氮(N2O)或具低氫含量及低水含量之氧可用作氧化之氣體。而且，有關添加用於電漿穩定之另一氣體例如氬，使用具低氫含量及低水含量之氣體。
在藉由電漿CVD法形成氧化矽層中，於諸如氫及水之電漿CVD設備之反應室中剩下或附著至反應室內壁之雜質移除之後，使用以上氣體形成氧化矽層，同時加熱反應室之內壁。若氟化矽用作沈積氣體，尤其，閘極絕緣層104可具有低於6×1020原子/cm3，較佳地為低於或等於2×1020原子/cm3，及更佳地為低於或等於5×1019原子/cm3之氫濃度，及大於或等於1×1019原子/cm3及較佳地為大於或等於1×1020原子/cm3之氟濃度。
此外，若閘極絕緣層包括二或更多層，可避免閘極電極層103之蝕刻，此可能因為於閘極電極層103之上形成 包含氟之氧化矽層中產生氟而發生。在此狀況下，接觸閘極電極層103之第一閘極絕緣層較佳地具有低於1×1019原子/cm3之氟濃度。
如同以上使用四氟化矽形成之氧化矽層，接觸氧化物半導體層105之第二閘極絕緣層需為具有大於或等於1×1019原子/cm3，較佳地為大於或等於1×1020原子/cm3之氟濃度之絕緣層。此外，第一閘極絕緣層較佳地形成為一種厚度，基此可避免當使用四氟化矽等形成氧化矽層而作為第二閘極絕緣層時，排除第一閘極絕緣層。例如，有關第一閘極絕緣層，可使用提供作為基底絕緣層102範例之絕緣層。
其中形成通道區域之氧化物半導體層106係形成於閘極絕緣層104之上並與其接觸。氧化物半導體層106之厚度為10nm至300nm，較佳地為20nm至100nm。
氧化物半導體層106係使用包含In、Ga、及Zn之In-Ga-Zn-O基氧化物而予形成。可使用任一下列氧化物半導體而形成氧化物半導體層106：四成分金屬氧化物諸如In-Sn-Ga-Zn-O基金屬氧化物；三成分金屬氧化物諸如In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、及Sn-Al-Zn-O基金屬氧化物；二成分金屬氧化物諸如In-Zn-O基金屬氧化物、In-Ga-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Zn-O基金屬氧化物、Zn-Mg-O基金屬氧化物、Sn-Mg-O基金屬氧化物、及In-Mg-O基金屬氧化物； 氧化銦；氧化錫；氧化鋅等。此處，例如In-Ga-Zn-O基氧化物係指包含至少In、Ga、及Zn之氧化物，且對於組成比無特別限制。此外，除了In、Ga、及Zn以外，In-Ga-Zn-O基氧化物可包含另一元素。
氧化物半導體層106可使用以化學式InMO3(ZnO)m(m>0)代表之氧化物予以形成。此處，M標示選自Ga、Al、Mn、及Co之一或更多金屬元素。例如，M可為Ga、Ga及Al、Ga及Mn、Ga及Co等。
源極電極層107a及汲極電極層107b經形成而接觸閘極絕緣層104及氧化物半導體層106。源極電極層107a及汲極電極層107b之材料及厚度類似於閘極電極層103。
充當鈍化膜或層際絕緣膜之絕緣層108係形成於源極電極層107a、汲極電極層107b、及氧化物半導體層106之上並與其接觸。絕緣層108係以類似於閘極絕緣層104之方式形成。由於絕緣層108接觸氧化物半導體層106之部分上表面，當絕緣層108為氧化矽層作為閘極絕緣層104時，從絕緣層108至氧化物半導體層106之氫之運動減少，且氧化物半導體層106中之氫鈍化或從氧化物半導體層106釋放。因而，可減少氧化物半導體層106之氫含量。
如同閘極絕緣層104之狀況，考量因為沈積氣體中包含氟而可能蝕刻源極電極層107a及汲極電極層107b之事實，可適當決定絕緣層108之厚度。
可藉由減少絕緣層108之氫含量之方法而形成絕緣層108。例如，可藉由濺鍍法而沈積氧化矽等。使用矽靶材、氧化矽靶材等，可沈積氧化矽。較佳地，使用氧化矽靶材，更佳地使用氧化矽靶材，其羥基濃度低於或等於1000ppm，或其氫濃度低於或等於3.5×1019原子/cm3。供應用於沈積之氣體為稀有氣體，諸如氬及氧。此外，有關供應用於沈積之氣體，較佳地使用諸如氫、水、羥基、或氫化物之雜質移除至1ppm或更低，較佳地為1ppb或更低之高純度氣體。
以下使用量子化學計算說明藉由氟而使氧化物半導體層106中之氫鈍化或從氧化物半導體層106釋放氫之效果。對於以下說明之量子化學計算而言，使用具高斯基之密度功能理論(DFT)。在密度功能理論中，交換關聯相互作用係藉由在電子密度方面以一電子電位代表之函數予以模擬；因而，可以高速及高準確性計算。在本實施例中，B3LYP為一種混合函數，用於指明有關交換及關聯能量之參數權重。
此外，應用於所有原子之基函數為6-311G，其為針對每一價軌域使用三收縮函數之三重分裂價層基組之基函數。藉由此基函數，1s至3s軌道考量用於氫原子，同時1s至4s及2p至4p軌道考量用於氧原子。此外，為改進計算準確性，作為極化基組之p函數及d函數，分別用於氫原子及氫原子以外之原子。此外，CONFLEX Corporation生產之「高斯09」被用作量子化學計算之程 式。
在本實施例中，氧化物半導體層106中氫原子結合至氧原子或金屬原子；因而，氧化物半導體層106中包括氫之結構假設為以下所描繪之結構方程式(α-1)及(α-2)。在以下所描繪之結構方程式(α-1)及(α-2)中，未考慮配位鍵而僅考慮離子鍵。雖然本實施例中使用以上包含In(銦)、Ga(鎵)、及Zn(鋅)之氧化物半導體形成氧化物半導體層106，下列結構方程式(α-1)及(α-2)中金屬原子為Ga(鎵)。
藉由方程式1及方程式2代表之反應提供作為氟原子及氧化物半導體層106中之氫的反應程序。
Ga-OH+F˙ → HF+Ga-O˙ (方程式1)
Ga-H+F˙ → HF+Ga˙ (方程式2)
在方程式1中，羥基之氫原子與氟原子團反應以形成HF(氟化氫)分子。在方程式2中，氟原子團與結合至鎵原子之氫原子反應以形成HF(氟化氫)分子。請注意，方程式1及方程式2中符號「˙」代表原子團。
此處在量子化學計算中，基於圖2A及2B中針對以上結構方程式(α-1)及(α-2)所描繪之簡單叢集模型，計算以上反應中之啟動能量而估計反應之可能性。
實施方程式1中反應之量子化學計算，且圖3A及3B 中描繪分析之反應途徑及能量圖。
在圖3A及3B中，初始狀態1為羥基及氟原子團彼此無限相離之狀態。在能量圖中，初始狀態1之能量為基線。在中間2中，氟原子團接近鎵原子，藉此Ga-O鍵斷掉，產生羥基原子團，及形成Ga-F鍵。藉由該等反應，中間2之電位能量成為-1.67eV。
在中間3中，羥基原子團之氫原子結合至氟原子以產生HF分子。中間2及中間3之電位能量之間差異之啟動能量經計算為0.61eV。在中間4中，氧原子團及HF分子彼此互動。在最後狀態5中，氧原子團及HF分子彼此無限相離。
實際上，HF可從氧化物半導體層106釋放，但可因某些原因而保留在氧化物半導體層106中。若HF保留在氧化物半導體層106中，HF分子中氫未結合至氧化物半導體(即，氫鈍化)，因而未充當氧化物半導體中載子源。
藉由因Ga-O鍵之鍵能為4.37eV及Ga-F鍵之鍵能為5.31eV之事實而氟原子團接近至鎵原子，造成中間2中Ga-O鍵斷掉並形成Ga-F鍵。
此處Ga-O鍵之鍵能為藉由計算羥基結合至鎵原子之狀態之電位能量(詳圖4A)及羥基原子團無限相離之狀態之電位能量(詳圖4B)之間之差異而獲得之值。此處Ga-F鍵之鍵能為藉由計算氟結合至鎵原子之狀態之電位能量(詳圖4C)及氟原子團無限相離之狀態之電位能量 (詳圖4D)之間之差異而獲得之值。
初始狀態1及最後狀態5之能量之間之差異透漏以方程式1代表之反應為放熱反應，其中氧化物半導體層106中氫及氟彼此結合。因而，可以說此反應輕易進行。
接著，實施方程式2中反應之量子化學計算，且圖5A及5B中描繪分析之反應途徑及能量圖。
在圖5A及5B中，初始狀態1為氫原子及氟原子團彼此無限相離之狀態。在能量圖中，初始狀態1之能量為基線。在中間2中，氟原子團接近鎵原子，藉此Ga-H鍵斷掉，產生氫原子團，及形成Ga-F鍵。藉由該等反應，中間2之電位能量成為-1.99eV。
在中間3中，氫原子團結合至氟原子以產生HF分子。中間2及中間3之電位能量之間差異之啟動能量經計算為0.45eV。在中間4中，結合至鎵原子之氧原子及HF分子彼此互動。在最後狀態5中，HF分子無限相離。
藉由類似於方程式1之狀況，因在鍵能方面Ga-F鍵較Ga-H鍵更穩定之事實而如方程式1中氟原子團接近至鎵原子，造成中間2中Ga-H鍵斷掉並形成Ga-F鍵。
初始狀態1及最後狀態5之能量之間之差異透漏方程式2中所描繪之反應，其亦為放熱反應，其中氧化物半導體層106中氫釋放。因而，可以說此反應輕易進行。
如以上說明，藉由氟而使氧化物半導體層106中之氫鈍化或從氧化物半導體層106釋放。
其次，將參照圖6A至6D說明圖1A及1B中半導體 裝置之製造方法。
基底絕緣層102係形成於基板101之上。基板101及基底絕緣層102可如以上說明，且玻璃基板用作本實施例中之基板101。儘管可藉由電漿CVD法形成基底絕緣層102，本製造方法中基底絕緣層102為藉由RF濺鍍法並使用氧化矽作為靶材及諸如氬及氧之稀有氣體作為供應用於形成之氣體而形成為200nm厚度之氧化矽層。
接著，形成充當閘極電極層103之導電膜。有關導電膜，在半導體裝置之本製造方法中，藉由DC濺鍍法並使用鈦靶材而形成150-nm厚之鈦膜。接著，執行第一光刻步驟及蝕刻步驟，藉此形成具有150nm厚度之閘極電極層103。
濕式蝕刻或乾式蝕刻可用於導電膜之蝕刻。請注意，在元件之微加工方面，乾式蝕刻較佳。可適當選擇適於將蝕刻之材料之蝕刻氣體及蝕刻劑。
閘極電極層103較佳地為具有錐形。這是因為氧化物半導體膜及將成為源極電極層及汲極電極層之導電膜係於之後步驟形成於閘極電極層103之上，且錐形可有效避免佈線於閘極電極層103之步驟被破換。為形成具有錐形之閘極電極層103，可執行蝕刻同時退下抗蝕罩。
其次，藉由電漿CVD法形成閘極絕緣層104。加熱電漿CVD設備中反應室之內壁，使得雜質從反應室之內壁釋放。之後，藉由電漿清除並使用諸如三氟化氮(NF3)之氟化合物，以移除保留於反應室中或從反應室 之內壁釋放之雜質。在本實施例中，使用電容耦合電漿CVD設備，其使用高頻電源。
電漿CVD設備中反應室之內壁加熱溫度為高於或等於100℃及低於或等於350℃，較佳地為高於或等於100℃及低於或等於125℃，並執行加熱步驟達至少30分鐘或更多，較佳地為60分鐘或更多。此處，可實施加熱步驟同時執行排空。
對於以上電漿清除之方法並無特別限制。在半導體裝置之製造方法中，儘管提供執行清除之反應室中產生電漿之清除法作為範例，可執行遠端電漿清除其中電漿係預先產生於執行清除之反應室外部，且產生之電漿供應至反應室進行清除。
半導體裝置之本製造方法中電漿清除包括電漿處理步驟及排空步驟。對於電漿清除之具體較佳狀況為以400sccm至2000sccm流速供應三氟化氮至反應室，反應室中壓力調整為10Pa至200Pa，電極之間之距離調整為15mm至60mm，以13.56MHz至60MHz高頻電源輸出500W至2000W電力(每單位電極面積之電力為1W/cm2至4W/cm2(電力密度))使得產生電漿，且處理時間為5分鐘至10分鐘。電漿清除之更佳狀況為以600sccm流速供應三氟化氮至反應室，反應室中壓力調整為約70Pa，電極之間之距離調整為50mm，及以60MHz高頻電源輸出900W電力(單位電力密度約1.8W/cm2)達7分鐘。
接著，四氟化矽作為沈積氣體、氧化亞氮作為氧化氣體、及氬作為附加氣體而供應至反應室，並使用電漿能量形成200nm厚度之氧化矽膜。此外，當閘極絕緣層104具有二層時，若矽烷用作沈積氣體，可形成150-nm厚之氧化矽膜，作為第一閘極絕緣層而接觸閘極電極層103，且若四氟化矽用作沈積氣體，可形成50-nm厚之氧化矽膜，作為第二閘極絕緣層而接觸氧化物半導體層105。經由直至圖6A中所描繪之此點之步驟而獲得結構。
其次，藉由DC濺鍍法而形成50-nm厚之氧化物半導體膜。由於形成氧化物半導體膜而接觸閘極絕緣層104，閘極絕緣層104中所包含之氟鈍化氧化物半導體膜中之氫，或從氧化物半導體膜釋放氫。此外，從閘極絕緣層104供應氧至氧化物半導體膜中之不足。儘管本實施例中使用DC濺鍍法，可使用真空蒸發法、脈衝雷射沈積法、CVD法等。
在半導體裝置之本製造方法中，使用藉由濺鍍法並使用包括銦(In)、鎵(Ga)、及鋅(Zn)(In2O3：Ga2O3：ZnO=1：1：1或In2O3：Ga2O3：ZnO=1：1：2摩爾比)之氧化物半導體靶材而獲得In-Ga-Zn-O基氧化物半導體膜。此外，在半導體裝置之本製造方法中，採用DC濺鍍法，氬及氧之流速分別為30sccm及15sccm。
在藉由濺鍍法形成氧化物半導體膜之前，較佳地執行其中導入氬氣並產生電漿之反向濺鍍。反向濺鍍係指一種方法，其中藉由使用RF電源並於諸如氬、氮、或氦之氣 體中施加電壓至基板側，而於基板附近產生電漿以修改表面。反向濺鍍可於其中氧、氧化亞氮等添加至以上氣體之氣體中，或其中氯(Cl2)、四氟化碳(CF4)等添加至以上氣體之氣體中執行。
在氧化物半導體膜之形成中，基板加熱至高於或等於100℃及低於550℃，較佳地為高於或等於200℃及低於或等於400℃之溫度。接著，當移除處理室中濕氣時，導入氫、水等移除之濺鍍氣體，並使用氧化物半導體靶材形成氧化物半導體膜。藉由形成氧化物半導體膜同時加熱基板，可進一步減少氧化物半導體膜中所包含之濕氣。此外，可減少因濺鍍之損害。
為移除處理室中濕氣，較佳地使用截留真空泵。例如，可使用低溫泵、離子泵、鈦昇華泵等。可使用配置冷阱之渦輪泵。藉由以低溫泵等排空，可從處理室移除氫、水等，並可減少氧化物半導體膜中其濃度。
之後，執行第二光刻步驟及蝕刻步驟，藉此形成被處理為島形之氧化物半導體層105。經由直至圖6B中所描繪之此點之步驟而獲得結構。
接著，氧化物半導體層105可於惰性氣體(例如，氮、氦、氖、或氬)、具有低於或等於-60℃之露點及低濕氣含量之乾燥氣體等之中歷經熱處理。例如，以高於或等於100℃及低於或等於400℃之溫度執行熱處理達10分鐘或更多。
熱處理可採用使用電熔爐之加熱法、諸如使用加熱氣 體之氣體快速熱退火(GRTA)法或使用燈光之燈快速熱退火(LRTA)法之快速加熱法等。例如，若電熔爐用於熱處理，較佳的是溫度上升特性設定為大於或等於0.1℃/分鐘及低於或等於20℃/分鐘，及溫度下降特性設定為大於或等於0.1℃/分鐘及低於或等於15℃/分鐘。
在半導體裝置之製造方法中，藉由氧化物半導體層105上之熱處理，形成濕氣及氫釋放之氧化物半導體層106。而且在此狀況下，閘極絕緣層104中所包含之氟使氧化物半導體膜中之氫鈍化，或從氧化物半導體膜釋放氫。此外，從閘極絕緣層104供應氧至氧化物半導體層106中之不足。
可於惰性氣體(例如，氮、氦、氖、或氬)中藉由快速熱退火(RTA)處理以高於或等於500℃及低於或等於750℃之溫度(或低於或等於玻璃基板之應變點之溫度)執行熱處理達約大於或等於1分鐘及低於或等於10分鐘，較佳地為以600℃執行熱處理達約大於或等於3分鐘及低於或等於6分鐘。請注意，藉由RTA法，可於短時間內執行脫水或脫氫，因此甚至可以高於玻璃基板之應變點的溫度執行處理。
在熱處理中，較佳的是惰性氣體(氮或諸如氦、氖、或氬之稀有氣體)中未包含濕氣、氫等。較佳的是導入熱處理設備之氮或諸如氦、氖、或氬之稀有氣體具有6N(99.9999%)或更多之純度，較佳地為7N(99.99999%)或更多(即1ppm或更低之雜質濃度，較佳地為0.1ppm 或更低)。
請注意，以上熱處理不一定在島形氧化物半導體層105形成之後執行，且可於氧化物半導體膜被處理為島形氧化物半導體層105之前，於氧化物半導體膜之上執行熱處理。此外，可執行一次以上之熱處理。氧化物半導體層106於熱處理之後可局部結晶。
此處，氧化物半導體層106之暴露表面可歷經使用氧、臭氧、或氧化亞氮之電漿處理。電漿處理使氧可供應至氧化物半導體層106中之不足。經由直至圖6C中所描繪之此點之步驟而獲得結構。
接著，形成導電膜並執行第三光刻步驟及蝕刻步驟，藉此形成源極電極層107a及汲極電極層107b。導電膜可類似於閘極電極層103。在半導體裝置之本製造方法中，可藉由DC濺鍍法並使用鈦靶材而形成150-nm厚之鈦膜，及執行第三光刻步驟及蝕刻步驟，藉此形成源極電極層107a及汲極電極層107b。
接著，形成絕緣層108。在半導體裝置之本製造方法中，藉由類似於閘極絕緣層104之方法，使用類似於閘極絕緣層104之氣體，而形成50-nm厚之氧化矽層。請注意，可於絕緣層108形成之後執行熱處理。熱處理係在惰性氣體(例如，氮、氦、氖、或氬)中較佳地以高於或等於200℃及低於或等於400℃之溫度執行。另一方面，可執行以上RTA處理。經由直至圖6D中所描繪之此點之步驟而獲得結構。
基於本實施例中所說明之結構，可減少氫擴散進入氧化物半導體層106，且氧化物半導體層106中之氫可鈍化，或從氧化物半導體層106釋放，藉此可提供具有良好電特性之半導體裝置。請注意，本實施例中所說明之結構可與本說明書中任一其他實施例中所說明之結構適當結合。
(實施例2)
在本實施例中，將參照圖7A至7C說明具低氫濃度之氧化矽層用作頂閘電晶體之基底絕緣層之範例。藉由電漿CVD法並使用作為沈積氣體之四氟化矽、作為氧化氣體之氧化亞氮、及穩定產生電漿之氬，而形成氧化矽層。
包括氧化矽作為其主要成分之基底絕緣層202係形成於基板201之上。如以上說明，藉由電漿CVD法並使用四氟化矽而形成基底絕緣層202。對於形成法之細節，可參照實施例1中閘極絕緣層104之製造方法。基底絕緣層202之厚度較佳地為之後形成之氧化物半導體層及閘極絕緣層之總厚度的五或更多倍。
當基底絕緣層202具有以上厚度時，從基底絕緣層擴散充分氟量；因而，氧化物半導體層及閘極絕緣層中之氫被鈍化或從氧化物半導體層及閘極絕緣層釋放。若基底絕緣層之厚度低於氧化物半導體層及閘極絕緣層之總厚度的兩倍，氟量將不足且無法獲得效果。
接著，藉由濺鍍法形成具10nm至30nm厚度之In- Ga-Zn-O基氧化物膜，作為氧化物半導體膜。接著，蝕刻氧化物半導體膜以形成島形氧化物半導體層203。請注意，氧化物半導體層203可歷經熱處理以減少氫濃度。圖7A顯示到現在為止獲得之狀態。
接著，形成導電膜以覆蓋基底絕緣層202及氧化物半導體層203。導電膜可為藉由濺鍍法形成之包括鈦及鋁之多層膜。接著，蝕刻導電膜以形成源極電極層204a及汲極電極層204b。在本蝕刻中，氧化物半導體層203之表面亦可依據導電膜之蝕刻率與氧化物半導體層203之蝕刻率之間之關係而予蝕刻。
若與氟反應之金屬材料(例如，鈦、鎢、鉬、鋁、或其氮化物)用於形成源極電極層204a及汲極電極層204b之底面，較佳的是源極電極層204a或汲極電極層204b均未接觸基底絕緣層202。
若包括以上材料之源極電極層204a及汲極電極層204b接觸基底絕緣層202，介面將發生化學反應，此使得源極電極層204a及汲極電極層204b可易於分離。因而，如圖7B，源極電極層204a及汲極電極層204b較佳地僅配置於氧化物半導體層203之上。
請注意，當以如同氧化物導體之材料形成源極電極層204a及汲極電極層204b之底面時，以上問題不會產生。
此外，藉由電漿CVD法形成包括10nm至30nm厚度之氧氮化矽的閘極絕緣層205，以覆蓋基底絕緣層202、氧化物半導體層203、源極電極層204a、及汲極電 極層204b。藉由電漿CVD法，可獲得具良好階梯覆蓋之閘極絕緣膜。
此處，較佳的是使用不包含氟或氯之氣體。這是因為當使用包含該等成分之氣體時，源極電極層204a及汲極電極層204b可於沈積中蝕刻。
因而，矽烷及氨較佳地用作沈積氣體。因而獲得之氧氮化矽包含大量氫，但如以上說明從具有充分厚度之基底絕緣層202供應氟，因而氫被鈍化或釋放。圖7B顯示到現在為止獲得之狀態。
接著，形成導電膜以覆蓋閘極絕緣層205，並經蝕刻以形成閘極電極層206。較佳地接連執行沈積閘極絕緣層205及沈積導電膜以形成閘極電極層而不暴露於空氣。
之後，藉由電漿CVD法而沈積氧化矽以形成具100nm至300nm厚度之絕緣層207。接著，使用有機樹脂等形成具有平坦表面之絕緣層208。在絕緣層207之沈積中，矽烷或TEOS(四乙氧基矽烷，Si(OC2H5)4)較佳地用作沈積氣體，以避免沈積期間閘極電極層206之蝕刻。
儘管絕緣層207包含大量氫，絕緣層207及電晶體之通道區域藉由閘極電極層206而分離；因而，可靠性幾乎不成為問題。為進一步改進可靠性以避免閘極電極層206之蝕刻，可形成絕緣層207而具有堆疊層結構，其中使用以上矽烷或TEOS形成接觸閘極電極層206之20nm至100nm厚度之第一絕緣層，及使用氟化矽(例如，四氟化矽)於第一絕緣層之上形成第二絕緣層。
最後，於閘極絕緣層205、絕緣層207、及絕緣層208中形成達到源極電極層204a及汲極電極層204b之接觸孔，並形成電極209a及電極209b。圖7C顯示到現在為止獲得之狀態。
經由以上程序，可形成頂閘電晶體。儘管在以上範例中氟化矽用作基底絕緣層202之沈積氣體，不用說可使用氯化矽。本實施例可與任一其他實施例結合。
(實施例3)
在本實施例中，將參照圖8A至8D說明藉由使用四氟化矽作為沈積氣體而形成具低氫濃度之氧化矽層用作頂閘電晶體之基底絕緣層之範例。
包括氧化矽作為其主要成分之基底絕緣層302係形成於基板301之上。如以上說明，藉由電漿CVD法並使用四氟化矽而形成基底絕緣層302。形成法之細節可參照實施例1中閘極絕緣層104之製造方法。基底絕緣層302之厚度較佳地為之後形成之氧化物半導體層及閘極絕緣層之總厚度的五或更多倍。
之後，藉由濺鍍法形成具10nm至30nm厚度之In-Ga-Zn-O基膜作為氧化物半導體膜303。接著，形成導電膜304以覆蓋氧化物半導體膜303。導電膜可為例如藉由濺鍍法形成之鎢膜。
接著，抗蝕劑施加於導電膜304並藉由光刻法而以多色調遮罩定形，以配置具有至少二不同厚度之抗蝕罩 305。圖8A顯示到現在為止獲得之狀態。
接著，使用抗蝕罩305執行第一蝕刻。例如，藉由各向異性乾式蝕刻而蝕刻未由抗蝕罩覆蓋之部分導電膜304及氧化物半導體膜303。藉由第一蝕刻，獲得具有與島形氧化物半導體層303a實質上相同形狀之島形氧化物半導體層303a及導電層304a(詳圖8B)。
當執行乾式蝕刻時，如圖8B，亦蝕刻抗蝕罩305並可劃分為二抗蝕罩，抗蝕罩305a及抗蝕罩305b。另一方面，當執行濕式蝕刻時，未蝕刻抗蝕罩305。請注意，甚至當執行乾式蝕刻時，依據狀況而幾乎不蝕刻抗蝕罩305。在該些狀況下，額外配置灰化步驟以蝕刻抗蝕罩305，使得抗蝕罩305具有圖8B中形狀。
接著，使用抗蝕罩305a及抗蝕罩305b之二抗蝕罩執行第二蝕刻。在本蝕刻中，應選擇性蝕刻導電層304a。此外，較佳地採用藉由蝕刻而為錐形之導電層304a的方法。以該等方式，獲得源極電極層304b及汲極電極層304c(詳圖8C)。
因為使用多色調遮罩，在基底絕緣層302沈積之後及直至源極及汲極電極層304b及304c形成之步驟僅包括一光刻步驟。相對地，在實施例2中，需二光刻步驟以形成源極及汲極電極層204a及204b。
此外，雖然實施例2中需將抗蝕劑施加於氧化物半導體膜以形成氧化物半導體層203，本實施例中抗蝕劑未施加於氧化物半導體膜303或氧化物半導體層303a，藉此 氧化物半導體層303a之表面可保持清潔。
此外，從此程序之以上說明顯然源極及汲極電極層304b及304c僅形成於氧化物半導體層303a之上，且未接觸基底絕緣層302。
此外，藉由電漿CVD法形成10nm至30nm厚度並包括氧氮化矽之閘極絕緣層306，以覆蓋基底絕緣層302、氧化物半導體層303a、源極電極層304b、及汲極電極層304c。圖8C顯示到現在為止獲得之狀態。
接著，形成導電膜以覆蓋閘極絕緣層306，並經蝕刻以形成閘極電極層307。之後，藉由濺鍍法沈積氧化矽而形成具100nm至300nm厚度之絕緣層308。接著，使用有機樹脂等形成具有平坦表面之絕緣層309。接著，於閘極絕緣層306、絕緣層308、及絕緣層309中形成達到源極電極層304b及汲極電極層304c之接觸孔，並形成電極310a及電極310b。圖8D顯示到現在為止獲得之狀態。
經由以上程序，可形成頂閘電晶體。儘管以上範例中氟化矽用作基底絕緣層302之沈積氣體，不用說可使用氯化矽。本實施例可結合任一其他實施例。
(實施例4)
在本實施例中，將參照圖9A至9D說明藉由使用四氟化矽作為沈積氣體而形成之具低氫濃度之氧化矽層，作為多層電路上之頂閘電晶體之基底絕緣層之範例。
佈線402a及佈線402b係配置於基板401之上。佈線 402a及佈線402b並非僅侷限於佈線，而是可為基板401上之電晶體之閘極電極層、源極電極、或汲極電極，或由此延伸之佈線。換言之，包括諸如矽之半導體材料之電晶體可配置於基板401之上。
藉由電漿CVD法形成氮氧化矽膜403以覆蓋佈線402a及402b。氮氧化矽膜403較佳地包含充足氫量。藉由將氮氧化矽膜403覆蓋基板401上之佈線402a及402b及電晶體，氫可供應至電晶體。當電晶體包括矽或鍺，氫可終止該等半導體材料中之懸鍵，藉此電晶體特性可為有利的。
氮氧化矽膜403之厚度較佳地係以一些考量點而予決定。第一，應考量以上氫化效果而決定厚度。第二，如之後說明，氮氧化矽膜403亦充當平面化步驟中蝕刻停止器，並應考量該功能。第三，在平面化之後的蝕刻步驟中，蝕刻氮氧化矽膜403連同基底絕緣層(其係形成於氮氧化矽膜403之上)；因而，基底絕緣層及氮氧化矽膜403之蝕刻率差異應足夠小以便不破壞平面性。
根據以上第一及第二點，氮氧化矽膜403之厚度應為大，但根據第三點則應為小。因而，基於考量該些點，氮氧化矽膜403之厚度可為例如50nm至200nm。
接著，形成包括氧化矽作為其主要成分之基底絕緣層404。如以上說明，藉由電漿CVD法並使用四氟化矽而形成基底絕緣層404。藉由電漿CVD法，可在具良好階梯覆蓋之佈線402a及402b側面形成基底絕緣層404。基底 絕緣層404之厚度較佳地為之後形成之氧化物半導體層及閘極絕緣層之總厚度的五或更多倍。請注意，由於基底絕緣層404係於之後步驟蝕刻，因此較佳地形成基底絕緣層404而具有大厚度。圖9A顯示到現在為止獲得之狀態。
接著，藉由已知化學機械處理(CMP)法，蝕刻基底絕緣層404，同時平面化。當氮氧化矽膜403暴露時，可停止本步驟。這是因為CMP法中氮氧化矽具有較氧化矽小之蝕刻率，因而充當蝕刻停止器。圖9B顯示到現在為止獲得之狀態。使用氮氧化矽膜403而劃分基底絕緣層404(即，處理為基底絕緣層404a)。表面為實質上平坦。
接著，藉由乾式蝕刻法，氮氧化矽膜403及基底絕緣層404a蝕刻為實質上相等厚度以獲得平坦表面。當佈線402a及402b之表面暴露時，此蝕刻停止。在此步驟中，基底絕緣層404a進一步蝕刻而處於圖9C中以404b描繪之狀態。
之後，如實施例2及3中形成頂閘電晶體。換言之，使用10nm至20nm厚度之In-Ga-Zn-O基膜形成氧化物半導體層405，並於其上形成源極電極層406a及汲極電極層406b。此外，形成閘極絕緣層407(詳圖9C)。
此處，佈線402a及源極電極層406a接觸氧化物半導體層405，彼此重疊且氧化物半導體層405插於其間。請注意，儘管氧化物半導體層405插於其間，佈線402a及源極電極層406a可視為實質上電連接，因為當氧化物半 導體及導體歐姆接觸時，從介面至氧化物半導體中約10nm深度之區域中載子濃度為約1×1019/cm3或更大。
為形成歐姆接觸，佈線402a及源極電極層406a接觸氧化物半導體層405之部分較佳地包括一材料，其功函數小於氧化物半導體層405之電子親和性。例如，若氧化物半導體層為具有約4.3電子伏之電子親和性之In-Ga-Zn-O基氧化物半導體，可使用鈦或氮化鈦。相同狀況可應用於佈線402b及汲極電極層406b。
接著，形成導電膜以覆蓋閘極絕緣層407，並經蝕刻而形成閘極電極層408。之後，使用氮化矽形成絕緣層409，及使用有機樹脂等形成具有平坦表面之絕緣層410。接著，於閘極絕緣層407、絕緣層409、及絕緣層410中形成達到源極電極層406a及汲極電極層406b之接觸孔，並形成電極411a及電極411b。圖9D顯示到現在為止獲得之狀態。
經由以上程序，可形成頂閘電晶體。本實施例可與任一其他實施例結合。
(實施例5)
製造以上實施例中所說明之電晶體，且電晶體用於像素部及進一步用於驅動器電路，以便製造具有顯示功能之半導體裝置(亦稱為顯示裝置)。此外，部分或全部使用電晶體之驅動器電路可形成於基板之上，其中配置像素部以形成面板上系統。此外，基於包括以上實施例中所說明 之氧化物半導體材料之電晶體，亦可製造包括記憶格之半導體裝置。
顯示裝置包括顯示元件。有關顯示元件，可使用液晶元件(亦稱為液晶顯示元件)或發光元件(亦稱為發光顯示元件)。發光元件以其分類包括其亮度藉由電流或電壓控制之元件，具體地包括無機EL(電致發光)元件、有機EL元件等。此外，顯示裝置可包括顯示媒體，其對比藉由諸如電子墨水之電效果而改變。
此外，顯示裝置包括面板，其中顯示元件密封；及模組，其中包括控制器之IC等係安裝於面板上。此外，顯示裝置包括配置用於供應電流至每一像素中之顯示元件之機構的元件基板，此係顯示裝置之製造程序中顯示元件完成之前之一實施例。具體地，元件基板可處於僅形成顯示元件之像素電極之狀態、形成將作為像素電極之導電膜但尚未蝕刻而形成像素電極之狀態、或任一其他狀態。
請注意，本說明書中顯示裝置係指影像顯示裝置、顯示裝置、或光源(包括照明裝置)。此外，顯示裝置以其分類亦包括任一下列模組：諸如軟性印刷電路(FPC)、膠帶自動黏接(TAB)膠帶、或膠帶載具封裝(TCP)之連接器附著之模組；具有TAB膠帶或於其末端配置印刷佈線板之TCP之模組；及具有藉由玻璃覆晶基板(COG)法而直接安裝於顯示元件上之積體電路(IC)之模組。
(實施例6)
包括藉由以上實施例中所說明之電晶體之製造方法而製造之電晶體的顯示裝置可用於電子紙，其中驅動電子墨水以執行顯示。電子紙可用於電子裝置以顯示各種領域中之資訊。例如，電子紙可應用於電子書閱讀器、海報、數位標誌、公共資訊顯示器(PID)、諸如火車之車廂廣告、及諸如信用卡之各種卡之顯示器。圖11描繪電子裝置之範例。
圖11中電子書閱讀器501包括二外殼，外殼502及外殼503。外殼502及外殼503結合鉸鏈508，使得電子書閱讀器501可沿鉸鏈508而開啟及關閉。基於該等結構，電子書閱讀器501可如紙本書籍般操作。
顯示部504及光電轉換裝置505併入外殼502。顯示部506及光電轉換裝置507併入外殼503。顯示部504及顯示部506可顯示一影像或不同影像。若顯示部顯示不同影像，例如右側顯示部(圖11中顯示部504)可顯示正文及左側顯示部(圖11中顯示部506)可顯示圖像。
圖11描繪一範例，其中外殼502配置作業部等。例如，外殼502配置電力開關509、作業鍵510、揚聲器511等。基於作業鍵510而可翻頁。請注意，鍵盤、指向裝置等可配置於與外殼之顯示部相同表面。再者，外部連接端子(耳機端子、USB端子、可連接至AC適配器或諸如USB電纜之各種電纜之端子等)、儲存媒體嵌入部等，可配置於外殼之背面或側面。再者，電子書閱讀器 501可具有電子字典之功能。
電子書閱讀器501可經組配而無線傳輸及接收資料。經由無線通訊，可從電子書伺服器採購及下載所欲書籍資料等。
(實施例7)
本說明書中所揭露之半導體裝置可應用於各種電子裝置(包括遊戲機)。該等電子裝置之範例包括電視裝置(亦稱為電視或電視接收器)、電腦等之監視器、諸如數位相機或數位攝影機之攝像器、數位相框、行動電話手機(亦稱為行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端機、音頻播放器、諸如彈珠台之大型遊戲機等。
在圖12A之電視裝置512中，顯示部514併入外殼513。顯示部514可顯示影像。此處，外殼513係藉由支架515支撐。
電視裝置512可以外殼513之作業開關或個別遠端控制裝置518操作。可以遠端控制裝置518之作業鍵517切換頻道及控制音量，藉此可控制顯示於顯示部514上之影像。再者，遠端控制裝置518可配置顯示部516以顯示從遠端控制裝置518輸出之資料。
請注意，電視裝置512配置接收器、數據機等。基此接收器，可接收一般TV廣播。再者，當顯示裝置經由數據機而有線或無線連接至通訊網路時，可執行單向(從發 送端至接收端)或雙向(例如，發送端與接收端之間，或接收端之間)資訊通訊。
在圖12B之數位相框519中，顯示部521併入外殼520。顯示部521可顯示各種影像。例如，顯示部可顯示以數位相機等拍攝之影像資料，且功能如同正常相框。
請注意，數位相框519配置作業部、外部連接端子(USB端子、可連接至諸如USB電纜之各種電纜之端子)、儲存媒體嵌入部等。儘管該些組件可配置於與顯示部相同表面，為設計美學，較佳地將其配置於側面或背面。例如，儲存以數位相機拍攝之影像的儲存媒體被插入數位相框之儲存媒體嵌入部，且資料可載入並顯示於顯示部521上。
數位相框519可經組配而無線傳送及接收資料。經由無線通訊，可載入將顯示之所欲影像。
圖13為透視圖，描繪可攜式電腦之範例。在圖13中所描繪之可攜式電腦中，藉由關閉連接頂部外殼522及底部外殼523之鉸鏈單元，具有顯示部524之頂部外殼522及具有鍵盤525之底部外殼523可彼此重疊。因而，可攜式電腦便於攜帶。當使用者使用鍵盤而輸入資料時，鉸鏈單元開啟使得使用者可注視顯示部524而輸入資料。
除了鍵盤525以外，底部外殼523包括指向裝置527，基此可執行輸入。當顯示部524為觸控螢幕時，使用者可藉由碰觸顯示部之部分而輸入資料。底部外殼523包括算術功能部，諸如CPU或硬碟。此外，底部外殼523 包括外部連接埠526，例如適於USB通訊標準之通訊電纜之另一裝置由此插入。
頂部外殼522進一步包括顯示部528，其藉由滑動而可收藏於頂部外殼522中。基於顯示部528，可體現大顯示幕。此外，使用者可調整拆收式顯示部528之螢幕角度。若拆收式顯示部528為觸控螢幕，使用者可藉由碰觸拆收式顯示部之部分而輸入資料。
使用諸如液晶顯示面板之影像顯示裝置或諸如有機發光元件、無機發光元件等之發光顯示面板，而形成顯示部524或拆收式顯示部528。
此外，圖13中所描繪之可攜式電腦可配置接收器等，並可接收TV廣播以於顯示部524或顯示部528上顯示影像。藉由滑動及暴露顯示部528並調整其角度，使用者可以顯示部528之整個螢幕觀看TV廣播，且連接頂部外殼522及底部外殼523之鉸鏈單元關閉。鉸鏈單元未開啟，則不於顯示部524上執行顯示。此外，僅操作用於顯示TV廣播之電路。因而，電力消耗可最小化，此對於其電池容量有限之可攜式電腦是有利的。
[範例1]
形成以上說明可用作閘極絕緣層104、閘極絕緣層205、閘極絕緣層306、閘極絕緣層407、絕緣層108、基底絕緣層202、基底絕緣層302、及基底絕緣層404之氧化矽膜(樣本A)。評估樣本A中氫濃度及氟濃度。結果 顯示於圖10。
首先，將說明樣本A之形成方法。樣本A係藉由電漿CVD法形成。電漿CVD設備中反應室之內壁以115℃之溫度加熱達60分鐘；因而，釋放保留於或附著至反應室之包含雜質之氣體。
其次，當以115℃加熱反應室之內壁時，在下列狀況下實施電漿清除，即三氟化氮(NF3)以600sccm流速供應至反應室，反應室中壓力調整至約70Pa，間隙距離調整至50mm，及以60MHz高頻電源輸出900W電力達7分鐘，藉此移除包含雜質之氣體。請注意，本範例中使用之電漿CVD設備中電極面積為490cm2。
在電漿清除之後，氧化矽沈積至矽晶圓上200nm之靶材厚度，同時以115℃加熱反應室之內壁。氧化矽於下列狀況下沈積：作為包含矽之沈積氣體之四氟化矽、作為附加氣體之氧化亞氮、及作為惰性氣體之氬分別以6sccm、1000sccm、及1000sccm流速供應至反應室；反應室中壓力調整至133Pa；間隙距離調整至10mm；其上沈積氧化矽之矽晶圓上溫度調整至400℃；及以60MHz高頻電源輸出800W電力。
圖10中顯示樣本A之SIMS測量結果。在圖10中，垂直軸代表樣本A中氫濃度或氟濃度，及水平軸代表從樣本A之氧化矽膜表面朝向基板之深度。實線代表樣本A中氫濃度之輪廓，及虛線代表樣本A中氟濃度之輪廓。對樣本A而言，沿水平軸之10nm至120nm範圍代表量化 範圍，及沿水平軸之200nm或更多之範圍代表矽晶圓。
從圖10發現，量化範圍中樣本A之氫濃度為低於或等於3.4×1019原子/cm3，及量化範圍中樣本A之氟濃度為大於或等於9.2×1020原子/cm3。
發現可鈍化氧化物半導體層中之氫之釋放氫之氧化矽膜減少，而具有以上氫濃度及氟濃度。
藉由使用本範例中氧化矽膜作為閘極絕緣層104、閘極絕緣層205、閘極絕緣層306、閘極絕緣層407、絕緣層108、基底絕緣層202、基底絕緣層302、及基底絕緣層404，可形成具有良好電特性之半導體裝置。
本申請案係依據2010年7月1日向日本專利處提出申請之序號2010-150849日本專利申請案，其整個內容係以提及方式併入本文。
201‧‧‧基板
206‧‧‧閘極電極層
207、208‧‧‧絕緣層
209a、209b‧‧‧電極

Claims (3)

  1. 一種半導體裝置，包含：基底絕緣膜；該基底絕緣膜之上的氧化物半導體層；該氧化物半導體層之上的源極電極；該氧化物半導體層之上的汲極電極；該氧化物半導體層之上的閘極絕緣層；及該閘極絕緣層之上的閘極電極，其中，該基底該絕緣膜具有鹵素濃度為1×1019原子/cm3以上的區域。
  2. 一種半導體裝置，包含：基底絕緣膜；該基底絕緣膜之上的氧化物半導體層；該氧化物半導體層之上的源極電極；該氧化物半導體層之上的汲極電極；該氧化物半導體層之上的閘極絕緣層；及該閘極絕緣層之上的閘極電極，其中，該基底該絕緣膜具有氟濃度為1×1019原子/cm3以上的區域。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，該基底絕緣膜中埋有佈線。
TW105105939A 2010-07-01 2011-06-29 半導體裝置 TWI581439B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010150849 2010-07-01

Publications (2)

Publication Number Publication Date
TW201624733A true TW201624733A (zh) 2016-07-01
TWI581439B TWI581439B (zh) 2017-05-01

Family

ID=45399019

Family Applications (3)

Application Number Title Priority Date Filing Date
TW100122816A TWI535029B (zh) 2010-07-01 2011-06-29 半導體裝置
TW106103512A TWI613828B (zh) 2010-07-01 2011-06-29 半導體裝置
TW105105939A TWI581439B (zh) 2010-07-01 2011-06-29 半導體裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW100122816A TWI535029B (zh) 2010-07-01 2011-06-29 半導體裝置
TW106103512A TWI613828B (zh) 2010-07-01 2011-06-29 半導體裝置

Country Status (4)

Country Link
US (1) US8441010B2 (zh)
JP (8) JP5802068B2 (zh)
KR (7) KR20120002927A (zh)
TW (3) TWI535029B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102513073B1 (ko) 2009-11-13 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101993760B1 (ko) * 2011-02-11 2019-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 표시 장치
US9000568B2 (en) * 2011-09-26 2015-04-07 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI476933B (zh) * 2012-03-27 2015-03-11 Hon Hai Prec Ind Co Ltd 薄膜電晶體
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP6035195B2 (ja) * 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20140021118A (ko) 2012-08-07 2014-02-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2738815B1 (en) 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9190527B2 (en) * 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
WO2014133722A1 (en) * 2013-03-01 2014-09-04 Applied Materials, Inc. Metal oxide tft stability improvement
WO2014196107A1 (ja) * 2013-06-04 2014-12-11 パナソニック株式会社 薄膜トランジスタ素子とその製造方法及び表示装置
JP6326270B2 (ja) 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP6232219B2 (ja) * 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法
CN103489828B (zh) * 2013-09-30 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
WO2015198604A1 (ja) 2014-06-26 2015-12-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
WO2016063160A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, display device, and display module
JP5790893B1 (ja) * 2015-02-13 2015-10-07 日新電機株式会社 膜形成方法および薄膜トランジスタの作製方法
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107851669A (zh) * 2015-07-27 2018-03-27 夏普株式会社 半导体装置及其制造方法
JP6924943B2 (ja) * 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
JP6753450B2 (ja) * 2018-11-12 2020-09-09 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器
US11404554B2 (en) 2020-05-15 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gates and method of forming

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187086B2 (ja) * 1991-08-26 2001-07-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP3572553B2 (ja) * 1995-05-15 2004-10-06 富士通株式会社 絶縁膜の形成方法及び半導体装置
JPH08298260A (ja) * 1995-02-28 1996-11-12 Hitachi Ltd 誘電体及びその製造方法並びに半導体装置
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002075987A (ja) 2000-08-25 2002-03-15 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368009A (ja) * 2001-06-05 2002-12-20 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび液晶表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7037855B2 (en) 2004-08-31 2006-05-02 Asm Japan K.K. Method of forming fluorine-doped low-dielectric-constant insulating film
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7989694B2 (en) 2004-12-06 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element, solar battery, and photo sensor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP3970891B2 (ja) * 2005-06-06 2007-09-05 株式会社半導体エネルギー研究所 半導体装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7642114B2 (en) 2006-07-19 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical device and manufacturing method thereof
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008124215A (ja) * 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
CN101647113B (zh) * 2007-03-23 2012-03-21 株式会社半导体能源研究所 半导体装置及其制造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101400699B1 (ko) * 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
TWI622175B (zh) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI570937B (zh) * 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI424506B (zh) * 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
EP2406826B1 (en) 2009-03-12 2017-08-23 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101644249B1 (ko) 2009-06-30 2016-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
CN104934483B (zh) 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
KR20170024130A (ko) * 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20140144157A (ko) 2014-12-18
TWI613828B (zh) 2018-02-01
KR20180095786A (ko) 2018-08-28
JP6099795B2 (ja) 2017-03-22
JP2023085321A (ja) 2023-06-20
KR20220084001A (ko) 2022-06-21
KR20200105788A (ko) 2020-09-09
KR20240031281A (ko) 2024-03-07
TW201721877A (zh) 2017-06-16
KR102153011B1 (ko) 2020-09-07
JP2016146510A (ja) 2016-08-12
US8441010B2 (en) 2013-05-14
KR20120002927A (ko) 2012-01-09
JP2020031243A (ja) 2020-02-27
JP2015165590A (ja) 2015-09-17
JP5938494B2 (ja) 2016-06-22
KR20190109372A (ko) 2019-09-25
JP6368392B2 (ja) 2018-08-01
TWI581439B (zh) 2017-05-01
JP2021153205A (ja) 2021-09-30
US20120001168A1 (en) 2012-01-05
TWI535029B (zh) 2016-05-21
TW201220505A (en) 2012-05-16
JP2018166217A (ja) 2018-10-25
JP6626931B2 (ja) 2019-12-25
JP2017085187A (ja) 2017-05-18
JP2012033913A (ja) 2012-02-16
JP5802068B2 (ja) 2015-10-28

Similar Documents

Publication Publication Date Title
TWI581439B (zh) 半導體裝置
KR102274005B1 (ko) 반도체 장치의 제작 방법
TWI603474B (zh) 半導體裝置
KR101518094B1 (ko) 반도체 장치
KR20120094013A (ko) 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
JP2016167629A (ja) 半導体装置