JP2017085187A - 半導体装置及び半導体装置の作製方法 - Google Patents

半導体装置及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2017085187A
JP2017085187A JP2017029765A JP2017029765A JP2017085187A JP 2017085187 A JP2017085187 A JP 2017085187A JP 2017029765 A JP2017029765 A JP 2017029765A JP 2017029765 A JP2017029765 A JP 2017029765A JP 2017085187 A JP2017085187 A JP 2017085187A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
insulating layer
electrode layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017029765A
Other languages
English (en)
Other versions
JP6368392B2 (ja
Inventor
一條 充弘
Mitsuhiro Ichijo
充弘 一條
俊弥 遠藤
Toshiya Endo
俊弥 遠藤
鈴木 邦彦
Kunihiko Suzuki
邦彦 鈴木
竹村 保彦
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017085187A publication Critical patent/JP2017085187A/ja
Application granted granted Critical
Publication of JP6368392B2 publication Critical patent/JP6368392B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】酸化物半導体を用いるトランジスタにおいては、酸化物半導体内に水素が存在することでトランジスタの電気特性不良に繋がる。そこで、良好な電気特性を有する半導体装置を提供する。【解決手段】チャネル領域が形成される酸化物半導体層と接する絶縁層をハロゲン化珪素を用いたプラズマCVD法により形成する。このようにして形成された絶縁層の水素濃度は6×1020atoms/cm3未満であり、且つハロゲンの濃度は1×1020atoms/cm3以上であるので、酸化物半導体層に水素が拡散することを防ぐことができ、ハロゲンにより酸化物半導体層内に存在する水素を不活性化させ、または脱離させ、良好な電気特性を有する半導体装置を提供することできる。【選択図】図1

Description

酸化物半導体を用いる半導体装置、およびその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、フラットパネルディスプレイに代表される液晶表示装置や発光表示装置において、
その多くに用いられているトランジスタは、ガラス基板上にて、アモルファス珪素や多結
晶珪素などの珪素半導体によって構成されている。
最近、珪素半導体に代わって、酸化物半導体をトランジスタに用いる技術が注目されてい
る。
例えば、酸化物半導体として、一元系金属酸化物である酸化亜鉛や、ホモロガス化合物で
あるIn−Ga−Zn−O系酸化物があり、それらを用いてトランジスタを作製し、表示
装置の画素のスイッチング素子などに用いる技術が開示されている(特許文献1乃至特許
文献3参照)。
特開2006−165528号公報 特開2007−96055号公報 特開2007−123861号公報
酸化物半導体をチャネル領域に用いたトランジスタは、しきい値電圧(Vth)が、マイ
ナス方向に変動しやすく、ゲート電極の電位がソース電極の電位と同じ場合(Vgs=0
V)においても、少なからずドレイン電流が流れるという問題がある。
このような状況を鑑み、本明細書中で開示する発明の一態様は、良好な電気特性を有する
半導体装置を提供することを課題の一とする。
上記課題を解決するには、チャネル領域が形成される酸化物半導体層と接するゲート絶縁
層に、水素含有量が低く、且つフッ素、塩素等のハロゲンを含有する絶縁層を用いること
で、ゲート絶縁層から酸化物半導体層への水素の移動が抑制されると共に、酸化物半導体
層内に存在する水素を不活性化させ、または脱離させるため、酸化物半導体層内の水素含
有量を低減させることができる。
具体的には、水素濃度が6×1020atoms/cm未満、好ましくは2×1020
atoms/cm以下、さらに好ましくは5×1019atoms/cm以下であり
、且つハロゲンの濃度が、1×1019atoms/cm以上、好ましくは1×10
atoms/cm以上であるゲート絶縁層を用いる。
本発明の一態様は、ゲート電極層と、チャネル領域が形成される酸化物半導体層と、酸化
物半導体層と電気的に接続されるソース電極層及びドレイン電極層と、ゲート電極層と酸
化物半導体層の間に位置するゲート絶縁層と、酸化物半導体層を介して、ゲート絶縁層と
対向し、且つ該酸化物半導体層に接し、水素濃度が6×1020atoms/cm未満
、好ましくは2×1020atoms/cm以下、さらに好ましくは5×1019at
oms/cm以下であり、ハロゲンの濃度が、1×1019atoms/cm以上、
好ましくは1×1020atoms/cm以上である絶縁層を有する半導体装置である
本発明の別の一態様は、酸化物半導体層が、上記のゲート絶縁層を介して、ゲート電極層
に重畳するボトムゲート構造のトランジスタである。本発明の別の一態様は、ゲート電極
層が、上記のゲート絶縁層を介して、酸化物半導体層に重畳するトップゲート構造のトラ
ンジスタである。
また、本発明の別の一態様は、上記のゲート絶縁層を、酸化珪素、酸化窒化珪素、窒化酸
化珪素、酸化ハフニウム、酸化アルミニウム、または酸化タンタルである酸化物絶縁層と
することである。
また、上記のゲート絶縁層が、ゲート電極層と接する第1のゲート絶縁層と、酸化物半導
体層と接する第2のゲート絶縁層とを有してもよい。その際、第2のゲート絶縁層を、水
素含有量が低く、且つハロゲンを含有する材料で構成することで、第2のゲート絶縁層か
ら酸化物半導体層への水素の移動が抑制されると共に、酸化物半導体層内に存在する水素
を不活性化させ、または脱離させるため、酸化物半導体層内の水素含有量を低減させるこ
とができる。
本発明の別の一態様は、ゲート絶縁層が、ゲート電極層と接する第1のゲート絶縁層と、
酸化物半導体層と接する第2のゲート絶縁層とを有し、第2のゲート絶縁層における水素
濃度が6×1020atoms/cm未満、好ましくは2×1020atoms/cm
以下、さらに好ましくは5×1019atoms/cm以下であり、第2のゲート絶
縁層におけるハロゲンの濃度が、1×1019atoms/cm以上、好ましくは1×
1020atoms/cm以上であることを特徴とする半導体装置である。
さらに、上記半導体装置を構成し、酸化物半導体層に接するその他の絶縁層においても、
水素含有量が低く、ハロゲンを含有している材料で構成することで、絶縁層から酸化物半
導体層への水素の移動が抑制されると共に、酸化物半導体層内に存在する水素を不活性化
させ、または脱離させるため、酸化物半導体層内の水素含有量を低減させることができる
本発明の別の一態様は、酸化物半導体層と接する絶縁層の水素濃度が、6×1020at
oms/cm未満、好ましくは2×1020atoms/cm以下、さらに好ましく
は5×1019atoms/cm以下であり、ハロゲンの濃度が、1×1020ato
ms/cm以上、好ましくは1×1021atoms/cm以上であることを特徴と
する半導体装置である。
本発明の別の一態様は、酸化物半導体層と接し、酸化物半導体層と基板の間に設けられた
絶縁層の水素濃度が、6×1020atoms/cm未満、好ましくは2×1020
toms/cm以下、さらに好ましくは5×1019atoms/cm以下であり、
ハロゲンの濃度が、1×1020atoms/cm以上、好ましくは1×1021at
oms/cm以上であって、絶縁層の厚さが、酸化物半導体層の厚さとゲート絶縁層の
厚さの和の5倍以上であるトップゲート型トランジスタおよびそのようなトランジスタを
有する半導体装置である。
また、本発明の別の一態様は、基板上に設けられた絶縁層と、絶縁層に接する酸化物半導
体層と、酸化物半導体層に接して設けられた1対の導電領域と、酸化物半導体層および導
電領域上に、絶縁膜を間にはさんで設けられるゲート電極層とを有し、導電領域が絶縁層
と接しないことを特徴とするトップゲート型トランジスタおよびそのようなトランジスタ
を有する半導体装置である。
また、本発明の別の一態様は、酸化物半導体層に接して、四フッ化珪素(SiF)、四
塩化珪素(SiCl)等のハロゲン化珪素を原料ガスとして用いることにより得られる
酸化珪素を主成分とする絶縁膜を設けた半導体装置である。ここで、酸化珪素を主成分と
する絶縁膜とは、絶縁膜中の酸素以外の元素のうち、珪素の比率が70%以上、好ましく
は90%以上であるものである。
本発明の一態様によれば、良好な電気特性を有する半導体装置を提供することができる。
半導体装置(トランジスタ)を説明する上面図及び断面図である。 ガリウム原子中心のクラスターモデルを示す図である。 水素原子の脱離反応における反応式および、エネルギーダイアグラムを示す図である。 結合エネルギーの算出に用いるモデルを示す図である。 水素原子の脱離反応における反応式および、エネルギーダイアグラムを示す図である。 トランジスタの作製方法を説明する断面図である。 トランジスタの作製方法を説明する断面図である。 トランジスタの作製方法を説明する断面図である。 トランジスタの作製方法を説明する断面図である。 酸化珪素層に含まれる水素濃度、およびフッ素濃度を示す図である。 電子書籍の一例を示す外観図である。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図である。 携帯型のコンピュータの一例を示す斜視図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を
用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して
用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない
場合がある。また、便宜上、絶縁層は上面図には表さない場合がある。なお、各図面にお
いて示す各構成の、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されて表記して
いる場合がある。従って、必ずしもそのスケールに限定されない。
なお、AとBとが接続されている、と記載する場合は、AとBとが電気的に接続されてい
る場合と、AとBとが直接接続されている場合とを含むものとする。ここで、A、Bは、
対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとす
る。
また、トランジスタにおいて「ソース」や「ドレイン」の機能は、回路動作において電流
の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、
「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
(実施の形態1)
本実施の形態では、本発明の一態様である半導体装置について図1を用いて説明する。な
お、図1では半導体装置としてトランジスタを示すが、ダイオードその他のものであって
も同様に実施できる。
図1(A)は、トランジスタの上面図である。図1(B)は、図1(A)のA1−B1に
おける断面図である。トランジスタは、基板101上に下地絶縁層102と、ゲート電極
層103と、ゲート絶縁層104と、チャネル領域が形成される酸化物半導体層106と
、ソース電極層107aおよびドレイン電極層107bと、酸化物半導体層106とソー
ス電極層107aおよびドレイン電極層107bとを覆う絶縁層108と、を含む。
図1に示すトランジスタは、酸化物半導体層106が、ゲート絶縁層104を介して、ゲ
ート電極層103に重畳して形成されるボトムゲート構造のトランジスタである。また、
図1に示すトランジスタは、ソース電極層107aおよびドレイン電極層107bが、酸
化物半導体層106の上面一部と接して形成されるトップコンタクト型である。
なお、ボトムゲート構造のトランジスタには、トップコンタクト型の他に、ソース電極層
およびドレイン電極層が、チャネル領域が形成される半導体層の下面一部と接して形成さ
れるボトムコンタクト型がある。本実施の形態ではトップコンタクト型について説明する
が、ボトムコンタクト型であっても、本実施の形態を参照して実施することができる。
図1に示すトランジスタは、ゲート絶縁層104の上面一部と酸化物半導体層106の下
面が接する構造となる。それゆえ、トランジスタの作製工程において、ゲート絶縁層10
4に水素が多く存在する場合、酸化物半導体層106に水素が拡散し、酸化物半導体層1
06内の水素含有量が増加する。酸化物半導体層106内の水素含有量が増加すると、酸
化物半導体層106内のキャリアが増加する。このため、トランジスタのしきい値電圧(
th)が、マイナス方向に変動してしまい、ゲート電極の電位がソース電極の電位と同
じ場合(Vgs=0V)においても、ドレイン電流が流れる、電気特性が不良なトランジ
スタとなる。
酸化物半導体層106から拡散した水素を取り除くには、酸化物半導体層106を加熱処
理する方法がある。しかし、トランジスタの作製工程を増やすため、コストがかかり、歩
留まりを悪くする可能性がある。また、400℃程度の加熱処理では十分な効果が得られ
ないこともわかっている。
一方、本発明者らの知見では、酸化物半導体層106と接するゲート絶縁層104の水素
濃度を6×1020atoms/cm未満、好ましくは2×1020atoms/cm
以下、さらに好ましくは5×1019atoms/cm以下とし、且つハロゲンの濃
度を1×1019atoms/cm以上、好ましくは1×1020atoms/cm
以上とすると、ゲート絶縁層104から酸化物半導体層106への水素の移動が抑制され
ると共に、酸化物半導体層106内に存在する水素を不活性化させ、または脱離させる効
果が得られるため、酸化物半導体層106内の水素含有量を低減させることができること
が明らかとなった。
つまり、酸化物半導体層106と接するゲート絶縁層104を、上記水素濃度およびハロ
ゲン濃度であるゲート絶縁層とすることで、トランジスタの作製工程を増やさずに、良好
な電気特性を有するトランジスタを得ることができる。特に、プロセスの最高温度を40
0℃未満、好ましくは350℃以下としながらも実用的な信頼性と特性を備えたトランジ
スタを形成できる。もちろん、プロセスの最高温度は本発明を実施する上で何ら制約とな
るものではなく、プロセスの最高温度を400℃以上としてもよい。
また、酸化物半導体層106と、ソース電極層107aおよびドレイン電極層107bと
を覆う絶縁層108は、酸化物半導体層106の上面一部と接している。それゆえ、絶縁
層108の水素濃度を6×1020atoms/cm未満、好ましくは2×1020
toms/cm以下、さらに好ましくは5×1019atoms/cm以下、ハロゲ
ン濃度を1×1019atoms/cm以上、好ましくは1×1020atoms/c
以上とすることで、絶縁層108から酸化物半導体層106への水素の移動が抑制さ
れると共に、酸化物半導体層106内に存在する水素を不活性化させ、または脱離させる
ことができるため、酸化物半導体層106内の水素含有量を低減させることができ、良好
な電気特性を有する半導体装置とすることができる。
基板101としては、後の作製工程に耐えられるものであれば特に限定されない。例えば
、基板101として、ガラス基板、セラミック基板、石英基板、若しくはサファイア基板
などの絶縁性基板、珪素などの半導体材料でなる半導体基板、金属若しくはステンレスな
どの導電体でなる導電性基板、又は、半導体基板若しくは導電性基板の表面を絶縁材料で
被覆した基板などを用いることができる。また、プラスチック基板も適宜用いることがで
きる。
また、ガラス基板としては、トランジスタの作製工程に加熱温度が600℃以上の処理を
おこなう場合には、歪点が730℃以上のものを用いるとよい。例えば、アルミノシリケ
ートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が
用いられる。
下地絶縁層102は、基板101からの不純物元素の拡散を防止する他に、トランジスタ
の作製工程におけるエッチング工程によって、基板がエッチングされることを防ぐ。下地
絶縁層102の厚さに限定はないが、上記理由より、下地絶縁層102の厚さは50nm
以上とすることが好ましい。
下地絶縁層102には、酸化珪素、酸化窒化珪素、窒化珪素、窒化酸化珪素、酸化ハフニ
ウム、酸化アルミニウム、または酸化タンタルなどの絶縁層を用いて、単層構造又は2層
以上の積層構造で形成する。
ここで、酸化窒化珪素とは、その組成において、窒素よりも酸素の含有量が多いものを示
し、例として、少なくとも酸素が50原子%以上70原子%以下、窒素が0.5原子%以
上15原子%以下、珪素が25原子%以上35原子%以下の範囲で含まれるものをいう。
また、窒化酸化珪素とは、その組成において、酸素よりも窒素の含有量が多いものを示し
、例として、少なくとも酸素が5原子%以上30原子%以下、窒素が20原子%以上55
原子%以下、珪素が25原子%以上35原子%以下の範囲で含まれるものをいう。
上記範囲は、ラザフォード後方散乱法(RBS:Rutherford Backsca
ttering Spectrometry)や、水素前方散乱法(HFS:Hydro
gen Forward Scattering)を用いて測定した場合のものである。
また、構成元素の含有比率は、その合計が100原子%を超えない値をとる。
ゲート電極層103は、下地絶縁層102上に形成される。ゲート電極層103の材料は
、モリブデン、チタン、クロム、タンタル、タングステン、白金、パラジウム、オスミウ
ム等の金属材料、これら金属材料を主成分とする合金材料、或いはこれら金属の窒化物を
、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温
度に耐えうるのであれば、上記金属材料としてアルミニウムまたは銅を用いることも出来
る。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料
と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、
タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
ゲート電極層103は単層構造以外にも、2つ以上の異なる材質の膜の積層よりなっても
よい。例えば、積層構造を有するゲート電極層103として、アルミニウム膜上にモリブ
デン膜を積層した二層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅
膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブ
デン膜とを積層した二層構造とすることが好ましい。また、積層構造を有するゲート電極
層103としては、アルミニウム膜、アルミニウムと珪素の合金膜、アルミニウムとチタ
ンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化
タングステン膜、窒化チタン膜またはチタン膜をその上下に配置した構造とすることが好
ましい。
また、ゲート電極層103に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジ
ウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸化窒化亜鉛アルミニウム、また
は酸化亜鉛ガリウム等の透光性を有する酸化物導電体、または多結晶珪素を用いることが
できる。
また、ゲート電極層103にIn−O−N系、In−Zn−O−N系、In−Ga−O−
N系、In−Ga−Zn−O−N系等の酸窒化物を用いてもよい。ここで、例えば、In
−Ga−Zn−O−N系の酸窒化物とは、少なくともInとGaとZnとを含む酸窒化物
であり、その組成比に特に制限はない。また、InとGaとZn以外の元素を含んでもよ
い。
ゲート電極層103の厚さは、特に限定はなく、金属材料、合金材料、またはその他の化
合物からなる導電膜の電気抵抗や、作製工程にかかる時間を考慮し、適宜決めることがで
きる。例えば、10nm〜500nmで形成すればよい。
ゲート絶縁層104は、ゲート電極層103を覆って設けられる。上記したようにゲート
絶縁層104は、酸化物半導体層106と接するため、ゲート絶縁層104の水素濃度を
6×1020atoms/cm未満、好ましくは2×1020atoms/cm以下
、さらに好ましくは5×1019atoms/cm以下とし、且つフッ素濃度を1×1
19atoms/cm以上、好ましくは1×1020atoms/cm以上とする
とよい。
かくすることで、ゲート絶縁層104から酸化物半導体層106への水素の移動が抑制さ
れると共に、酸化物半導体層106内に存在する水素を不活性化させ、または脱離させる
ため、酸化物半導体層106内の水素含有量を低減させることができる。なお、ゲート絶
縁層104の厚さは、絶縁耐圧、およびトランジスタの作製工程を考慮して、適宜決める
ことができる。
ゲート絶縁層104は、上記水素濃度およびフッ素濃度を満たしていれば、下地絶縁層1
02で例示したものを用いることができるが、本実施の形態では、プラズマCVD(Pl
asma Enhanced Chemical Vapor Deposition)
法で形成する酸化珪素層について記載する。
プラズマCVD法とは、プラズマCVD装置内の反応室に、原料となる堆積性ガスを供給
し、プラズマエネルギーを援用して、膜を形成する方法である。プラズマCVD法では、
例えば、スパッタリング法に比べて、段差被覆性の良好な膜を形成できる。
プラズマCVD装置は、高周波電源を用いる容量結合型高周波プラズマCVD装置や、誘
導結合型高周波プラズマCVD装置、マイクロ波発生源であるマグネトロンおよび誘電体
を有し、マイクロ波を用いてプラズマを発生させるマイクロ波プラズマCVD装置(電子
サイクロトロン共鳴プラズマCVD装置)その他、ヘリコン波プラズマCVD装置などが
あり、本明細書中のプラズマCVD法においては、グロー放電プラズマを膜形成に利用す
るCVD装置を適宜用いることができる。また、プラズマCVD法は、基板を加熱しなが
らおこなうことができる。
原料となる堆積性ガスとして、組成式中に水素が含まれていないガスを選択し、酸化珪素
層を形成する必要がある。つまり、堆積性ガスとしてシラン(SiH)ではなく、フッ
化珪素(例えば、SiF)あるいは塩化珪素(例えば、SiCl)を使用する。さら
に、酸化させるためのガスについて、水素や水の含有量を低減した亜酸化窒素(NO)
または酸素とし、プラズマの安定化のために添加するアルゴンなどその他のガスにおいて
も、水素や水の含有量が低いガスとする。
さらに、プラズマCVD法で酸化珪素層を形成する際に、プラズマCVD装置の反応室内
に残留しているまたは反応室の内壁に吸着している水素や水などの不純物を除去したのち
、反応室の内壁を加熱しながら、上記構成のガスを用いて形成する。特に堆積性ガスとし
てフッ化珪素を用いた場合には、ゲート絶縁層104の水素濃度を6×1020atom
s/cm未満、好ましくは2×1020atoms/cm以下、さらに好ましくは5
×1019atoms/cm以下、フッ素濃度を1×1019atoms/cm以上
、好ましくは1×1020atoms/cm以上とすることができる。
また、ゲート電極層103上に、フッ素を含有する酸化珪素層を形成する際には、同時に
生じるフッ素により、ゲート電極層103がエッチングされる可能性があるが、ゲート絶
縁層を二層以上とすることで、これを防ぐことができる。その際、ゲート電極層103と
接する第1のゲート絶縁層のフッ素濃度は、1×1019atoms/cm未満が好ま
しい。
そして、酸化物半導体層106と接する第2のゲート絶縁層は、上記した四フッ化珪素を
用いた酸化珪素層のような、フッ素濃度が1×1019atoms/cm以上、好まし
くは1×1020atoms/cm以上である絶縁層とする必要がある。さらに、第1
のゲート絶縁層は、四フッ化珪素等を用いて第2のゲート絶縁層である酸化珪素層を形成
する際に、消失しない膜厚で形成することがよい。例えば、第1のゲート絶縁層には、下
地絶縁層102で例示した絶縁層を用いることができる。
チャネル領域が形成される酸化物半導体層106は、ゲート絶縁層104上に接して形成
される。また、酸化物半導体層106の厚さは、10nm〜300nm、好ましくは20
nm〜100nmとする。
酸化物半導体層106は、In、Ga、及びZnを含むIn−Ga−Zn−O系の酸化物
を用いて形成する。酸化物半導体としては、その他にも、四元系酸化物であるIn−Sn
−Ga−Zn−O系や、三元系酸化物であるIn−Sn−Zn−O系、In−Al−Zn
−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系や
、二元系酸化物であるIn−Zn−O系、In−Ga−O系、Sn−Zn−O系、Al−
Zn−O系、Zn−Mg−O系、Sn−Mg−O系、In−Mg−O系や、酸化インジウ
ム、酸化錫、酸化亜鉛などを用いて形成することができる。ここで、例えば、In−Ga
−Zn−O系の酸化物とは、少なくともInとGaとZnとを含む酸化物であり、その組
成比に特に制限はない。また、InとGaとZn以外の元素を含んでもよい。
また、酸化物半導体層106は、化学式InMO(ZnO)(m>0)で表記される
酸化物を用いて形成することができる。ここで、Mは、Ga、Al、MnもしくはCoか
ら選ばれた一の金属元素、又は複数の金属元素を示す。例えばMとして、Ga、Ga及び
Al、Ga及びMn、またはGa及びCoなどがある。
ソース電極層107aおよびドレイン電極層107bは、ゲート絶縁層104および酸化
物半導体層106に接して形成される。ソース電極層107aおよびドレイン電極層10
7bは、ゲート電極層103と同様の材料および厚さとすることができる。
パッシベーション膜、または層間絶縁膜として機能する絶縁層108は、ソース電極層1
07a、ドレイン電極層107b、および酸化物半導体層106上に接して形成される。
絶縁層108は、ゲート絶縁層104と同様に形成することができる。酸化物半導体層1
06の上面一部と接するため、ゲート絶縁層104と同様の酸化珪素層を用いることで、
絶縁層108から酸化物半導体層106への水素の移動が抑制されると共に、酸化物半導
体層106内に存在する水素を不活性化させ、または脱離させるため、酸化物半導体層1
06内の水素含有量を低減させることができる。
絶縁層108の形成過程においては、ゲート絶縁層104の形成に関して指摘したのと同
様に、堆積性ガスに含まれるフッ素により、ソース電極層107aおよびドレイン電極層
107bがエッチングされる可能性がある。したがって、絶縁層108の厚さは、このこ
とを考慮して、適宜決めればよい。
また、絶縁層108は、水素含有量を低減できる手法で形成してもよい。例えば、スパッ
タリング法で形成した酸化珪素等である。酸化珪素は、珪素ターゲットまたは酸化珪素タ
ーゲットなどを用いて形成することができる。好ましくは、酸化珪素ターゲット、より好
ましくは、含まれる水酸基濃度が1000ppm以下、または水素濃度が3.5×10
atoms/cm以下である酸化珪素ターゲットを用いる。さらに、形成する際に供
給するガスは、アルゴン等の希ガスおよび、酸素とする。そして、該形成する際に供給す
るガスは、水素、水、水酸基または水素化物などの不純物が1ppm以下、好ましくは1
ppb以下にまで除去された高純度ガスを用いることが好ましい。
以下に、フッ素によって、酸化物半導体層106内に存在する水素が不活性化し、または
脱離する効果について量子化学計算より説明する。以下に示す量子化学計算には、ガウス
(Gauss)基底を用いた密度汎関数法(Density Functional T
heory:DFT)を用いる。密度汎関数法では、交換相関相互作用を電子密度で表現
された一電子ポテンシャルの汎関数で近似しているため、計算は高速かつ高精度である。
本実施の形態では、混合汎関数であるB3LYPを用いて、交換と相関エネルギーに係る
各パラメータの重みを規定する。
また、全ての原子に適用する基底関数は、それぞれの原子価軌道に三つの短縮関数を用い
たtriple split valence基底系の基底関数である6−311Gとす
る。この基底関数により、水素原子であれば、1s〜3sの軌道が考慮され、酸素原子で
あれば、1s〜4s、2p〜4pの軌道が考慮される。さらに、計算精度向上のために、
分極基底系として、水素原子にはp関数を、水素原子以外にはd関数を加える。そして、
量子化学計算プログラムには、コンフレックス株式会社製のGaussian 09を用
いる。
本実施の形態において、酸化物半導体層106に存在する水素原子は、酸素原子や金属原
子と結合しているので、酸化物半導体層106中の水素を含む構造は、下記構造式(α−
1)、および構造式(α−2)であると仮定する。下記構造式(α−1)、および構造式
(α−2)では、配位結合は考慮せず、イオン結合のみを考慮している。本実施の形態に
おける酸化物半導体層106は、上記で説明したIn(インジウム)、Ga(ガリウム)
、及びZn(亜鉛)を含む酸化物半導体であるが、下記構造式(α−1)、および構造式
(α−2)で示す金属原子は、Ga(ガリウム)としている。
フッ素原子が、酸化物半導体層106内の水素と反応する過程としては、(式1)に示す
反応と、(式2)に示す反応がある。
Ga−OH + F・ →HF + Ga−O・ (式1)
Ga−H + F・ →HF + Ga・ (式2)
(式1)では、フッ素ラジカルが、水酸基の水素原子と反応して、HF(フッ化水素)分
子を形成し、(式2)では、フッ素ラジカルが、ガリウム原子と結合している水素原子と
反応してHF(フッ化水素)分子を形成する。なお、(式1)および(式2)における「
・」は、ラジカルを表す。
本量子化学計算では、上記構造式(α−1)および構造式(α−2)において、図2に示
す簡易的なクラスターモデルを用いて行い、上記反応についての活性化エネルギーを算出
し、反応の起こりやすさを評価している。
(式1)の反応について量子化学計算を行い、解析した反応経路と、エネルギーダイアグ
ラムを図3に示す。
図3において、始状態(1)では、水酸基とフッ素ラジカルが無限遠に離れているとする
。エネルギーダイアグラムでは、始状態(1)のエネルギーを基準とする。中間体(2)
では、フッ素ラジカルがガリウム原子へ接近して、Ga−O結合が切断し、水酸基ラジカ
ルが生成し、Ga−F結合が形成される。この反応により、中間体(2)のポテンシャル
エネルギーが−1.67eVとなる。
中間体(3)では、水酸基ラジカルの水素原子が、フッ素原子と結合し、HF分子を生成
する。中間体(2)および中間体(3)のポテンシャルエネルギーの差である活性化エネ
ルギーは、0.61eVと算出される。中間体(4)では、酸素ラジカルとHF分子が相
互作用しており、終状態(5)では、酸素ラジカルとHF分子が無限遠に離れる。
実際には、HFは酸化物半導体層106から脱離することもあるし、何らかの理由で留ま
ることもある。酸化物半導体層106中にHFが留まっていたとしても、HF分子中の水
素は、酸化物半導体と結合していない(すなわち、不活性化されている)ので、酸化物半
導体のキャリア源となることはない。
中間体(2)において、フッ素ラジカルがガリウム原子へ接近することで、Ga−O結合
が切断し、Ga−F結合が形成されることは、Ga−O結合の結合エネルギーが4.37
eVであり、Ga−F結合の結合エネルギーが5.31eVであることに起因している。
ここでのGa−O結合の結合エネルギーとは、ガリウム原子に水酸基が結合している状態
(図4(A)参照)のポテンシャルエネルギーと、水酸基ラジカルが、無限遠に離れてい
る状態(図4(B)参照)のポテンシャルエネルギーの差を算出した値である。ここでの
Ga−F結合の結合エネルギーとは、ガリウム原子にフッ素が結合している状態(図4(
C)参照)のポテンシャルエネルギーと、フッ素ラジカルが、無限遠に離れている状態(
図4(D)参照)のポテンシャルエネルギーの差を算出した値である。
(式1)に示した酸化物半導体層106内の水素とフッ素が化合する反応は、始状態(1
)と終状態(5)のエネルギー差から、発熱反応であることがわかる。それゆえ、この反
応は容易に進行すると言える。
次に、(式2)の反応について量子化学計算をし、解析した反応経路と、エネルギーダイ
アグラムを図5に示す。
図5において、始状態(1)では、水素原子とフッ素ラジカルが無限遠に離れているとす
る。エネルギーダイアグラムでは、始状態(1)のエネルギーを基準としている。中間体
(2)では、フッ素ラジカルがガリウム原子へ接近して、Ga−H結合が切断し、水素ラ
ジカルが生成し、Ga−F結合を形成する。この反応により、中間体(2)のポテンシャ
ルエネルギーが−1.99eVとなる。
中間体(3)では、水素ラジカルがフッ素原子と結合して、HF分子を形成する。中間体
(2)および中間体(3)のポテンシャルエネルギーの差である活性化エネルギーは0.
45eVと算出される。中間体(4)では、ガリウム原子に結合している酸素原子とHF
分子が相互作用しており、終状態(5)では、HF分子が無限遠に離れる。
(式1)と同様に、中間体(2)では、フッ素ラジカルがガリウム原子へ接近すると、G
a−H結合が切れて、Ga−F結合が形成されることは、(式1)で説明した理由と同様
にGa−F結合のほうが、Ga−H結合よりも結合エネルギーの観点から、安定であるこ
とに起因している。
(式2)に示した酸化物半導体層106内の水素を脱離させる反応においても、始状態(
1)と終状態(5)のエネルギー差から、発熱反応であることがわかる。それゆえ、水素
を脱離させる反応が容易に進行すると言える。
以上より、フッ素により酸化物半導体層106内に存在する水素を不活性化させ、または
脱離させることができる。
次に、図1に示す半導体装置の作製方法について図6を用いて説明する。
基板101上に下地絶縁層102を形成する。基板101および下地絶縁層102は、上
記に記載したものを用いることができ、本実施の形態では、基板101にガラス基板を用
いる。下地絶縁層102は、プラズマCVD法でも形成することができるが、本半導体装
置の作製方法では、ターゲットを酸化珪素とし、形成する際の供給するガスをアルゴン等
の希ガスおよび、酸素として、RFスパッタリング法で酸化珪素層を200nm形成する
次いで、ゲート電極層103として機能する導電膜を成膜する。該導電膜として、本半導
体装置の作製方法では、チタンターゲットを用いたDCスパッタリング法で厚さ150n
mのチタン膜を成膜する。その後、第1のフォトリソグラフィ工程およびエッチング工程
を行い、厚さ150nmのゲート電極層103を形成する。
該導電膜のエッチングには、ウェットエッチング、ドライエッチングのいずれを用いても
良い。なお、素子の微細化という観点からはドライエッチングを用いるのが好適である。
エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することが
できる。
なお、ゲート電極層103の側面はテーパー状とすることが好ましい。ゲート電極層10
3上には、後の工程で酸化物半導体膜、ソース電極層およびドレイン電極層となる導電膜
を形成するので、ゲート電極層103の側面がテーパー状であると段差の箇所における配
線の断線を防止する上で有効である。ゲート電極層103の側面をテーパー状とするため
にはレジストマスクを後退させつつエッチングを行えばよい。
次いで、ゲート絶縁層104をプラズマCVD法で形成する。プラズマCVD装置内の反
応室の内壁を加熱して、反応室の内壁から不純物を放出させる。その後、反応室内に残留
しているまたは反応室の内壁から放出させた不純物を、三フッ化窒素(NF)などのフ
ッ素化合物を用いたプラズマクリーニングで除去する。また、本実施の形態では、高周波
電源を用いた容量結合型プラズマCVD装置を用いる。
プラズマCVD装置内の反応室の内壁を加熱する温度は、100℃以上350℃以下とし
て、好ましくは100℃以上125℃以下とすることがよく、少なくとも30分以上、好
ましくは60分以上おこなうことがよい。また、本加熱工程は、排気しながらおこなうこ
とも可能である。
上記プラズマクリーニングの方法に特別な限定はない。本半導体装置の作製方法では、ク
リーニングをおこなう反応室にて、プラズマ生成を行い、クリーニングをする方法につい
て例示するが、クリーニングをおこなう反応室の外部にて、あらかじめプラズマ生成を行
い、該生成したプラズマを反応室に供給して、クリーニングをするリモートプラズマクリ
ーニングであってもよい。
本半導体装置の作製方法におけるプラズマクリーニングは、プラズマ処理工程と排気工程
からなり、具体的なプラズマクリーニング条件としては、三フッ化窒素を400sccm
〜2000sccmの流量で反応室内に供給し、反応室内の圧力を10Pa〜200Pa
に調整し、電極間隔は、15mm〜60mmに調整し、13.56MHz〜60MHzの
高周波電源にて500W〜2000Wの電力(単位電極面積あたりの電力(パワー密度)
としては1W/cm〜4W/cm)を出力することでプラズマを発生させ、5分〜1
0分の間処理するとよい。より好ましいプラズマクリーニング条件としては、三フッ化窒
素を600sccmの流量で反応室内に供給し、反応室内の圧力は70Pa程度とし、電
極間隔は50mmに調整し、60MHzの高周波電源にて900W(パワー密度に換算す
ると約1.8W/cm)を7分間出力するとよい。
その後、堆積性ガスとして、四フッ化珪素を、さらに、酸化させるためのガスとして亜酸
化窒素を、添加ガスとしてアルゴンを、反応室に供給し、プラズマエネルギーを援用して
、酸化珪素膜を200nm成膜する。また、ゲート絶縁層104を二層とする場合は、ゲ
ート電極層103と接する第1のゲート絶縁層に、堆積性ガスとしてシランを用いた酸化
珪素膜を150nm成膜し、酸化物半導体層105と接する第2のゲート絶縁層に、堆積
性ガスとして四フッ化珪素を用いた酸化珪素膜を50nm成膜すればよい。ここまでの工
程で得られた構成を図6(A)に示す。
次いで、厚さ50nmの酸化物半導体膜を、DCスパッタリング法で成膜する。酸化物半
導体膜は、ゲート絶縁層104と接して形成されるため、ゲート絶縁層104に含有され
ているフッ素が、酸化物半導体膜中に存在する水素を不活性化させ、または、脱離させる
。さらに、ゲート絶縁層104から、酸化物半導体膜の欠陥に酸素が供給される。本実施
の形態では、DCスパッタリング法を用いるが、真空蒸着法、パルスレーザ堆積法、CV
D法などを用いて形成してもよい。
本半導体装置の作製方法では、In(インジウム)、Ga(ガリウム)、及びZn(亜鉛
)を含む酸化物半導体ターゲット(モル数比がIn:Ga:ZnO=1:1
:1、またはIn:Ga:ZnO=1:1:2)を用いたスパッタリング法
により得られるIn−Ga−Zn−O系酸化物半導体膜を用いる。さらに、本半導体装置
の作製方法では、DCスパッタリング法を用い、アルゴンの流量を30sccmとし、酸
素の流量を15sccmとする。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタリングをおこなうことが好ましい。逆スパッタリングと
は、アルゴン、窒素、ヘリウムなどの雰囲気下で基板側にRF電源を用いて電圧を印加し
て基板近傍にプラズマを形成して表面を改質する方法である。また、酸素、亜酸化窒素な
どを加えた雰囲気で行ってもよいし、塩素(Cl)、四フッ化炭素(CF)などを加
えた雰囲気で行ってもよい。
酸化物半導体膜の形成の際には、基板の温度が100℃以上550℃未満、好ましくは2
00℃以上400℃以下となるように基板を熱する。そして、処理室内の水分を除去しつ
つ、水素や水などが除去されたスパッタリングガスを導入し、酸化物半導体ターゲットを
用いて酸化物半導体膜を形成する。基板を熱しながら酸化物半導体膜を形成することによ
り、酸化物半導体膜に含まれる水分をさらに低減することができる。また、スパッタリン
グによる損傷を軽減することができる。
処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることが
できる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。クライオ
ポンプなどを用いて排気することで、処理室から水素や水などを除去することができるた
め、酸化物半導体膜中のそれらの濃度を低減できる。
その後、第2のフォトリソグラフィ工程およびエッチング工程を行い、島状に加工された
酸化物半導体層105を形成する。ここまでの工程で得られた構成を図6(B)に示す。
次いで、不活性ガス雰囲気(窒素、ヘリウム、ネオン、アルゴン等)下、或いは露点がマ
イナス60℃以下等の水分含有量が少ない乾燥空気雰囲気下において、酸化物半導体層1
05に加熱処理を施しても良い。例えば、100℃以上400℃以下で10分間以上の加
熱処理でおこなうとよい。
加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるGRTA(Gas Rap
id Thermal Anneal)法またはランプ光を用いるLRTA(Lamp
Rapid Thermal Anneal)法などの瞬間加熱方法などを用いることが
できる。例えば、電気炉を用いて加熱処理をおこなう場合、昇温特性を0.1℃/min
以上20℃/min以下、降温特性を0.1℃/min以上15℃/min以下とするこ
とが好ましい。
本半導体装置の作製方法では、酸化物半導体層105に加熱処理を施すことで、水分、水
素が脱離した酸化物半導体層106が形成される。この際においても、ゲート絶縁層10
4に含有されるフッ素が、酸化物半導体膜内に存在する水素を不活性化させ、または、脱
離させる。さらに、ゲート絶縁層104から、酸化物半導体層106の欠陥に酸素が供給
される。
また、不活性ガス雰囲気(窒素、またはヘリウム、ネオン、アルゴン等)下において、5
00℃以上750℃以下(若しくはガラス基板の歪点以下の温度)で1分間以上10分間
以下程度、好ましくは600℃、3分間以上6分間以下程度のRTA(Rapid Th
ermal Anneal)処理をおこなうこともできる。RTA法を用いれば、短時間
に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理すること
ができる。
なお、加熱処理においては、不活性ガス(窒素、またはヘリウム、ネオン、アルゴン等の
希ガス)に、水分、水素などが含まれないことが好ましい。または、加熱処理装置に導入
する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.999
9%)以上、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm
以下、好ましくは0.1ppm以下)とすることが好ましい。
なお、上記加熱処理は、島状の酸化物半導体層105形成後に限らず、島状の酸化物半導
体層105を形成する前の酸化物半導体膜に対して行ってもよい。また、上記加熱処理を
複数回行ってもよい。加熱処理後の、酸化物半導体層106は一部結晶化していても良い
ここで、酸化物半導体層106の露出した表面に、酸素、オゾン、亜酸化窒素を用いて、
プラズマ処理を施しても良い。プラズマ処理をすることで、酸化物半導体層106の欠陥
に酸素を供給することができる。ここまでの工程で得られた構成を図6(C)に示す。
次いで、導電膜を成膜し、第3のフォトリソグラフィ工程およびエッチング工程を行い、
ソース電極層107a、ドレイン電極層107bを形成する。該導電膜は、ゲート電極層
103と同様のものとすることができる。本半導体装置の作製方法では、チタンターゲッ
トを用いたDCスパッタリング法で厚さ150nmのチタン膜を成膜し、第3のフォトリ
ソグラフィ工程およびエッチング工程により、ソース電極層107a、ドレイン電極層1
07bを形成する。
その後、絶縁層108を形成する。本半導体装置の作製方法では、ゲート絶縁層104と
同様のガスおよび同様の方法で、厚さ50nmの酸化珪素層を形成する。なお、絶縁層1
08を形成した後に、加熱処理を施しても良い。加熱処理は不活性ガス雰囲気(窒素、ま
たはヘリウム、ネオン、アルゴン等)下においておこなう。好ましくは200℃以上40
0℃以下でおこなうとよい。または、上記記載のRTA処理を行っても良い。ここまでの
工程を経て得られた構成を図6(D)に示す。
本実施の形態に示した構成とすることで、酸化物半導体層106に水素が拡散することを
抑制でき、酸化物半導体層106内に存在する水素を不活性化させ、または脱離させ、良
好な電気特性を有する半導体装置とすることができる。なお、本実施の形態で示した構成
は、本明細書の他の実施の形態で示す構成と適宜組み合わせることができる。
(実施の形態2)
本実施の形態では、堆積性ガスに四フッ化珪素を、酸化させるためのガスとして、亜酸化
窒素を、さらに、安定してプラズマを発生させるためのガスとしてアルゴンを用いてプラ
ズマCVD法で得られる水素濃度の低い酸化珪素をトップゲート型トランジスタの下地絶
縁層として用いる例について、図7を用いて説明する。
基板201上に酸化珪素を主要成分とする下地絶縁層202を形成する。下地絶縁層20
2は上述の通り、四フッ化珪素を用いてプラズマCVD法で形成する。成膜方法の詳細は
、実施の形態1のゲート絶縁層104の形成方法を参照すればよい。また、その厚さは、
その後に形成される酸化物半導体層およびゲート絶縁層のそれぞれの厚さの和の5倍以上
であるとよい。
このような厚さであれば、下地絶縁層から拡散するフッ素の量が十分であるため、酸化物
半導体層およびゲート絶縁層に存在する水素は不活性化され、あるいは、酸化物半導体層
およびゲート絶縁層から脱離する。下地絶縁層の厚さが、酸化物半導体層およびゲート絶
縁層のそれぞれの厚さの和の2倍以下であると、フッ素量が不十分なために、そのような
効果が得られない。
その後、酸化物半導体膜として、厚さ10乃至30nmのIn−Ga−Zn−O系の酸化
物の膜をスパッタリング法により形成する。そして、これをエッチングして島状の酸化物
半導体層203を得る。酸化物半導体層203には、水素濃度を減らすために熱処理をお
こなってもよい。ここまでの状態を図7(A)に示す。
次に、下地絶縁層202と酸化物半導体層203を覆って、導電膜を形成する。導電膜と
しては、例えば、チタンとアルミニウムの多層膜をスパッタリング法で形成すればよい。
そして、これをエッチングしてソース電極層204a、ドレイン電極層204bを形成す
る。その際、導電膜のエッチングレートと酸化物半導体層203のエッチングレートの関
係から、酸化物半導体層203の表面もエッチングされることがある。
ここで、ソース電極層204a、ドレイン電極層204bの最下面の材料としてフッ素と
反応する金属材料(例えば、チタン、タングステン、モリブデン、アルミニウムあるいは
それらの窒化物等)を用いる場合には、ソース電極層204a、ドレイン電極層204b
が、下地絶縁層202に接しないことが好ましい。
これらの材料を用いたソース電極層204a、ドレイン電極層204bが、下地絶縁層2
02に接すると、界面で化学反応がおこり、ソース電極層204a、ドレイン電極層20
4bが剥離しやすくなる。したがって、図7(B)に示すように、ソース電極層204a
、ドレイン電極層204bは酸化物半導体層203上のみに設けられることが好ましい。
なお、ソース電極層204a、ドレイン電極層204bの最下面が酸化物導電体のような
材料で構成されている場合には、上記のような問題は生じない。
さらに、下地絶縁層202と酸化物半導体層203、ソース電極層204a、ドレイン電
極層204bを覆って、プラズマCVD法により厚さ10乃至30nmの酸化窒化珪素よ
りなるゲート絶縁層205を形成する。プラズマCVD法を用いることにより、段差被覆
性に優れたゲート絶縁膜が得られる。
ここでは、用いるガスにフッ素や塩素が含まれないことが好ましい。このような成分を有
するガスを用いると、成膜時にソース電極層204a、ドレイン電極層204bがエッチ
ングされるおそれがあるためである。
そのため、堆積性ガスとしては、シランとアンモニアを用いることが好ましい。このよう
にして得られる酸化窒化珪素中には多量の水素が含まれているが、先に指摘したように、
十分な厚さの下地絶縁層202よりフッ素が供給されるため、これらの水素は不活性化さ
れ、あるいは、脱離する。ここまでの状態を図7(B)に示す。
次に、ゲート絶縁層205を覆って、導電膜を形成し、これをエッチングして、ゲート電
極層206を形成する。ゲート絶縁層205とゲート電極層を形成するための導電膜の堆
積は、大気に曝すことなく連続的におこなうことが望ましい。
その後、プラズマCVD法により、厚さ100乃至300nmの酸化珪素よりなる絶縁層
207を堆積し、さらに、有機樹脂等により表面が平坦な絶縁層208を形成する。絶縁
層207の成膜に関しても、成膜時のゲート電極層206のエッチングを避けるため、堆
積性ガスとしては、シランあるいはTEOS(テトラエトキシシラン、Si(OC2H5
)4)を用いるとよい。
絶縁層207中にも多量の水素が含まれるが、絶縁層207とトランジスタのチャネル領
域は、ゲート電極層206で隔てられているため、信頼性に問題を起こすことは少ない。
より信頼性を高め、また、ゲート電極層206のエッチングを防止するためには、絶縁層
207を多層とし、ゲート電極層206に接する厚さ20乃至100nmの第1の絶縁層
を上記のシランあるいはTEOSを用いて形成し、それより上の第2の絶縁層を、フッ化
珪素(例えば、四フッ化珪素)を用いて形成してもよい。
最後に、ゲート絶縁層205,絶縁層207と絶縁層208に、ソース電極層204a、
ドレイン電極層204bに達するコンタクトホールを設け、電極209aと電極209b
を形成する。ここまでの状態を図7(C)に示す。
以上の工程により、トップゲート型のトランジスタを作製できる。以上の例では、下地絶
縁層202の堆積性ガスとしてフッ化珪素を用いる例を示したが、塩化珪素を用いてもよ
いことはいうまでもない。本実施の形態は他の実施の形態と組み合わせることができる。
(実施の形態3)
本実施の形態では、堆積性ガスに四フッ化珪素を用いて得られる水素濃度の低い酸化珪素
をトップゲート型トランジスタの下地絶縁層として用いる例について、図8を用いて説明
する。
基板301上に酸化珪素を主要成分とする下地絶縁層302を形成する。下地絶縁層30
2は上述の通り、四フッ化珪素を用いてプラズマCVD法で形成する。成膜方法の詳細は
、実施の形態1のゲート絶縁層104の形成方法を参照すればよい。また、その厚さは、
その後に形成される酸化物半導体層およびゲート絶縁層のそれぞれの厚さの和の5倍以上
であるとよい。
その後、酸化物半導体膜303として、厚さ10乃至30nmのIn−Ga−Zn−O系
膜をスパッタリング法により形成する。さらに酸化物半導体膜303を覆って、導電膜3
04を形成する。導電膜としては、例えば、タングステン膜をスパッタリング法で形成す
ればよい。
さらに、導電膜304上にレジストを塗布し、多階調マスクを用いるフォトリソグラフィ
法でパターン形成し、少なくとも2つの厚さの異なる部分を有するレジストマスク305
を得る。ここまでの状態を図8(A)に示す。
そして、このレジストマスク305を用いて、第1のエッチングをおこなう。例えば、異
方性ドライエッチングにより、レジストマスクで覆われていない部分の導電膜304およ
び酸化物半導体膜303をエッチングする。第1のエッチングにより、島状の酸化物半導
体層303aおよびそれと概略同一形状の導電層304aを得る(図8(B)参照)。
ドライエッチングにおいては、レジストマスク305もエッチングされ、図8(B)に示
すように、2つのレジストマスク305aとレジストマスク305bに分離されることが
起こりえる。一方、ウェットエッチングではレジストマスク305のエッチングは起こら
ず、また、ドライエッチングでも、条件によっては、レジストマスク305がほとんどエ
ッチングされないことがあるが、そのような場合には、別に、アッシング工程を設けて、
レジストマスク305をエッチングして、図8(B)に示すような形状とする。
次に、2つのレジストマスク305aとレジストマスク305bを用いて、第2のエッチ
ングをおこなう。このエッチングは、導電層304aを選択的にエッチングすることが求
められ、また、エッチング後の導電層304aの側面がテーパー状となるような方法を採
用するとよい。このようにして、ソース電極層304b、ドレイン電極層304cが得ら
れる(図8(C)参照)。
上記の下地絶縁層302の成膜からソース電極層304b、ドレイン電極層304cを得
るまでの工程においては、多階調マスクを用いるため、1回のフォトリソグラフィ工程で
済む。これに対し、実施の形態2においては、ソース電極層204a、ドレイン電極層2
04bを得るまでに2回のフォトリソグラフィ工程が必要である。
また、実施の形態2においては、酸化物半導体層203を形成するために、酸化物半導体
膜上にレジストを塗布することが必要であったが、本実施の形態では、酸化物半導体膜3
03あるいは酸化物半導体層303a上にレジストが塗布されることはなく、酸化物半導
体層303aの表面を清浄に保つことができる。
また、上記の工程から明らかなように、ソース電極層304b、ドレイン電極層304c
は、酸化物半導体層303a上にのみ形成されるので、下地絶縁層302に接することは
ない。
さらに、下地絶縁層302と酸化物半導体層303a、ソース電極層304b、ドレイン
電極層304cを覆って、プラズマCVD法により厚さ10乃至30nmの酸化窒化珪素
よりなるゲート絶縁層306を形成する。ここまでの状態を図8(C)に示す。
次に、ゲート絶縁層306を覆って、導電膜を形成し、これをエッチングして、ゲート電
極層307を形成する。その後、スパッタリング法により、厚さ100乃至300nmの
酸化珪素よりなる絶縁層308を堆積し、さらに、有機樹脂等により表面が平坦な絶縁層
309を形成する。そして、ゲート絶縁層306,絶縁層308と絶縁層309に、ソー
ス電極層304b、ドレイン電極層304cに達するコンタクトホールを設け、電極31
0aと電極310bを形成する。ここまでの状態を図8(D)に示す。
以上の工程により、トップゲート型のトランジスタを作製できる。以上の例では、下地絶
縁層302の堆積性ガスとしてフッ化珪素を用いる例を示したが、塩化珪素を用いてもよ
いことはいうまでもない。本実施の形態は他の実施の形態と組み合わせることができる。
(実施の形態4)
本実施の形態では、堆積性ガスに四フッ化珪素を用いて得られる水素濃度の低い酸化珪素
を多層配線回路上に設けられるトップゲート型トランジスタの下地絶縁層として用いる例
について、図9を用いて説明する。
基板401上には、配線402a、配線402bが設けられている。配線402a、配線
402bは、単なる配線に限られず、基板401上に設けられたトランジスタのゲート電
極層やソース電極、ドレイン電極あるいはそれらから延在する配線であってもよい。すな
わち、基板401上には、珪素等の半導体材料を用いたトランジスタが設けられていても
よい。
そのような配線402a、配線402bを覆って、プラズマCVD法により、窒化酸化珪
素膜403を形成する。窒化酸化珪素膜403には適量の水素が含まれていることが好ま
しい。窒化酸化珪素膜403によって配線402a、配線402bおよび基板401上の
トランジスタを覆うことにより、該トランジスタに水素を供給することができるが、該ト
ランジスタが珪素やゲルマニウムを用いたトランジスタであれば、水素によりそれらの半
導体材料中のダングリングボンドを終端することができ、トランジスタ特性を良好なもの
とできる。
窒化酸化珪素膜403の厚さはいくつかのことを考慮して決定されることが好ましい。第
一に、上記の水素化の効果を考慮して決定される必要がある。また、第二には、後述する
ように窒化酸化珪素膜403は、平坦化工程のエッチングストッパともなるので、その作
用も考慮される必要がある。さらに、第三には、平坦化後のエッチング工程において、下
地絶縁層(窒化酸化珪素膜403上に形成される)とともにエッチングされるので、下地
絶縁層と窒化酸化珪素膜403のエッチングレートの差が、平坦性に支障をもたらさない
程度であることが必要である。
上記第一および第二の要求からは、窒化酸化珪素膜403は厚いことが望ましく、第三の
要求からは薄いことが望まれる。それらのことを考慮すると、窒化酸化珪素膜403の厚
さは、例えば、50乃至200nmとするとよい。
次に、酸化珪素を主要成分とする下地絶縁層404を形成する。下地絶縁層404は上述
の通り、四フッ化珪素を用いてプラズマCVD法で形成する。プラズマCVD法を用いる
ことにより、配線402a、配線402bの側面にも段差被覆性よく形成できる。下地絶
縁層404の厚さは、その後に形成される酸化物半導体層およびゲート絶縁層のそれぞれ
の厚さの和の5倍以上であるとよい。なお、下地絶縁層404はその後の工程でエッチン
グされるので、その分を見越して、厚めに形成するとよい。ここまでの状態を図9(A)
に示す。
その後、公知の化学的機械的研磨(CMP)法により、下地絶縁層404を平坦化しつつ
エッチングする。この工程は、窒化酸化珪素膜403が露出した時点で停止できる。窒化
酸化珪素は、酸化珪素に比べて、CMP法でのエッチングレートが小さく、エッチングス
トッパとして機能するためである。ここまでの状態を図9(B)に示す。下地絶縁層40
4は、窒化酸化珪素膜403によって分断された状態(下地絶縁層404a)となる。ま
た、表面はほぼ平坦である。
その後、ドライエッチング法により、窒化酸化珪素膜403と下地絶縁層404aを概略
同じ厚さだけエッチングし、平坦な表面を得る。このエッチングは、配線402a、配線
402bの表面が露出した段階で停止する。この段階で下地絶縁層404aはさらにエッ
チングされ、図9(C)に404bで示すような状態となる。
その後は、実施の形態2および実施の形態3と同様にしてトップゲート型トランジスタを
形成する。すなわち、厚さ10乃至20nmのIn−Ga−Zn−O系膜を用いて、酸化
物半導体層405を形成し、その上にソース電極層406a、ドレイン電極層406bを
形成する。さらに、ゲート絶縁層407を形成する(図9(C)参照)。
ここで酸化物半導体層405は、配線402aおよびソース電極層406aと接し、配線
402aとソース電極層406aは、酸化物半導体層405を間に挟んで重なる。ところ
で、酸化物半導体と導電体がオーミック接触する状態では、その界面から酸化物半導体の
深さ10nm程度までの領域では、キャリア濃度が1×1019/cm程度もしくはそ
れ以上であるので、間に酸化物半導体層405が存在するものの、実質的に、配線402
aとソース電極層406aは導通しているものと見なせる。
オーミック接触するためには、配線402aおよびソース電極層406aが、酸化物半導
体層405との界面でオーミック接触することが必要である。そのためには、配線402
aおよびソース電極層406aが酸化物半導体層405に接する部分に、その仕事関数が
酸化物半導体層405の電子親和力よりも小さなものを用いることが好ましい。例えば、
In−Ga−Zn−O系の酸化物半導体であれば、電子親和力は4.3電子ボルト程度で
あるので、チタンや窒化チタンを用いるとよい。配線402bおよびドレイン電極層40
6bについても同様である。
次に、ゲート絶縁層407を覆って、導電膜を形成し、これをエッチングして、ゲート電
極層408を形成する。その後、窒化珪素よりなる絶縁層409と、有機樹脂等により表
面が平坦な絶縁層410を形成する。そして、ゲート絶縁層407,絶縁層409と絶縁
層410に、ソース電極層406a、ドレイン電極層406bに達するコンタクトホール
を設け、電極411aと電極411bを形成する。ここまでの状態を図9(D)に示す。
以上の工程により、トップゲート型のトランジスタを作製できる。本実施の形態は他の実
施の形態と組み合わせることができる。
(実施の形態5)
上記実施の形態で説明したトランジスタを作製し、該トランジスタを画素部、さらには駆
動回路に用いて表示機能を有する半導体装置(表示装置ともいう)を作製することができ
る。また、トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一
体形成し、システムオンパネルを形成することができる。また、上記実施の形態で記載し
た酸化物半導体材料を用いたトランジスタで、メモリセルを含んだ半導体装置を作製する
こともできる。
表示装置は表示素子を含む。表示素子としては液晶素子(液晶表示素子ともいう)、発光
素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electr
o Luminescence)、有機EL等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープもしくはTCP(Tape Carrier Package)が取り
付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュ
ール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て表示装置に含むものとする。
(実施の形態6)
上記実施の形態に記載したトランジスタの作製方法で作製したトランジスタからなる表示
装置を、電子インクを駆動させて表示する電子ペーパーに適用することができる。電子ペ
ーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能であ
る。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、デジタルサイ
ネージ、PID(Public Information Display)、電車など
の乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することが
できる。電子機器の一例を図11に示す。
図11の電子書籍501は、筐体502および筐体503の2つの筐体で構成されている
。筐体502および筐体503は、軸部508により一体とされており、該軸部508を
軸として開閉動作をおこなうことができる。このような構成により、紙の書籍のような動
作をおこなうことが可能となる。
筐体502には表示部504及び光電変換装置505が組み込まれ、筐体503には表示
部506及び光電変換装置507が組み込まれている。表示部504および表示部506
は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。
異なる画面を表示する構成とすることで、例えば右側の表示部(図11では表示部504
)に文章を表示し、左側の表示部(図11では表示部506)に画像を表示することがで
きる。
また、図11では、筐体502に操作部などを備えた例を示している。例えば、筐体50
2において、電源スイッチ509、操作キー510、スピーカ511などを備えている。
操作キー510により、頁を送ることができる。なお、筐体の表示部と同一面にキーボー
ドやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に
、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSBケーブ
ルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成として
もよい。さらに、電子書籍501は、電子辞書としての機能を持たせた構成としてもよい
また、電子書籍501は、無線で情報を送受信できる構成としてもよい。無線により、電
子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも
可能である。
(実施の形態7)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラやデジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう
)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
がある。
図12(A)のテレビジョン装置512は、筐体513に表示部514が組み込まれてい
る。表示部514により、映像を表示することが可能である。また、ここでは、スタンド
515により筐体513を支持した構成を示している。
テレビジョン装置512の操作は、筐体513が備える操作スイッチや、別体のリモコン
操作機518によりおこなうことができる。リモコン操作機518が備える操作キー51
7により、チャンネルや音量の操作をおこなうことができ、表示部514に表示される映
像を操作することができる。また、リモコン操作機518に、当該リモコン操作機518
から出力する情報を表示する表示部516を設ける構成としてもよい。
なお、テレビジョン装置512は、受信機やモデムなどを備えた構成とする。受信機によ
り一般のテレビ放送の受信をおこなうことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方
向(送信者と受信者間、あるいは受信者間同士など)の情報通信をおこなうことも可能で
ある。
図12(B)のデジタルフォトフレーム519は、筐体520に表示部521が組み込ま
れている。表示部521は、各種画像を表示することが可能であり、例えばデジタルカメ
ラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させるこ
とができる。
なお、デジタルフォトフレーム519は、操作部、外部接続用端子(USB端子、USB
ケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成
とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備
えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体
挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データ
を取り込み、取り込んだ画像データを表示部521に表示させることができる。
また、デジタルフォトフレーム519は、無線で情報を送受信できる構成としてもよい。
無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図13は携帯型のコンピュータの一例を示す斜視図である。図13の携帯型のコンピュー
タは、上部筐体522と下部筐体523とを接続するヒンジユニットを閉状態として表示
部524を有する上部筐体522と、キーボード525を有する下部筐体523とを重ね
た状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力
する場合には、ヒンジユニットを開状態として、表示部524を見て入力操作をおこなう
ことができる。
また、下部筐体523はキーボード525の他に入力操作をおこなうポインティングデバ
イス527を有する。また、表示部524をタッチ入力パネルとすれば、表示部の一部に
触れることで入力操作をおこなうこともできる。また、下部筐体523はCPUやハード
ディスク等の演算機能部を有している。また、下部筐体523は他の機器、例えばUSB
の通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート526を有している。
上部筐体522には更に上部筐体522内部にスライドさせて収納可能な表示部528を
有しており、広い表示画面を実現することができる。また、収納可能な表示部528の画
面の向きを使用者は調節できる。また、収納可能な表示部528をタッチ入力パネルとす
れば、収納可能な表示部の一部に触れることで入力操作をおこなうこともできる。
表示部524または収納可能な表示部528は、液晶表示パネル、有機発光素子または無
機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図13の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を
受信して映像を表示部524または表示部528に表示することができる。また、上部筐
体522と下部筐体523とを接続するヒンジユニットを閉状態としたまま、表示部52
8をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見る
こともできる。ヒンジユニットを開状態として表示部524を表示させず、さらにテレビ
放送を表示するだけの回路の起動のみをおこなうため、最小限の消費電力とすることがで
き、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
上記実施の形態で説明したゲート絶縁層104、ゲート絶縁層205、 ゲート絶縁層3
06、ゲート絶縁層407、絶縁層108、下地絶縁層202、下地絶縁層302、およ
び下地絶縁層404として用いることのできる酸化珪素膜(試料A)を作製し、試料Aに
含まれる水素濃度、およびフッ素濃度について評価した結果を、図10に示す。
試料Aの作製方法について説明する。試料AはプラズマCVD法を用いて作製した。プラ
ズマCVD装置の反応室の内壁温度が、115℃となるように60分間加熱し、反応室内
に残留または吸着している、不純物を含むガスを放出させた。
次に、三フッ化窒素(NF)を600sccmの流量で反応室内に供給し、反応室内の
圧力は70Pa程度とし、ギャップ間隔は50mmに調整し、60MHzの高周波電源に
て900Wの電力を7分間出力し、反応室内の内壁を115℃に加熱したまま、プラズマ
クリーニングを行い、不純物を含むガスを除去した。なお、本実施例で用いたプラズマC
VD装置における電極面積は490cmである。
プラズマクリーニング後、反応室の内壁温度を115℃に加熱しながら、酸化珪素を珪素
ウエハ上に、膜厚200nm狙いで成膜した。この際、珪素を含む堆積性ガスとして四フ
ッ化珪素を6sccmの流量で、添加ガスとして亜酸化窒素を1000sccmの流量で
、不活性ガスとしてアルゴンを1000sccmの流量で、反応室内に供給し、反応室内
の圧力を133Paに調整し、ギャップ間隔は10mmに調整し、酸化珪素が成膜される
珪素ウエハの温度を400℃に調整し、60MHzの高周波電源にて800Wの出力によ
り、酸化珪素を成膜した。
次に、試料AにおけるSIMSでの測定結果を、図10に示す。図10において、縦軸は
試料Aに含まれる水素濃度、またはフッ素濃度を表し、横軸は、試料Aの酸化珪素膜表面
から基板方向への深さを表している。また、試料Aの水素濃度プロファイルを実線で示し
、試料Aのフッ素濃度プロファイルを破線で示す。試料Aにおいて、横軸10nmから1
20nmを定量範囲とし、横軸200nm以上は珪素ウエハを表している。
図10より、試料Aの水素濃度は、定量範囲において、3.4×1019atoms/c
以下であり、試料Aのフッ素濃度は、定量範囲において、9.2×1020atom
s/cm以上であることが確認された。
水素放出が抑制され、酸化物半導体層内に存在する水素を不活性化させ、または、脱離さ
せることができる酸化珪素膜は、上記水素濃度、およびフッ素濃度を有することがわかっ
た。
本実施例に示した酸化珪素膜をゲート絶縁層104、ゲート絶縁層205、 ゲート絶縁
層306、ゲート絶縁層407、絶縁層108、下地絶縁層202、下地絶縁層302、
および下地絶縁層404に用いることで、良好な電気特性を有する半導体装置を作製する
ことができる。
101 基板
102 下地絶縁層
103 ゲート電極層
104 ゲート絶縁層
105 酸化物半導体層
106 酸化物半導体層
107a ソース電極層
107b ドレイン電極層
108 絶縁層
201 基板
202 下地絶縁層
203 酸化物半導体層
204a ソース電極層
204b ドレイン電極層
205 ゲート絶縁層
206 ゲート電極層
207 絶縁層
208 絶縁層
209a 電極
209b 電極
301 基板
302 下地絶縁層
303 酸化物半導体膜
303a 酸化物半導体層
304 導電膜
304a 導電層
304b ソース電極層
304c ドレイン電極層
305 レジストマスク
305a レジストマスク
305b レジストマスク
306 ゲート絶縁層
307 ゲート電極層
308 絶縁層
309 絶縁層
310a 電極
310b 電極
401 基板
402a 配線
402b 配線
403 窒化酸化珪素膜
404 下地絶縁層
404a 下地絶縁層
404b 下地絶縁層
405 酸化物半導体層
406a ソース電極層
406b ドレイン電極層
407 ゲート絶縁層
408 ゲート電極層
409 絶縁層
410 絶縁層
411a 電極
411b 電極
501 電子書籍
502 筐体
503 筐体
504 表示部
505 光電変換装置
506 表示部
507 光電変換装置
508 軸部
509 電源スイッチ
510 操作キー
511 スピーカ
512 テレビジョン装置
513 筐体
514 表示部
515 スタンド
516 表示部
517 操作キー
518 リモコン操作機
519 デジタルフォトフレーム
520 筐体
521 表示部
522 上部筐体
523 下部筐体
524 表示部
525 キーボード
526 外部接続ポート
527 ポインティングデバイス
528 表示部

Claims (6)

  1. ゲート電極層と、
    前記ゲート電極層上方のゲート絶縁層と、
    前記ゲート絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方のソース電極層と、
    前記酸化物半導体層上方のドレイン電極層と、
    前記酸化物半導体層上方、ソース電極層上方及びドレイン電極層上方の絶縁層と、を有し、
    前記ゲート電極の側面は、テーパー状であり、
    前記ゲート絶縁層は、酸素と、珪素と、を有し、
    前記絶縁層は、酸素と、珪素と、を有し、
    前記絶縁層は、ハロゲンの濃度が1×1019atoms/cm以上である領域を有することを特徴とする半導体装置。
  2. ゲート電極層と、
    前記ゲート電極層上方のゲート絶縁層と、
    前記ゲート絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方のソース電極層と、
    前記酸化物半導体層上方のドレイン電極層と、
    前記酸化物半導体層上方、ソース電極層上方及びドレイン電極層上方の絶縁層と、を有し、
    前記ゲート電極の側面は、テーパー状であり、
    前記ゲート絶縁層は、酸素と、珪素と、を有し、
    前記絶縁層は、酸素と、珪素と、を有し、
    前記絶縁層は、ハロゲンの濃度が1×1019atoms/cm以上である領域を有することを特徴とする半導体装置の作製方法であって、
    前記酸化物半導体層から水分又は水素を脱離させる工程と、前記酸化物半導体層に酸素を供給する工程と、を有することを特徴とする半導体装置の作製方法。
  3. ゲート電極層と、
    前記ゲート電極層上方のゲート絶縁層と、
    前記ゲート絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方のソース電極層と、
    前記酸化物半導体層上方のドレイン電極層と、
    前記酸化物半導体層上方、ソース電極層上方及びドレイン電極層上方の絶縁層と、を有し、
    前記ゲート電極の側面は、テーパー状であり、
    前記ゲート絶縁層は、酸素と、珪素と、を有し、
    前記絶縁層は、酸素と、珪素と、を有し、
    前記絶縁層は、ハロゲンの濃度が1×1019atoms/cm以上である領域を有することを特徴とする半導体装置の作製方法であって、
    前記酸化物半導体層から水分又は水素を脱離させる工程と、前記酸化物半導体層の表面にプラズマ処理を施すことで前記酸化物半導体層に酸素を供給する工程と、を有することを特徴とする半導体装置の作製方法。
  4. ゲート電極層と、
    前記ゲート電極層上方のゲート絶縁層と、
    前記ゲート絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方のソース電極層と、
    前記酸化物半導体層上方のドレイン電極層と、
    前記酸化物半導体層上方、ソース電極層上方及びドレイン電極層上方の絶縁層と、を有し、
    前記ゲート電極の側面は、テーパー状であり、
    前記ゲート絶縁層は、酸素と、珪素と、を有し、
    前記絶縁層は、酸素と、珪素と、を有し、
    前記絶縁層は、フッ素の濃度が1×1019atoms/cm以上である領域を有することを特徴とする半導体装置。
  5. ゲート電極層と、
    前記ゲート電極層上方のゲート絶縁層と、
    前記ゲート絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方のソース電極層と、
    前記酸化物半導体層上方のドレイン電極層と、
    前記酸化物半導体層上方、ソース電極層上方及びドレイン電極層上方の絶縁層と、を有し、
    前記ゲート電極の側面は、テーパー状であり、
    前記ゲート絶縁層は、酸素と、珪素と、を有し、
    前記絶縁層は、酸素と、珪素と、を有し、
    前記絶縁層は、フッ素の濃度が1×1019atoms/cm以上である領域を有することを特徴とする半導体装置の作製方法であって、
    前記酸化物半導体層から水分又は水素を脱離させる工程と、前記酸化物半導体層に酸素を供給する工程と、を有することを特徴とする半導体装置の作製方法。
  6. ゲート電極層と、
    前記ゲート電極層上方のゲート絶縁層と、
    前記ゲート絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方のソース電極層と、
    前記酸化物半導体層上方のドレイン電極層と、
    前記酸化物半導体層上方、ソース電極層上方及びドレイン電極層上方の絶縁層と、を有し、
    前記ゲート電極の側面は、テーパー状であり、
    前記ゲート絶縁層は、酸素と、珪素と、を有し、
    前記絶縁層は、酸素と、珪素と、を有し、
    前記絶縁層は、フッ素の濃度が1×1019atoms/cm以上である領域を有することを特徴とする半導体装置の作製方法であって、
    前記酸化物半導体層から水分又は水素を脱離させる工程と、前記酸化物半導体層の表面にプラズマ処理を施すことで前記酸化物半導体層に酸素を供給する工程と、を有することを特徴とする半導体装置の作製方法。
JP2017029765A 2010-07-01 2017-02-21 半導体装置及び半導体装置の作製方法 Active JP6368392B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010150849 2010-07-01
JP2010150849 2010-07-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016097643A Division JP6099795B2 (ja) 2010-07-01 2016-05-16 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018129101A Division JP6626931B2 (ja) 2010-07-01 2018-07-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2017085187A true JP2017085187A (ja) 2017-05-18
JP6368392B2 JP6368392B2 (ja) 2018-08-01

Family

ID=45399019

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2011145146A Active JP5802068B2 (ja) 2010-07-01 2011-06-30 半導体装置
JP2015090046A Active JP5938494B2 (ja) 2010-07-01 2015-04-27 半導体装置
JP2016097643A Active JP6099795B2 (ja) 2010-07-01 2016-05-16 半導体装置
JP2017029765A Active JP6368392B2 (ja) 2010-07-01 2017-02-21 半導体装置及び半導体装置の作製方法
JP2018129101A Active JP6626931B2 (ja) 2010-07-01 2018-07-06 半導体装置
JP2019217836A Withdrawn JP2020031243A (ja) 2010-07-01 2019-12-02 半導体装置
JP2021106380A Withdrawn JP2021153205A (ja) 2010-07-01 2021-06-28 半導体装置
JP2023040480A Pending JP2023085321A (ja) 2010-07-01 2023-03-15 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2011145146A Active JP5802068B2 (ja) 2010-07-01 2011-06-30 半導体装置
JP2015090046A Active JP5938494B2 (ja) 2010-07-01 2015-04-27 半導体装置
JP2016097643A Active JP6099795B2 (ja) 2010-07-01 2016-05-16 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2018129101A Active JP6626931B2 (ja) 2010-07-01 2018-07-06 半導体装置
JP2019217836A Withdrawn JP2020031243A (ja) 2010-07-01 2019-12-02 半導体装置
JP2021106380A Withdrawn JP2021153205A (ja) 2010-07-01 2021-06-28 半導体装置
JP2023040480A Pending JP2023085321A (ja) 2010-07-01 2023-03-15 半導体装置

Country Status (4)

Country Link
US (1) US8441010B2 (ja)
JP (8) JP5802068B2 (ja)
KR (7) KR20120002927A (ja)
TW (3) TWI535029B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102138547B1 (ko) * 2009-11-13 2020-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101880183B1 (ko) * 2011-02-11 2018-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 표시 장치
US9000568B2 (en) * 2011-09-26 2015-04-07 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI476933B (zh) * 2012-03-27 2015-03-11 Hon Hai Prec Ind Co Ltd 薄膜電晶體
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140021118A (ko) 2012-08-07 2014-02-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2738815B1 (en) 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
JP2014143410A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9190527B2 (en) * 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
WO2014133722A1 (en) * 2013-03-01 2014-09-04 Applied Materials, Inc. Metal oxide tft stability improvement
WO2014196107A1 (ja) * 2013-06-04 2014-12-11 パナソニック株式会社 薄膜トランジスタ素子とその製造方法及び表示装置
JP6232219B2 (ja) * 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
CN103489828B (zh) * 2013-09-30 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
US10008611B2 (en) 2014-06-26 2018-06-26 Joled Inc. Thin film transistor and organic EL display device
WO2016063160A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, display device, and display module
WO2016063159A1 (en) 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
JP5790893B1 (ja) * 2015-02-13 2015-10-07 日新電機株式会社 膜形成方法および薄膜トランジスタの作製方法
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107851669A (zh) * 2015-07-27 2018-03-27 夏普株式会社 半导体装置及其制造方法
JP6924943B2 (ja) * 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
JP6753450B2 (ja) * 2018-11-12 2020-09-09 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器
US11404554B2 (en) * 2020-05-15 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gates and method of forming

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555581A (ja) * 1991-08-26 1993-03-05 Semiconductor Energy Lab Co Ltd 薄膜状半導体素子およびその作製方法
US20090184315A1 (en) * 2008-01-18 2009-07-23 Je-Hun Lee Thin film transistor array substrate having improved electrical characteristics and method of manufacturing the same
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010062229A (ja) * 2008-09-01 2010-03-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び薄膜トランジスタの作製方法

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3572553B2 (ja) * 1995-05-15 2004-10-06 富士通株式会社 絶縁膜の形成方法及び半導体装置
JPH08298260A (ja) * 1995-02-28 1996-11-12 Hitachi Ltd 誘電体及びその製造方法並びに半導体装置
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW405155B (en) * 1997-07-15 2000-09-11 Toshiba Corp Semiconductor device and its manufacture
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002075987A (ja) 2000-08-25 2002-03-15 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368009A (ja) * 2001-06-05 2002-12-20 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび液晶表示装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7037855B2 (en) 2004-08-31 2006-05-02 Asm Japan K.K. Method of forming fluorine-doped low-dielectric-constant insulating film
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7989694B2 (en) 2004-12-06 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element, solar battery, and photo sensor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP3970891B2 (ja) * 2005-06-06 2007-09-05 株式会社半導体エネルギー研究所 半導体装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7642114B2 (en) 2006-07-19 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical device and manufacturing method thereof
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008124215A (ja) * 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008123264A1 (en) * 2007-03-23 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101400699B1 (ko) * 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI711182B (zh) * 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
KR101906751B1 (ko) 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101915421B1 (ko) 2009-06-30 2018-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
CN102576677B (zh) 2009-09-24 2015-07-22 株式会社半导体能源研究所 半导体元件及其制造方法
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555581A (ja) * 1991-08-26 1993-03-05 Semiconductor Energy Lab Co Ltd 薄膜状半導体素子およびその作製方法
US20090184315A1 (en) * 2008-01-18 2009-07-23 Je-Hun Lee Thin film transistor array substrate having improved electrical characteristics and method of manufacturing the same
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010062229A (ja) * 2008-09-01 2010-03-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び薄膜トランジスタの作製方法

Also Published As

Publication number Publication date
TW201624733A (zh) 2016-07-01
JP2012033913A (ja) 2012-02-16
JP2023085321A (ja) 2023-06-20
KR20200105788A (ko) 2020-09-09
TWI613828B (zh) 2018-02-01
TWI535029B (zh) 2016-05-21
TW201721877A (zh) 2017-06-16
JP5938494B2 (ja) 2016-06-22
JP2015165590A (ja) 2015-09-17
JP6368392B2 (ja) 2018-08-01
US20120001168A1 (en) 2012-01-05
TWI581439B (zh) 2017-05-01
JP6099795B2 (ja) 2017-03-22
KR20240031281A (ko) 2024-03-07
JP6626931B2 (ja) 2019-12-25
JP2021153205A (ja) 2021-09-30
US8441010B2 (en) 2013-05-14
JP2016146510A (ja) 2016-08-12
KR20220084001A (ko) 2022-06-21
KR20120002927A (ko) 2012-01-09
JP5802068B2 (ja) 2015-10-28
TW201220505A (en) 2012-05-16
KR20190109372A (ko) 2019-09-25
JP2018166217A (ja) 2018-10-25
KR102153011B1 (ko) 2020-09-07
KR20180095786A (ko) 2018-08-28
JP2020031243A (ja) 2020-02-27
KR20140144157A (ko) 2014-12-18

Similar Documents

Publication Publication Date Title
JP6368392B2 (ja) 半導体装置及び半導体装置の作製方法
JP6240703B2 (ja) 半導体装置の作製方法
JP6469797B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180706

R150 Certificate of patent or registration of utility model

Ref document number: 6368392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250