TW201533900A - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201533900A
TW201533900A TW103139037A TW103139037A TW201533900A TW 201533900 A TW201533900 A TW 201533900A TW 103139037 A TW103139037 A TW 103139037A TW 103139037 A TW103139037 A TW 103139037A TW 201533900 A TW201533900 A TW 201533900A
Authority
TW
Taiwan
Prior art keywords
film
tantalum nitride
nitride film
semiconductor device
semiconductor layer
Prior art date
Application number
TW103139037A
Other languages
English (en)
Other versions
TWI650863B (zh
Inventor
Takashi Inoue
Toshiyuki Takewaki
Tatsuo Nakayama
Yasuhiro Okamoto
Hironobu Miyamoto
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201533900A publication Critical patent/TW201533900A/zh
Application granted granted Critical
Publication of TWI650863B publication Critical patent/TWI650863B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明係一種半導體裝置及半導體裝置之製造方法，其課題為使半導體裝置之特性提升。 解決手段係呈具有：加以形成於基板(S)之上方的通道層(CH)，障壁層(BA)，和貫通開口範圍(OA2)之障壁層(BA)，到達至通道層(CH)之途中為止的溝(T)，和於此溝(T)內，藉由閘極絕緣膜(GI)而加以配置之閘極電極(GE)，和加以形成於開口範圍(OA2)外側之障壁層(BA)上的絕緣膜(IF1)地，構成半導體裝置。並且，絕緣膜(IF1)則具有富有Si之氮化矽膜(IF1b)，和位置於其下部之富有N之氮化矽膜(IF1a)之的層積構造。如此，由將絕緣膜(IF1)之上層作為富有Si之氮化矽膜(IF1b)者，可謀求耐壓的提升者。另外，可謀求蝕刻耐性的提升者。另外，由將絕緣膜(IF1)之下層作為富有N之氮化矽膜(IF1a)者，可抑制塌陷者。

Description

半導體裝置及半導體裝置之製造方法
本發明係有關半導體裝置，例如，可適合利用於使用氮化物半導體之半導體裝置及半導體裝置之製造方法的構成。
近年，使用具有較矽(Si)為大之能隙之III-V族的化合物的半導體裝置則被受注目。其中，進展有使用具有1)絕緣破壞電場大的點，2)電子飽和速度大的點，3)熱傳導率大的點，4)於AlGaN與GaN之間，形成有良好之異質接合的點，及5)無毒且安全性高材料的點的優點之氮化鎵(GaN)之半導體裝置的開發。
更且，從高耐壓及高速開關特性，使用氮化鎵之功率MISFET(Metal Insulator Semiconductor Field Effect Transistor)，可進行常關動作之半導體裝置的開發則進展著。
例如，對於專利文獻1(日本特開2010- 206110號公報)，係揭示有具有閘極凹陷構造之氮化物半導體裝置。並且，加以揭示有經由謀求氮化物半導體裝置之表面安定化，而抑制電流塌陷的技術。
另外，對於專利文獻2(日本特開2008-205392號公報)，係揭示有將被覆化合物半導體範圍表面之保護絕緣膜，做成性質不同之第1絕緣膜與第2絕緣膜之2層構造的化合物半導體裝置。
另外，專利文獻3(日本特開2012-44003號公報)及專利文獻4(日本特開2013-77629號公報)，係揭示有氮化物半導體裝置，各揭示有抑制電流塌陷之技術。
另外，對於非專利文獻1，係揭示有SiN的化學計量組成與塌陷量的關係，而對於非專利文獻2，係揭示有單層之熱CVD氮化矽膜的保護膜之折射率與塌陷量的關係。另外，對於非專利文獻3係揭示有對於氮化矽膜之保護膜，其折射率為2.01之情況，塌陷量則成為最小者。更且，對於非專利文獻4係揭示有作為保護膜，使用富有氮(N)SiN膜與經由低溫成膜CVD而加以形成之SiN膜的氮化物半導體裝置。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2010-206110號公報
[專利文獻2]日本特開2008-205392號公報
[專利文獻3]日本特開2012-44003號公報
[專利文獻4]日本特開2013-77629號公報
[非專利文獻]
[非專利文獻1]脇 英司 其它，“ECR濺鍍SiN的膜質則對於SiN/AlGaN/GaN MIS-HFET帶來的影響”、電性學會研究會資料 電子裝置研究會、EDD11043、2011年3月2日。
[非專利文獻2]T. Marui et al., “Effects of a Thermal CVD SiN Passivation Film on AlGaN/GaN HEMTs,”IEICE Electron. Vol. E91-C, No. 7, pp. 1009-1014, July 2008。
[非專利文獻3]F. Karouta et al., “Influence of the Structural and Compositional Properties of PECVD Silicon Nitride Layers on the Passivation of AlGaN/GaN HEMTs,”ECS Transactions, 16(7) 181-191 (2008).
[非專利文獻4]K. B. Lee et al., “Bi-layer SixNy passivation on AlGaN/GaN HEMTs to suppress current collapse and improve breakdown,”2010 Semicond. Sci. Technol. 25(2010), p.125010.
本發明者係從事於使用如上述之氮化物半導體之半導體裝置的研究開發，對於其特性提升進行銳意檢討。在其過程中，發現對於使用氮化物半導體之半導體裝置的特性，有著更可改善的餘地者。
其他的課題與新穎的特徵係成為從本說明書之記述及添加圖面而了解到。
在本申請所揭示之實施形態之中，如簡單地說明代表性之構成的概要時，如以下者。
顯示於在本申請中所揭示之一實施形態的半導體裝置係具有氮化物半導體層上之絕緣膜。並且，此絕緣膜係具有加以形成於氮化物半導體層上之第1氮化矽膜，和加以形成於此第1氮化矽膜上方之第2氮化矽膜。並且，第2氮化矽膜係矽(Si)之組成比則較第1氮化矽膜為大。
例如，第1氮化矽膜的組成比[Si]/[N]係將0.75作為中心，±1%以內。另外，第1氮化矽膜的組成比[Si]/[N]係0.65以上0.85以下。
例如，第2氮化矽膜的組成比[Si]/[N]係較0.85為大。
如根據顯示於在本申請所揭示之以下所示之 代表性的實施形態之半導體裝置，可使半導體裝置之特性提升者。
2DEG‧‧‧2次元電子氣體
BA‧‧‧障壁層
BU‧‧‧緩衝層
C‧‧‧通道
C1‧‧‧連接孔
CH‧‧‧通道層
DE‧‧‧汲極電極
FP‧‧‧電場板電極
GE‧‧‧閘極電極
GI‧‧‧閘極絕緣膜
IF‧‧‧絕緣膜
IF1‧‧‧絕緣膜
IF1a‧‧‧富有N之氮化矽膜
IF1b‧‧‧富有Si之氮化矽膜
IF2‧‧‧絕緣膜
IFM‧‧‧絕緣膜
IL1‧‧‧絕緣層
IL2‧‧‧絕緣層
Ld、Ls‧‧‧後退量(距離)
Lfp‧‧‧電場板電極的長度
M1‧‧‧配線
NS‧‧‧高濃度半導體範圍(源極、汲極範圍)
NUC‧‧‧核生成層
OA1‧‧‧開口範圍
OA2‧‧‧開口範圍
PR1‧‧‧光阻劑膜
PR11‧‧‧光阻劑膜
PR12‧‧‧光阻劑膜
PR2‧‧‧光阻劑膜
S‧‧‧基板
SE‧‧‧源極電極
STR‧‧‧偏差緩和層
T‧‧‧溝
圖1係顯示實施形態1之半導體裝置之構成的剖面圖。
圖2係顯示實施形態1之半導體裝置之製造工程的剖面圖。
圖3係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖2之製造工程的剖面圖。
圖4係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖3之製造工程的剖面圖。
圖5係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖4之製造工程的剖面圖。
圖6係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖5之製造工程的剖面圖。
圖7係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖6之製造工程的剖面圖。
圖8係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖7之製造工程的剖面圖。
圖9係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖8之製造工程的剖面圖。
圖10係顯示實施形態1之半導體裝置之製造工程的 剖面圖，顯示持續於圖9之製造工程的剖面圖。
圖11係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖10之製造工程的剖面圖。
圖12係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖11之製造工程的剖面圖。
圖13係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖12之製造工程的剖面圖。
圖14係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖13之製造工程的剖面圖。
圖15係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖14之製造工程的剖面圖。
圖16係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖15之製造工程的剖面圖。
圖17係顯示實施形態1之半導體裝置之製造工程的剖面圖，顯示持續於圖16之製造工程的剖面圖。
圖18係顯示比較例之半導體裝置之構成的剖面圖。
圖19(A)係顯示氣體流量比[NH3]/[SiH4]與組成比[N]/[Si]之關係的圖表，(B)係組成比[N]/[Si]與氮化矽膜中的N-H結合與Si-H結合之化學結合比([N-H]/[Si-H])之關係的圖表。
圖20係顯示氣體流量比[NH3]/[SiH4]與折射率n的關係之圖表。
圖21係顯示氮化矽膜之組成比[N]/[Si]與折射率n(λ=633nm)的關係之圖表。
圖22係顯示氮化矽膜之組成比[Si]/[N]與蝕刻速率的關係之圖表。
圖23係顯示氮化矽膜之組成比[Si]/[N]與阻抗率的關係之圖表。
圖24係顯示氮化矽膜之組成比[Si]/[N]與絕緣破壞電場強度的關係之圖表。
圖25係顯示在實施形態1中檢討之半導體裝置之構成的剖面圖。
圖26係顯示Type-I與Type-II之半導體裝置之各種參數的表。
圖27係顯示Type-I之半導體裝置的氮化矽膜之組成比[Si]/[N]與經由塌陷之電流變動量的關係之圖表。
圖28係顯示1000小時之高溫通電試驗後之Type-I之半導體裝置的氮化矽膜之組成比[Si]/[N]與輸出電力變化量的關係之圖表。
圖29係顯示Type-I之半導體裝置的氮化矽膜之組成比[Si]/[N]與經由關閉耐壓的關係之圖表。
圖30係彙整(a)~(f)之構成的半導體裝置之特性的表。
圖31係模式性地顯示在富有N單層為FP電極之情況的電場分佈的圖。
圖32係模式性地顯示使用富有Si之氮化矽膜與富有N之氮化矽膜之層積膜而有FP電極的情況之電場分佈的圖。
圖33A係顯示實施形態1之半導體裝置之其他構成的剖面圖。
圖33B係顯示實施形態1之半導體裝置之變形例1之構成的剖面圖。
圖34係顯示實施形態1之半導體裝置之變形例2之構成的剖面圖。
圖35係顯示實施形態1之半導體裝置之變形例3之構成的剖面圖。
圖36係顯示實施形態2之半導體裝置之構成的剖面圖。
圖37係顯示實施形態2之半導體裝置之製造工程的剖面圖。
圖38係顯示實施形態2之半導體裝置之製造工程的剖面圖，顯示持續於圖37之製造工程的剖面圖。
圖39係顯示實施形態2之半導體裝置之製造工程的剖面圖，顯示持續於圖38之製造工程的剖面圖。
圖40係顯示實施形態2之半導體裝置之製造工程的剖面圖，顯示持續於圖39之製造工程的剖面圖。
圖41係顯示實施形態2之半導體裝置之製造工程的剖面圖，顯示持續於圖40之製造工程的剖面圖。
圖42係顯示實施形態3之半導體裝置之構成的剖面圖。
圖43係顯示實施形態3之半導體裝置之製造工程的剖面圖。
圖44係顯示實施形態3之半導體裝置之製造工程的剖面圖，顯示持續於圖43之製造工程的剖面圖。
圖45係顯示實施形態3之半導體裝置之製造工程的剖面圖，顯示持續於圖44之製造工程的剖面圖。
圖46係顯示實施形態4之半導體裝置之構成的剖面圖。
圖47係顯示實施形態4之半導體裝置之製造工程的剖面圖。
圖48係顯示實施形態4之半導體裝置之製造工程的剖面圖，顯示持續於圖47之製造工程的剖面圖。
圖49係顯示實施形態4之半導體裝置之製造工程的剖面圖，顯示持續於圖48之製造工程的剖面圖。
圖50係顯示實施形態5之半導體裝置之構成的剖面圖。
圖51係顯示實施形態5之半導體裝置之製造工程的剖面圖。
圖52係顯示實施形態5之半導體裝置之製造工程的剖面圖，顯示持續於圖51之製造工程的剖面圖。
圖53係顯示實施形態5之半導體裝置之製造工程的剖面圖，顯示持續於圖52之製造工程的剖面圖。
圖54係顯示實施形態5之半導體裝置之製造工程的剖面圖，顯示持續於圖53之製造工程的剖面圖。
在以下的實施形態中，方便上其必要時，係分割成複數之部分或實施形態加以說明，但除了特別明示之情況，但此等並非互相無關之構成，而一方係有著對於另一方之一部分或全部的變形例，應用例，詳細說明，補足說明等之關係。另外，在以下的實施形態中，提及要素的數等(包含個數，數值，量，範圍等)之情況，除了特別明示之情況及限定於原理上明確特定的數之情況等，而並非限定於其特定的數者，特定的數以上及以下即可。
更且，在以下的實施形態中，其構成要素(亦包含要素步驟等)係除了特別明示之情況及原理上認為明確必須之情況等，而未必必須者。同樣地，在以下之實施形態中，提及構成要素等之形狀，位置關係等時，除了特別明示之情況及原理上認為並非明確之情況等，作為實質上包含近似或類似於其形狀等之構成等。此情況係對於上述數等(包含個數，數值，量，範圍等)亦為同樣。
以下，依據圖面而詳細說明實施形態。然而，在為了說明實施形態之全圖中，對於具有同一之機能的構件係附上同一或關連的符號，其反覆之說明係省略之。另外，對於存在有複數之類似的構件(部位)之情況，係有追加記號於總稱之符號而顯示個別或特定之部位情況。另外，在以下之實施形態中，除特別必要時以外係作為原則而不重複同一或同樣部分之說明。
另外，在實施形態而使用之圖面中，即使在剖面圖亦為了容易辨識圖面而亦有省略陰影之情況。
另外，在剖面圖中，各部位之尺寸係並非與實際尺寸對應，而為了容易了解圖面，有相對放大特定部位而顯示之情況。
(實施形態1)
以下，參照圖面同時，對於本實施形態之半導體裝置加以詳細說明。圖1係顯示本實施形態之半導體裝置之構成的剖面圖。圖2~圖17係顯示本實施形態之半導體裝置之製造工程的剖面圖。
[構造說明]
圖1係顯示本實施形態之半導體裝置之構成的剖面圖。圖1所示之半導體裝置係使用氮化物半導體之MIS(Metal Insulator Semiconductor)型之電場效果電晶體(FET；Field Effect Transistor)。此半導體裝置係可作為高電子移動度電晶體(HEMT：High Electron Mobility Transistor)型之功率電晶體而使用。本實施形態之半導體裝置係所謂，凹陷閘極型之半導體裝置。
在本實施形態之半導體裝置中，於基板S上，依序加以形成有核生成層NUC，偏差緩和層STR，緩衝層BU，通道層(亦稱作電子走行層)CH及障壁層BA。閘極電極GE係貫通絕緣膜(保護膜)IF1，障壁層BA，藉由閘極絕緣膜GI而加以形成於到達至通道層CH的途中為止的溝T內部。通道層CH或障壁層BA係氮化 物半導體所成，障壁層BA係能隙則較通道層CH為寬之氮化物半導體。
於通道層CH與障壁層BA之界面附近的通道層CH側，加以生成有2次元電子氣體2DEG。另外，對於施加正的電位(臨界值電位)於閘極電極GE之情況，於閘極絕緣膜GI與通道層CH之界面附近係加以形成有通道C。
上述2次元電子氣體2DEG係由接下來的結構而加以形成。構成通道層CH或障壁層BA之氮化物半導體(在此係氮化鎵系的半導體)係各能帶間隙(能帶)或電子親和力為不同。因此，於此等半導體之接合面，加以生成有井型電位。經由加以存積有電子於此井型電位內之時，於通道層CH與障壁層BA之界面附近，加以生成有2次元電子氣體2DEG。特別是在此係因以鎵(或鋁)面成長的氮化物半導體材料而磊晶形成通道層CH與障壁層BA之故，於通道層CH與障壁層BA之界面，產生有正的固定分極電荷，因作為呈中和此正的分極電荷而加以存積電子之故，更容易加以形成2次元電子氣體2DEG。
在此，加以形成於通道層CH與障壁層BA之界面附近的2次元電子氣體2DEG係經由形成有閘極電極GE的溝T而加以分斷。因此，在本實施形態之半導體裝置中，在未加以施加正的電位(臨界值電位)於閘極電極GE之狀態中可維持關閉狀態，而在加以施加正的電位(臨界值電位)於閘極電極GE之狀態中可維持開啟狀 態。如此，可維持常關動作者。
對於本實施形態之半導體裝置之構成，更加加以詳細說明。如圖1所示，本實施形態之半導體裝置係於基板S上，加以形成有核生成層NUC，於核生成層NUC上，加以形成有偏差緩和層STR。核生成層NUC係為了使形成於偏差緩和層STR等之上部的層成長時之結晶核生成而形成。另外，從形成於上部的層，於基板S，擴散有形成於上部的層之構成元素(例如，Ga等)，為了防止基板S產生變質之情況而形成。另外，偏差緩和層STR係緩和對於基板S之應力，為了抑制對於基板S產生彎曲或斷裂情況而形成。
對於此偏差緩和層STR上，係加以形成有緩衝層BU，而於緩衝層BU上，加以形成有氮化物半導體所成之通道層(亦稱作電子走行層)CH，而於通道層CH上，加以形成有氮化物半導體所成之障壁層BA。即，於偏差緩和層STR的主面(上面)上，從下依序加以形成(層積)有緩衝層BU與通道層CH與障壁層BA。對於障壁層BA上係各藉由歐姆層而加以形成有源極電極SE及汲極電極DE。緩衝層BU係位置於通道層CH與偏差緩和層STR之間的中間層。
閘極電極GE係貫通絕緣膜(保護膜)IF1及障壁層BA，藉由閘極絕緣膜GI而加以形成於挖入至通道層CH的途中為止的溝(亦稱作凹槽，凹陷)T內部。
絕緣膜IF1係於開口範圍OA1，具有開口 部。此開口部係較溝T之形成範圍(開口範圍OA2)，於汲極電極DE側，加以設置於僅距離Ld寬的範圍。換言之，絕緣膜IF1係從溝T之汲極電極DE側的端部，僅距離Ld後退。
對於閘極絕緣膜GI上係加以形成有閘極電極GE。此閘極電極GE係伸出於一方向(在圖1中係右側，汲極電極DE側)的形狀。此伸出部係稱作電場板電極(亦稱作電場板電極部，FP電極部)FP。此電場板電極FP係從汲極電極DE側的溝T之端部延伸存在於汲極電極DE側之閘極電極GE之一部分的範圍。
對於此閘極電極GE兩側之障壁層BA上，係加以形成有源極電極SE及汲極電極DE。然而，從溝T的端部至汲極電極DE為止之距離者則較從溝T的端部至源極電極SE為止之距離為大。此源極電極SE及汲極電極DE與障壁層BA的連接係為歐姆連接。
在此，在本實施形態中，絕緣膜IF1則具有富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a之的層積構造。如換其他說法，絕緣膜IF1係具有與障壁層BA接合之富有N之氮化矽膜IF1a，和位置於其上部之富有Si之氮化矽膜IF1b。即，氮化矽膜IF1b係較氮化矽膜IF1a，矽(Si)的組成比為大。
在本說明書中，富有N之氮化矽膜係指其組成比[Si]/[N]為0.85以下的範圍者，而富有Si之氮化矽膜係指其組成比[Si]/[N]則較0.85為大者。
絕緣膜IF1係加以配置於溝T兩側之障壁層BA上，另外，對於絕緣膜IF1上係藉由閘極絕緣膜GI而加以配置有閘極電極GE。並且，於閘極絕緣膜GI側，加以配置有富有Si之氮化矽膜IF1b，於障壁層BA側，加以配置有富有N之氮化矽膜IF1a。
如此，由將絕緣膜IF1作為層積構造者，可使半導體裝置之特性提升者。
具體而言，由將絕緣膜IF1之上層作為富有Si之氮化矽膜IF1b者，可謀求耐壓的提升者。另外，可謀求蝕刻耐性的提升者。
另外，由將絕緣膜IF1之下層作為富有N之氮化矽膜IF1a者，可抑制塌陷(電流塌陷現象)者。對於此等，係追加加以詳細說明。
然而，對於閘極電極GE，源極電極SE及汲極電極DE上，係加以形成有絕緣層IL1。另外，上述源極電極SE及汲極電極DE係各與配線M1，藉由形成於絕緣層IL1中之連接孔C1內之插塞而加以連接。另外，對於配線M1及絕緣層IL1，係加以形成有絕緣層IL2。
[製法說明]
接著，參照圖2~圖17同時，在說明本實施形態之半導體裝置之製造方法同時，將該半導體裝置之構成作為更明確。圖2~圖17係顯示本實施形態之半導體裝置之製造工程的剖面圖。
如圖2所示，於基板S上，依序形成核生成層NUC，偏差緩和層STR及緩衝層BU。作為基板S，例如，使用露出有(111)面的矽(Si)所成之半導體基板，於其上部，作為核生成層NUC，例如，使用有機金屬氣相成長(MOCVD：Metal Organic Chemical Vapor Deposition)法等而使氮化鋁(AlN)層異質磊晶成長。接著，於核生成層NUC上，作為偏差緩和層STR，係形成重複層積氮化鎵(GaN)層與氮化鋁(AlN)層之層積膜(AlN/GaN膜)之超晶格構造體。例如，將氮化鎵(GaN)層及氮化鋁(AlN)層，使用有機金屬氣相成長法等，各以2~3nm程度膜厚，各100層(合計200層)程度，重複使其異質磊晶成長。然而，作為基板S，係除了上述矽之其他，使用SiC或藍寶石等所成之基板亦可。更且，通常，含有核生成層NUC而核生成層NUC之後的III族氮化物層係所有以III族元素面成長(即，主體之情況，鎵面成長或鋁面成長)而形成。
接著，於偏差緩和層STR上，形成緩衝層BU。於偏差緩和層STR上，作為緩衝層BU，例如，使AlGaN層，使用有機金屬氣相成長法等而加以異質磊晶成長。
接著，於緩衝層BU上，形成通道層CH。例如，於緩衝層BU上，使氮化鎵(GaN)層，使用有機金屬氣相成長法等而加以異質磊晶成長。此通道層CH的膜厚係例如為3nm以上。
接著，於通道層CH上，作為障壁層BA，例如，使AlGaN層，使用有機金屬氣相成長法等而加以異質磊晶成長。此障壁層BA之AlGaN層的Al之組成比係作為較前述緩衝層BU之AlGaN層之Al的組成比為大。
如次作為，加以形成有緩衝層BU，通道層CH及障壁層BA的層積體。此層積體係經由上述異質磊晶成長，即，層積於[0001]結晶軸(C軸)方向的III族面成長而加以形成。換言之，經由(0001)Ga面成長而加以形成有上述層積體。此層積體之中，對於通道層CH與障壁層BA之界面附近，係加以生成有2次元電子氣體2DEG。
接著，如圖3所示，於障壁層BA上，形成絕緣膜IF1。首先，使用CVD(Chemical Vapor Deposition)法等，例如，以30nm程度的膜厚堆積富有N之氮化矽膜IF1a。接著，於富有N之氮化矽膜IF1a上，使用CVD法等，例如，以60nm程度之膜厚堆積富有Si之氮化矽膜IF1b。
氮化矽膜之組成比，即，作為富有N或富有Si係如後述，可由使原料氣體(即，矽的化合物氣體與氮的化合物氣體之混合氣體)之氣體流量比者而調整。接著，於絕緣膜IF1上，作為光罩用之絕緣膜IFM，例如，使用CVD法而形成氧化矽膜等。
接著，如圖4所示，使用光微影技術，將具有開口部於開口範圍OA1之光阻劑膜PR1，形成於光罩 用之絕緣膜IFM上。接著，如圖5所示，將光阻劑膜PR1作為光罩，蝕刻光罩用之絕緣膜IFM。作為氧化矽膜之蝕刻氣體，係例如，可使用C4H8等之碳化氫氣體者。經由此，如圖5所示，於絕緣膜IF1上，加以形成有具有開口部於開口範圍OA1之光罩用之絕緣膜IFM。接著，如圖6所示，經由電漿剝離處理等而除去光阻劑膜PR1。
接著，如圖7所示，使用光微影技術，形成具有開口部於位置在開口範圍OA1內側之開口範圍OA2的光阻劑膜PR2。接著，如圖8所示，將光阻劑膜PR2作為光罩，蝕刻絕緣膜IF1。作為氮化矽膜之蝕刻氣體，係例如，可使用SF6或CF4等之氟素氣體。
接著，經由電漿剝離處理等，而除去光阻劑膜PR2。經由此，如圖9所示，於障壁層BA上，加以形成有具有開口部於開口範圍OA2之絕緣膜IF1。更且，對於此絕緣膜IF1上，係加以配置有從開口範圍OA2之一端後退之絕緣膜IFM，具有開口部於開口範圍OA1之光罩用之絕緣膜IFM。
接著，如圖10所示，經由將絕緣膜IF1及絕緣膜IFM之層積膜作為光罩，蝕刻障壁層BA及通道層CH(亦稱作層積體)之時，貫通絕緣膜IF1及障壁層BA而形成到達至通道層CH的途中為止的溝T。作為蝕刻氣體，係例如，使用氯系的氣體(BCl3等)。此蝕刻之後，為了回復蝕刻損傷，進行熱處理(退火)。
接著，如圖11所示，將光罩用之絕緣膜IFM 作為光罩，蝕刻絕緣膜IF1。經由此，絕緣膜IF1的溝T側之端部則僅距離Ld後退於一方向(在圖11中係右側)。此方向係後述之汲極電極DE側。接著，如圖12所示，經由蝕刻而除去光罩用之絕緣膜IFM。
接著，如圖13所示，於包含溝T內及障壁層BA之露出部的絕緣膜IF1上，形成閘極絕緣膜GI。例如，作為閘極絕緣膜GI，使用ALD(Atomic Layer Deposition)法等，將氧化鋁(氧化鋁膜，Al2O3)，堆積於包含溝T內及障壁層BA之露出部的絕緣膜IF1上。氧化鋁成膜後，進行700℃，10分鐘的熱處理。
作為閘極絕緣膜GI，氧化鋁(含有氧化鋁的膜)之其他，亦可使用氧化矽膜，或較氧化矽膜介電率高的高介電率膜。作為高介電率膜，亦可使用氧化鉿膜(HfO2膜)。另外，作為高介電率膜，亦可使用如鉿鋁酸鹽膜，HfON膜(氮氧化鉿膜)、HfSiO膜(鉿矽酸鹽膜)、HfSiON膜(鉿金屬矽化物膜)、HfAlO膜之其他的鉿系絕緣膜。
接著，於溝T內部之閘極絕緣膜GI上，形成閘極電極GE。例如，於閘極絕緣膜GI上，作為導電性膜，例如，使用濺鍍法等而堆積TiN(氮化鈦)膜。接著，經由使用光微影技術及蝕刻技術，圖案化TiN膜及氧化鋁之時而形成閘極電極GE。
此圖案化時，將閘極電極GE，圖案化為伸出於一方向(在圖13中係右側，汲極電極DE側)的形 狀。換言之，作為閘極電極GE之一部分，呈設置電場板電極FP地進行圖案化。另外，上述圖案化時，位置於閘極電極GE之下層的富有Si之氮化矽膜IF1b(絕緣膜IF1)則達成蝕刻緩衝材的作用。
接著，如圖14所示，除去後述之源極電極SE及汲極電極DE的形成範圍之絕緣膜IF1。經由使用光微影技術及蝕刻技術，圖案化絕緣膜IF1之時而形成源極電極SE及汲極電極DE的形成範圍之障壁層BA。
接著，如圖15所示，於閘極電極GE兩側之障壁層BA上，形成源極電極SE及汲極電極DE。此源極電極SE及汲極電極DE係例如，使用剝離法而形成。例如，於源極電極SE及汲極電極DE之形成範圍以外的範圍，形成光阻劑膜(未圖示)。接著，於光阻劑膜上，形成金屬膜。經由此，在源極電極SE及汲極電極DE之形成範圍中，於障壁層BA上，直接加以形成金屬膜。另一方面，在其他的範圍中，於光阻劑膜上，加以形成金屬膜。
金屬膜係例如，Al/Ti膜所成。例如，使用蒸鍍法等而堆積鈦(Ti)膜，其上部的鋁(Al)膜所成之層積膜。接著，例如，以550℃進行30分鐘程度之熱處理。經由此熱處理，金屬膜與GaN系半導體界面的接觸則成為歐姆接觸。接著，如前述，使用剝離法，僅使Al/Ti膜殘存於源極電極SE及汲極電極DE之形成範圍。
接著，如圖16所示，於閘極電極GE，源極 電極SE及汲極電極DE上，形成絕緣層IL1。於閘極電極GE，絕緣膜IF1及障壁層BA上，作為絕緣層IL1，例如，使用CVD法等而形成氧化矽膜。之後，使用光微影技術及蝕刻技術，於絕緣層IL1中，形成連接孔C1。此連接孔C1係加以配置於源極電極SE及汲極電極DE上。
接著，如圖17所示，於包含連接孔C1內部之絕緣層IL1上，使用濺鍍法等而堆積鋁合金膜。接著，使用光微影技術及蝕刻技術，經由圖案化鋁合金膜之時而形成配線M1。此配線M1係藉由連接孔C1內之插塞而與源極電極SE或汲極電極DE加以連接。
接著，於包含配線M1上之絕緣膜IL1上，形成絕緣層(亦稱作蓋膜，表面保護膜)IL2。例如，於絕緣層IL1上，作為絕緣層IL2，例如，使用CVD法等而堆積氧氮化矽(SiON)膜。
經由以上的工程，可形成圖1所示之半導體裝置者。然而，上述工程係為一例，經由上述工程以外的工程，製造本實施形態之半導體裝置亦可。
如此，如根據本實施形態，因將絕緣膜IF1做成富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a之的層積構造之故，可使半導體裝置之特性提升。具體而言，與圖18所示之半導體裝置做比較，可謀求耐壓之提升，另外，可謀求蝕刻耐性的提升者。另外，可抑制塌陷者。圖18係顯示比較例之半導體裝置之構成的剖面圖。在圖18中，障壁層BA上之絕緣 膜(保護膜)IF則由單層之氮化矽膜所成。
以下，說明氮化矽膜之特性的同時，對於上述效果更加詳細說明。
<氮化矽膜之組成比>
氮化矽膜之特性係對於矽(Si)而言之氮(N)的組成比[N]/[Si](或對於氮(N)而言之矽(Si)的組成比[Si]/[N])，大致富有有此特徵。然而，在本欄中，係將組成比[N]/[Si]作為指標加以說明。如根據此組成比[N]/[Si]，即使為非晶質Si之情況，組成比[N]/[Si]的值則未無限大地發散。因此，較此逆數(組成比[Si]/[N])而容易廣泛定義氮化矽膜之組成範圍。
作為氮化矽膜之成膜方法，係有濺鍍法或CVD法。作為濺鍍法，係有ECR濺鍍法等。另外，作為CVD法，係有PECVD(Plasma Enhancement CVD)法、熱CVD法、觸媒化學氣相成長法(Cat-CVD)法、表面波電漿CVD法等。在使用ECR濺鍍法的成膜中，使用構成複雜的裝置之故，使用CVD法的成膜則在量產中被多使用。
例如，在上述CVD法中，作為原料氣體，加以使用矽的化合物氣體與氮素之化合物氣體的混合氣體。具體而言，加以使用SiH4與NH3的混合氣體，或SiH4與N2的混合氣體，或SiH4與NH3與N2的混合氣體等。另外，將前述混合氣體，以氫(H2)或氬(Ar)稀釋的氣 體，作為原料氣體而使用亦可。
圖19(A)係顯示氣體流量比[NH3]/[SiH4]與組成比[N]/[Si]的關係之圖表。縱軸係顯示組成比[N]/[Si]，而橫軸係顯示氣體流量比[NH3]/[SiH4]。
此圖表係顯示將SiH4與NH3之混合氣體作為原料氣體而使用之氮化矽膜，進行成膜情況之對於堆積膜中的矽(Si)而言之氮(N)的組成比[N]/[Si]與氣體流量比[NH3]/[SiH4]之關係者。具體而言，RF功率為13.56MHz、195W，成膜溫度為285℃的條件下，作為原料氣體，使用以Ar稀釋SiH4與NH3之混合氣體之構成，經由PECVD法而形成堆積膜。堆積膜中的N(氮素)或Si(矽)的含有量係可直接性以RBS(Rutherford Backscattering Spectroscopy)法或ERD(Elastic Recoil Detection)法，另外，間接性以XPS法或折射率測定法而加以分析。
一般而言，組成比[N]/[Si]，和氣體流量比[NH3]/[SiH4]係有以下的式(1)之關係。
呈如圖19(A)及式(1)了解到，原料氣體中的NH3越多，膜中的氮素(N)的比例則增加。另外，原料氣體中的SiH4越多，膜中的矽(Si)的比例則增 加。
如此，在CVD法中，經由控制氣體流量比[NH3]/[SiH4]之時，可精確度佳而調整堆積膜之組成比[N]/[Si]者。
例如，對於形成特定之組成比[N]/[Si]的氮化矽膜之情況，首先，從圖19(A)之圖表決定氣體流量比[NH3]/[SiH4]，接著，以該氣體流量比[NH3]/[SiH4]進行成膜。經由此，可形成特定之組成比[N]/[Si]的氮化矽膜者。
另外，以特定之氣體流量比[NH3]/[SiH4]而堆積氮化矽膜之情況，亦有經由裝置之若干的誤差，但以組成比[N]/[Si]進行評估，另外，以組成比[Si]/[N]進行評估，亦了解到晶圓面內不均或組間不均則收在±1%以內的範圍。
如此，確認可以氣體流量比[NH3]/[SiH4]而精確度佳地調整氮化矽膜的組成比者。
但氮化矽膜係在堆積後(成膜後)，歷經較堆積時為高的溫度之熱履歷時，其組成比則多少變化至富有Si方向。因此，考慮在製造工程之熱履歷，調整氣體流量比[NH3]/[SiH4](在堆積時之堆積膜的組成比[N]/[Si])者為佳。
具體而言，在半導體裝置之製造工程中，將與其熱履歷相同之熱履歷，加上於虛擬的矽基板上之氮化矽膜，呈可從該氮化矽膜之組成比[N]/[Si]，得到作為目 的之氮化矽膜之組成比[N]/[Si]地，調整氣體流量比[NH3]/[SiH4](在堆積時之堆積膜的組成比[N]/[Si])。
另外，作為目的之氮化矽膜則對於較化學計量組成之Si3N4(組成比[N]/[Si]=4/3)具有富有N的組成比之情況，係從膜中，氮素則成為氮素氣體(N2)而容易脫離。因此，預期揮發的N量，調整氣體流量比[NH3]/[SiH4](在堆積時之堆積膜的組成比[N]/[Si])。
<氮化矽膜之組成中的氫>
接著，對於氮化矽膜中的氫(H)加以說明。如前述，在經由CVD法之氮化矽膜的成膜中，作為原料氣體而包含有氫(H)化合物之故，於膜中存在有氫(H)。例如，在論文等中，考慮此H而有記述為「α-SixNy：H」者。此H係以如與膜的構成元素共有化學結合之N-H結合或Si-H結合的形式，而包含於膜中。此H係至少以1atm%以上的比例而包含於膜中。
膜中的N-H結合或Si-H結合的體積密度係可以傅立葉轉換紅外線光譜法(FT-IR)等之方法進行定量分析。圖19(B)係組成比[N]/[Si]與氮化矽膜中的N-H結合與Si-H結合之化學結合比([N-H]/[Si-H])之關係的圖表。縱軸係顯示化學結合比[N-H]/[Si-H]，而橫軸係顯示組成比[N]/[Si]。
如圖19(B)所示，氮化矽膜中的Si之組成比變高，即，伴隨著變化至富有Si方向，而有膜中的Si- H結合增加的傾向。另外，氮化矽膜中的N-H結合與Si-H結合之化學結合比([N-H]/[Si-H])係自圖19(B)的圖表，由以下的式(2)加以顯示。
氮化矽膜中的Si-H結合係比較不安定，容易經由熱，電場，光等而解離。並且，解離後之Si原子的未結合手係可成為電子之收集部位。因而，氮化矽膜中的Si之組成比則變高，即，膜中的Si-H結合增加時，容易產生塌陷。因而，由將絕緣膜(保護膜)IF1之下層作為富有N之氮化矽膜IF1a者，可抑制塌陷者。
然而，對於氮化矽膜中，係在成膜中，會含有混入至處理室的氧，但對於膜中的氧混入係阻礙塌陷抑制效果者之故，在本申請中係作為極力未有氧混入之構成加以說明。
<氮化矽膜之組成比的確認>
圖20係顯示氣體流量比[NH3]/[SiH4]與折射率n的關係之圖表。縱軸係顯示折射率n，而橫軸係顯示氣體流量比[NH3]/[SiH4]。如圖20所示，伴隨著氣體流量比[NH3]/[SiH4]的變化，堆積膜之折射率n則產生變化。此 折射率n係經由使用於測定之光的波長而得到多少差異的值，但伴隨著氣體流量比[NH3]/[SiH4]之下降，折射率n則上升。作為光，係使用紅外線(波長λ=4μm)、DC極限(Static Limit)及可視光(λ=633nm)之橢圓偏光儀，而測定折射率n。然而，非晶形矽及化學計量組成之Si3N4的折射率(n)係如以下所述。非晶形矽之紅外線的折射率係3.58，DC極限的折射率係3.3，可視光橢圓偏光儀的折射率係3.85。另外，Si3N4之紅外線的折射率係1.94，DC極限的折射率係1.9，可視光橢圓偏光儀的折射率係1.98。
如圖20所示，氣體流量比[NH3]/[SiH4]與折射率n係關連著。另外，如圖19(A)所示，從氣體流量比[NH3]/[SiH4]與氮化矽膜之組成比[N]/[Si]係關連之情況，經由測定折射率n之時，可知道氮化矽膜之組成比[N]/[Si]。
折射率n係一般以可視光橢圓偏光儀(λ=633nm)而測定者。圖21係顯示折射率n(λ=633nm)與氮化矽膜之組成比[N]/[Si]的關係之圖表。縱軸係顯示折射率n，而橫軸係顯示組成比[N]/[Si]。如圖21所示，折射率n係具有組成比依存性，折射率n與組成比係有以下的式(3)所示之關係。
如此，可從折射率n的值，和圖21或上述式(3)得到氮化矽膜之組成比[N]/[Si]。另外，如著眼於此關係，例如，可從記載於各種文獻之折射率n導出組成比，調查其特性與組成比之關係。
<氮化矽膜之特性-蝕刻耐性>
接著，對於所得到之氮化矽膜，進行以下的測定，檢討其性質。在此，在以下的檢討中，係將組成比[Si]/[N]作為指標加以說明。如根據此組成比[Si]/[N]，可將化學計量組成比[Si]/[N]之3/4，以“0.75”非循環小數之有理數而表現等，對於討論接近於化學計量組成之氮化矽膜的特性，係為方便之故。
圖22係顯示氮化矽膜之組成比[Si]/[N]與蝕刻速率的關係之圖表。縱軸係顯示蝕刻速率[埃/min]，而橫軸係顯示組成比[Si]/[N]。圖表(a)係顯示濕蝕刻之情況，圖表(b)係顯示乾蝕刻之情況。對於濕蝕刻係使用室溫之130緩衝氟酸(130BHF)。130BHF係由5%的(NH4)+(HF2)-氯，和37%的氟化氨(NH4F)與58%的水(H2O)所成。另外，在乾蝕刻中，作為蝕刻氣體，使用BCl3、Cl2及Ar之混合氣體(氯系的氣體)，以 BCl3：Cl2：Ar=40：10：50sccm的比例而使用，以0.5Pa、150W的條件進行乾蝕刻。
如圖22所示，對於組成比[Si]/[N]為0.75以下之組成比的情況，濕蝕刻速率為大，另外，乾蝕刻速率亦大。因而，在濕蝕刻及乾蝕刻之任一蝕刻中，均了解到蝕刻耐性為小。另一方面，對於組成比[Si]/[N]為0.85以上之富有Si的組成比之情況，濕蝕刻速率為小，另外，乾蝕刻速率亦小。因而，在濕蝕刻及乾蝕刻之任一蝕刻中，均了解到蝕刻耐性為大。因而，由將絕緣膜(保護膜)IF1之上層作為富有Si之氮化矽膜IF1b者，可謀求蝕刻耐壓的提升者。
<氮化矽膜之特性-導電性及絕緣性>
圖23係顯示氮化矽膜之組成比[Si]/[N]與阻抗率的關係之圖表。縱軸係顯示阻抗率[Ω．cm]，而橫軸係顯示組成比[Si]/[N]。阻抗率係對於氮化矽膜而言，施加2[MV/cm]之電場情況之阻抗率。
如圖23所示，組成比[Si]/[N]則為化學計量組成比之0.75的情況之阻抗率則成為最大，其值係8.E+16(8×1016)程度。對此，組成比[Si]/[N]超出0.75時，了解到氮化矽膜之阻抗率係急遽降低，氮化矽膜係帶有導電性者。
從此情況，了解到由將氮化矽膜作為富有Si者，可對於氮化矽膜具有導電性者。
圖24係顯示氮化矽膜之組成比[Si]/[N]與絕緣破壞電場強度的關係之圖表。縱軸係顯示絕緣破壞電場強度[MV/cm]，而橫軸係顯示組成比[Si]/[N]。氮化矽膜之膜厚作為100nm，10μA/cm2之電流通電時之電場，定義為絕緣破壞電場。
如圖24所示，組成比[Si]/[N]則為化學計量組成比之0.75的情況之絕緣破壞電場強度則成為最大，其值係7[MV/cm]程度。對此，組成比[Si]/[N]則超出0.75，而組成比[Si]/[N]較0.75為小之情況，及組成比[Si]/[N]較0.75為大之情況，均了解到絕緣破壞電場強度係降低。如此，了解到組成比[Si]/[N]則在化學計量組成比之0.75附近，絕緣破壞電場強度則成為最大，由此膜組成，膜的絕緣性則成為最高。另外，組成比[Si]/[N]脫離0.75時，絕緣破壞電場強度則下降。因而，例如，由將絕緣膜(保護膜)IF1之下層，作為化學計量組成比之0.75附近之膜組成者，可確保膜本身之絕緣破壞電場強度。
<氮化矽膜之特性-塌陷>
圖25係顯示在本實施形態檢討之半導體裝置之構成的剖面圖。圖25所示之半導體裝置係未具有閘極凹陷構造，而採用肖特基閘極之平面型的FET。
在圖25所示之半導體裝置中係於基板S上，依序加以形成通道層CH及障壁層BA。對於障壁層BA上 係加以形成有具有開口範圍(Lg)之絕緣膜IF1。並且，閘極電極GE係加以形成於絕緣膜IF1上及從開口範圍露出之障壁層BA上。Lg係開口範圍的寬度，與閘極長度對應。Lgs係從開口範圍(Lg)之源極電極SE側的端部至源極電極SE為止之距離，而Lgd係從開口範圍(Lg)之汲極電極DE側的端部至汲極電極DE為止之距離。Lfp係電場板電極FP之長度。然而，後述之Wg係顯示閘極寬度。
對於圖25所示之構造的半導體裝置，對於圖26所示之Type-I與Type-II之2種半導體裝置進行檢討。圖26係顯示Type-I與Type-II之半導體裝置之各種參數的表。如圖26所示，Type-I的半導體裝置係未具有電場板電極FP之大型的半導體裝置。如此形式之半導體裝置係容易評估耐壓極限。另外，Type-II之半導體裝置係具有電場板電極FP之小型的半導體裝置。如此形式之半導體裝置係容易評估電場板電極FP的效果。
具體而言，在Type-I的半導體裝置中，Lgs係作為3μm、Lg係作為1μm、Lgd係作為10μm、Lfp係作為0，Wg係作為500μm。另外，作為障壁層BA，使用AlGaN，其厚度係30nm、Al的組成係作為25%，作為絕緣膜IF1而使用膜厚300nm之氮化矽膜。另外，在Type-II之半導體裝置中，Lgs係作為1μm、Lg係作為1μm、Lgd係作為2.5μm、Lfp係作為1μm或0、Wg係作為50μm。另外，作為障壁層BA，使用AlGaN，其厚度係 30nm、Al的組成係作為25%，作為絕緣膜IF1而使用膜厚60nm之氮化矽膜。
圖27係顯示Type-I之半導體裝置的氮化矽膜之組成比[Si]/[N]與經由塌陷之電流變動量的關係之圖表。縱軸係顯示經由塌陷之電流變動量[%]，而橫軸係顯示組成比[Si]/[N]。
於半導體裝置，作為源極，汲極間電壓(Vds)而施加50V，測定使其動作情況之DC的電流-電壓(I-V)特性。從此測定結果，源極，汲極間電壓(Vds)則為5V之最大汲極電流Imax，則在Vds為50V、脈衝寬度為1msec、脈衝周期為10msec之條件下，測定變化的值△Imax。將其變動率(%)=△I/I×100，定義為經由塌陷之電流變動量，對於氮化矽膜之組成比[Si]/[N]而言做成圖表。
如圖27所示，組成比[Si]/[N]則在化學計量組成比之0.75附近，經由塌陷的電流變動量成為最小。另外，當組成比[Si]/[N]超過1時，經由塌陷的電流變動量則成為-80%，電流值則減少8成以上。
如此，氮化矽膜之組成比[Si]/[N]係對於塌陷特性帶來影響。並且，對於為了抑制塌陷，係作為化學計量組成比之0.75附近的膜組成者最為期望。此情況之氮化矽膜之折射率n係1.98程度。
但如考慮成膜時之邊際時，將氮化矽膜之組成比[Si]/[N]，在0.75±1%之範圍進行調整為佳。另外，經 由統計性的評估，對於作為經由塌陷之電流變動量而可容許20%程度之變動情況，係確定可將氮化矽膜之組成比[Si]/[N]，在0.65以上0.85以下之範圍進行調整。此情況之氮化矽膜之折射率n係1.86以上2.1以下。
當彙整以上時，為了抑制塌陷，對於氮化矽膜之組成比[Si]/[N]，作為0.65≦[Si]/[N]≦0.85者為佳。在折射率n而言，作為1.86≦n≦2.1者為佳。
另外，為了抑制塌陷，對於氮化矽膜之組成比[Si]/[N]，作為0.75±1%之範圍者為佳。更且，為了抑制塌陷，對於氮化矽膜之組成比[Si]/[N]，作為0.75者為最佳。
上述圖27所示之塌陷特性係比較性時定數小之特性變動。接著，對於在比較長時間的尺度之特性變動加以檢討。圖28係顯示1000小時之高溫通電試驗後之Type-I之半導體裝置的氮化矽膜之組成比[Si]/[N]與輸出電力變化量的關係之圖表。縱軸係顯示經由輸出電力變化量(△Psat)[dB]，而橫軸係顯示組成比[Si]/[N]。
對於Type-I之半導體裝置，進行1000小時之高溫通電試驗之後，測定在800MHz、汲極電壓(Vd)50V之飽和輸出電力的變動量。此變化量為輸出電力變化量(△Psat)。高溫通電試驗係在通道溫度250℃，汲極電壓(Vd)50V，汲極電流50mA/mm的條件下進行。
輸出電力變化量(△Psat)係亦稱作功率流動度，作為此變化量越大，汲極電流，臨界值，耐壓等之長 期的變動則大。因此，如此變化量為小時，成為經由半導體裝置之長期的使用，亦可進行安定的動作之指標。
如圖28所示，組成比[Si]/[N]則在化學計量組成比之0.75中，輸出電力變化量(△Psat)則幾乎成為0(零)。即，在將組成比[Si]/[N]做成0.75之半導體裝置中，歷經長時間的高溫通電試驗，亦未有輸出電力之變動，而經由半導體裝置之長期的使用，汲極電流，臨界值，耐壓等之裝置特性的變動則可說為小。
另一方面，組成比[Si]/[N]則在較化學計量組成比之0.75為大之範圍中，輸出電力變化量(△Psat)則成為負的值。即，意味著輸出電力下降者。如此之輸出電力變化量(功率流動度)之增加係加以推測Si-H結合的H(氫)則脫離，對於Si之未結合手，為了捕獲半導體中的電子而產生。
另外，組成比[Si]/[N]則在較化學計量組成比之0.75為小之範圍中，輸出電力變化量(△Psat)則成為正的值。即，意味著輸出電力增加者。其輸出電力增加的原因係汲極電流稍微增加之故，但此原因的詳細係無法明確解析。
如此，對於在半導體裝置之長期性使用時，為了抑制裝置特性的變動，係作為化學計量組成比之0.75附近之膜組成者，最為期望但為了抑制前述塌陷之氮化矽膜之組成比[Si]/[N]的範圍，例如，在0.75±1%的範圍或0.65≦[Si]/[N]≦0.85中，輸出電力變化量(△Psat)係可 確保-0.5以上。
如此，由將絕緣膜IF1的下層作為上述範圍之膜組成者，可抑制塌陷及抑制半導體裝置之裝置特性的變動。
<使用富有Si之氮化矽膜之半導體裝置之耐壓特性>
接著，對於半導體裝置之耐壓加以檢討。圖29係顯示Type-I之半導體裝置的氮化矽膜之組成比[Si]/[N]與關閉耐壓的關係之圖表。縱軸係顯示關閉耐壓[V]，而橫軸係顯示組成比[Si]/[N]。
在對於半導體裝置，作為閘極電壓(Vg)而施加-10V的狀態，測定關閉耐壓。關閉耐壓係作為汲極電流(Ids)，以1mA/mm進行通電時之汲極電壓(Vd)而定義。
如圖29所示，氮化矽膜之組成比[Si]/[N]越大，關閉耐壓則變越大。例如，當氮化矽膜之組成比[Si]/[N]則超過0.85時，可確保650V以上之關閉耐壓者。另外，實際上，從安定地生成在成膜時之裝置內的放電目的，氮化矽膜之組成比[Si]/[N]，作為1.6以下為佳。
如此，從上述關閉耐壓等之觀點，對於氮化矽膜之組成比[Si]/[N]，作為0.85≦[Si]/[N]≦1.6者為佳。在折射率n而言，作為2.1<n≦2.66者為佳。
因而，由將絕緣膜(保護膜)IF1之上層作為富有Si之氮化矽膜IF1b者，可謀求半導體裝置之耐壓的 提升者。如此，由將絕緣膜IF1的上層，作為擬似電場板電極而發揮機能者，使半導體裝置之耐壓的提升。
即，絕緣膜IF1之上層的膜之富有Si之氮化矽膜IF1b係較化學計量組成之Si3N4的膜近似於非晶質Si之故，而具有某種程度之導電性(參照圖23)。因而，富有Si之氮化矽膜IF1b係作為擬似電場板電極而發揮機能。例如，富有Si之氮化矽膜IF1b之導電性增加的情況，閘極漏電係有增加之虞。但，從電場集中緩和效果，加以抑制崩塌之故，加以考慮關閉耐壓增加。
因而，富有Si之氮化矽膜IF1b係組成比[Si]/[N]為一定之情況，成為其膜厚越厚，半導體裝置之耐壓則提升者。
<半導體裝置之特性-總合驗證>
測定Type-II之半導體裝置之塌陷，耐壓及蝕刻速率。如前述，在Type-II之半導體裝置中，Lgs係作為1μm、Lg係作為1μm、Lgd係作為2.5μm、Lfp係作為1μm或0、Wg係作為50μm。另外，作為障壁層BA，使用AlGaN，其厚度係作為30nm、Al組成係作為25%。另外，作為絕緣膜IF1係膜厚60nm，對於富有Si之氮化矽膜與富有N之氮化矽膜加以檢討。富有Si之氮化矽膜係其組成比[Si]/[N]為0.95，而富有N之氮化矽膜係其組成比[Si]/[N]為0.75。作為電場板電極(FP電極)，係對於Lfp為1μm(有FP電極)，和Lfp為0(無FP電極)之 構造加以檢討過(參照圖30之(a)~(d))。
更且，作為絕緣膜IF1，係對於使用富有Si之氮化矽膜與富有N之氮化矽膜之層積膜的構造亦加以檢討，而對於Lfp係1μm或0之情況，亦檢討過(參照圖30之(e)、(f))。
圖30係彙整(a)~(f)之構成的半導體裝置之特性的表。如圖30所示，在(a)的構成，即，在富有Si單層未有FP電極之構成中，經由塌陷之電流變動量為22%，關閉耐壓為160V、乾蝕刻速率為210Å/min(1Å=10-10m)。在(b)的構成，即，追加FP電極於(a)的構成者中，經由塌陷之電流變動量為20%，關閉耐壓為240V、乾蝕刻速率為210Å/min。
另外，在(c)的構成，即，在富有N單層未有FP電極的構成者中，經由塌陷之電流變動量為8%，關閉耐壓為50V、乾蝕刻速率為800Å/min。在(d)的構成，即，追加FP電極於(c)的構成者中，經由塌陷之電流變動量為4%，關閉耐壓為190V、乾蝕刻速率為800Å/min。
並且，在(e)的構成，即，使用富有Si之氮化矽膜與富有N之氮化矽膜之層積膜而未有FP電極之構成中，經由塌陷之電流變動量為9%，關閉耐壓為120V、乾蝕刻速率為210Å/min。在(f)的構成，即，追加FP電極於(e)的構成者中，經由塌陷之電流變動量為1~3%，關閉耐壓為210V、乾蝕刻速率為210Å/min。
如此，經由適用FP電極之時，與未有FP電極之情況做比較，不僅關閉耐壓，而塌陷特性亦改善。電場板電極係具有緩和對於閘極之汲極端的電場集中而使耐壓提升之機能同時，經由使在閘極-汲極間的半導體表面之電子捕獲放電，而緩和通道狹窄之故，亦具有抑制塌陷之機能。
另外，在未適用電場板電極之情況中，亦與使用富有N單層膜之情況做比較，對於使用富有Si之氮化矽膜與富有N之氮化矽膜之層積膜之情況，不僅關閉耐壓，而塌陷特性亦改善。此係如前述，認為富有Si之氮化矽膜則作為擬似電場板電極而發揮機能之故。另外，經由富有Si之氮化矽膜，膜上層部之蝕刻耐性則提升。
更且，在使用富有Si之氮化矽膜與富有N之氮化矽膜之層積膜同時，適用電場板電極之構造中，電場板電極則延伸存在於富有Si之氮化矽膜之上方之故，強化富有Si之氮化矽膜之擬似電場板電極的機能。因此，了解到最改善塌陷特性之同時，充分確保關閉耐性，更對於蝕刻耐性優越。
圖31係模式性地顯示在富有N單層為FP電極之情況的電場分佈的圖。另外，圖32係模式性地顯示使用富有Si之氮化矽膜與富有N之氮化矽膜之層積膜而有FP電極的情況之電場分佈的圖。對於各自，上圖係FP電極附近的剖面圖，以虛線顯示等電位線。另外，下圖係顯示在剖面圖之A-B間的電場強度分佈的圖表。
對於在富有N單層有FP電極之情況，如圖31所示，電場則集中於FP電極之汲極電極DE側的端部。對此，使用富有Si之氮化矽膜與富有N之氮化矽膜之層積膜而有FP電極之情況，如圖32所示，FP電極之汲極電極DE側的端部的電場則分散於汲極電極DE側。因此，在FP電極之汲極電極DE側的端部的電場集中則緩和。
如此，經由使用富有Si之氮化矽膜與富有N之氮化矽膜之層積膜而適用FP電極之時，可使半導體裝置之耐壓提升。
在此，在圖31及圖32中，富有Si之氮化矽膜則直接與電場板電極FP接觸，但例如，如圖1所示，對於富有Si之氮化矽膜則藉由閘極絕緣膜GI而與電場板電極FP接觸之情況，亦可得到同樣的效果。即，如圖1所示，經由使用富有Si之氮化矽膜與富有N之氮化矽膜之層積膜而適用FP電極之時，可使半導體裝置之耐壓提升。
接著，對於電場板電極的長度(Lfp)之最佳範圍，從半導體裝置所要求之開關速度或驅動損失等之觀點進行檢討。
首先，半導體裝置之寄生電容係如以下所表示。
輸入電容Ciss=Cgd+Cgd…(4)
輸出電容Coss=Cgd+Cds…(5)
歸還電容Crss=Cgd…(6)
在此，Cgd係閘極．汲極間電容，Cgs係閘極．源極間電容，Cds係源極．汲極間電容。各電容係具有非線型之電壓依存性，在低電壓時，電容值則變大。另外，本實施形態之半導體裝置(圖1)係由閘極絕緣膜GI加以絕緣閘極電極GE，單極性裝置。因此，開關機構係與單極電晶體不同，未有少數載體之積存之故，而成為可高速動作。
對於為了謀求進一步動作之高速化，如以下所述地，必須謀求閘極．汲極間電容Cgd之降低。
對於為了開啟本實施形態之半導體裝置(圖1)，將經由閘極絕緣膜GI之MIS電容器進行充電，將閘極電壓Vg作為臨界值電壓Vth以上。另一方面，對於為了進行關閉，如拔除存積於MIS電容器之電荷即可。因而，開關本實施形態之半導體裝置(圖1)之速度係經由將閘極絕緣膜GI之輸入電容Ciss進行充放電之速度而加以決定，對於為了提升開關速度，係成為必須做閘極電極GE之阻抗的降低與輸入電容Ciss(=Cgd+Cgd)之降低。另外，驅動損失係對於開關頻率數做比例而增加，但可經由寄生電容的降低而降低。
在如本實施形態之半導體裝置(圖1)之功率MOS中，對於低耐壓用途之構成，係使其高頻率開關之情況，對於閘極電極GE之輸入波形與自汲極電極DE之輸出波形則180°不同。因此，閘極．汲極間電容Cgd係使 自汲極電極DE之輸出波形，歸還於對於閘極電極GE之輸入波形閘極波形，對於輸入波形帶來不良影響。為了降低此不良影響，而成為必須做歸還電容之閘極．汲極間電容Cgd的降低。電路設計上係加上歸還電容或裝置之影響，以對應於電容C之電荷Q而議論時而容易理解。因而，在低耐壓用途之構成中，對於從上述議論為了提升開關速度，係有必要降低電荷Qg(=Qiss=Ciss×Vg)。
另一方面，對於高耐壓用途之構成，汲極電壓Vd為高之故，對於為了提升開關速度，係有必要加上於上述電荷Qg，而做輸出電荷量Qoss之降低。另外，對於驅動損失之降低，係有必要做電荷Qg之降低。
如此，在本實施形態之半導體裝置(圖1)中，對於為了提升開關速度，係有必要做寄生電容Cgd的降低。對於此寄生電容Cgd的降低，係加長從FP電極之汲極電極DE側的端部至汲極電極DE為止之距離者則為有效。
在本實施形態之半導體裝置(圖1)中，對於高耐壓用途之情況，為了確保耐壓，而將閘極．汲極間距離Lgd作為1μm以上者為佳。另外，作為FP電極的長度(Lfp)，係較0.5μm為長者為佳。另外，作為FP電極的長度(Lfp)的上限，係經由經驗規則而作為√Lgd(單位係μm)者為佳。
從以上情況，對於FP電極的長度(Lfp，單位係μm)，係作為0.5<Lfp<√Lgd者為佳。
於以下，對於本實施形態之其他的構成及變形例加以說明。
圖33A係顯示本實施形態之半導體裝置之其他構成的剖面圖。
[構造說明]
在圖33A所示之半導體裝置中，亦與圖1所示之半導體裝置同樣地，於基板S上，依序加以形成有核生成層(未圖示)，偏差緩和層(未圖示)，緩衝層BU，通道層CH及障壁層BA。閘極電極GE係貫通絕緣膜IF1及障壁層BA，藉由閘極絕緣膜GI而加以形成於到達至通道層CH的途中為止的溝內部。通道層CH或障壁層BA係氮化物半導體所成，障壁層BA係能隙則較通道層CH為寬之氮化物半導體。
另外，絕緣膜IF1係與實施形態1同樣地，加以形成於障壁層BA上，由富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a之層積膜。
換言之，對於上述閘極電極G與絕緣膜IF1之間，係加以配置有呈至少與富有Si之氮化矽膜IF1b接觸地加以設置之閘極絕緣膜GI。另外，閘極電極GE係呈與富有Si之氮化矽膜IF1b接觸地設置亦可(參照圖42等)。
對於此絕緣膜IF1及閘極電極GE上，係加以形成有絕緣層IL1。此絕緣層IL1係由第1層IL1a與其上 部之第2層IL1b之層積膜所成。第1層IL1a係例如，由90nm程度之膜厚的氮化矽膜所成。此氮化矽膜係組成比[Si]/[N]為0.75程度之化學計量組成膜(富有N之氮化矽膜)。因而，成為經由此富有N之氮化矽膜(IL1a)，而被覆絕緣膜IF1者。
第2層IL1b係例如，由經由電漿CVD法所形成之500nm程度之膜厚的氧化矽膜，和其上部之400nm程度之膜厚的TEOS(四乙氧基矽烷)膜之層積膜所成。
換言之，此富有N之氮化矽膜(IL1a)係加以設置於上述閘極電極GE及絕緣膜IF1上，矽(Si)的組成比則較富有Si之氮化矽膜IF1b為小。另外，對於此富有N之氮化矽膜(IL1a)上，係加以設置有氧化矽膜所成之第2層IL1b。
另外，源極電極SE及汲極電極DE係各加以形成於閘極電極GE兩側的障壁層BA上。此源極電極SE及汲極電極DE係各與配線M1，藉由形成於絕緣層IL1中之連接孔內之插塞而加以連接。
另外，對於配線M1及絕緣層IL1，係加以形成有保護膜PRO。此保護膜PRO係由第1層PROa與其上部之第2層PROb的層積膜所成。第1層PROa係例如，由氧氮化矽膜所成。第2層PROb係例如，由聚醯亞胺膜所成。
另外，上述閘極電極GE，源極電極SE及汲極電極DE係加以形成於由元件分離範圍ISO所畫分之活 性範圍。元件分離範圍ISO係例如，經由於緩衝層BU，通道層CH及障壁層BA中，打入硼(B)或氮(N)等之離子種之時，結晶狀態產生變化而做成高阻抗化之範圍。
然而，其他的構成係與圖1之情況同樣之故，而省略其詳細說明。另外，在圖33A所示之形態中，於配線M1上形成保護膜PRO，但於配線M1與保護膜PRO之間，形成配線層，作為多層配線構造亦可。
[製法說明]
接著，說明圖33A所示之半導體裝置的製造方法同時，將該半導體裝置之構成作為更明確。
首先，與圖1所示之半導體裝置之情況同樣作為，於基板S上，依序形成核生成層(未圖示)，偏差緩和層(未圖示)及緩衝層BU。接著，於緩衝層BU上，與圖1所示之半導體裝置之情況同樣作為，依序形成通道層CH及障壁層BA。
接著，形成將元件分離範圍進行開口之光罩膜，將此光罩膜作為光罩，經由打入硼(B)或氮(N)之時，形成元件分離範圍ISO。之後，除去上述光罩膜。然而，對於作為元件分離範圍ISO形成用之離子種而使用硼之情況，即使歷經之後的熱處理，阻抗值之下降率亦為低。因而，使用於在製造流程之比較初期階段形成元件分離範圍的情況而為最佳。
接著，於障壁層BA上，與圖1所示之半導體 裝置之情況同樣作為，形成絕緣膜IF1。首先，使用CVD法等而堆積富有N之氮化矽膜IF1a。接著，於富有N之氮化矽膜IF1a上，使用CVD法等，而堆積富有Si之氮化矽膜IF1b。氮化矽膜之組成比，即，作為富有N或富有Si係如前述，可由使原料氣體(即，矽的化合物氣體與氮的化合物氣體之混合氣體)之氣體流量比變化者而調整。
接著，與圖1所示之半導體裝置之情況同樣作為，形成貫通絕緣膜IF1及障壁層BA而到達至通道層CH之途中為止的溝，更且，於溝內及包含障壁層BA之露出部的絕緣膜IF1上，依序形成成為閘極絕緣膜GI之氧化鋁及成為閘極電極GE之TiN膜。接著，經由蝕刻TiN膜及氧化鋁之時，形成閘極絕緣膜GI及閘極電極GE。
接著，經由使用光微影技術及蝕刻技術，圖案化絕緣膜IF1之時而形成源極電極SE及汲極電極DE的形成範圍之障壁層BA。
接著，於障壁層BA之露出部上，與圖1所示之半導體裝置之情況同樣作為，經由濺鍍法等而堆積金屬膜。金屬膜係例如，Al/Ti膜所成。接著，經由使用光微影技術及蝕刻技術，圖案化金屬膜之時，形成源極電極SE及汲極電極DE。
接著，於閘極電極GE，源極電極SE及汲極電極DE上，形成絕緣層IL1。首先，作為第1層IL1a， 使用CVD法等而以90nm程度之膜厚堆積氮化矽膜。此氮化矽膜係組成比[Si]/[N]為0.75程度之富有N之氮化矽膜。接著，於第1層IL1a上，形成第2層IL1b。例如，於第1層IL1a上，使用CVD法等而以500nm程度之膜厚堆積氧化矽膜。並且，於此氧化矽膜上，經由將TEOS(Tetra Ethyl Ortho Silicate)作為原料之CVD法，而形成400nm程度之膜厚的TEOS膜。經由此，作為第2層IL1b，可形成氧化矽膜與其上部之TEOS膜的層積膜者。
接著，使用光微影技術及蝕刻技術，於絕緣層IL1中，形成連接孔。此連接孔係加以配置於源極電極SE及汲極電極DE上。
接著，與圖1所示之半導體裝置之情況同樣作為，形成與源極電極SE或汲極電極DE加以連接之配線M1。
接著，於配線M1上形成保護膜PRO。例如，於配線M1及絕緣層IL1上，作為第1層PROa，使用CVD法等而堆積氧氮化矽膜。接著，於此氧氮化矽膜上，作為第2層PROb而形成聚醯亞胺膜。例如，於氧氮化矽膜(PROa)上，經由塗佈聚醯亞胺材料，而施以熱處理之時，形成聚醯亞胺膜。經由此，作為保護膜PRO，可形成氧氮化矽膜(PROa)與其上部之聚醯亞胺膜(PROb)的層積膜者。
然而，其他的製造工程係與圖1之情況同樣之故，而省略其詳細說明。另外，在上述工程中，於配線 M1上形成有保護膜PRO，但於配線M1與保護膜PRO之間，經由反覆絕緣層及配線層之形成工程之時，形成多層配線亦可。
如此，在圖33A所示之半導體裝置中，亦與圖1所示之半導體裝置之情況同樣地，因由富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a而構成絕緣膜IF1之故，可使半導體裝置之特性提升。
具體而言，由將絕緣膜IF1之上層作為富有Si之氮化矽膜IF1b者，可謀求耐壓的提升者。另外，由將絕緣膜IF1之下層作為富有N之氮化矽膜IF1a者，可抑制塌陷者。
然而，在本形態中，亦與圖1所示之半導體裝置之情況同樣地，可適用絕緣膜IF1(富有Si之氮化矽膜IF1b，富有N之氮化矽膜IF1a)之最佳組成比或最佳之FP電極的長度。例如，如前述，為了抑制塌陷，而將富有N之氮化矽膜IF1a之組成比[Si]/[N]作為0.65以上0.85以下之範圍者為佳，更且，將組成比[Si]/[N]，以0.75±1%之範圍進行調整為更佳。另外，為了提升關閉耐壓，將富有Si之氮化矽膜IF1b之組成比[Si]/[N]，作為較0.85為大者為佳。
(變形例1)
在上述實施形態(圖1)中，使絕緣膜IF1的溝T側之端部，後退至汲極電極DE側，但將此後退量作為零亦 可。圖33B係顯示本實施形態之半導體裝置之變形例1之構成的剖面圖。
即，如圖33B所示，從溝T之汲極電極DE側之端部，使絕緣膜IF1延伸存在於汲極電極DE側。換言之，於絕緣膜IF1，障壁層BA及通道層CH之層積部，加以形成有貫通絕緣膜IF1及障壁層BA而到達至通道層CH之途中為止的溝T。
在本變形例中，例如，Lgs係1μm、Lg係1μm、Lgd係10μm、Lfp係2.5μm。另外，作為障壁層BA，使用AlGaN，其厚度係30nm、Al的組成係作為25%，例如，絕緣膜IF1之上層係20nm、下層係40nm。其他的構成係與上述實施形態同樣之故，省略其說明。
另外，在製造方法中，經由蝕刻絕緣膜IF1，障壁層BA及通道層CH之時，形成貫通絕緣膜IF1及障壁層BA而到達至通道層CH之途中為止的溝T(參照後述之實施形態2的圖38等)。其他的工程係與上述實施形態同樣之故，省略其說明。
(變形例2)
在上述實施形態(圖1)中，僅使絕緣膜IF1的溝T側之端部後退至汲極電極DE側，但使各絕緣膜IF1的溝T側之汲極電極DE側的端部及源極電極SE側之端部後退亦可。圖34係顯示本實施形態之半導體裝置之變形例2之構成的剖面圖。
如圖34所示，使絕緣膜IF1之汲極電極DE側的端部，從溝T的端部，僅後退量Ld後退至汲極電極DE側，更且，使絕緣膜IF1的源極電極SE側之端部，從溝T的端部，僅後退量Ls後退至源極電極SE側。其他的構成係與上述實施形態同樣之故，省略其說明。
另外，在製造方法中，將開口範圍OA1之形成範圍，從開口範圍OA2，僅距離Ls之寬度，加大於源極電極SE側，而僅距離Ld的寬度加大於汲極電極DE側。經由此，可設定較開口範圍OA2為大之開口範圍OA1者。並且，於開口範圍OA1，形成具有開口部之光罩用的絕緣膜(IFM)，將此作為光罩而蝕刻絕緣膜IF1。其他的工程係與上述實施形態同樣之故，省略其說明。然而，絕緣膜IF1的後退量(Ld、Ls)係未利用光罩用之絕緣膜(IFM)，而亦可經由蝕刻條件而控制者。
(變形例3)
在上述變形例2中，將溝T的側壁，對於障壁層BA或通道層CH的表面而言，形成為略垂直(推拔角θ=90°)，但將溝T的側壁，作為推拔形狀亦可。圖35係顯示本實施形態之半導體裝置之變形例3之構成的剖面圖。
如圖35所示，在本例中，溝T的側面(側壁)與溝T的底面之延長面之所成角度(亦稱作推拔角θ)則不足90°。換言之，溝T的側面(側壁)與(111)面的所成角度則不足90°。其他的構成係與上述實施形態 同樣之故，省略其說明。
另外，在製造方法中，溝T的側壁則呈成為推拔形狀地，調整溝T之形成時的蝕刻條件。例如，較向異性之蝕刻氣體成分，等向性之蝕刻氣體的成分為大的條件下，進行蝕刻。其他的工程係與上述實施形態同樣之故，省略其說明。
(實施形態2)
在實施形態1之變形例1(圖33B)中，使絕緣膜IF1，延伸存在至汲極電極DE的附近，但在本實施形態中，係由絕緣膜IF1與IF2而被覆位置於溝T與汲極電極DE之間的障壁層BA上。圖36係顯示本實施形態之半導體裝置之構成的剖面圖。
[構造說明]
如圖36所示，在本實施形態之半導體裝置中，亦與實施形態1(圖1)同樣地，於基板S上，依序加以形成有核生成層NUC，偏差緩和層STR，緩衝層BU，通道層CH及障壁層BA。閘極電極GE係貫通絕緣膜IF1及障壁層BA，藉由閘極絕緣膜GI而加以形成於到達至通道層CH的途中為止的溝T內部。通道層CH或障壁層BA係氮化物半導體所成，障壁層BA係能隙則較通道層CH為寬之氮化物半導體。
閘極電極GE係貫通絕緣膜(保護膜)IF1及 障壁層BA，藉由閘極絕緣膜GI而加以形成於挖入至通道層CH的途中為止的溝T內部。此溝T係加以形成於開口範圍OA2。
另外，如前述，絕緣膜IF1係與實施形態1同樣地，由富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a之層積膜所成。並且，此絕緣膜IF1係於開口範圍OA2，具有開口部(T)。在此開口範圍OA2之外周部(外側)中，係加以配置有閘極電極GE，閘極絕緣膜GI及絕緣膜IF1之層積膜。在此，此層積膜之汲極電極DE側的端部係略一致，而源極電極SE側的端部亦略一致。
如此，在本實施形態中，因將絕緣膜IF1做成富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a之的層積構造之故，呈在實施形態1詳細加以說明地，可使半導體裝置之特性提升。
具體而言，由將絕緣膜IF1之上層作為富有Si之氮化矽膜IF1b者，可謀求耐壓的提升者。另外，由將絕緣膜IF1之下層作為富有N之氮化矽膜IF1a者，可抑制塌陷者。
另外，在本實施形態之半導體裝置中，對於包含閘極電極GE，閘極絕緣膜GI及絕緣膜IF1的層積膜之上部的障壁層BA上，係加以形成有絕緣膜IF2。因而，絕緣膜IF1與汲極電極DE之間係由絕緣膜IF2所被覆。絕緣膜IF2係例如，由氮化矽膜或氧氮化矽膜等之絕 緣膜所成。例如，作為絕緣膜IF2，使用富有Si之氮化矽膜，和位置於此氮化矽膜之下部，矽(Si)之組成比則較此氮化矽膜為小之富有N之氮化矽膜的層積膜。經由此，可使源極電極SE及汲極電極DE之形成時之蝕刻耐性提升。然而，包含於絕緣膜IF2之此富有N之氮化矽膜係矽(Si)之組成比則較設置於其下方之富有Si之氮化矽膜IF1b為小。
[製法說明]
接著，參照圖37~圖41同時，在說明本實施形態之半導體裝置之製造方法同時，將該半導體裝置之構成作為更明確。圖37~圖41係顯示本實施形態之半導體裝置之製造工程的剖面圖。
如圖37所示，於基板S上，與實施形態1之情況同樣作為，依序形成核生成層NUC，偏差緩和層STR及緩衝層BU。接著，於緩衝層BU上，與實施形態1之情況同樣作為，依序形成通道層CH及障壁層BA。
接著，於障壁層BA上，與實施形態1之情況同樣作為，形成絕緣膜IF1。首先，使用CVD法等而堆積富有N之氮化矽膜IF1a。接著，於富有N之氮化矽膜IF1a上，使用CVD法等，而堆積富有Si之氮化矽膜IF1b。氮化矽膜之組成比，即，作為富有N或富有Si係如在實施形態1所說明地，可由使原料氣體(即，矽的化合物氣體與氮的化合物氣體之混合氣體)之氣體流量比變 化者而調整。
接著，於絕緣膜IF1上，使用光微影技術，於開口範圍OA2，形成具有開口部之光阻劑膜PR11。
接著，如圖38所示，經由將光阻劑膜PR11作為光罩，蝕刻絕緣膜IF1，障壁層BA及通道層CH之時，形成貫通絕緣膜IF1及障壁層BA而到達至通道層CH之途中為止的溝T。作為蝕刻氣體，係例如，使用氯系的氣體(BCl3等)。接著，經由電漿剝離處理等，而除去光阻劑膜PR11。
接著，如圖39所示，於包含溝T內及障壁層BA的露出部之絕緣膜IF1上，與實施形態1同樣地，形成成為閘極絕緣膜GI之氧化鋁，更且，形成成為閘極電極GE之TiN膜(導電性膜)。接著，於導電性膜上，使用光微影技術，形成被覆開口範圍OA2及其外周部之光阻劑膜PR12。接著，將光阻劑膜PR12作為光罩，蝕刻成為絕緣膜IF1，閘極絕緣膜GI之氧化鋁及成為閘極電極GE之導電性膜。例如，TiN膜及氧化鋁係由氯系的氣體而進行乾蝕刻。另外，絕緣膜IF1係由氟系的氣體進行乾蝕刻。經由此，加以形成其外形為略相同形狀之絕緣膜IF1，閘極絕緣膜GI及閘極電極GE。此圖案化時，將閘極電極GE，圖案化為伸出於一方向(在圖39中係右側，汲極電極DE側)的形狀。換言之，作為閘極電極GE之一部分，呈設置電場板電極FP地進行圖案化。接著，經由電漿剝離處理等，而除去光阻劑膜PR12。
接著，如圖40所示，於包含絕緣膜IF1，閘極絕緣膜GI及閘極電極GE之層積膜上的障壁層BA上，形成絕緣膜IF2。例如，作為絕緣膜IF2，使用CVD法等而堆積氮化矽膜。經由此，溝T與汲極電極DE之間則經由絕緣膜IF1，IF2所被覆。
接著，經由使用光微影技術及蝕刻技術，圖案化絕緣膜IF2之時而使源極電極SE及汲極電極DE的形成範圍之障壁層BA露出(圖41)。
接著，經由濺鍍法等而堆積金屬膜於包含障壁層BA之露出部的絕緣膜IF2上。金屬膜係例如，Al/Ti膜所成。接著，經由使用光微影技術及蝕刻技術，圖案化金屬膜E之時，形成源極電極SE及汲極電極DE(參照圖36)。此時，作為絕緣膜IF2，如使用富有Si之氮化矽膜，和位置於其下部之富有N之氮化矽膜的層積膜時，在此圖案化工程中，可使蝕刻耐性提升者。
之後，與實施形態1同樣地，於閘極電極GE，源極電極SE及汲極電極DE上，形成絕緣層，例如，氧化矽膜，更且，於此絕緣層(IL1)上，形成與源極電極SE或汲極電極DE加以連接之配線(M1)。
經由以上的工程，可形成圖36所示之半導體裝置者。然而，上述工程係為一例，經由上述工程以外的工程，製造本實施形態之半導體裝置亦可。
如此，如根據本實施形態，亦與實施形態1同樣地，因將絕緣膜IF1做成以富有Si之氮化矽膜 IF1b，和位置於其下部之富有N之氮化矽膜IF1a而構成之故，可使半導體裝置之特性提升。
具體而言，由將絕緣膜IF1之上層作為富有Si之氮化矽膜IF1b者，可謀求耐壓的提升者。另外，由將絕緣膜IF1之下層作為富有N之氮化矽膜IF1a者，可抑制塌陷者。
然而，在本實施形態中，亦可適用與在實施形態1所說明之絕緣膜IF1(富有Si之氮化矽膜IF1b，富有N之氮化矽膜IF1a)之最佳組成比或最佳之FP電極的長度。例如，如在實施形態1詳細說明地，為了抑制塌陷，而將富有N之氮化矽膜IF1a之組成比[Si]/[N]作為0.65以上0.85以下之範圍者為佳，更且，將組成比[Si]/[N]，以0.75±1%之範圍進行調整為更佳。另外，為了提升關閉耐壓，將富有Si之氮化矽膜IF1b之組成比[Si]/[N]，作為較0.85為大者為佳。
(實施形態3)
在實施形態1之變形例1(圖33B)中，使用閘極絕緣膜GI與絕緣膜IF1，但將絕緣膜IF1作為閘極絕緣膜GI而使用亦可。圖42係顯示本實施形態之半導體裝置之構成的剖面圖。
[構造說明]
如圖42所示，在本實施形態之半導體裝置中，亦與 實施形態1(圖1)同樣地，於基板S上，依序加以形成有核生成層NUC，偏差緩和層STR，緩衝層BU，通道層CH及障壁層BA。閘極電極GE係貫通障壁層BA，藉由絕緣膜IF1而加以形成於到達至通道層CH的途中為止的溝T內部。通道層CH或障壁層BA係氮化物半導體所成，障壁層BA係能隙則較通道層CH為寬之氮化物半導體。此絕緣膜IF1係與實施形態1同樣地，由富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a之層積膜所成。在本實施形態之半導體裝置中，例如，Lgs係1μm、Lg係1μm、Lgd係10μm、Lfp係2.5μm。另外，作為障壁層BA，使用AlGaN，其厚度係30nm、Al的組成係作為25%，例如，絕緣膜IF1之上層係30nm、下層係30nm。
如此，在本實施形態中，因將絕緣膜IF1做成富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a之的層積構造之故，呈在實施形態1詳細加以說明地，可使半導體裝置之特性提升。
具體而言，由將絕緣膜IF1之上層作為富有Si之氮化矽膜IF1b者，可謀求耐壓的提升者。另外，可謀求蝕刻耐性的提升者。另外，由將絕緣膜IF1之下層作為富有N之氮化矽膜IF1a者，可抑制塌陷者。
[製法說明]
接著，參照圖43~圖45同時，在說明本實施形態之 半導體裝置之製造方法同時，將該半導體裝置之構成作為更明確。圖43~圖45係顯示本實施形態之半導體裝置之製造工程的剖面圖。
如圖43所示，於基板S上，與實施形態1之情況同樣作為，依序形成核生成層NUC，偏差緩和層STR，緩衝層BU，通道層CH及障壁層BA。
接著，於障壁層BA上，作為光罩用之絕緣膜IFM，例如，形成氧化矽膜。接著，使用光微影技術及蝕刻技術，經由圖案化絕緣膜IFM之時而形成開口部於開口範圍OA2。
接著，將絕緣膜IFM的層積膜作為光罩，經由蝕刻障壁層BA及通道層CH，而形成貫通障壁層BA而到達至通道層CH之途中為止的溝T。作為蝕刻氣體，係例如，使用氯系的氣體(BCl3等)。接著，經由蝕刻而除去光罩用的絕緣膜IFM。
接著，如圖44所示，於包含溝T內之障壁層BA上，與實施形態1同樣作為，形成絕緣膜IF1。首先，使用CVD法等而堆積富有N之氮化矽膜IF1a。接著，於富有N之氮化矽膜IF1a上，使用CVD法等，而堆積富有Si之氮化矽膜IF1b。氮化矽膜之組成比，即，作為富有N或富有Si係如在實施形態1所說明地，可由使原料氣體(即，矽的化合物氣體與氮的化合物氣體之混合氣體)之氣體流量比變化者而調整。
接著，於絕緣膜IF1上，形成成為閘極電極 GE之TiN膜(導電性膜)。接著，於導電性膜上，使用光微影技術，形成被覆開口範圍OA2及其外周部之光阻劑膜PR12。接著，將光阻劑膜PR12作為光罩，蝕刻導電性膜，形成閘極電極GE。例如，TiN膜係由氯系的氣體而進行乾蝕刻。接著，經由電漿剝離處理等，而除去光阻劑膜PR12。
接著，如圖45所示，使用光微影技術及蝕刻技術，而圖案化絕緣膜IF1。絕緣膜IF1係由氟系的氣體進行乾蝕刻。經由此，而露出有源極電極SE及汲極電極DE之形成範圍的障壁層BA。
接著，於閘極電極GE兩側之障壁層BA上，形成源極電極SE及汲極電極DE。此源極電極SE及汲極電極DE係與實施形態1同樣地，例如，可使用剝離法而形成(參照圖42)。
之後，與實施形態1同樣地，於閘極電極GE，源極電極SE及汲極電極DE上，形成絕緣層(IL1)，更且，於此絕緣層(IL1)上，形成與源極電極SE或汲極電極DE加以連接之配線(M1)。
經由以上的工程，可形成圖42所示之半導體裝置者。然而，上述工程係為一例，經由上述工程以外的工程，製造本實施形態之半導體裝置亦可。
如此，如根據本實施形態，亦與實施形態1同樣地，因將絕緣膜IF1做成以富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a而構成 之故，可使半導體裝置之特性提升。
具體而言，由將絕緣膜IF1之上層作為富有Si之氮化矽膜IF1b者，可謀求耐壓的提升者。另外，可謀求蝕刻耐性的提升者。另外，由將絕緣膜IF1之下層作為富有N之氮化矽膜IF1a者，可抑制塌陷者。
然而，在本實施形態中，亦可適用與在實施形態1所說明之絕緣膜IF1(富有Si之氮化矽膜IF1b，富有N之氮化矽膜IF1a)之最佳組成比或最佳之FP電極的長度。例如，如在實施形態1詳細說明地，為了抑制塌陷，而將富有N之氮化矽膜IF1a組成比[Si]/[N]作為0.65以上0.85以下之範圍者為佳，更且，將組成比[Si]/[N]，以0.75±1%之範圍進行調整為更佳。另外，為了提升關閉耐壓，將富有Si之氮化矽膜IF1b之組成比[Si]/[N]，作為較0.85為大者為佳。
(實施形態4)
在實施形態1之變形例1(圖33B)的半導體裝置中，使用閘極絕緣膜GI，但作為未使用閘極絕緣膜GI之肖特基閘極構造的半導體裝置亦可。圖46係顯示本實施形態之半導體裝置之構成的剖面圖。
[構造說明]
如圖46所示，在本實施形態之半導體裝置中，亦與實施形態1(圖1)同樣地，於基板S上，依序加以形成 有核生成層NUC，偏差緩和層STR，緩衝層BU，通道層CH及障壁層BA。閘極電極GE係加以形成於貫通絕緣膜IF1，到達至障壁層BA之途中為止的溝T內部。通道層CH或障壁層BA係氮化物半導體所成，障壁層BA係能隙則較通道層CH為寬之氮化物半導體。此絕緣膜IF1係與實施形態1同樣地，由富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a之層積膜所成。
如此，在本實施形態中，因將絕緣膜IF1做成富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a之的層積構造之故，呈在實施形態1詳細加以說明地，可使半導體裝置之特性提升。
具體而言，由將絕緣膜IF1之上層作為富有Si之氮化矽膜IF1b者，可謀求耐壓的提升者。另外，由將絕緣膜IF1之下層作為富有N之氮化矽膜IF1a者，可抑制塌陷者。
然而，在本實施形態中，係作為未形成溝T的構成亦可。但由作為設置溝T之構成者，更抑制塌陷，另外，臨界值電壓的調整則變為容易。
[製法說明]
接著，參照圖47~圖49同時，在說明本實施形態之半導體裝置之製造方法同時，將該半導體裝置之構成作為更明確。圖47~圖49係顯示本實施形態之半導體裝置之製造工程的剖面圖。
如圖47所示，於基板S上，與實施形態1之情況同樣作為，依序形成核生成層NUC，偏差緩和層STR，緩衝層BU，通道層CH及障壁層BA。
接著，於障壁層BA上，與實施形態1之情況同樣作為，形成絕緣膜IF1。首先，使用CVD法等而堆積富有N之氮化矽膜IF1a。接著，於富有N之氮化矽膜IF1a上，使用CVD法等，而堆積富有Si之氮化矽膜IF1b。氮化矽膜之組成比，即，作為富有N或富有Si係如在實施形態1所說明地，可由使原料氣體(即，矽的化合物氣體與氮的化合物氣體之混合氣體)之氣體流量比變化者而調整。
接著，於絕緣膜IF1上，使用光微影技術，於開口範圍OA2，形成具有開口部之光阻劑膜(未圖示)，將此光阻劑膜作為光罩，而蝕刻絕緣膜IF1及障壁層BA。經由此，貫通絕緣膜IF1而形成到達至障壁層BA的途中的溝T。接著，經由電漿剝離處理等，而除去光阻劑膜(未圖示)。
接著，如圖48所示，於包含在溝T內之絕緣膜IF1上，形成成為閘極電極GE之TiN膜(導電性膜)。接著，於導電性膜上，使用光微影技術，形成被覆開口範圍OA2及其外周部之光阻劑膜PR2。接著，將光阻劑膜PR2作為光罩，蝕刻成為閘極電極GE之導電性膜。例如，TiN膜係由氯系的氣體而進行乾蝕刻。接著，經由電漿剝離處理等，而除去光阻劑膜PR2。
接著，如圖49所示，使用光微影技術及蝕刻技術，而圖案化絕緣膜IF1。絕緣膜IF1係由氟系的氣體進行乾蝕刻。經由此，而露出有源極電極SE及汲極電極DE之形成範圍的障壁層BA。
接著，於閘極電極GE兩側之障壁層BA上，形成源極電極SE及汲極電極DE。此源極電極SE及汲極電極DE係與實施形態1同樣地，例如，可使用剝離法而形成(參照圖46)。
之後，與實施形態1同樣地，於閘極電極GE，源極電極SE及汲極電極DE上，形成絕緣層(IL1)，更且，於此絕緣層(IL1)上，形成與源極電極SE或汲極電極DE加以連接之配線(M1)。
經由以上的工程，可形成圖46所示之半導體裝置者。然而，上述工程係為一例，經由上述工程以外的工程，製造本實施形態之半導體裝置亦可。
如此，如根據本實施形態，亦與實施形態1同樣地，因將絕緣膜IF1做成以富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a而構成之故，可使半導體裝置之特性提升。
具體而言，由將絕緣膜IF1之上層作為富有Si之氮化矽膜IF1b者，可謀求耐壓的提升者。另外，可謀求蝕刻耐性的提升者。另外，由將絕緣膜IF1之下層作為富有N之氮化矽膜IF1a者，可抑制塌陷者。
然而，在本實施形態中，亦可適用與在實施 形態1所說明之絕緣膜IF1(富有Si之氮化矽膜IF1b，富有N之氮化矽膜IF1a)之最佳組成比或最佳之FP電極的長度。例如，如在實施形態1詳細說明地，為了抑制塌陷，而將富有N之氮化矽膜IF1a之組成比[Si]/[N]作為0.65以上0.85以下之範圍者為佳，更且，將組成比[Si]/[N]，以0.75±1%之範圍進行調整為更佳。另外，為了提升關閉耐壓，將富有Si之氮化矽膜IF1b之組成比[Si]/[N]，作為較0.85為大者為佳。
(實施形態5)
在實施形態1之變形例1(圖33B)中，利用2次元電子氣體2DEG和通道C，但如本實施形態，作為僅利用通道C之構成亦可。圖50係顯示本實施形態之半導體裝置之構成的剖面圖。圖50所示之半導體裝置係MIS型之電場效果電晶體。
[構造說明]
如圖50所示，本實施形態之半導體裝置係於具有通道層CH之基板上，藉由閘極絕緣膜GI而加以形成有閘極電極GE。通道層CH係由氮化物半導體(例如，氮化鎵(GaN))所成。另外，對於通道層CH上，係加以形成有於開口範圍OA2具有開口部之絕緣膜IF1。並且，閘極電極GE係從絕緣膜IF1之開口部之上方延伸存在於汲極電極DF側。另外，閘極電極GE係從絕緣膜IF1之開 口部之上方延伸存在於源極電極SE側。另外，對於開口範圍OA2之兩側的通道層CH中，係加以形成有n型之高濃度半導體範圍(高濃度不純物範圍，源極，汲極範圍)NS。
另外，絕緣膜IF1係與實施形態1同樣地，由富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a之層積膜所成。
如此，在本實施形態中，因將絕緣膜IF1做成富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a之的層積構造之故，呈在實施形態1詳細加以說明地，可使半導體裝置之特性提升。
具體而言，由將絕緣膜IF1之上層作為富有Si之氮化矽膜IF1b者，可謀求耐壓的提升者。另外，可謀求蝕刻耐性的提升者。另外，由將絕緣膜IF1之下層作為富有N之氮化矽膜IF1a者，可抑制塌陷者。
[製法說明]
接著，參照圖51~圖54同時，在說明本實施形態之半導體裝置之製造方法同時，將該半導體裝置之構成作為更明確。圖51~圖54係顯示本實施形態之半導體裝置之製造工程的剖面圖。
如圖51所示，以光罩膜(未圖示)被覆基板的通道層CH之開口範圍OA2，將此光罩膜作為光罩，經由於通道層CH中，注入n型的不純物(例如，Si離子) 之時，形成n+型之高濃度半導體範圍(源極，汲極範圍)NS。之後，為了活性化注入離子，例如，以1200℃進行5分鐘程度的熱處理。接著，除去光罩膜。
接著，如圖52所示，於通道層CH及n+型之高濃度半導體範圍NS上，與實施形態1同樣作為，形成絕緣膜IF1。首先，使用CVD法等而堆積富有N之氮化矽膜IF1a。接著，於富有N之氮化矽膜IF1a上，使用CVD法等，而堆積富有Si之氮化矽膜IF1b。氮化矽膜之組成比，即，作為富有N或富有Si係如在實施形態1所說明地，可由使原料氣體(即，矽的化合物氣體與氮的化合物氣體之混合氣體)之氣體流量比變化者而調整。
接著，使用光微影技術及蝕刻技術，經由圖案化絕緣膜IF1之時而形成開口部於開口範圍OA2。
接著，如圖53所示，於包含開口部內之絕緣膜IF1上，與實施形態1同樣地，形成成為閘極絕緣膜GI之氧化鋁，更且，形成成為閘極電極GE之TiN膜(導電性膜)。接著，於導電性膜上，使用光微影技術，形成被覆開口範圍OA2及其外周部之光阻劑膜PR12。接著，將光阻劑膜PR12作為光罩，蝕刻成為閘極絕緣膜GI之氧化鋁及成為閘極電極GE之導電性膜。例如，TiN膜及氧化鋁係由氯系的氣體而進行乾蝕刻。此圖案化時，將閘極電極GE，圖案化為伸出於一方向(在圖53中係右側，汲極電極DE側)的形狀。換言之，作為閘極電極GE之一部分，呈設置電場板電極FP地進行圖案化。接著，經 由電漿剝離處理等，而除去光阻劑膜PR12。
接著，如圖54所示，使用光微影技術及蝕刻技術，而圖案化絕緣膜IF1。絕緣膜IF1係由氟系的氣體進行乾蝕刻。經由此，而露出有源極電極SE及汲極電極DE之形成範圍的通道層CH。
之後，例如，於閘極電極GE之兩側之n+型之高濃度半導體範圍NS上，形成源極電極及汲極電極，更且，於閘極電極GE，源極電極及汲極電極上，形成絕緣層或配線等。
經由以上的工程，可形成圖50所示之半導體裝置者。然而，上述工程係為一例，經由上述工程以外的工程，製造本實施形態之半導體裝置亦可。
如此，如根據本實施形態，亦與實施形態1同樣地，因將絕緣膜IF1做成以富有Si之氮化矽膜IF1b，和位置於其下部之富有N之氮化矽膜IF1a而構成之故，可使半導體裝置之特性提升。
具體而言，由將絕緣膜IF1之上層作為富有Si之氮化矽膜IF1b者，可謀求耐壓的提升者。另外，可謀求蝕刻耐性的提升者。另外，由將絕緣膜IF1之下層作為富有N之氮化矽膜IF1a者，可抑制塌陷者。
然而，在本實施形態中，亦可適用與在實施形態1所說明之絕緣膜IF1(富有Si之氮化矽膜IF1b，富有N之氮化矽膜IF1a)之最佳組成比或最佳之FP電極的長度。例如，如在實施形態1詳細說明地，為了抑制塌 陷，而將富有N之氮化矽膜IF1a之組成比[Si]/[N]作為0.65以上0.85以下之範圍者為佳，更且，將組成比[Si]/[N]，以0.75±1%之範圍進行調整為更佳。另外，為了提升關閉耐壓，將富有Si之氮化矽膜IF1b之組成比[Si]/[N]，作為較0.85為大者為佳。
以上，依據實施形態而具體地說明過經由本發明者所作為之發明，但本發明係並不加以限定於上述實施形態者，而在不脫離其內容之範圍當然可做種種變更者。例如，亦可將實施形態2之絕緣膜IF2的構成，適用於實施形態3~5的半導體裝置。
[附記1]
一種半導體裝置，其特徵為具有：加以形成於基板之上方的氮化物半導體層，和加以形成於前述氮化物半導體層上，而於第1範圍具有開口部之第1絕緣膜，和藉由閘極絕緣膜而加以形成於前述第1範圍之前述氮化物半導體層上之閘極電極，和加以形成於位置在前述氮化物半導體層上之前述閘極電極兩側之前述氮化物半導體層中的源極，汲極範圍，前述第1絕緣膜係具有加以形成於前述氮化物半導體層上之第1氮化矽膜，和加以形成於前述第1氮化矽膜上方之第2氮化矽膜，前述第2氮化矽膜係矽(Si)之組成比則較前述第1 氮化矽膜為大者。
[附記2]
如附記1項記載之半導體裝置，其中，前述閘極電極係具有從前述開口部的端部，延伸存在於前述汲極範圍側之電極部。
[附記3]
一種半導體裝置，其特徵為具有：加以形成於基板之上方的第1氮化物半導體層，和加以形成於前述第1氮化物半導體層上，能帶則較前述第1氮化物半導體層為寬之第2氮化物半導體層，和貫通第1範圍之前述第2氮化物半導體層，其底部則到達至前述第1氮化物半導體層的溝，和加以設置於前述溝內的閘極電極，和各加以形成於前述閘極電極兩側之前述第2氮化物半導體層上方之第1電極及第2電極，和加以形成於前述第1範圍外側之前述第2氮化物半導體層上之第1絕緣膜，前述第1絕緣膜係具有加以形成於前述第2氮化物半導體層上之第1氮化矽膜，和加以形成於前述第1氮化矽膜上方之第2氮化矽膜，前述第2氮化矽膜係矽(Si)之組成比則較前述第1氮化矽膜為大者。
[附記4]
一種半導體裝置，其特徵為具有：加以形成於基板之上方的第1氮化物半導體層，和加以形成於前述第1氮化物半導體層上，能帶則較前述第1氮化物半導體層為寬之第2氮化物半導體層，和閘極電極，和各加以形成於前述閘極電極兩側之前述第2氮化物半導體層上方之第1電極及第2電極，和加以形成於前述第2氮化物半導體層上之第1絕緣膜，前述第1絕緣膜係具有加以形成於前述第2氮化物半導體層上之第1氮化矽膜，和加以形成於前述第1氮化矽膜上方之第2氮化矽膜，前述第2氮化矽膜係矽(Si)之組成比則較前述第1氮化矽膜為大者，至少將前述第1絕緣膜上面及前述第2氮化物半導體層上面加以開口所成的溝，前述第1絕緣膜之所開口的第1方向的寬度，則經由此溝，呈成為較第2氮化物半導體層之所開口的前述第1方向的寬度為寬地加以設置前述溝，前述閘極電極係加以設置於將前述第1絕緣膜開口之開口部上方及前述第2氮化矽膜上方者。
[附記5]
一種半導體裝置之製造方法，其特徵為具有：(a)形成第1氮化物半導體層，於前述第1氮化物半導體層上，經由形成能帶則較前述第1氮化物半導體層為寬之第2氮化物半導體層之時，而形成層積體的工程，和(b)於前述第2氮化物半導體層上，形成第1氮化矽膜，於前述第1氮化矽膜上方，形成矽(Si)之組成比則較前述第1氮化矽膜為大之第2氮化矽膜之工程，和(c)於前述第2氮化物半導體層上方，形成導電性膜，經由將前述導電性膜，至前述第2氮化矽膜露出為止進行蝕刻，而形成閘極電極之工程者。
OA1、OA2‧‧‧開口範圍
Ld‧‧‧後退量(距離)
FP‧‧‧電場板電極
M1‧‧‧配線
C1‧‧‧連接孔
IL1、IL2‧‧‧絕緣層
T‧‧‧溝
GE‧‧‧閘極電極
DE‧‧‧汲極電極
BA‧‧‧障壁層
IF1‧‧‧絕緣膜
IF1a‧‧‧富有N之氮化矽膜
IF1b‧‧‧富有Si之氮化矽膜
GI‧‧‧閘極絕緣膜
CH‧‧‧通道層
BU‧‧‧緩衝層
STR‧‧‧偏差緩和層
NUC‧‧‧核生成層
S‧‧‧基板
SE‧‧‧源極電極

Claims (24)

  1. 一種半導體裝置，其特徵為具有：加以形成於基板之上方的第1氮化物半導體層，和加以形成於前述第1氮化物半導體層上，能帶則較前述第1氮化物半導體層為寬之第2氮化物半導體層，和加以形成於前述第2氮化物半導體層上之第1絕緣膜，和閘極電極，和各加以形成於前述閘極電極兩側之前述第2氮化物半導體層上方之第1電極及第2電極，前述第1絕緣膜係具有與前述第2氮化物半導體層接觸之第1氮化矽膜，和加以形成於前述第1氮化矽膜上方之第2氮化矽膜，前述第2氮化矽膜係矽(Si)之組成比則較前述第1氮化矽膜為大者，前述閘極電極係至少加以設置於前述第2氮化矽膜上方者。
  2. 如申請專利範圍第1項記載之半導體裝置，其中，前述第1氮化矽膜的組成比[Si]/[N]係將0.75作為中心，±1%以內者。
  3. 如申請專利範圍第1項記載之半導體裝置，其中，前述第1氮化矽膜的組成比[Si]/[N]係0.65以上0.85以下。
  4. 如申請專利範圍第1項記載之半導體裝置，其中， 前述第2氮化矽膜的組成比[Si]/[N]係較0.85為大者。
  5. 如申請專利範圍第1項記載之半導體裝置，其中，前述第1氮化矽膜的組成比[Si]/[N]係將0.75作為中心，±1%以內者，前述第2氮化矽膜的組成比[Si]/[N]係較0.85為大者。
  6. 如申請專利範圍第1項記載之半導體裝置，其中，前述第1氮化矽膜的組成比[Si]/[N]係0.65以上0.85以下，前述第2氮化矽膜的組成比[Si]/[N]係較0.85為大者。
  7. 如申請專利範圍第1項記載之半導體裝置，其中，前述第1絕緣膜係具有開口部，而前述閘極電極係亦加以設置於開口部上者。
  8. 如申請專利範圍第1項記載之半導體裝置，其中，具有將前述第1絕緣膜進行開口而貫通前述第2氮化物半導體層，其底面則到達至前述第1氮化物半導體層的溝，前述閘極電極係從前述溝至前述第1絕緣膜上方為止，隔著閘極絕緣膜而延伸存在。
  9. 如申請專利範圍第1項記載之半導體裝置，其中，具有加以形成於前述閘極電極上之第2絕緣膜，於自前述第1絕緣膜的端部至前述第1電極為止之間 的前述第2氮化物半導體層上，加以配置前述第2絕緣膜。
  10. 如申請專利範圍第1項記載之半導體裝置，其中，具有將前述第2氮化物半導體層進行開口，其底面則到達至前述第1氮化物半導體層的溝，前述第1絕緣膜係亦加以形成於前述溝的側壁及底面上，前述閘極電極係從前述溝的側壁及底面上之前述第1絕緣膜上至前述溝外部之前述第1絕緣膜上為止而延伸存在。
  11. 如申請專利範圍第1項記載之半導體裝置，其中，具有至少呈與前述第2氮化矽膜接觸地，加以設置於前述閘極電極與前述第1絕緣膜之間之閘極絕緣膜。
  12. 如申請專利範圍第1項記載之半導體裝置，其中，前述閘極電極係呈與前述第2氮化矽膜接觸地加以設置。
  13. 如申請專利範圍第1項記載之半導體裝置，其中，具有加以設置於前述閘極電極上及前述第1絕緣膜上，矽(Si)之組成比則較前述第2氮化矽膜為小之第3氮化矽膜。
  14. 如申請專利範圍第13項記載之半導體裝置，其中，具有加以設置於前述第3氮化矽膜上之氧化矽膜。
  15. 如申請專利範圍第13項記載之半導體裝置，其中，前述第3氮化矽膜係加以設置於自前述第1絕緣膜之端部至前述第1電極之間的前述第2氮化物半導體層上。
  16. 一種半導體裝置之製造方法，其特徵為具有：(a)形成第1氮化物半導體層，於前述第1氮化物半導體層上，經由形成能帶則較前述第1氮化物半導體層為寬之第2氮化物半導體層之時，而形成層積體的工程，和(b)呈與前述第2氮化物半導體層接觸地，形成第1氮化矽膜，於前述第1氮化矽膜上方，形成矽(Si)之組成比則較前述第1氮化矽膜為大之第2氮化矽膜之工程，和(c)於前述第2氮化物半導體層上方，形成導電性膜，經由將前述導電性膜，至前述第2氮化矽膜露出為止進行蝕刻，而形成閘極電極之工程者。
  17. 如申請專利範圍第16項記載之半導體裝置之製造方法，其中，於前述(b)工程與(c)工程之間，具有：(d)經由蝕刻前述第1氮化矽膜及前述第2氮化矽膜之層積膜的第1範圍之時，而形成開口部之工程，前述(c)工程係於前述開口部及前述第2氮化矽膜 上方，形成前述導電性膜，經由將前述導電性膜，至前述第2氮化矽膜露出為止進行蝕刻之時，而形成前述閘極電極之工程。
  18. 如申請專利範圍第16項記載之半導體裝置之製造方法，其中，於前述(b)工程與(c)工程之間，具有：(d)貫通前述第1氮化矽膜及前述第2氮化矽膜之層積膜，和前述第2氮化物半導體層，形成到達至前述第1氮化物半導體層之途中的溝之工程，前述(c)工程係於包含前述溝內之前述第2氮化矽膜上，形成前述導電性膜，經由將前述導電性膜，至前述第2氮化矽膜露出為止進行蝕刻之時，而形成前述閘極電極之工程。
  19. 如申請專利範圍第16項記載之半導體裝置之製造方法，其中，於前述(b)工程與(c)工程之間，具有：(d)貫通前述第1氮化矽膜及前述第2氮化矽膜之層積膜，和前述第2氮化物半導體層，形成到達至前述第1氮化物半導體層之途中的溝之工程，前述(c)工程係於包含前述溝內之前述第2氮化矽膜上，依序形成絕緣膜及前述導電性膜，經由將前述導電性膜及前述絕緣膜，至前述第2氮化矽膜露出為止進行蝕刻之時，而形成閘極絕緣膜及前述閘極電極之工程。
  20. 如申請專利範圍第16項記載之半導體裝置之製造 方法，其中，於前述(a)工程與(b)工程之間，具有：(d)經由蝕刻前述第2氮化物半導體層及前述第1氮化物半導體層之第1範圍之時，貫通前述第2氮化物半導體層，形成到達至前述第1氮化物半導體層之途中的溝之工程，前述(b)工程係於包含前述溝內之前述第2氮化物半導體層上，形成前述第1氮化矽膜，於前述第1氮化矽膜上方，形成矽(Si)之組成比則較前述第1氮化矽膜為大之前述第2氮化矽膜之工程。
  21. 一種半導體裝置，其特徵為具有：加以形成於基板之上方的第1氮化物半導體層，和加以形成於前述第1氮化物半導體層上，能帶則較前述第1氮化物半導體層為寬之第2氮化物半導體層，和加以形成於前述第2氮化物半導體層上，而於第1範圍具有開口部之第1絕緣膜，和加以形成於前述第1範圍之前述第2氮化物半導體層上的閘極電極，和各加以形成於前述閘極電極兩側之前述第2氮化物半導體層上方之第1電極及第2電極，前述第1絕緣膜係具有加以形成於前述第2氮化物半導體層上之第1氮化矽膜，和加以形成於前述第1氮化矽膜上方之第2氮化矽膜，前述第2氮化矽膜係矽(Si)之組成比則較前述第1 氮化矽膜為大者。
  22. 一種半導體裝置，其特徵為具有：加以形成於基板之上方的第1氮化物半導體層，和加以形成於前述第1氮化物半導體層上，能帶則較前述第1氮化物半導體層為寬之第2氮化物半導體層，和加以形成於前述第2氮化物半導體層上之絕緣膜，和閘極電極，和各加以形成於前述閘極電極兩側之前述第2氮化物半導體層上方之第1電極及第2電極，前述絕緣膜係具有加以形成於前述第2氮化物半導體層上方之第1氮化矽膜，和加以形成於前述第1氮化矽膜上方之第2氮化矽膜，和加以形成於前述第2氮化矽膜上方之第3氮化矽膜，前述第2氮化矽膜係矽(Si)之組成比則較前述第1氮化矽膜為大者，前述閘極電極係至少加以設置於前述第2氮化矽膜之上方，再加以設置於前述第3氮化矽膜之下方。
  23. 如申請專利範圍第22項記載之半導體裝置，其中，前述第3氮化矽膜係矽(Si)之組成比則較前述第2氮化矽膜為小者。
  24. 如申請專利範圍第22項記載之半導體裝置，其中，前述第3氮化矽膜係加以設置於自前述第1絕緣膜之端部至前述第1電極之間的前述第2氮化物半導體層上。
TW103139037A 2013-11-28 2014-11-11 半導體裝置及半導體裝置之製造方法 TWI650863B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013245845A JP6301640B2 (ja) 2013-11-28 2013-11-28 半導体装置および半導体装置の製造方法
JP2013-245845 2013-11-28

Publications (2)

Publication Number Publication Date
TW201533900A true TW201533900A (zh) 2015-09-01
TWI650863B TWI650863B (zh) 2019-02-11

Family

ID=51846539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139037A TWI650863B (zh) 2013-11-28 2014-11-11 半導體裝置及半導體裝置之製造方法

Country Status (6)

Country Link
US (2) US9306027B2 (zh)
EP (1) EP2879183B1 (zh)
JP (1) JP6301640B2 (zh)
KR (1) KR20150062135A (zh)
CN (1) CN104681617B (zh)
TW (1) TWI650863B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443737B2 (en) 2013-04-03 2016-09-13 Texas Instruments Incorporated Method of forming metal contacts in the barrier layer of a group III-N HEMT
JP6211804B2 (ja) * 2013-05-30 2017-10-11 トランスフォーム・ジャパン株式会社 半導体装置
JP6220161B2 (ja) 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6230456B2 (ja) * 2014-03-19 2017-11-15 株式会社東芝 半導体装置
US9761438B1 (en) * 2014-05-08 2017-09-12 Hrl Laboratories, Llc Method for manufacturing a semiconductor structure having a passivated III-nitride layer
JP6255508B2 (ja) * 2014-10-14 2017-12-27 シャープ株式会社 窒化物半導体装置
KR102334110B1 (ko) * 2014-10-24 2021-12-02 삼성전자주식회사 반도체 소자 형성방법
JP6591168B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
JP6530210B2 (ja) * 2015-03-24 2019-06-12 株式会社東芝 半導体装置及びその製造方法
WO2017033768A1 (ja) * 2015-08-21 2017-03-02 シャープ株式会社 光電変換素子及び光電変換モジュール
JPWO2017038139A1 (ja) * 2015-08-28 2018-04-12 シャープ株式会社 窒化物半導体装置
JP6536318B2 (ja) * 2015-09-24 2019-07-03 三菱電機株式会社 半導体装置及びその製造方法
US9799645B2 (en) * 2015-11-20 2017-10-24 Raytheon Company Field effect transistor (FET) structure with integrated gate connected diodes
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
EP3179515A1 (en) * 2015-12-10 2017-06-14 Nexperia B.V. Semiconductor device and method of making a semiconductor device
US9991354B2 (en) * 2016-05-16 2018-06-05 The United States Of America, As Represented By The Secretary Of The Navy Metal nitride alloy contact for semiconductor
US9960266B2 (en) * 2016-05-17 2018-05-01 The United States Of America, As Represented By The Secretary Of The Navy Damage-free plasma-enhanced CVD passivation of AlGaN/GaN high electron mobility transistors
US9741557B1 (en) * 2016-06-23 2017-08-22 Texas Instruments Incorporated Silicon nitride process for reduction of threshold shift
JP6677114B2 (ja) * 2016-07-19 2020-04-08 豊田合成株式会社 半導体装置およびその製造方法
CN107768248A (zh) * 2016-08-19 2018-03-06 中国科学院苏州纳米技术与纳米仿生研究所 GaN基增强型HEMT器件的制备方法
US9865455B1 (en) * 2016-09-07 2018-01-09 Lam Research Corporation Nitride film formed by plasma-enhanced and thermal atomic layer deposition process
JP2018094844A (ja) * 2016-12-15 2018-06-21 キヤノン株式会社 パターン状膜の形成方法
JP6629252B2 (ja) * 2017-02-01 2020-01-15 株式会社東芝 半導体装置の製造方法
JP6917160B2 (ja) * 2017-02-26 2021-08-11 住友化学株式会社 半導体基板、電子デバイス、半導体基板の検査方法および電子デバイスの製造方法
CN111969048B (zh) * 2017-06-23 2023-05-02 深圳市晶相技术有限公司 氮化镓半导体功率器件及其制备方法
US10446681B2 (en) * 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
JP2019033204A (ja) * 2017-08-09 2019-02-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN109659361B (zh) * 2017-10-12 2022-03-04 电力集成公司 用于异质结器件的栅极堆叠体
US11121229B2 (en) * 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
JP7170433B2 (ja) * 2018-06-19 2022-11-14 株式会社東芝 半導体装置及びその製造方法
JP7055533B2 (ja) 2018-07-23 2022-04-18 株式会社東芝 半導体装置及びその製造方法
JP2021089977A (ja) * 2019-12-04 2021-06-10 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
JP7443788B2 (ja) * 2020-01-24 2024-03-06 富士通株式会社 半導体装置
JP7498906B2 (ja) * 2020-02-26 2024-06-13 国立大学法人東海国立大学機構 電界効果トランジスタおよび電界効果トランジスタの製造方法
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
CN115458580A (zh) 2021-06-08 2022-12-09 株式会社东芝 半导体装置
US20240063300A1 (en) * 2022-08-18 2024-02-22 Wolfspeed, Inc. High electron mobility transistors having reduced drain current drift and methods of fabricating such devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725592B2 (ja) * 1994-03-30 1998-03-11 日本電気株式会社 電界効果トランジスタの製造方法
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP5186776B2 (ja) * 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
US7800116B2 (en) * 2007-03-29 2010-09-21 Panasonic Corporation Group III-nitride semiconductor device with a cap layer
JP4719210B2 (ja) * 2007-12-28 2011-07-06 富士通株式会社 半導体装置及びその製造方法
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
JP2010206110A (ja) 2009-03-05 2010-09-16 Panasonic Corp 窒化物半導体装置
JP2011204780A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置
JP5185341B2 (ja) 2010-08-19 2013-04-17 株式会社東芝 半導体装置及びその製造方法
JP5878317B2 (ja) * 2011-08-08 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5825018B2 (ja) 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5970775B2 (ja) * 2011-10-31 2016-08-17 株式会社豊田中央研究所 保護素子、半導体装置及び半導体装置の製造方法
JP5717677B2 (ja) * 2012-03-06 2015-05-13 株式会社東芝 半導体装置およびその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US9306027B2 (en) 2016-04-05
US9660045B2 (en) 2017-05-23
EP2879183A1 (en) 2015-06-03
EP2879183B1 (en) 2021-03-03
JP2015103780A (ja) 2015-06-04
KR20150062135A (ko) 2015-06-05
JP6301640B2 (ja) 2018-03-28
CN104681617B (zh) 2020-02-18
US20150145004A1 (en) 2015-05-28
US20160204243A1 (en) 2016-07-14
CN104681617A (zh) 2015-06-03
TWI650863B (zh) 2019-02-11

Similar Documents

Publication Publication Date Title
TWI650863B (zh) 半導體裝置及半導體裝置之製造方法
TWI627752B (zh) 半導體裝置
Choi et al. High-Voltage and Low-Leakage-Current Gate Recessed Normally-Off GaN MIS-HEMTs With Dual Gate Insulator Employing PEALD-${\rm SiN} _ {x} $/RF-Sputtered-${\rm HfO} _ {2} $
US9620599B2 (en) GaN-based semiconductor transistor
Huang et al. Effective passivation of AlGaN/GaN HEMTs by ALD-grown AlN thin film
US8624260B2 (en) Enhancement-mode GaN MOSFET with low leakage current and improved reliability
JP5347228B2 (ja) 電界効果トランジスタ
JP6642883B2 (ja) 窒化物半導体装置およびその製造方法
WO2004061978A1 (ja) 電界効果トランジスタ
JP6591169B2 (ja) 半導体装置及びその製造方法
JP5306438B2 (ja) 電界効果トランジスタおよびその製造方法
Ling et al. Electric-stress reliability and current collapse of different thickness SiNx passivated AlGaN/GaN high electron mobility transistors
JP6253927B2 (ja) 半導体装置
Kim et al. Time-dependent dielectric breakdown of recessed AlGaN/GaN-on-Si MOS-HFETs with PECVD SiO2 gate oxide
TWI546958B (zh) Gold and oxygen semi - high electron mobility transistor
JP2017195400A (ja) 半導体装置
Azam et al. Optimization of ALD high-k gate dielectric to improve AlGaN/GaN MOS-HFET DC characteristics and reliability
JP2017098448A (ja) 窒化物半導体装置の製造方法
Kumari et al. Breakdown Voltage Analysis of Different Field Plate AlGaN/GaN HEMTs: TCAD based Assessment
Tao et al. High-performance enhancement-mode AlGaN/GaN MOS-HEMTs with fluorinated stack gate dielectrics and thin barrier layer
Im et al. Low-frequency noise in surface-treated AlGaN/GaN HFETs
Zhang et al. Enhancement-mode Al 2 O 3/InAlGaN/GaN MOS-HEMTs with a record drain current density of 1.7 A/mm and a threshold voltage of+ 1.5 V