TW201511214A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201511214A
TW201511214A TW102149115A TW102149115A TW201511214A TW 201511214 A TW201511214 A TW 201511214A TW 102149115 A TW102149115 A TW 102149115A TW 102149115 A TW102149115 A TW 102149115A TW 201511214 A TW201511214 A TW 201511214A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
semiconductor
main surface
electrodes
electrode
Prior art date
Application number
TW102149115A
Other languages
English (en)
Inventor
Yukifumi Oyama
Hideko Mukaida
Masatoshi Fukuda
Satoshi Tsukiyama
Shinya Fukayama
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201511214A publication Critical patent/TW201511214A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種可抑制因半導體晶片之變形引起之連接凸塊之應變之半導體裝置。 本發明之半導體裝置包括：第1半導體晶片，其具有第1主面及第2主面，該第2主面係與第1主面對向，且設置有第2電極；第2半導體晶片，其具有設置有與第2電極連接之第3電極之第3主面、及與第3主面對向之第4主面；及第1分隔件，其配置於第2、第3電極與第1、第2半導體晶片之外周面之間之區域，確保第1半導體晶片與第2半導體晶片之間隙。

Description

半導體裝置 [相關申請]
本申請案係享受以日本專利申請2013-185861號(申請日：2013年9月9日)為基礎申請之優先權。本申請案係藉由參照該基礎申請而包含基礎申請之所有內容。
本發明係關於一種積層有半導體晶片之半導體裝置。
有將經積層之複數片半導體晶片密封於1個封裝體內之半導體裝置。此種半導體裝置係將半導體晶片以露出各者之電極之方式錯開成階梯狀而積層，以接合線電性連接各半導體晶片之電極。然而，近年來開發如下者而實用化：於各半導體晶片之正面及背面設置連接凸塊而連接該連接凸塊，藉此電性連接半導體晶片。
積層有此種複數個半導體晶片之半導體裝置係為了半導體裝置之小型化、薄型化，半導體晶片之厚度變得非常薄，從而半導體晶片變得易於變形。因此，於積層半導體晶片時，半導體晶片變形，從而易於在連接凸塊產生應變。而且，若於連接凸塊產生應變，則存在產生如下問題之虞：連接凸塊破損，從而半導體晶片彼此無法電性、機械連接。
本發明之實施形態之目的在於提供一種可抑制因半導體晶片之變形引起之連接凸塊之應變的半導體裝置。
實施形態之半導體裝置包括：第1半導體晶片，其具有第1主面及第2主面，該第2主面係與第1主面對向，且設置有第2電極；第2半導體晶片，其具有設置有與第2電極連接之第3電極之第3主面、及與第3主面對向之第4主面；及第1分隔件，其配置於第2、第3電極與第1、第2半導體晶片之外周面之間之區域，確保第1半導體晶片與第2半導體晶片之間隙。
100‧‧‧半導體裝置
110‧‧‧配線基板
110H‧‧‧正面(第2主面)
110R‧‧‧背面(第1主面)
111‧‧‧外部連接端子
112‧‧‧凸塊電極
120~140‧‧‧半導體晶片
120A~120D‧‧‧外周面
120H‧‧‧正面(第2主面)
120R‧‧‧背面(第1主面)
121、122、131、132、141‧‧‧凸塊電極
130H‧‧‧正面(第2主面)
130R‧‧‧背面(第1主面)
140H‧‧‧正面(第2主面)
140R‧‧‧背面(第1主面)
150‧‧‧第1分隔件
160‧‧‧第2分隔件
170‧‧‧底填充樹脂
180‧‧‧密封樹脂
200‧‧‧半導體晶片
200A~200D‧‧‧外周面
200H‧‧‧正面(第2主面)
202‧‧‧凸塊電極
B‧‧‧焊球
L1‧‧‧距離
L2‧‧‧距離
O‧‧‧半導體晶片之外周面
S‧‧‧分隔件
T‧‧‧凸塊電極
圖1(a)、(b)係實施形態之半導體裝置之構成圖。
圖2係實施形態之分隔件之配置圖。
圖3係比較例之分隔件之配置圖。
圖4(a)~(f)係表示實施例之分隔件及凸塊電極之配置位置之圖。
圖5係表示凸塊之應變及半導體晶片之變形量之圖表。
圖6(a)~(c)係表示實施例之分隔件配置之一例之圖。
以下，參照圖1至圖6，對半導體裝置之製造方法及半導體裝置之一實施形態進行說明。再者，於各實施形態中，對實質上相同之構成部位標示相同之符號而省略說明。然而，圖式係模式性者，厚度與平面尺寸之關係、各層之厚度之比率等係與現實者不同。說明中之表示上下等方向之用語係指，將下文將述之半導體基板之電路形成面側設為上之情形時的相對性之方向，且存在與以重力加速度方向為基準之現實之方向不同之情形。
(實施形態)
圖1係實施形態之半導體裝置100之構成圖。圖1係半導體裝置100之剖面圖，圖1(b)係放大圖1(a)之一部分之剖面圖。半導體裝置100係於一個封裝體內積層複數片半導體晶片而密封之MCP(multi chip package，多晶片封裝體)構造之半導體裝置。
半導體裝置100包括配線基板110、半導體晶片120~140、第1分隔件150、第2分隔件160、底填充樹脂170、及密封樹脂180。該實施形態之半導體裝置100為積層有3片半導體晶片之構造，但只要半導體晶片之積層片數為2片以上，則無特別限定。
配線基板110係用以安裝半導體晶片120~140之基板。於配線基板110，在背面(第1主面)110R設置有複數個外部連接端子111，在正面(第2主面)110H設置有與半導體晶片120連接之複數個凸塊電極112。於外部連接端子111上，塗敷焊料而形成有焊球B。
半導體晶片120~140係例如為記憶體晶片或控制器晶片。於半導體晶片120上，在背面(第1主面)120R設置有與配線基板110之凸塊電極112連接之複數個凸塊電極121，在正面(第2主面)120H設置有與半導體晶片130連接之複數個凸塊電極122。
於半導體晶片130上，在背面(第1主面)130R設置有與半導體晶片120之凸塊電極122連接之凸塊電極131，在正面(第2主面)130H設置有與半導體晶片140連接之凸塊電極132。
於半導體晶片140上，在背面(第1主面)140R設置有與半導體晶片130之凸塊電極132連接之凸塊電極141。再者，於圖1中，積層有3片半導體晶片。因此，於最上層之半導體晶片140之正面(第2主面)140H雖未設置凸塊電極，但亦可於半導體晶片140之正面(第2主面)140H設置凸塊電極。
作為設置於半導體晶片120~140之各凸塊電極121、122、131、132、141之構成，例示焊料/焊料、Au/焊料、焊料/Au、Au/Au等組合。作為形成各凸塊電極121、122、131、132、141之焊料，例示使用有於Sn添加有Cu、Ag、Bi、In等之Sn合金之無Pb焊料。作為無Pb焊料之具體例，可列舉Sn-Cu合金、Sn-Ag合金、Sn-Ag-Cu合金等。
形成各凸塊電極121、122、131、132、141之金屬亦可使用Cu、 Ni、Sn、Pd、Ag等來取代Au。該等金屬並不限定於單層膜，亦可使用複數種金屬之積層膜。作為各凸塊電極121、122、131、132、141之形狀，列舉半球狀或柱狀等突起形狀，但亦可為如墊之平坦形狀。作為各凸塊電極121、122、131、132、141之組合，可列舉突起體彼此之組合、突起體與平坦體之組合等。
第1、第2分隔件150、160係以如下方式設置於配線基板110與半導體晶片120之間、半導體晶片120與半導體晶片130之間、半導體晶片130與半導體晶片140之間：配線基板110與半導體晶片120之間隙、半導體晶片120與半導體晶片130之間隙、半導體晶片130與半導體晶片140之間隙成為分別設定之凸塊電極彼此之連接高度。
較佳為，第1、第2分隔件150、160例如由使用有環氧樹脂、聚醯亞胺樹脂、丙烯酸樹脂、苯酚樹脂等之熱硬化性樹脂而形成。第1、第2分隔件150、160可應用微影技術或利用分注器之塗佈技術而形成、或藉由膜之接著而形成。較佳為，於塗佈液狀之熱硬化性樹脂組成物而形成第1、第2分隔件150、160之情形時，在接著半導體晶片之前，預先設為半硬化狀態。或者，較佳為使用速硬化型材料而縮短半導體晶片之接著、連接時之時間。
底填充樹脂170係分別填充於配線基板110與半導體晶片120之間隙、半導體晶片120與半導體晶片130之間隙、半導體晶片130與半導體晶片140之間隙。再者，於線基板110與半導體晶片120之間隙、半導體晶片120與半導體晶片130之間隙、半導體晶片130與半導體晶片140之間隙，分別設置第1、第2分隔件150、160，藉此可提高填充底填充樹脂170之前之配線基板110與半導體晶片120~140間之連接強度。
密封樹脂180例如為環氧樹脂，將安裝於配線基板110之半導體晶片120~140密封。
圖2係表示該實施形態之第1、第2分隔件150、160之配置位置之圖。圖2係表示設置於半導體晶片120之正面(第2主面)120H之第1、第2分隔件150、160之配置位置。
如圖2所示，半導體晶片120係於俯視時呈矩形狀，具有4個外周面120A~120D。複數個凸塊電極122係沿半導體晶片120之外周面120A而設置有2行。
第1分隔件150係配置於複數個凸塊電極122與最接近凸塊電極122之外周面120A之間，且配置於與半導體晶片120之外周面120A之距離L1短於與複數個凸塊電極122之距離L2之位置。再者，此處距離L1係自第1分隔件150之外周面至外周面120A為止之最短距離。又，距離L2係自第1分隔件150之外周面至凸塊電極122之外周面為止之最短距離。
如圖2所示，該實施形態中，於複數個凸塊電極122與最接近凸塊電極122之外周面120A之間，配置有確保半導體晶片120與半導體晶片130之間隙之第1分隔件150。因此，於壓接半導體晶片120與半導體晶片130時，可抑制於半導體晶片120、130之外周附近產生之變形。其結果，可抑制因半導體晶片120、130之變形引起之凸塊電極122、131之應變，從而可抑制凸塊電極122、131之過度之壓塌、或凸塊電極122、131間之連接不良(接通不良)等之發生。
進而，第1分隔件150係配置於與半導體晶片120之外周面120A之距離L1短於與複數個凸塊電極122之距離L2之位置。因此，可更有效地抑制產生於半導體晶片120、130之外周附近之變形。
再者，對於設置於其他半導體晶片130、140之第1、第2分隔件150、160之配置位置而言，亦與圖2所示之第1、第2分隔件150、160之配置位置相同，故省略重複之說明。又，對於效果而言亦相同。
圖3係表示比較例之第1、第2分隔件150、160之配置位置之圖。 圖3係表示設置於半導體晶片200之正面(第2主面)200H之第1、第2分隔件150、160之配置位置。再者，對與參照圖1、圖2所說明之構成相同之構成標示相同之符號而省略重複的說明。
如圖3所示，半導體晶片200係於俯視時呈矩形狀，具有4個外周面200A~200D。複數個凸塊電極202係沿半導體晶片200之外周面200A而設置有2行。
如圖3所示，該實施形態係於複數個凸塊電極202與最接近凸塊電極202之外周面200A之間未配置分隔件。因此，於向半導體晶片200壓接其他半導體晶片(未圖示)時，無法抑制產生於半導體晶片200或其他半導體晶片之外周附近之變形。其結果，存在如下之虞：無法抑制因半導體晶片之變形引起之凸塊電極202之應變，從而發生凸塊電極202之過度之壓塌、或與其他半導體晶片之凸塊電極之連接不良(接通不良)等。
其次，對實施例進行說明。
圖4係表示實施例之分隔件S(相當於圖1之第1、第2分隔件150、160)及凸塊電極T(相當於圖1之凸塊電極121、122、131、132、141)之配置位置之圖。圖4(a)~圖4(f)係分隔件S與凸塊電極T之距離L分別為10μm、50μm、90μm、130μm、170μm、210μm之實施例。再者，圖4(f)係於凸塊電極T與半導體晶片之外周面O之間不存在分隔件S。
其次，對於圖4(a)~圖4(f)，藉由模擬而求出於積層半導體晶片時產生於凸塊電極T之應變及半導體晶片之變形量。
圖5係圖4(a)~圖4(f)之各實施例之模擬結果。於圖5中，在左軸表示凸塊電極T之應變(%)，在右軸表示半導體晶片之變形量(μm)。凸塊電極T之應變係表示相對於凸塊電極T之基準(初始狀態之)長度，凸塊電極T內之物質點之位移。即，凸塊電極T之應變係表示凸塊電極T之變形之尺度。又，半導體晶片之變形量係將向上設為正。
如圖5所示，可知如下情形：隨著分隔件S與凸塊電極T之距離L擴大，而凸塊電極T之應變(%)及半導體晶片之變形量(μm)變大。又，如圖4(f)，可知如下情形：於在凸塊電極T與半導體晶片之外周面O之間不存在分隔件S之情形時，半導體晶片之變形量(μm)急遽地變大。
圖6係表示實施例之分隔件之配置之圖。該實施例係對於圖6(a)~圖6(c)所示之分隔件S(相當於圖1之第1、第2分隔件150、160)之配置，分別求出半導體晶片之翹曲之變化率。將圖6(a)~圖6(c)之「分隔件之直徑」、「間距(配置間隔)」、「分隔件之佔有面積率」、「翹曲之變化量」示於表1。
再者，表1中之「翹曲之變化量」係以圖6(a)之半導體晶片之翹曲量為基準，表示於圖6(b)、6圖(c)之情形時翹曲量按照哪種程度改變。又，間距(配置間隔)係分隔件S彼此之中心間距離。
根據表1所示之結果，可知如下情形：若分隔件S之佔有面積率相同，則分隔件S之直徑較大者可抑制半導體晶片之翹曲。根據該情形，分隔件S係較佳為直徑儘可能地大。
對本發明之幾個實施形態進行了說明，但並不限定於各實施形態所示之構成、各種條件，該等實施形態係作為例而揭示者，並不意圖限定發明之範圍。該等新穎之實施形態能夠以其他各種形態實施，可於不脫離發明之主旨之範圍內，進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨，並且包含於專利申請範 圍所記載之發明及其均等之範圍。
100‧‧‧半導體裝置
110‧‧‧配線基板
110H‧‧‧正面(第2主面)
110R‧‧‧背面(第1主面)
111‧‧‧外部連接端子
112‧‧‧凸塊電極
120~140‧‧‧半導體晶片
120H‧‧‧正面(第2主面)
120R‧‧‧背面(第1主面)
121、122、131、132、141‧‧‧凸塊電極
130H‧‧‧正面(第2主面)
130R‧‧‧背面(第1主面)
140H‧‧‧正面(第2主面)
140R‧‧‧背面(第1主面)
150‧‧‧第1分隔件
160‧‧‧第2分隔件
170‧‧‧底填充樹脂
180‧‧‧密封樹脂
B‧‧‧焊球

Claims (4)

  1. 一種半導體裝置，其包括：第1半導體晶片，其具有第1主面及第2主面，該第2主面係與上述第1主面對向，且設置有第2電極；第2半導體晶片，其具有設置有與上述第2電極連接之第3電極之第3主面、及與上述第3主面對向之第4主面；及第1分隔件，其配置於上述第2、第3電極與上述第1、第2半導體晶片之外周面之間之區域，確保上述第1半導體晶片與上述第2半導體晶片之間隙。
  2. 如請求項1之半導體裝置，其中上述第2、第3電極係沿上述第1、第2半導體晶片之外周面而設置，上述第1分隔件係配置於上述第2、第3電極、與距離上述第2、第3電極最近之上述第1、第2半導體晶片之外周面之間。
  3. 如請求項1或2之半導體裝置，其中上述第1分隔件係配置於與上述第1、第2半導體晶片之外周面之距離短於與上述第2、第3電極之距離的位置。
  4. 如請求項1或2之半導體裝置，其包括第2分隔件，該第2分隔件係配置於除上述第2、第3電極與上述第1、第2半導體晶片之外周面之間之區域以外之區域，確保上述第1半導體晶片與上述第2半導體晶片之間隙。
TW102149115A 2013-09-09 2013-12-30 半導體裝置 TW201511214A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013185861A JP2015053406A (ja) 2013-09-09 2013-09-09 半導体装置

Publications (1)

Publication Number Publication Date
TW201511214A true TW201511214A (zh) 2015-03-16

Family

ID=52624830

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102149115A TW201511214A (zh) 2013-09-09 2013-12-30 半導體裝置

Country Status (4)

Country Link
US (1) US20150069634A1 (zh)
JP (1) JP2015053406A (zh)
CN (1) CN104425464A (zh)
TW (1) TW201511214A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630699B (zh) * 2015-05-29 2018-07-21 東芝記憶體股份有限公司 Semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049733A (ja) * 2012-09-04 2014-03-17 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
US9971970B1 (en) 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
JP6753743B2 (ja) 2016-09-09 2020-09-09 キオクシア株式会社 半導体装置の製造方法
JP6680712B2 (ja) * 2017-03-10 2020-04-15 キオクシア株式会社 半導体装置
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11043420B2 (en) * 2018-09-28 2021-06-22 Semiconductor Components Industries, Llc Fan-out wafer level packaging of semiconductor devices
JP6689420B2 (ja) * 2019-01-17 2020-04-28 キオクシア株式会社 半導体装置および半導体装置の製造方法
JP2021129084A (ja) * 2020-02-17 2021-09-02 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3842759B2 (ja) * 2003-06-12 2006-11-08 株式会社東芝 三次元実装半導体モジュール及び三次元実装半導体システム
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
SG119234A1 (en) * 2004-07-29 2006-02-28 Micron Technology Inc Assemblies including stacked semiconductor dice having centrally located wire bonded bond pads
CN100570871C (zh) * 2005-08-24 2009-12-16 富士通微电子株式会社 半导体器件及其制造方法
KR101236151B1 (ko) * 2006-03-21 2013-02-22 프로메러스, 엘엘씨 칩 적층, 칩 및 웨이퍼 본딩에 유용한 방법 및 재료
JP4191204B2 (ja) * 2006-05-12 2008-12-03 エルピーダメモリ株式会社 半導体装置およびその製造方法
KR100800473B1 (ko) * 2006-06-30 2008-02-04 삼성전자주식회사 재배선 칩 패드를 갖는 적층 칩 및 이를 이용한 적층 칩패키지
TWI346826B (en) * 2006-10-26 2011-08-11 Taiwan Tft Lcd Ass Bonding structure and method of fabricating the same
JP5579402B2 (ja) * 2009-04-13 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法並びに電子装置
JP2011159942A (ja) * 2010-01-06 2011-08-18 Renesas Electronics Corp 電子装置の製造方法及び電子装置
US8710654B2 (en) * 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP6043058B2 (ja) * 2011-11-07 2016-12-14 デクセリアルズ株式会社 接続装置、接続構造体の製造方法、チップスタック部品の製造方法及び電子部品の実装方法
JP2013138177A (ja) * 2011-11-28 2013-07-11 Elpida Memory Inc 半導体装置の製造方法
US8704353B2 (en) * 2012-03-30 2014-04-22 Advanced Micro Devices, Inc. Thermal management of stacked semiconductor chips with electrically non-functional interconnects
KR102190382B1 (ko) * 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
JP5847749B2 (ja) * 2013-03-21 2016-01-27 株式会社東芝 積層型半導体装置の製造方法
KR101999114B1 (ko) * 2013-06-03 2019-07-11 에스케이하이닉스 주식회사 반도체 패키지
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630699B (zh) * 2015-05-29 2018-07-21 東芝記憶體股份有限公司 Semiconductor device
US10607964B2 (en) 2015-05-29 2020-03-31 Toshiba Memory Corporation Semiconductor device

Also Published As

Publication number Publication date
CN104425464A (zh) 2015-03-18
US20150069634A1 (en) 2015-03-12
JP2015053406A (ja) 2015-03-19

Similar Documents

Publication Publication Date Title
TW201511214A (zh) 半導體裝置
US8531021B2 (en) Package stack device and fabrication method thereof
TWI720035B (zh) 半導體裝置與其製造方法
US9607963B2 (en) Semiconductor device and fabrication method thereof
US9343387B2 (en) Package on package structure and fabrication method thereof
TWI569390B (zh) 電子封裝件及其製法
US9972606B2 (en) Three-dimensional hybrid packaging with through-silicon-vias and tape-automated-bonding
TW201501265A (zh) 層疊式封裝件及其製法
US20130015570A1 (en) Stacked semiconductor package and manufacturing method thereof
TW201438165A (zh) 半導體裝置及其製造方法
US10734322B2 (en) Through-holes of a semiconductor chip
US20180138158A1 (en) Fabrication method of package on package structure
JP2013219183A (ja) 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
TWI529876B (zh) 封裝堆疊結構及其製法
US10553558B2 (en) Semiconductor device
JP5547703B2 (ja) 半導体装置の製造方法
JP4829853B2 (ja) 半導体ｐｏｐ装置
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
KR102644598B1 (ko) 반도체 패키지
JP2013201218A (ja) 半導体装置とそれを用いた半導体モジュール
TWI550805B (zh) 晶片堆疊封裝結構
JP2014027145A (ja) 半導体装置
TWI459515B (zh) 半導體封裝結構
JP5297445B2 (ja) 半導体装置
WO2013051182A1 (ja) 半導体装置及びその製造方法