TW201429337A - 具有嵌入式電子元件之印刷電路板及其製造方法 - Google Patents

具有嵌入式電子元件之印刷電路板及其製造方法 Download PDF

Info

Publication number
TW201429337A
TW201429337A TW102136159A TW102136159A TW201429337A TW 201429337 A TW201429337 A TW 201429337A TW 102136159 A TW102136159 A TW 102136159A TW 102136159 A TW102136159 A TW 102136159A TW 201429337 A TW201429337 A TW 201429337A
Authority
TW
Taiwan
Prior art keywords
electronic component
core layer
rough surface
external electrodes
circuit board
Prior art date
Application number
TW102136159A
Other languages
English (en)
Other versions
TWI504321B (zh
Inventor
Seung-Eun Lee
Yee-Na Shin
Yul-Kyo Chung
Doo-Hwan Lee
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201429337A publication Critical patent/TW201429337A/zh
Application granted granted Critical
Publication of TWI504321B publication Critical patent/TWI504321B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

於此所揭露的是一種具有嵌入式電子元件之印刷電路板(PCB)，包括：一核心層，具有一模穴；一電子元件，被插入至模穴中，該電子元件具有一粗糙表面，粗糙表面形成於設置在電子元件之兩個側部上之外部電極之表面上，一低粗糙表面係形成於粗糙表面之一部分中；數個絕緣層，堆疊在核心層之上部及下部，並接合至插入地安置在模穴中之電子元件之一外周面；以及一外部電路圖案，設置於絕緣層上。

Description

具有嵌入式電子元件之印刷電路板及其製造方法
本發明是有關於一種具有嵌入式電子元件之印刷電路板(PCB)及其製造方法。
因為資訊科技領域中之包括蜂巢式行動電話之電子裝置已變得更輕薄短小，所以基板之尺寸受到限制，且因為要求電子裝置具有多功能，所以要求允許更多電子元件安裝於基板上，以在一有限區域中實施各種功能。
然而，基板尺寸的限制使得充分確保一個用於安裝電子元件之區域成為不可能，所以需要一種將電子元件嵌入在基板中之技術，電子元件例如是主動元件、被動元件等等，例如積體晶片(IC)，半導體晶片等等。近來，已發展一種將主動元件及被動元件嵌入在同一層中，或以一堆疊方式嵌入這種元件之技 術。
一般而言，在一種具有嵌入式元件之印刷電路板(PCB)之製造方法中，模穴係形成於基板之核心層(core)中，且將電子元件(例如各種元件、IC、半導體晶片等等)插入至模穴。接著，將例如預浸料等等之樹脂材料塗敷至模穴之內部與核心層(其中插入地安置電子元件)，用於固定電子元件並形成一絕緣層，一貫孔(via hole)或一貫通孔(through hole)係形成於絕緣層中，且經由電鍍而形成電路，以允許電子元件電性連接至基板之外部。
於此，電路圖案係經由電鍍而形成在貫孔或貫通孔及貫孔或貫通孔之一上部之內，俾能電性連接至嵌入在基板中之電子元件，且絕緣層係相繼堆疊在基板之上下表面上，用於製造一種具有嵌入式電子元件之多層PCB。
在具有嵌入式元件之相關技藝PCB中，為了提高相對於絕緣材料(覆蓋一個裝設在核心層中之電子元件之外周面)之接合性能，係形成具有一電子元件之外部電極之外周面，以具有一不均勻部分(或一不規則部分或一粗糙部分)。
然而，因為供電子元件與外部電路圖案之間的電性連接用之貫孔形成區域中之外部電極亦具有不均勻部分，所以各別產生貫孔龜裂(via crack)現象，其中填滿貫孔之內部的電鍍層係與外部電極分開。
又，在具有嵌入式元件之相關技藝PCB中，當藉由使用雷射而形成貫孔時，由於漫反射使得貫孔可能是有缺陷的， 而當在貫孔內電鍍一籽晶層時，電鍍籽晶層之厚度可能是不均勻的。此外，當執行去污或酸洗時，並未移除處理溶液，這導致布丁(pudding)現象等等。
[相關技藝文獻]
(專利文獻1)日本專利公開號2002-111219
本發明之一個目的是提供一種具有嵌入式電子元件之印刷電路板，其中提高了嵌入式電子元件之外部電極與填滿貫孔之電鍍層之接合可靠度。
本發明之另一個目的是提供一種具有嵌入式電子元件之印刷電路板之製造方法，其中提高了嵌入式電子元件之外部電極與填滿貫孔之電鍍層之接合可靠度。
依據本發明之一實施例，提供一種具有一嵌入式電子元件之印刷電路板(PCB)，包括：一核心層，具有一模穴；一電子元件，插入至模穴中，電子元件具有一粗糙表面，粗糙表面形成於設置在電子元件之兩個側部上之外部電極之表面上，一低粗糙表面係形成於粗糙表面之一部分中；數個絕緣層，堆疊在核心層之上部及下部，並接合至一個插入地安置在模穴中之電子元件之外周面；以及一外部電路圖案，設置於絕緣層上。
絕緣層可更具有將外電路圖案電性連接至外部電極之貫孔，並填滿在模穴與電子元件之間的空間。
核心層可具有數個具有一預定圖案之電路層，預定圖案形成於核心層之上下表面上，且核心層之上部及下部電路層係經由一貫通孔而電性連接。
低粗糙表面可以是一貫孔形成區域，貫孔形成區域連接至一個形成於絕緣層中之貫孔之下部，而外部電極之粗糙表面可具有範圍從0.05μm至1μm之表面粗糙度，且外部電極之低粗糙表面可具有等於或小於0.03μm之表面粗糙度。
依據本發明之另一實施例，提供一種具有一嵌入式電子元件之印刷電路板(PCB)之製造方法，包括：形成作為一核心層中之一貫通孔之一模穴，並將一載體裝設至核心層之一下表面；將一電子元件插入至模穴中，此電子元件具有數個形成於電子元件之兩個側部上之外部電極，並具有一形成於外部電極之一表面上之粗糙表面，及一形成於粗糙表面之一部分上之低粗糙表面；在核心層之一上部上形成數個絕緣層，此核心層具有嵌入於其中之電子元件；移除裝設至核心層之下表面之載體；在與上面形成絕緣層之核心層之表面位於相反側之一表面上，形成另一絕緣層；以及經由貫孔形成一電性連接至電子元件之外部電路圖案，貫孔形成於核心層之上部及下部之絕緣層中。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
A‧‧‧貫孔形成區域
C‧‧‧載體
100‧‧‧PCB
110‧‧‧核心層
111‧‧‧模穴
112‧‧‧電路層
113‧‧‧貫孔或貫通孔
120‧‧‧絕緣層
120a‧‧‧上部絕緣層
120b‧‧‧下部絕緣層
121‧‧‧貫孔
130‧‧‧電路圖案
131‧‧‧電鍍層
200‧‧‧電子元件
201‧‧‧本體
202‧‧‧外部電極
202a‧‧‧粗糙表面
202b‧‧‧低粗糙表面/低粗糙度表面
第1圖係為依據本發明之一實施例之具有嵌入式電子元件之印刷電路板(PCB)之剖面圖。
第2圖係為連續顯示依據本發明之一實施例之具有嵌入式電子元件之PCB之製造過程之視圖。
相對於依據本發明之具有嵌入式電子元件之印刷電路板(PCB)及其製造方法之目的之作用效果及技術組態，將藉由下述說明而清楚理解到，於說明書中將參考附圖來說明本發明之例示實施例。
具有嵌入式電子元件之印刷電路板(PCB)
首先，第1圖係為依據本發明之一實施例之一種具有嵌入式電子元件之印刷電路板(PCB)之剖面圖。
如所示，在一具有一嵌入式電子元件之PCB 100中，一電子元件200係裝設在一核心層110中，核心層110具有一模穴111，模穴111形成於核心層110中，絕緣層120係堆疊在核心層110之上部及下部，一個具有粗糙度Ra之粗糙表面202a係形成於嵌入在核心層110中之電子元件200之一外周面上，且一粗糙表面202a之貫孔形成區域具有一低粗糙表面202b。
具有一嵌入式電子元件之PCB 100係顯示成具有一 嵌入在單一位置中之電子元件200，但本發明並未受限於此，而電子元件可以以預定間隔被嵌入在一單元之每個PCB中，且可依據其型式裝設一個或多個電子元件200。
模穴111可形成為一核心層110中之貫通孔，且於此情況下，模穴111可藉由使用CNC而經由雷射機械加工或鑽孔形成。於此，模穴111可具有一寬度，此寬度大於或等於裝設於模穴111中之電子元件200之寬度。
又，具有一預定圖案之電路層112可分別形成於核心層110之上下表面上。各個電路層112可經由貫穿核心層110之貫孔或貫通孔113而電性連接。於此，核心層110可由絕緣材料所構成，且為了提高基板之散熱效率，核心層110可由例如鋁等等之金屬所構成。假使核心層係由金屬所構成，則用以避免短路之絕緣層或藉由使用陽極處理程序(anodizing process)之氧化絕緣層，係可在形成電路層之前更進一步被形成。
同時，電子元件200係被插入核心層110之模穴111中。電子元件200可以是被動元件(例如MLCC、LTCC、晶片電阻)，或主動元件(例如IC、半導體晶片、CPU等等)。於此，電子元件200可形成為高於核心層110，但顧及形成於核心層110之上部及下部之絕緣層120之厚度，最好是可形成電子元件200以具有與核心層110之高度相同的高度。
於此，關於電子元件200，將以具有如顯示在附圖中之形狀之被動元件之典型的MLCC作為例子來說明。電子元件 200可包括一本體201及正負外部電極202，本體201包括複數個形成於本體201中之內部電極，而正負外部電極202形成於本體201之兩個側部上。外部電極202兩者可經由形成於各個絕緣層120中之貫孔(via)121，而實體上連接及電性連接至外部電路圖案130。
絕緣層120可堆疊在核心層110之上下表面上，電子元件200分別嵌入於核心層110中。絕緣層120可以由一例如預浸料(PPG)等等之絕緣材料所構成，且可形成貫孔121以電性連接形成於核心層110之上下表面上之電路層112，以及形成於絕緣層120上之外部電路圖案130。於此情況下，貫孔121可連接至嵌入在核心層110中之電子元件200之外部電極202，所以電子元件200之外部電極202可經由貫孔121而電性連接至外部電路圖案130。於此，連接至貫孔121之下部的電子元件200之外部電極202之區域，係被定義為一貫孔形成區域'A'。
一粗糙表面202a可形成於一電子元件200之外周面上。形成於電子元件200之外周面上之粗糙表面202a，係可形成於外部電極202之表面上，並形成於暴露在外部電極202之間的本體201之上下表面上。又，除了電子元件200之上下表面以外，粗糙表面202a可只形成在外部電極202之表面上。
同時，貫孔形成區域A，也就是一個形成於絕緣層120上之貫孔121之一下部所連接到的區域，可形成為低粗糙表面202b，貫孔形成區域A被包括在形成於電子元件200之外周面 上之粗糙表面202a中。
與粗糙表面202a比較而言，電子元件200之外部電極202之低粗糙表面202b可形成為一相當平坦的表面，且粗糙表面202a之粗糙度Ra範圍可從0.05μm至1μm，而低粗糙表面202b之粗糙度Ra最好是等於或少於0.05μm。此外，就外部電極202之特徵而論，因為不可能使低粗糙度表面202b形成為一個具有零粗糙度之平坦表面(亦即沒有粗糙度Ra)，所以低粗糙表面202b之下限自然地大於0。
因此，因為在外部電極202之粗糙表面202a與絕緣層120之間的接觸面積，係由於如上所述所具體形成之電子元件200之外部電極202之表面粗糙度Ra範圍之內的相當大的表面粗糙度Ra而增加，所以可提高接合可靠度。又，與粗糙表面202a比較而言，形成於外部電極202上之低粗糙度表面202b係形成為一相當平坦的表面，相對於填滿絕緣層120之貫孔121之內部之電鍍層131之接合性能係被提高，用於避免連接不良，例如貫孔龜裂等等。
在具有一種如上所述所具體形成之嵌入式電子元件之PCB 100中，當製造出被插入至具有模穴111之核心層110之內部之電子元件200時，可藉由增加金屬粉末在電子元件200之酸洗或氧化表面中或摻雜外部電極202而形成粗糙表面202a，且在具有形成於外部電極202上之粗糙表面202a之電子元件200，或其整體表面被插入至核心層110之後，低粗糙表面202b可經由 一單獨製程而形成於外部電極202之貫孔形成區域A上。以下將參考一個顯示具有嵌入式電子元件之PCB之製造過程之圖式，來說明其之一種特定的製造方法。
絕緣層120可形成於之核心層110之上部及下部，電子元件200係嵌入核心層110中。絕緣層120可藉由堆疊一絕緣材料(亦即，例如預浸料之絕緣樹脂材料)並固化此絕緣材料而形成，且當絕緣層120被堆疊並固化時，可將樹脂導入至電子元件200之兩側中之模穴111之內部空間，用於固定電子元件200之位置。
複數個貫孔121可形成於絕緣層120中。像形成於核心層110中之模穴111一樣，貫孔121可藉由使用CNC以雷射機械加工或鑽孔來形成。在形成貫孔121之後，一電鍍層可形成於一個具有貫孔121之絕緣層120之上表面上，並被蝕刻以形成電性連接至電子元件200之電路圖案130。
具有嵌入式電子元件之PCB之製造方法
以下將參考附圖，說明如上所述所具體形成之具有嵌入式電子元件之PCB之製造方法。
第2圖係為連續顯示依據本發明之一實施例之具有嵌入式電子元件之PCB之製造過程之視圖。
首先，如第2A圖所示，模穴111係形成作為一個在核心層110中之貫通孔，核心層110係由絕緣材料所構成。模 穴111可經由雷射機械加工或鑽孔而形成。模穴111可形成以具有預定尺寸，且於此情況下，模穴111的尺寸可以是大於或等於插入於其中之電子元件200之寬度。
此外，載體C可裝設至核心層110之下表面。當電子元件200被插入至具體形成為貫通孔之模穴111時，載體C係為一種用以固定電子元件200之位置之構件。載體C足以避免電子元件200從模穴111被釋放，且可塗敷一種黏著劑(adhesive member)至載體C之上表面以暫時固定電子元件200。
接著，如第2B圖所示，電子元件200係被插入至核心層110之模穴111，俾能被安置在載體C上。具有與核心層110之厚度相同高度之電子元件200可被插入，而如果電子元件200之高度更高，則核心層110之厚度可以更厚以和電子元件200一樣高。
同時，在電子元件200被插入至核心層110之前，具有預定表面粗糙度Ra之粗糙表面202a可形成於一電子元件200之外周面上，或形成於電子元件200上之外部電極202之表面上。於此，粗糙表面202a之表面粗糙度Ra範圍可從0.05μm至1μm。如果粗糙表面202a具有小於0.05μm之表面粗糙度Ra，則可降低使絕緣層120接合至電子元件200之外周面之接合可靠度，而如果粗糙表面202a具有1μm以上的表面粗糙度Ra，則可維持相對於絕緣層120之接合可靠度，但在加工貫孔(via)時，雷射漫反射(laser scattered reflection)係由外部電極之粗糙表面所產 生，藉以在堆疊絕緣層120時，導致具有不規則形狀而非具有均勻尺寸之貫孔之缺陷加工，及外部電極202之接合表面上的孔洞之產生。
於此，粗糙表面202a可透過三種型式之方法，而形成於第2B圖所顯示之電子元件200之外部電極202上。依據第一方法，可對電子元件200之外部電極202之表面進行酸洗，以具有範圍從0.05μm至1μm之表面粗糙度Ra。在酸洗外部電極202中，可藉由一酸洗溶液對外部電極之表面蝕刻以提供粗糙度。依據第二方法，可對電子元件200之外部電極202之表面氧化，以提供範圍從0.05μm至1μm之表面粗糙度Ra。外部電極202之氧化可藉由使外部電極暴露至氧化溶液或氧化環境而達成，用於形成在外部電極202之表面上具有粗糙度之氧化膜。依據第三方法，在形成電子元件200之外部電極202中，增加用於形成外部電極之糊膏(paste)中的金屬粉末之含量，以獲得範圍從0.05μm到1μm之表面粗糙度Ra。在製造含銅(Cu)之糊膏以做為用於形成外部電極202之主要成分中，銅(Cu)金屬粉末之含量係被調整成範圍從30wt%至80wt%，以形成外部電極202，從而增加表面粗糙度Ra。
然後，如第2C圖所示，上部絕緣層120a係形成於核心層110之上部中，核心層110具有嵌入於其中之電子元件200。上部絕緣層120a可藉由堆疊絕緣材料而形成，且於此情況下，絕緣材料可透過加熱及壓縮而被固化。當加熱並壓縮絕緣材 料時，可將絕緣材料之一部分導入至一個在核心層110之模穴111與電子元件200之間的空間並固化，藉以固定電子元件200。或者，在形成上部絕緣層120a之前，可將黏著劑注入在電子元件200與模穴111之側壁之間，以固定電子元件200。
當完成上部絕緣層120a之堆疊時，移除裝設至核心層110之下表面之載體C。接著，如第2D圖所示，將核心層110倒置，且下部絕緣層120b係利用與上部絕緣層120a相同的方式被堆疊在一個與核心層110之表面位於相反側之表面上(上部絕緣層120a形成於核心層110上)，並透過加熱及壓縮被固化，以完成如第2D圖所示之絕緣層120之形成。
然後，如第2E圖所示，貫孔121可形成於上部及下部絕緣層上。貫孔121可藉由使用CNC以雷射機械加工或機械加工來形成，並可被形成以依據具有嵌入式電子元件之PCB之電路圖案之設計，連接至形成於核心層110上之電路層112，以及裝設在核心層110中之電子元件200之外部電極202之表面。
在貫孔121形成於如第2E圖所示之絕緣層120中之後，使電鍍層形成在貫孔121之內的情況下，當填滿貫孔121之電鍍層接合至形成於電子元件200之外部電極202上之粗糙表面202a時，由於粗糙表面202a之相當高的粗糙度Ra，可能在電鍍層與粗糙表面202a之間產生貫孔龜裂，且當在形成電鍍層之前執行去污(de-smearing)處理時，布丁(pudding)現象等等可在粗糙表面202a上產生而增加龜裂產生。因此，可能需要更進一步在粗 糙表面202a上執行平坦化製程。
因此，如第2E圖所示，一個形成於絕緣層120中之貫孔121之下表面，亦即，電子元件200之外部電極202之貫孔形成區域'A'，最好是形成為具有等於或小於0.05μm之表面粗糙度Ra之低粗糙表面202b。
電子元件200之外部電極202之低粗糙表面202b可藉由使用雷射或透過電解拋光來平坦化一粗糙表面而形成，且貫孔形成區域'A'可透過蝕刻來形成。又，低粗糙表面202b可藉由使用砂礫清除(sand blast)而透過機械拋光來形成。
在它們之間，關於使用電解拋光形成貫孔形成區域'A'之低粗糙表面202b，貫孔121係形成於絕緣層120中，貫孔121之下表面係被電鍍，隨後接受電解拋光製程。然後，電鍍層係形成於貫孔之下表面上，且甚至電子元件200之外部電極202亦受到電解拋光，以平坦化外部電極202之貫孔形成區域'A'。於此，即使形成於核心層110上之電路層112之表面與電子元件200之外部電極202亦可受到電解拋光，仍可同時提高在貫孔121與外部電極202之表面之間或在貫孔121與電路層112之電路圖案之間的接合可靠度。
最後，如第2F圖所示，電鍍層係形成在貫孔121之內，貫孔121係形成於絕緣層120中，且外部電路圖案130係藉由蝕刻電鍍層131而形成，從而完成具有嵌入式電子元件之PCB之製造。
具有嵌入式電子元件之PCB之可靠度之評估
相較於只有一粗糙表面而沒有一低粗糙表面係形成於電子元件之外部電極上之情況，在如第1及2圖所示而製造出之PCB之嵌入式電子元件之外部電極，與透過上述製程而形成之貫孔形成區域之間的接合可靠度之取樣測量顯示出，當一PCB係利用一形成於外部電極上之低粗糙表面被製造時，提高了在外部電極與絕緣層之間的接合強度，並避免了一貫孔與電鍍層之龜裂產生。
首先，在評估具有嵌入式電子元件之PCB之接合可靠度之前，範圍從0.05μm至2μm之粗糙表面係形成於電子元件之外部電極之整體表面上，並被嵌入在核心層110之模穴111中，貫孔係被形成以具有不同尺寸，且在填滿貫孔121之內部之電鍍層與電子元件之外部電極202之間的接合可靠度的評估結果係如表1所示於下。
在表1之結果中，粗糙表面係基於在電子元件之外部電極上酸洗，藉由執行蝕刻而整體形成，而粗糙度Ra之尺寸係藉由調整酸洗期間而被調整。
因此，吾人瞭解到當電子元件之外部電極之表面粗糙度係大於或等於0.05μm時，貫孔之尺寸是不足夠的，且在檢驗貫孔之外部時，貫孔具有缺陷角度，而不管貫孔之尺寸為何，在每個情況下，龜裂都會在填滿貫孔與外部電極之表面之電鍍層中產生。此外，吾人瞭解到，當電子元件之外部電極之表面粗糙度Ra係大於或等於1μm時，貫孔龜裂產生頻率是嚴重的。
接著，為了評估具有嵌入式電子元件之PCB之接合可靠度，範圍從0.05μm至1μm之粗糙表面係形成於電子元件之外部電極上，0.5μm或更少之低粗糙表面係形成於貫孔形成區域'A'(連接至形成於絕緣層120中之貫孔121)中，並且評估在連接至低粗糙表面之貫孔之內的電鍍層與作為一低粗糙表面之貫孔形成區域A之間的接合可靠度。評估結果係顯示於以下的表2中。
在表2之結果中，粗糙表面係基於在電子元件之外 部電極上酸洗，藉由執行蝕刻而整體形成，包括具有粗糙表面之外部電極之電子元件係被嵌入在核心層110之模穴111中，貫孔121係形成於堆疊在核心層110之上下表面上之絕緣層中，而外部電極202之貫孔形成區域'A係被平坦化為一低粗糙表面，且電鍍層係形成在貫孔中。
如表2所示，吾人瞭解到當貫孔形成區域'A'係形成為一低粗糙表面且貫孔之內部係以一電鍍層填滿時，貫孔之外部之檢驗是良好的，並避免了在貫孔內的電鍍層與外部電極之間的接觸介面中的電鍍層之剝離。
如上所述，在具有嵌入式PCB之PCB及其製造方法的情況下，因為粗糙表面係形成於嵌入在構成PCB之核心層中之電子元件之外部電極上，且低粗糙表面係形成於包括在粗糙表面中之貫孔形成區域上，所以增加了在絕緣層與外部電極之間的接觸面積，藉以提高在電子元件與絕緣層之間的接合可靠度。
又，因為形成於外部電極之貫孔形成區域中之低粗糙表面相對於粗糙表面係形成為平坦表面，所以可提高在填滿貫孔之內部之電鍍層與外部電極之間的接合性能，藉以避免連接不良，例如貫孔龜裂等等。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者 為準。
A‧‧‧貫孔形成區域
100‧‧‧PCB
110‧‧‧核心層
111‧‧‧模穴
112‧‧‧電路層
113‧‧‧貫孔或貫通孔
120‧‧‧絕緣層
120a‧‧‧上部絕緣層
120b‧‧‧下部絕緣層
121‧‧‧貫孔
130‧‧‧電路圖案
131‧‧‧電鍍層
200‧‧‧電子元件
201‧‧‧本體
202‧‧‧外部電極
202a‧‧‧粗糙表面
202b‧‧‧低粗糙表面/低粗糙度表面

Claims (17)

  1. 一種印刷電路板(Printed Circuit Board,PCB)，具有一嵌入式電子元件，該印刷電路板包括：一核心層(core)，具有一模穴(cavity)；一電子元件，被插入至該模穴中，該電子元件具有一粗糙表面，該粗糙表面形成於數個外部電極之數個表面上，該些外部電極設置在該電子元件之兩個側部上，一低粗糙表面係形成於該些粗糙表面之一部分中；數個絕緣層，堆疊在該核心層之上部及下部，並接合至插入地安置在該模穴中之該電子元件之一外周面；以及一外部電路圖案，設置於該些絕緣層上。
  2. 如申請專利範圍第1項所述之印刷電路板，其中該電子元件係為一多層陶瓷電容器(Multilayer Ceramic Capacitor,MLCC)，該MLCC包括數個形成於該電子元件之兩個側部上之外部電極，及一個設置在該些外部電極之間的本體。
  3. 如申請專利範圍第1項所述之印刷電路板，其中該些絕緣層更具有數個貫孔，該些貫孔將該外電路圖案電性連接至該些外部電極。
  4. 如申請專利範圍第1項所述之印刷電路板，其中該些絕緣層填滿在該模穴與該電子元件之間的空間。
  5. 如申請專利範圍第1項所述之印刷電路板，其中該核心層具有數個電路層，該些電路層具有一預定圖案，該預定圖案形 成於該核心層之上下表面上，且該核心層之該上部及下部電路層係經由一貫通孔而電性連接。
  6. 如申請專利範圍第3項所述之印刷電路板，其中該低粗糙表面係為一貫孔形成區域，該貫孔形成區域連接至形成於該絕緣層中之該貫孔之一下部。
  7. 如申請專利範圍第1項所述之印刷電路板，其中該外部電極之該粗糙表面具有範圍從0.05μm至1μm之表面粗糙度。
  8. 如申請專利範圍第6項所述之印刷電路板，其中該外部電極之該低粗糙表面具有等於或小於0.03μm之表面粗糙度。
  9. 一種具有一嵌入式電子元件之印刷電路板之製造方法，該方法包括：形成作為一核心層中之一貫通孔之一模穴，並將一載體裝設至該核心層之一下表面；將一電子元件插入至該模穴中，該電子元件具有數個形成於該電子元件之兩個側部上之外部電極，並具有一個形成於該些外部電極之一表面上之粗糙表面，以及一個形成於該粗糙表面之一部分上之低粗糙表面；在該核心層之一上部上形成數個絕緣層，該核心層具有嵌入於其中之該電子元件；移除裝設至該核心層之該下表面之該載體；在一表面上形成另一個絕緣層，其中該表面係與上面形成有該絕緣層之該核心層之該表面位於相反側；以及 經由數個貫孔形成一電性連接至該電子元件之一外部電路圖案，該些貫孔形成於該核心層之上部及下部之該些絕緣層中。
  10. 如申請專利範圍第9項所述之方法，更包括：在該電子元件插入至該模穴之前，在該電子元件之該些外部電極上形成一粗糙表面，並上面形成有該些粗糙表面之該些外部電極之上部及下部上形成一低粗糙表面。
  11. 如申請專利範圍第9項所述之方法，其中形成於該電子元件之該些外部電極上之該低粗糙表面係為一貫孔形成區域，該貫孔形成區域連接至堆疊在該核心層之上部及下部之該些絕緣層之數個貫孔。
  12. 如申請專利範圍第10項所述之方法，其中形成於該電子元件之該些外部電極上之該粗糙表面係為一表面，該表面係藉由酸洗該電子元件之該些外部電極之一表面，經由蝕刻來提供表面粗糙度而形成。
  13. 如申請專利範圍第10項所述之方法，其中形成於該電子元件之該些外部電極上之該粗糙表面係為一表面，該表面係藉由氧化該電子元件之該些外部電極之一表面以形成一氧化膜，來提供表面粗糙度而形成。
  14. 如申請專利範圍第10項所述之方法，其中形成於該電子元件之該些外部電極上之該粗糙表面，係藉由在一電極糊膏中包括30wt%至80wt%之銅(Cu)粉末，用以形成該電子元件之該些外部電極，以提供表面粗糙度而形成。
  15. 如申請專利範圍第12至14項之任一項所述之方法，其中該粗糙表面之該表面粗糙度範圍是從0.05μm至1μm。
  16. 如申請專利範圍第11項所述之方法，其中形成於該電子元件之該些外部電極上之該低粗糙表面，係藉由選自於下述之其中一種方法而形成：一種藉由使用一雷射平坦化該粗糙表面之一部分之方法，一種藉由使用電解拋光平坦化該粗糙表面之一部分之方法，以及一種使用砂礫清除之機械拋光方法。
  17. 如申請專利範圍第16項所述之方法，其中該低粗糙表面之表面粗糙度係等於或小於0.05μm。
TW102136159A 2012-12-27 2013-10-07 具有嵌入式電子元件之印刷電路板及其製造方法 TWI504321B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120155031A KR101497192B1 (ko) 2012-12-27 2012-12-27 전자부품 내장 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201429337A true TW201429337A (zh) 2014-07-16
TWI504321B TWI504321B (zh) 2015-10-11

Family

ID=51015861

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102136159A TWI504321B (zh) 2012-12-27 2013-10-07 具有嵌入式電子元件之印刷電路板及其製造方法

Country Status (4)

Country Link
US (2) US10015884B2 (zh)
JP (3) JP2014131006A (zh)
KR (1) KR101497192B1 (zh)
TW (1) TWI504321B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693868B (zh) * 2015-04-02 2020-05-11 芬蘭商塔克圖科技有限公司 用於電子裝置的多層結構以及製造其之方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101761937B1 (ko) * 2012-03-23 2017-07-26 삼성전기주식회사 전자 부품 및 그 제조 방법
ES2721014T3 (es) 2013-05-09 2019-07-26 Intel Ip Corp Comunicaciones de pequeños datos
JP2016111359A (ja) * 2014-12-05 2016-06-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵印刷回路基板及びその製造方法
US10306777B2 (en) * 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
JP2016152310A (ja) * 2015-02-17 2016-08-22 京セラ株式会社 電子部品内蔵型配線基板およびその製造方法
JP2016157721A (ja) * 2015-02-23 2016-09-01 京セラ株式会社 配線基板の製造方法
JP2016181663A (ja) * 2015-03-25 2016-10-13 Tdk株式会社 積層コンデンサ
JP2017005232A (ja) * 2015-06-16 2017-01-05 京セラ株式会社 電子部品内蔵型配線基板
US10674611B2 (en) * 2015-06-29 2020-06-02 NagraID Security Method of reducing the thickness of an electronic circuit
US10298059B2 (en) * 2015-10-02 2019-05-21 Samsung EIectro-Mechanics Co., Ltd. Cover and electronic device including the same
JP2017183574A (ja) * 2016-03-31 2017-10-05 株式会社村田製作所 電子部品及び電子部品内蔵型基板
US20170287870A1 (en) * 2016-04-01 2017-10-05 Powertech Technology Inc. Stacked chip package structure and manufacturing method thereof
JP7056226B2 (ja) 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
US10950688B2 (en) * 2019-02-21 2021-03-16 Kemet Electronics Corporation Packages for power modules with integrated passives
KR20190116123A (ko) * 2019-07-04 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR102620521B1 (ko) * 2019-07-05 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터
KR20190116122A (ko) * 2019-07-04 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20190116124A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
CN115527773A (zh) * 2019-07-04 2022-12-27 三星电机株式会社 多层陶瓷电容器
CN117275940A (zh) * 2019-07-04 2023-12-22 三星电机株式会社 多层陶瓷电容器
KR20190116126A (ko) * 2019-07-05 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20190116145A (ko) * 2019-08-02 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
CN113163572A (zh) 2020-01-22 2021-07-23 奥特斯(中国)有限公司 具有覆盖有超薄过渡层的部件的部件承载件
JP2022032641A (ja) * 2020-08-13 2022-02-25 株式会社村田製作所 部品内蔵基板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55145396A (en) * 1979-04-27 1980-11-12 Furukawa Circuit Foil Copper foil for printed circuit and method of fabricating same
JPS56155592A (en) * 1980-04-03 1981-12-01 Furukawa Circuit Foil Copper foil for printed circuit and method of manufacturing same
JP4953499B2 (ja) 1999-09-02 2012-06-13 イビデン株式会社 プリント配線板
JP4641589B2 (ja) 2000-05-19 2011-03-02 イビデン株式会社 コンデンサおよび多層プリント配線板
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
JP4610067B2 (ja) 2000-09-27 2011-01-12 京セラ株式会社 電気素子内蔵型配線基板の製造方法
JP2002203736A (ja) * 2000-12-28 2002-07-19 Nec Tokin Corp 積層セラミックコンデンサの製造方法
JP3962714B2 (ja) * 2003-09-30 2007-08-22 Ｔｄｋ株式会社 セラミック電子部品の製造方法
JP4649847B2 (ja) * 2004-02-25 2011-03-16 株式会社村田製作所 チップ型電子部品
JP2006228833A (ja) 2005-02-15 2006-08-31 Sekisui Chem Co Ltd 貫通電極付きｉｃチップ
JP4846258B2 (ja) * 2005-03-31 2011-12-28 京セラＳｌｃテクノロジー株式会社 配線基板及びその製造方法
TWI275149B (en) * 2005-05-09 2007-03-01 Phoenix Prec Technology Corp Surface roughing method for embedded semiconductor chip structure
JPWO2007142352A1 (ja) 2006-06-09 2009-10-29 国立大学法人 熊本大学 めっき膜の形成方法および材料
TWI401007B (zh) * 2007-01-02 2013-07-01 Unimicron Technology Corp 嵌埋被動元件之電路板結構之製法
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
EP2157842B1 (en) * 2007-05-17 2018-03-14 Fujikura, Ltd. Laminated wiring board and method for manufacturing the same
JP5007746B2 (ja) * 2007-06-15 2012-08-22 株式会社村田製作所 部品内蔵基板
TWI455672B (zh) 2007-07-06 2014-10-01 Murata Manufacturing Co A method for forming a hole for connecting a conductor for a layer, a method for manufacturing a resin substrate and a component-mounted substrate, and a method of manufacturing a resin substrate and a component
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2010003800A (ja) * 2008-06-19 2010-01-07 Murata Mfg Co Ltd チップ部品及びその製造方法並びに部品内蔵モジュール及びその製造方法
US20100212946A1 (en) * 2009-02-20 2010-08-26 Ibiden Co., Ltd Wiring board and method for manufacturing the same
KR101084252B1 (ko) * 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
KR20110122008A (ko) 2010-05-03 2011-11-09 삼성전기주식회사 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법
JP5777302B2 (ja) * 2010-07-21 2015-09-09 株式会社村田製作所 セラミック電子部品の製造方法、セラミック電子部品及び配線基板
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2012160500A (ja) * 2011-01-31 2012-08-23 Sony Corp 回路基板、半導体部品、半導体装置、回路基板の製造方法、半導体部品の製造方法及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693868B (zh) * 2015-04-02 2020-05-11 芬蘭商塔克圖科技有限公司 用於電子裝置的多層結構以及製造其之方法
TWI729767B (zh) * 2015-04-02 2021-06-01 芬蘭商塔克圖科技有限公司 用於電子裝置的多層結構以及製造其之方法

Also Published As

Publication number Publication date
KR101497192B1 (ko) 2015-02-27
JP5902266B2 (ja) 2016-04-13
KR20140084974A (ko) 2014-07-07
JP6325489B2 (ja) 2018-05-16
US10015884B2 (en) 2018-07-03
JP2014131006A (ja) 2014-07-10
US20180279478A1 (en) 2018-09-27
TWI504321B (zh) 2015-10-11
JP2014239258A (ja) 2014-12-18
JP2015179879A (ja) 2015-10-08
US20140182911A1 (en) 2014-07-03
US10887995B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
TWI504321B (zh) 具有嵌入式電子元件之印刷電路板及其製造方法
TWI518716B (zh) 嵌入式多層陶瓷電子組件及具有嵌入式多層陶瓷電子組件的印刷電路板
JP6096638B2 (ja) 積層セラミックキャパシタ及びこれを含む印刷回路基板
TWI482183B (zh) 嵌入式多層陶瓷電子組件及其製造方法，以及具有嵌入式多層陶瓷電子組件於其內的印刷電路板
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
US9307643B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
US20150014027A1 (en) Wiring board and method for manufacturing the same
US20150213946A1 (en) Printed wiring board
US7463475B2 (en) Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component
JP2008066712A (ja) 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
JPWO2015151809A1 (ja) 積層配線基板およびこれを備えるプローブカード
US20160336110A1 (en) Electronic component and method for producing the same
JP2011133456A (ja) 柱状導電体を用いて形成した多層セラミック基板とプローブ基板、及びその製造方法
JP2014082488A (ja) コア基板及びその製造方法並びにメタルビア用構造体
US20160353576A1 (en) Electronic component built-in substrate and electronic device
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
CN111508925A (zh) 薄介电质通孔中足够厚竖向厚度的电可靠桥的部件承载件
JP2011124257A (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
JP5524680B2 (ja) 配線基板内蔵用コンデンサの製造方法
JP2014096446A (ja) 電子部品内蔵配線板およびその製造方法
WO2024062808A1 (ja) 配線基板
KR101162506B1 (ko) 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법
CN110381675B (zh) 一种电路板结构及其制造方法