JP2016111359A - 電子部品内蔵印刷回路基板及びその製造方法 - Google Patents
電子部品内蔵印刷回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2016111359A JP2016111359A JP2015232268A JP2015232268A JP2016111359A JP 2016111359 A JP2016111359 A JP 2016111359A JP 2015232268 A JP2015232268 A JP 2015232268A JP 2015232268 A JP2015232268 A JP 2015232268A JP 2016111359 A JP2016111359 A JP 2016111359A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- printed circuit
- circuit board
- cavity
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】電子部品内蔵印刷回路基板の製造方法を提供する。【解決手段】コア基板にキャビティを加工するステップと、キャビティが加工されたコア基板の一面に支持台を付着するステップと、キャビティ内に電子部品130を挿入するステップと、電子部品を液状接着剤140を用いて上記キャビティの側壁に固定するステップと、支持台を除去するステップと、支持台が除去されたコア基板の両面に絶縁層120及び銅箔層150を同時に積層するステップと、を含むことができる。【選択図】図1
Description
本発明は、電子部品内蔵印刷回路基板及びその製造方法に関する。
近年、電子産業の発達に伴って電子製品の軽薄短小化が行われつつあり、印刷回路基板の小型化及薄型化に対する要求がますます増加している。しかし、印刷回路基板の表面に電子部品を実装するので、基板の厚さを低減することは困難となっている。
これにより、従来の表面実装方式とは異なる方式の電子部品の実装方式が注目されている。新たな方式の電子部品実装方式としては、ICのような能動素子、抵抗やキャパシタなどの受動素子を印刷回路基板の内部に実装する電子部品内蔵印刷回路基板がある。
しかし、電子部品内蔵印刷回路基板の製造方法において、よく使用されているキャビティ工法は、両方の積層材を同時に積層する従来の基板製作工程に比べて、工程時間が多く必要となる。このため、量産時間の増加、工程費の増加、人件費の増加等時間的、経済的損失が大きくなっている。
本発明は、電子部品が印刷回路基板に内蔵された電子部品内蔵印刷回路基板を製造することにおいて、電子部品をキャビティ内に挿入した後、コア基板の両面に絶縁層及び銅箔層を同時に積層して製造する電子部品内蔵印刷回路基板及びその製造方法を提供することに目的がある。
本発明の上記目的は、コア基板にキャビティを加工し、上記キャビティが加工されたコア基板の一面に支持台を付着した後、上記キャビティ内に電子部品を挿入し、上記電子部品を液状接着剤を用いて上記キャビティの側壁に固定し、上記支持台を除去した後に、上記支持台が除去されたコア基板の両面に絶縁層及び銅箔層を同時に積層することにより達成することができる。
このとき、キャビティの加工は、二酸化炭素(CO2)レーザ、YAG(イットリウム、アルミニウム、柘榴石)レーザ、ガラスレーザなどを用いたレーザ加工により行われることができ、キャビティの大きさは電子部品の大きさよりも大きく形成することができる。
また、上記電子部品としては、MLCC、LTCC、チップ、抵抗体などの受動素子や、IC、半導体チップなどの能動素子ガある。
電子部品をキャビティの側壁に固定するために用いられる液状接着剤は、UV硬化型液状接着剤であって、微細ノズルを用いて噴射することができる。
上記コア基板の両面に絶縁層及び銅箔層を同時に積層する前に、コア基板の両面にプラズマ処理工程を行うことができ、絶縁層及び銅箔層の同時積層は、熱と圧力を同時に加える高温、高圧プレッシング方式を用いて行うことができる。
一方、本発明の目的は、キャビティが形成されたコア基板、上記キャビティに内蔵された電子部品及び上記電子部品を上記キャビティの側壁に固定する接着層を提供することによっても達成することができる。このとき、上記接着層は、液状接着剤が硬化して形成されることができる。
本発明の利点及び特徴、そしてそれらを達成する方法は、添付した図面とともに詳細に後述する実施形態を参照すれば明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されず、異なる様々な形態で実現することができる。本実施形態は、本発明の開示が完全になるようにするとともに、本発明の属する技術分野で通常の知識を有した者に発明の範疇を完全に伝達するために提供されることができる。
本明細書で用いられた用語は、実施形態を説明するためのものであり、本発明を限定するものではない。本明細書において、単数形は、文章で特に言及しない限り複数形も含む。明細書で用いられる「含む(comprise)」及び/または「含んでいる(comprising)」は、言及された構成要素、ステップ、動作及び/または電子部品は一つ以上の他の構成要素、ステップ、動作及び/または電子部品の存在または追加を排除しない。
以下に、添付された図面に基づいて本発明の構成及び作用効果をさらに詳細に説明する。
電子部品内蔵印刷回路基板は、能動素子または受動素子が基板に内蔵されている基板であって、能動素子及び受動素子が基板の表面を共有している従来の印刷回路基板とは異なって、印刷回路基板の表面に余裕空間を確保できるという利点がある。また、従来の印刷回路基板に比べて配線密度を高めることができ、さらにコンパクトな電子機器の開発が可能となる。
図1は、本発明の一実施形態に係る電子部品内蔵印刷回路基板を示す断面図である。参照として、図面の構成要素は、必ずしも縮尺に応じて示されたものではなく、例えば、本発明の理解を容易にするために、図面の一部構成要素の大きさを他の構成要素に比べて誇張して示すことができる。
図1を参照すると、本発明の電子部品内蔵印刷回路基板100は、第1絶縁層110と第2絶縁層120、第1絶縁層110に内蔵された電子部品130、電子部品130と第1絶縁層110の側壁とを接着させる接着層140、銅箔層150、及び内部回路層160で構成されることができる。
第1絶縁層110は、片面印刷回路基板や両面印刷回路基板または多層印刷回路基板などに含まれたコア層となることができる。
すなわち、図1の第1絶縁層110は、基板を構成する多数の絶縁層のうち、電子部品130が内蔵されるキャビティが形成された絶縁層のみを示したものであって、図1の第1絶縁層110は、それ自体が基板となることができ、またはその上部にビルドアップ層が積層されることもできる。
第1絶縁層110は、エポキシのような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、及び光硬化性樹脂のうちの少なくともいずれか1種を含むことができる。第1絶縁層110が基板のコア層となる場合、第1絶縁層110は、ガラス繊維や無機フィラーなどのような補強材が上記樹脂に含浸されたプリプレグであることができる。
第1絶縁層110に内蔵された電子部品130は、MLCC、LTCC、チップ、抵抗体などの受動素子、またはIC、半導体チップなどの能動素子であることができる。
第2絶縁層120は、絶縁材の積層により形成され、絶縁材の加熱、圧着により硬化されることができる。絶縁材の加熱、圧着時に、第1絶縁層110のキャビティ210と電子部品130との間の空間に絶縁材の一部が流入されて硬化されるこよにより、電子部品130の位置を固定することができる。
一方、接着層140は、液状接着剤を用いて形成され、電子部品130を第1絶縁層110に形成されたキャビティ内に固定するために、電子部品130と第1絶縁層110の側壁との間に液状接着剤を塗布することにより形成されることができる。このとき、液状接着剤は、UVに反応するUV硬化型液状接着剤を用いることができるが、液状接着剤の種類がこれに限定されるものではない。
また、第1絶縁層110の両面に第2絶縁層120と銅箔層150とを同時に積層した後には、銅箔層150をエッチングして外部回路層を形成することができる。外部回路層は、2次元的にパターニングされた金属配線であって、その用途に応じて接地領域を形成する接地配線、電源供給の手段となる電源配線、そして信号伝達機能を果たす信号配線などに用いることができ、外部回路層の一部は、実装電子部品と電気的に接続するパッドとすることができる。
以下では、本発明の一実施形態に係る電子部品内蔵印刷回路基板の製造ステップを図2から図7を参照して具体的に説明する。
図2は、本発明の一実施形態に係る電子部品内蔵印刷回路基板の内層キャビティの加工ステップを示す図である。
キャビティ210は、電子部品130(図4等参照)を基板の中に内蔵するために基板に形成する内部空間である。基板にキャビティ210を形成して電子部品を内蔵すると、製品の小型化及薄型化が可能となる。
図2を参照すると、キャビティ210は、コア基板200にレーザ加工またはCNCを用いたドリリング加工により形成することができる。本実施形態では、レーザ加工によりキャビティ210を形成することができ、これは、ドリリング加工によりキャビティ210を形成することに比べて高い精度でキャビティ210を形成することができる。
キャビティ210の形成に使用されるレーザは、二酸化炭素(CO2)レーザ、YAG(イットリウム、アルミニウム、柘榴石)レーザ、ガラスレーザのうちのいずれかであってもよいが、特にこれらに限定されるものではない。
キャビティ210内に電子部品130(図4等参照)を挿入するためには、キャビティ210が電子部品130(図4等参照)の大きさよりも大きく形成される必要がある。しかし、キャビティ210が電子部品130(図4等参照)の大きさより大きすぎると、キャビティ210と電子部品130(図4等参照)との間にボイド(void)が発生することがある。また、本実施形態のように、液状接着剤を用いて電子部品130(図4等参照)とキャビティ210の側壁とを接着させる場合、液状接着剤が流れ落ちるという問題が発生することがある。したがって、キャビティ210の大きさは、液状接着剤が粘度を保持しながら充填できる大きさに形成されることが好ましい。このときキャビティ210の幅は、電子部品130(図4等参照)の幅より100〜130μm程度大きく形成することができる。
図3は、本発明の一実施形態に係る電子部品内蔵印刷回路基板において、電子部品を臨時固定するための支持台の付着ステップを示す図である。
図2及び図3を参照すると、コア基板200の一面に、片面のみに接着性を有した支持台220を付着することができる。支持台220は、電子部品130(図4等参照)をキャビティ210内に挿入時、電子部品を臨時に固定するための部材である。また、後続工程が行われるまで電子部品130(図4等参照)がキャビティ210内で離脱しないようにすることができる。このとき、支持台220の種類は特に限定されないが、フィルム形態の接着テープまたはジグ状のPET、PE、PVCなどの板状硬化樹脂を用いることができる。
図4は、本発明の一実施形態に係る電子部品内蔵印刷回路基板の電子部品を挿入するステップを示す図である。
図2及び図4を参照すると、電子部品130は、キャビティ210内に挿入され、支持台220の接着面に付着することができる。
電子部品130は、MLCC、LTCC、チップ、抵抗体などの受動素子、またはIC、半導体チップなどの能動素子であることができる。
電子部品130が支持台220の接着面に付着すると、電子部品130は、その位置を離脱しないことになる。
図5は、本発明の一実施形態に係る電子部品内蔵印刷回路基板において、電子部品を固定するための液状接着剤の塗布及び硬化ステップを示す図である。
図2及び図5を参照すると、電子部品130をキャビティ210内に固定するために、電子部品130とキャビティ210の側壁との間に液状接着剤を塗布して接着層140を形成することができる。
液状接着剤としては、UVに反応するUV硬化型液状接着剤を用いることができ、熱硬化型液状接着剤を用いて電子部品130をキャビティ210の側壁に固定することもできる。液状接着剤の種類は、特にこれに限定されることはない。
接着層140は、液状接着剤を微細ノズルを用いて適量噴射し、液状接着剤が硬化して形成されることができる。接着層140は、支持台220が除去されてもキャビティ210内に電子部品130を固定させることができる。
本実施形態では、UV硬化型液状接着剤を用いて、UV硬化により接着層140を形成したが、これに限定されない。すなわち、熱硬化型液状接着剤を塗布した後、熱硬化により接着層140を形成することもできる。
図6は、本発明の一実施形態に係る電子部品内蔵印刷回路基板の支持台の除去ステップを示す図である。
図1、図2、図3及び図6を参照すると、コア基板200から支持台220を除去する。液状接着剤の塗布及び硬化工程を介してキャビティ210と電子部品130との間には接着層140が形成されたので、支持台を除去しても電子部品130の位置が逸脱することはない。
また、支持台220が除去されることにより、第2絶縁層120及び銅箔層150をコア基板200の両面に積層することができる。
図7は、本発明の一実施形態に係る電子部品内蔵印刷回路基板の両面に同時積層するステップを示す図である。
図2、図3及び図7を参照すると、電子部品130が接着層140によりキャビティ210内に固定されると、コア基板200の上部、下部に第2絶縁層120及び銅箔層150を同時に積層することができる。
このとき、第2絶縁層120と銅箔層150とをコア基板200に同時積層する前に、コア基板200にプラズマ処理を行うことができる。プラズマ処理工程は、コア基板200の表面に粗度を形成するために行われることができ、支持台220が付着されたコア基板200の一面を清浄するための前処理工程として行うことができる。
接着層140により電子部品130をキャビティ210内に固定しない場合は、電子部品130が支持台220によりコア基板200のキャビティ210内に固定された状態で第2絶縁層120及び銅箔層150を積層することになるので、まず支持台220の付着されていない裏面に第2絶縁層120及び銅箔層150を積層した後に、支持台220を除去し、残りの面に第2絶縁層120及び銅箔層150を積層することになる。
しかし、本発明の実施形態によれば、接着層140により電子部品130をキャビティ210内に固定するので支持台220がなくても、電子部品130がコア基板200のキャビティ210内に固定されることができる。したがって、第1絶縁層110の両面に第2絶縁層120及び銅箔層150を同時に積層することが可能となる。
このとき、第2絶縁層120及び銅箔層150の積層は、熱と圧力を同時に加える高温、高圧プレッシング方式を用いて行われることができる。
本発明の実施形態のように、コア基板200の両面に第2絶縁層120及び銅箔層150を同時に積層すると、工程ステップ(step)が減少し、工程リードタイムが短縮され、コストを低減することができる。
以上の詳細な説明は、本発明を例示するものである。また、上述した内容は本発明の好ましい実施形態を示すにすぎず、本発明は様々な異なる組み合わせ、変更及び環境にて用いることができる。すなわち、本明細書に開示された発明の概念の範囲、記述した開示内容と均等な範囲及び/または当業界の技術または知識の範囲内で変更または修正することが可能である。上述した実施形態は、本発明を実施するに当たって最善の状態を説明するためのものであり、本発明のような他の発明を使用するに当たって、当業界に知られている他の状態への実施、そして発明の具体的な適用分野及び用途から要求される様々な変更も可能である。したがって、以上の発明の詳細な説明は、開示された実施状態により本発明を制限するものではない。また、添付された請求範囲は、他の実施状態も含むものとして解釈されるべきである。
100 電子部品内蔵印刷回路基板
110 第1絶縁層
120 第2絶縁層
130 電子部品
140 接着層
150 銅箔層
160 内部回路層
200 コア基板
210 キャビティ
220 支持台
110 第1絶縁層
120 第2絶縁層
130 電子部品
140 接着層
150 銅箔層
160 内部回路層
200 コア基板
210 キャビティ
220 支持台
Claims (14)
- キャビティが形成されたコア基板と、
前記キャビティに内蔵された電子部品と、
前記電子部品を前記キャビティの側壁に固定する接着層と、
を含む電子部品内蔵印刷回路基板。 - 前記接着層は、液状接着剤が硬化して形成された請求項1に記載の電子部品内蔵印刷回路基板。
- 前記液状接着剤は、UV硬化型液状接着剤である請求項2に記載の電子部品内蔵印刷回路基板。
- 前記印刷回路基板は、前記コア基板の両面にそれぞれ積層される絶縁層と、前記絶縁層上に形成される外部回路層と、をさらに含む請求項1から請求項3のいずれか1項に記載の電子部品内蔵印刷回路基板。
- 前記電子部品は、MLCC、LTCC、チップ、抵抗体、IC、半導体チップのうちのいずれか1つである請求項1から請求項4のいずれか1項に記載の電子部品内蔵印刷回路基板。
- コア基板にキャビティを加工するステップと、
前記キャビティが加工された前記コア基板の一面に支持台を付着するステップと、
前記キャビティ内に電子部品を挿入するステップと、
液状接着剤を用いて前記キャビティの側壁に前記電子部品を固定するステップと、
前記支持台を除去するステップと、
前記支持台が除去された前記コア基板の両面に絶縁層及び銅箔層を同時に積層するステップと、
を含む電子部品内蔵印刷回路基板の製造方法。 - 前記キャビティを加工するステップは、二酸化炭素(CO2) レーザ、YAG(イットリウム、アルミニウム、柘榴石)レーザ、ガラスレーザのうちの少なくとも1つを用いる請求項6に記載の電子部品内蔵印刷回路基板の製造方法。
- 前記キャビティの大きさは、前記電子部品の大きさよりも100〜130μm大きく形成される請求項6または請求項7に記載の電子部品内蔵印刷回路基板の製造方法。
- 前記電子部品は、MLCC、LTCC、チップ、抵抗体、IC、半導体チップのうちのいずれか1つである請求項6から請求項8のいずれか1項に記載の電子部品内蔵印刷回路基板の製造方法。
- 前記液状接着剤は、UV硬化型液状接着剤である請求項6から請求項9のいずれか1項に記載の電子部品内蔵印刷回路基板の製造方法。
- 前記液状接着剤を用いるステップにおいて、前記液状接着剤は、微細ノズルを用いて噴射される請求項6から請求項10のいずれか1項に記載の電子部品内蔵印刷回路基板の製造方法。
- 前記コア基板の両面に絶縁層及び銅箔層を同時に積層するステップの前に、前記コア基板の両面にプラズマ処理工程を行うステップをさらに含む請求項6から請求項11のいずれか1項に記載の電子部品内蔵印刷回路基板の製造方法。
- 前記コア基板の両面に絶縁層及び銅箔層を同時に積層するステップは、熱と圧力を同時に加える高温、高圧プレッシング方式を用いる請求項6から請求項12のいずれか1項に記載の電子部品内蔵印刷回路基板の製造方法。
- 前記支持台は、フィルム形態の接着テープまたはジグ状のPET、PE、PVCなどの板状硬化樹脂のうちのいずれか1つである請求項6から請求項13のいずれか1項に記載の電子部品内蔵印刷回路基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20140174203 | 2014-12-05 | ||
KR10-2014-0174203 | 2014-12-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016111359A true JP2016111359A (ja) | 2016-06-20 |
Family
ID=56095636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015232268A Pending JP2016111359A (ja) | 2014-12-05 | 2015-11-27 | 電子部品内蔵印刷回路基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160165732A1 (ja) |
JP (1) | JP2016111359A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN207022286U (zh) * | 2017-01-13 | 2018-02-16 | 奥特斯(中国)有限公司 | 用于制造部件承载件的半成品及其部件承载件 |
EP3481162B1 (en) * | 2017-11-06 | 2023-09-06 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with two component carrier portions and a component being embedded in a blind opening of one of the component carrier portions |
CN109561570B (zh) * | 2018-11-21 | 2020-12-18 | 奥特斯(中国)有限公司 | 部件承载件及其制造方法以及使用填料颗粒的方法 |
-
2015
- 2015-11-27 JP JP2015232268A patent/JP2016111359A/ja active Pending
- 2015-12-01 US US14/955,523 patent/US20160165732A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20160165732A1 (en) | 2016-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9951434B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
WO2014203718A1 (ja) | 樹脂多層基板の製造方法 | |
US9832878B2 (en) | Wiring board with cavity for built-in electronic component and method for manufacturing the same | |
JP2002064271A (ja) | 複合配線基板及びその製造方法 | |
KR102194721B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
JP6795137B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
TWI466610B (zh) | 封裝結構及其製作方法 | |
TW201513761A (zh) | 電路基板、電路基板的製造方法及電子機器 | |
JP2016111359A (ja) | 電子部品内蔵印刷回路基板及びその製造方法 | |
JP2014168007A (ja) | 配線基板およびその製造方法 | |
JP2015076599A (ja) | 電子部品内蔵印刷回路基板及びその製造方法 | |
JP2012044163A (ja) | 電気的構成要素を埋め込む方法 | |
FI126777B (fi) | Menetelmä joustavan piirilevyn valmistamiseksi ja joustava piirilevy | |
KR20160004157A (ko) | 칩 내장형 기판 및 이의 제조 방법 | |
JP2014183179A (ja) | 多層基板及びその製造方法 | |
JP5593863B2 (ja) | 積層回路基板および基板製造方法 | |
KR102026229B1 (ko) | 인쇄회로 기판 및 그 제조 방법 | |
KR101580472B1 (ko) | 회로기판 제조방법 | |
KR101077377B1 (ko) | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 | |
JP2005191549A (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
KR20140011202A (ko) | 메탈 코어가 삽입된 인쇄회로기판의 제조방법 | |
KR102016612B1 (ko) | 기판 적층 구조물과 이의 제조방법 | |
JP2008235640A (ja) | 回路基板と回路基板の製造方法 | |
JP2005340469A (ja) | 回路基板用コンポジットシート、積層シート、シート構造体、回路基板、シート構造体の製造方法及び回路基板の製造方法 | |
KR101067080B1 (ko) | 캐리어를 이용한 인쇄회로기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200218 |