KR102016612B1 - 기판 적층 구조물과 이의 제조방법 - Google Patents

기판 적층 구조물과 이의 제조방법 Download PDF

Info

Publication number
KR102016612B1
KR102016612B1 KR1020170177364A KR20170177364A KR102016612B1 KR 102016612 B1 KR102016612 B1 KR 102016612B1 KR 1020170177364 A KR1020170177364 A KR 1020170177364A KR 20170177364 A KR20170177364 A KR 20170177364A KR 102016612 B1 KR102016612 B1 KR 102016612B1
Authority
KR
South Korea
Prior art keywords
layer
insulating film
base layer
substrate
film layer
Prior art date
Application number
KR1020170177364A
Other languages
English (en)
Other versions
KR20190075625A (ko
Inventor
김진경
Original Assignee
한솔테크닉스(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한솔테크닉스(주) filed Critical 한솔테크닉스(주)
Priority to KR1020170177364A priority Critical patent/KR102016612B1/ko
Publication of KR20190075625A publication Critical patent/KR20190075625A/ko
Application granted granted Critical
Publication of KR102016612B1 publication Critical patent/KR102016612B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/40—Layered products comprising a layer of synthetic resin comprising polyurethanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B2038/0052—Other operations not otherwise provided for
    • B32B2038/0092—Metallizing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • B32B2038/047—Perforating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Fluid Mechanics (AREA)
  • Human Computer Interaction (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 기판 적층 구조물과 이의 제조방법을 개시한 것으로, 이러한 본 발명은 기판의 적층 구조물로 구성시, 그 기판의 적층 구조물에서 회로부와 단자부를 하나의 제조공정을 통해 일체로 구성한 것이며, 이에따라 이방성 전도성 접착필름(ACF)을 통한 회로부와 단자부 연결 공정은 물론, 단자부에 대한 FPCB 제조공정을 없애면서 제조공정을 단순화하고, 제조 비용을 절감하면서도 기판 두께를 슬림화시킨 것이다.

Description

기판 적층 구조물과 이의 제조방법{Board laminate structure and manufacturing method thereof}
본 발명은 기판의 적층 구조물에 관한 것으로, 보다 상세하게는 별도의 이방성 전도성 접착필름(ACF)를 사용하지 않고 기판의 적층 구조물을 구성시, 회로부와 단자부가 하나의 제조공정을 통해 일체로 제작될 수 있도록 하는 기판 적층 구조물과 이의 제조방법에 관한 것이다.
일반적으로, 터치 패널을 이루는 기판은 첨부된 도 1 내지 도 3에서와 같이, PET 필름과 같은 투명 필름 위에 투명 전극 패턴이 형성되는 회로부(100)와 구성하고, 이러한 회로부(100)에 전기적 신호를 인가하기 위한 단자부(200)를 이방성 전도성 접착필름(ACF)(300)를 통해 연결되는 구조를 이룬다.
상기 회로부(100)는 제 1 베이스층(101)의 상,하면에 각각 제 1 접착층(102)(102')을 이용하여 제 1 필름층(103)(103')을 적층하고, 상기 제 1 필름층(103)(103')에는 각각 제 1 동박층(104)을 형성한 것이고, 상기 단자부(200)는 FPCB 적층 방법으로 적층되는 구조로서 제 2 필름층(201)의 상,하면에 각각 제 2 접착층(202)(202')을 이용하여 제 2 동박층(203)(203')을 형성하여둔 것이다.
그러나, 상기와 같은 종래의 기판은, 상기 회로부(100)에 이방성 전도성 접착필름(300)을 통해 상기 단자부(200)를 연결시, 상기 제 1 필름층(103)(103')과 상기 제 2 필름층(301)의 층간 연결, 그리고 상기 제 1,2 동박층(103,203)(103',203')의 층간 연결이 각각 이루어져야 하는데, 상기 회로부(100)의 연결부위는 고정되어 있는 관계로, 상기 이방성 전도성 접착필름(300)을 통해 서로 다른 층별 구조를 이루는 상기 회로부(100)의 제 1 필름층(103,103')에 상기 단자부(200)의 제 2 필름층(201)을 연결하는 층간 연결 작업이 어렵고 이로인한 전체 제조 공정이 복잡하게 이루어지면서 연결 불량이 많이 발생하는 문제점이 있었다.
또한, 상기와 같이 이방성 전도성 접착필름(300)을 통해 회로부(100)와 단자부(200)를 연결시, 상기 회로부(100)와 분리된 구조를 이루는 상기 단자부(200)를 FPCB 적층 방법으로 적층하여 제작한 상태에서 이를 이방성 전도성 접착필름(300)으로 연결함에 따라, 제조 비용이 많이 소요됨은 물론, 기판 두께가 두꺼워지는 문제를 가질 수 밖에 없었다.
공개특허공보 제10-2011-0136092호(공개일 2011.12.21) 공개특허공보 제10-2012-0006176호(공개일 2012.01.18) 공개특허공보 제10-2015-0118800호(공개일 2015.10.23) 공개특허공보 제10-2015-0138472호(공개일 2015.12.10)
따라서, 본 발명은 상기와 같은 종래의 문제점을 개선하기 위한 것으로 그 목적은, 회로부와 단자부가 하나의 제조공정을 통해 일체로 제작 가능한 기판 적층 구조물과 이의 제조방법을 제공하려는 것이다.
상기 목적 달성을 위한 본 발명의 기판 적층 구조물 제조방법은, (a) 회로영역을 이루는 베이스층의 일면 또는 양면, 그리고 회로영역과 단자영역을 이루는 절연필름층의 일면에 패턴부와 어레이를 형성하는 공정; (b) 상기 (a)공정으로부터 패턴부와 어레이가 형성된 베이스층의 일면 또는 양면에 절연필름층을 적층시킨 후 이를 핫 프레스(hot press)로 압착하여 합지시키는 공정; (c) 상기 (b)공정으로부터 회로영역과 단자영역이 포함되는 상기 절연필름층의 패턴부와 어레이에 실버 프린팅 기법으로 은(Ag)을 도포하여 전극패턴층을 형성하는 공정; (d) 상기 (c)공정 이후에, 회로영역과 단자영역이 포함되는 상기 전극패턴층 표면을 동(Cu) 도금하여 제 1 도금층을 형성하는 공정; 및, (e) 상기 (d)공정에서 형성되는 상기 제 1 도금층에서, 상기 단자영역을 이루는 제 1 도금층 표면을 금 도금하여, 상기 단자영역에서 상기 회로영역으로 전기적 신호를 인가하는 제 2 도금층을 형성하는 공정; 으로 이루어지는 것이다.
또한, 상기 (c)공정에는, 상기 베이스층의 양면에 각각 절연필름층을 합지한 후, 상기 절연필름층에 각각 상기 전극패턴층을 도포하여 형성시, 회로영역을 이루는 상기 베이스층과 절연필름층 및 상기 전극패턴층에는 드릴링 천공 작업으로 비아홀을 형성하는 공정; 을 더 포함하는 것이다.
또한, 상기 베이스층은 탄성체로서 전 경화상태(full hardening) 또는 반 경화상태(semi hardening)로 가공된 폴리우레탄인 것이다.
또한, 상기 (a)공정에서, 상기 베이스층이 전 경화상태인 경우, 회로영역과 단자영역이 포함되는 상기 절연필름층의 일면에는 저온성 본딩시트 또는 액상의 접착제를 도포하여 접착층을 형성하고, 상기 절연필름층의 회로영역은 상기 접착층을 통해 상기 베이스층의 일면 또는 양면에 핫 프레스로 합지되며, 상기 절연필름층의 단자영역은 핫 프레스에 의해 상기 접착층을 이용하여 상호 합지되는 것이다.
또한, 상기 (a)공정에서, 상기 베이스층이 반 경화상태인 경우, 상기 절연필름층의 회로영역은 반 경화상태인 상기 베이스층의 점성물질에 의해 상기 베이스층의 일면 또는 양면에서 회로영역에 핫 프레스로 합지되는 것이다.
또한, 상기 단자영역에 위치하는 상기 절연필름층의 일면에는 저온성 본딩시트 또는 액상의 접착제를 도포하여 접착층을 형성하고, 상기 접착층을 이용하여 상기 절연필름층의 단자영역은 핫 프레스에 의해 상기 접착층을 이용하여 상호 합지되는 것이다.
또한, 상기 절연필름층은 경화성 또는 가소성 필름으로서 폴리이미드(PI; Polyimide) 또는 PET(Polyethylene Terephthalate)인 것이다.
이와 같이, 본 발명은 기판의 적층 구조물로 구성시, 그 기판의 적층 구조물에서 회로부와 단자부를 하나의 제조공정을 통해 일체로 구성한 것이고, 이를 통해 이방성 전도성 접착필름(ACF)을 통한 회로부와 단자부 연결 공정은 물론, 단자부에 대한 FPCB 제조공정을 없애면서 제조공정을 단순화하고, 제조 비용을 절감하며, 기판 두께를 슬림화하는 효과를 기대할 수 있는 것이다.
도 1은 종래 기판의 구조를 보인 평면도.
도 2는 종래 기판 구조를 보인 저면도.
도 3은 종래 기판 구조를 보인 단면 개략도.
도 4는 본 발명의 실시예로 전 경화상태의 베이스층을 이용한 기판 적층 구조물의 제조 공정을 보인 흐름도.
도 5는 본 발명의 다른 실시예로 반 경화상태의 베이층을 이용한 기판 적층 구조물의 제조 공정을 보인 흐름도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명 기술적 사상의 실시예에 있어서 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명 기술적 사상의 실시예에 있어서 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.
본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되거나 필요한 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 영역은 라운드 지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 장치의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하기로 한다.
도 4는 본 발명의 실시예로 전 경화상태의 베이스층을 이용한 기판 제조 공정을 보인 흐름도를 도시한 것이다.
첨부된 도 4를 참조하면, 본 발명의 실시예에 따른 기판 적층 구조물(A)은 회로영역(S1)과 단자영역(S2)으로 구분되며, 상기 회로영역(S1)에는 베이스층(10)과, 상기 베이스층(10)의 일면 또는 양면에 접착층(70)에 의해 접착되어 적층 고정되는 절연필름층(20 및/또는 20')과, 상기 절연필름층(20 및/또는 20') 위에 형성되는 전극패턴층(30 및/또는 30')과, 상기 전극패턴층(30 및/또는 30') 위에 형성되는 제 1 도금층(50)으로 구성되는 것이다.
그리고, 상기 단자영역(S2)에는 상기 베이스층(10)을 제외한 적층 구조로서, 절연필름층(20 및/또는 20')과, 상기 절연필름층(20 및/또는 20') 위에 형성되는 전극패턴층(30 및/또는 30'), 그리고 상기 전극패턴층(30 및/또는 30') 위에 형성되는 제 1 도금층(50) 및, 상기 제 1 도금층(50) 위에 도금 처리되는 제 2 도금층(60)으로 구성되는 것이다.
이때, 상기 베이스층(10)의 양면에 각각 절연필름층(20,20')을 적층 구성하고, 상기 절연필름층(20,20')에 각각 상기 전극패턴층(30,30')을 도포하여 형성시, 회로영역(S1)을 이루는 상기 베이스층(10)과 절연필름층(20 및 20') 및 상기 전극패턴층(30 및 30')에는 드릴링 작업으로 천공하여 비아홀(40)을 형성하게 되는데, 이 경우 상기 비아홀(40)의 내벽면에는 상기 제 1 도금층(50)이 형성되로고 하였으며, 이는 상기 베이스층(10)의 양면에 형성되는 상기 전극패턴층(30 및 30')을 회로적으로 연결 구성하기 위함인 것이다.
여기서, 상기 기판 적층 구조물(A)은 상기와 같은 적층 구조를 이룰 때, 상기 회로영역(S1)의 제 1 도금층(50)은 제품 출하시 양면 테이프를 통해 보호시트(80)가 덮혀지는 것이다.
한편, 상기와 같은 기판 적층 구조물(A)에 대한 제조방법에 대하여 살펴보면, 회로영역(S1)과 단자영역(S2)을 별도 제작한 후 이를 종래와 같이 이방성 전도성 접착필름(ACF)으로 연결하지 않고 하나의 제조 공정을 통해 회로영역(S1)과 단자영역(S2)을 일체로 연결 구성하는 것이며, 이는 패턴부와 어레이가 형성되는 (a)공정, CCL 접합의 (b)공정, 전극 인쇄의 (c)공정, 도금을 위한 (d)공정과 (e)공정으로 이루어지는 것이다.
상기 (a)공정은, 회로영역(S1)을 이루는 베이스층(10)의 일면 또는 양면, 그리고 회로영역(S1)과 단자영역(S2)을 이루는 절연필름층(20 및/또는 20')의 일면에 각각 패턴부(홈 또는 홀)와 어레이를 선 가공하여 두는 것이다.
이때, 상기 베이스층(10)과 상기 절연필름층(20 및/또는 20')의 회로영역(S1)에 형성되는 패턴부와 어레이는 적층 구조에서 상하 일치되는 동일한 배치 구조를 가지는 것이다.
다음의 상기 (b)공정은, 상기와 같이 패턴부와 어레이가 형성되는 상기 베이스층(10)의 일면 또는 양면에, 절연필름층(20 및/또는 20')을 적층한 후 이를 핫 프레스(hot press)로 가압 성형하여 합지시키도록 한 것이다.
이때, 상기 베이스층(10)은 탄성체로서 전 경화상태(full hardening)로 가공된 폴리우레탄이고, 상기 절연필름층(20 및/또는 20')은 경화성 또는 가소성 필름으로서 폴리이미드(PI; Polyimide) 또는 PET(Polyethylene Terephthalate)를 사용하는 것이 바람직하지만, 반드시 이러한 것에 한정하는 것은 아니며, 전자기 간섭(EMI)과 주파수 간섭(RFI)을 포함하는 노이즈를 저감시키도록 차폐기능을 가지는 것으로, 투자율을 가지는 입자를 포함하는 메탈폴리머(Metal Polymer), 페라이트, 나노크리스탈, 아모펄스 중 어느 하나일 수도 있는 것이다.
한편, 상기 회로영역(S1)을 이루는 상기 베이스층(10)의 일면 또는 양면에 상기 절연필름층(20 및/또는 20')을 핫 프레스로 가압 성형하여 합지시킬 때, 상기 절연필름층(20 및/또는 20')은 상기 회로영역에 대응하는 회로영역(S1), 그리고 상기 회로영역(S1)으로부터 연장되는 단자영역(S2)이 더 포함되는 크기를 가지는 것으로, 상기 절연필름층(20 및/또는 20') 일면에는 저온성 본딩시트 또는 액상의 접착제를 도포하여 접착층(70)을 형성하여둔 것이다.
따라서, 상기 회로영역(S1)을 이루는 상기 베이스층(10)의 일면 또는 양면에 상기 절연필름층(20 및/또는 20')을 적층시킬 때, 상기 회로영역(S1)에 위치하는 상기 베이스층(10)과 상기 절연필름층(20 및/또는 20')은 상기 접착층(70)에 의해 접착 고정된 상태에서 핫 프레스의 가압 성형에 의해 합지될 수 있게 되는 것이다.
그리고, 상기 절연필름층(20 및/또는 20')의 단자영역(S2)은 핫 프레스에 의해 가압 성형되면서, 상기 접착층(70)에 의해 상호 합지되는 것이다.
즉, 상기 베이스층(10)은 회로영역(S1)에만 형성되고, 상기 단자영역(S2)에는 형성되어 있지 않으므로, 상기 단자영역(S2)에서 상하 배치 구조를 이루는 절연필름층(20,20')은 일면에 형성되는 상기 접착층(70)을 이용하여 상호 합지가 이루어질 수 있도록 한 것이다.
상기 (c)공정은, 상기 (b)공정으로부터 회로영역(S1)과 단자영역(S2)이 포함되는 상기 절연필름층(20 및/또는 20') 위에서 실버 프린팅 기법으로 패턴부와 어레이에 은(Ag)을 도포하여 전극패턴층(30 및/또는 30')을 형성하여둔 것이다.
즉, 상기 전극패턴층(30 및/또는 30')은 상기 절연필름층(20 및/또는 20')의 회로영역(S1)과 단자영역(S2) 모두에서 선 가공된 패턴부와 어레이에 실버 프린팅 기법으로 도포되면서 형성될 수 있는 것이다.
여기서, 상기 (c)공정에는, 상기 베이스층(10)의 양면에 각각 절연필름층(20,20')을 합지한 후, 상기 절연필름층(20,20')에 각각 상기 전극패턴층(30,30')을 도포하여 형성시, 회로영역(S1)을 이루는 상기 베이스층(10)과 절연필름층(20,20') 및 상기 전극패턴층(30 및 30')에 드릴링 천공 작업으로 비아홀(40)을 형성하여 두는 것이다.
즉, 상기 비아홀(40)은 상기 베이스층(10)의 양면에 형성되는 전극패턴층(30,30')을 회로적으로 연결 구성하기 위해 천공하게 되는 것이다.
상기 (d)공정은, 상기 (c)공정으로부터 천공된 상기 비아홀(40) 내벽면 및/또는 회로영역(S1)과 단자영역(S2)이 포함되는 상기 전극패턴층(30 및/또는 30')의 표면을 동(Cu)으로 도금 처리하여 전기적 연결부인 제 1 도금층(50)을 형성하도록 하는 것이다.
상기 (e)공정은, 상기 (d)공정에서 형성되는 상기 제 2 도금층(50)에서, 상기 단자영역(S2)에 위치하는 제 1 도금층 표면을 금(Au)으로 도금 처리하여, 상기 단자영역(S2)에서 상기 회로영역(S1)으로 전기적 신호 인가가 원활하게 이루어질 수 있도록 하는 제 2 도금층(60)을 형성시키도록 하는 것이다.
따라서, 상기와 같은 (a)공정 내지 (e)공정을 통해 본 발명의 실시예에 따른 기판 적층 구조물(A)을 제조시, 상기 기판 적층 구조물(A)은 회로영역(S1)과 단자영역(S2)이 일체화되는 적층 구조를 이루게 되며, 각 적층 구조는 하나의 제조공정을 통해 제조되면서 후공정으로서 종래와 같이 단자영역(S2)을 FPCB 공정으로 제작한 후 이를 이방성 전도성 접착필름(ACF)을 이용하여 회로영역(S1)에 접착 고정하는 결합 공정은 필요로 하지 않으면서, 공정 단순화를 도모할 수 있음은 물론, 기판 적층 구조물(A)에 대한 두께를 감소시키는 효과를 기대할 수 있고, 특히 단자영역(S2)을 FPCB 공정으로 제작한 후 FPCB공정과 ACF 접착 공정이 필요로 하지 않으므로 인해 기판 적층 구조물(A)에 대한 가격을 인하시키는 효과를 기대할 수 있는 것이다.
여기서, 상기와 같은 기판 적층 구조물(A)은 포스터치(force touch)용 패널에 적용되는 기판으로 사용하는 것이지만, 반드시 이러한 제품에 한정하는 것은 아니며, 기판이 필요로 하는 전자기기들 모두에 그 적용이 선택적으로 이루어질 수 있는 것이다.
한편, 첨부된 도 5는 기판 적층 구조물(A')에 대한 본 발명의 다른실시예로, 이는 상기 베이스층(10)을 탄성체로서 반 경화상태(semi hardening)로 가공된 폴리우레탄을 사용하여 접착층(70)을 생략할 수 있도록 한 것이다.
이에따라, 본 발명의 실시예에서 설명하는 상기 (a)공정에서, 상기 베이스층(10)의 일면 또는 양면에 상기 절연필름층(20 및/또는 20')이 적층시, 상기 절연필름층(20 및/또는 20')의 회로영역(S1)은 반 경화상태인 상기 베이스층(10)의 점성물질에 의해 상기 베이스층(10)의 일면 또는 양면에 핫 프레스로 합지될 수 있도록 하는 것이다.
즉, 상기와 같이 적층 구조를 이루는 베이스층(10)과 절연필름층(20 및/또는 20')을 핫 프레스를 이용하여 70℃ 이상에서 가압 성형하면, 상기 절연필름층(20 및/또는 20')에 함침된 고체상태의 소재인 열경화성 수지는 연화점으로부터 용융점까지의 온도영역과 최저 용융점도 1000(Pas)를 가지는 것이므로, 상기 절연필름층(20 및/또는 20')에 함침된 고체상태인 열경화성 수지는 상기 핫 프레스의 가압 성형으로부터 액상 상태로 변형되면서, 상기 베이스층(10)과의 접착이 가능하게 되는 것이다.
이때, 상기 기판 적층 구조물(A')의 단자영역(S2)에서 상,하 대칭 구조를 이루는 절연필름층(20,20') 또한 핫 프레스의 가압 성형시 상호 합지가 이루어질 수 있는 것이지만, 상기 절연필름층(20,20')의 일면에 각각 저온성 본딩시트 또는 액상의 접착제를 도포하여 접착층(도면에는 도시하지 않음)을 형성하고, 상기 접착층을 이용하여 상,하 대칭 구조를 이루는 상기 절연필름층(20,20')의 단자영역(S2)이 핫 프레스의 가압 성형시 상호 합지가 이루어질 수도 있는 것이다.
이하, 본 발명의 실시예인 첨부된 도 4에서와 동일부분에 대하여는 동일부호로 표시하면서 그 중복되는 설명은 생략하였다.
이상에서 본 발명의 기판용 적층 구조물(A,A')에 대한 기술사상을 첨부도면과 함께 서술하였지만, 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다.
따라서, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와같은 변경은 청구범위 기재의 범위내에 있게 된다.
10; 베이스층 20,20'; 절연필름층
30,30'; 전극패턴층 40; 비아홀
50; 제 1 도금층 60; 제 2 도금층
70; 접착층 80; 보호시트
A,A'; 기판 적층 구조물 S1; 회로영역
S2; 단자영역

Claims (10)

  1. (a) 회로영역을 이루는 탄성체로서 전 경화상태(full hardening) 또는 반 경화상태(semi hardening)로 가공된 폴리우레탄으로 이루어진 베이스층의 일면 또는 양면, 그리고 회로영역과 단자영역을 이루는 절연필름층의 일면에 패턴부와 어레이를 형성하는 공정;
    (b) 상기 (a)공정으로부터 패턴부와 어레이가 형성된 베이스층의 일면 또는 양면에 절연필름층을 적층시킨 후 이를 핫 프레스(hot press)로 압착하여 합지시키는 공정;
    (c) 상기 (b)공정으로부터 회로영역과 단자영역이 포함되는 상기 절연필름층의 패턴부와 어레이에 실버 프린팅 기법으로 은(Ag)을 도포하여 전극패턴층을 형성하는 공정;
    (d) 상기 (c)공정 이후에, 회로영역과 단자영역이 포함되는 상기 전극패턴층 표면을 동(Cu) 도금하여 제 1 도금층을 형성하는 공정; 및,
    (e) 상기 (d)공정에서 형성되는 상기 제 1 도금층에서, 상기 단자영역을 이루는 제 1 도금층 표면을 금 도금하여, 상기 단자영역에서 상기 회로영역으로 전기적 신호를 인가하는 제 2 도금층을 형성하는 공정; 을 포함하고,
    상기 (a)공정에서, 상기 베이스층이 전 경화상태인 경우, 회로영역과 단자영역이 포함되는 상기 절연필름층의 일면에는 저온성 본딩시트 또는 액상의 접착제를 도포하여 접착층을 형성하고, 상기 절연필름층의 회로영역은 상기 접착층을 통해 상기 베이스층의 일면 또는 양면에 핫 프레스로 합지되며, 상기 절연필름층의 단자영역은 핫 프레스에 의해 상기 접착층을 이용하여 상호 합지하는 것을 특징으로 하는 기판 적층 구조물 제조방법.
  2. 제 1 항에 있어서,
    상기 (c)공정에는, 상기 베이스층의 양면에 각각 절연필름층을 합지한 후, 상기 절연필름층에 각각 상기 전극패턴층을 도포하여 형성시, 회로영역을 이루는 상기 베이스층과 절연필름층 및 상기 전극패턴층에는 드릴링 천공 작업으로 비아홀을 형성하는 공정; 을 더 포함하는 것을 특징으로 하는 기판 적층 구조물 제조방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 (a)공정에서, 상기 베이스층이 반 경화상태인 경우, 상기 절연필름층의 회로영역은 반 경화상태인 상기 베이스층의 점성물질에 의해 상기 베이스층의 일면 또는 양면에서 회로영역에 핫 프레스로 합지하는 것을 특징으로 하는 기판 적층 구조물 제조방법.
  6. 제 5 항에 있어서,
    상기 단자영역에 위치하는 상기 절연필름층의 일면에는 저온성 본딩시트 또는 액상의 접착제를 도포하여 접착층을 형성하고, 상기 접착층을 이용하여 상기 절연필름층의 단자영역은 핫 프레스에 의해 상기 접착층을 이용하여 상호 합지하는 것을 특징으로 하는 기판 적층 구조물 제조방법.
  7. 제 1 항에 있어서,
    상기 절연필름층은 경화성 또는 가소성 필름으로서 폴리이미드(PI; Polyimide) 또는 PET(Polyethylene Terephthalate)인 것을 특징으로 하는 기판 적층 구조물 제조방법.
  8. 청구항 1에 의해 제조되는 기판 적층 구조물.
  9. 청구항 5에 의해 제조되는 기판 적층 구조물.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 기판 적층 구조물은 포스터치(force touch)용 패널에 적용되는 기판인 것을 특징으로 하는 기판 적층 구조물.
KR1020170177364A 2017-12-21 2017-12-21 기판 적층 구조물과 이의 제조방법 KR102016612B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170177364A KR102016612B1 (ko) 2017-12-21 2017-12-21 기판 적층 구조물과 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170177364A KR102016612B1 (ko) 2017-12-21 2017-12-21 기판 적층 구조물과 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20190075625A KR20190075625A (ko) 2019-07-01
KR102016612B1 true KR102016612B1 (ko) 2019-08-30

Family

ID=67255739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170177364A KR102016612B1 (ko) 2017-12-21 2017-12-21 기판 적층 구조물과 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102016612B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050064732A1 (en) 2002-02-08 2005-03-24 Thomas Muench Circuit carrier and production thereof
JP2011115722A (ja) 2009-12-03 2011-06-16 Hitachi Chem Co Ltd 落とし込み治具及びその製造方法、並びに治工具、機能材料の高精度塗布乾燥方法、真空蒸着方法、及び高機能化基板の製造方法
JP2011159883A (ja) * 2010-02-02 2011-08-18 Fujikura Ltd 配線板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130019A (ja) * 1995-10-26 1997-05-16 Dainippon Printing Co Ltd ロール状転写用原版とその製造方法及びそれに使用する製造装置、多層配線基板の製造方法とその製造装置
KR101090450B1 (ko) * 2009-05-13 2011-12-06 스템코 주식회사 잉크젯 카트리지용 연성 회로 기판의 제조 방법, 그에 의해 제조된 잉크젯 카트리지용 연성 회로 기판 및 잉크젯 카트리지의 제조 방법
KR101254094B1 (ko) 2010-06-14 2013-04-12 일진디스플레이(주) 윈도우 패널 구조체 및 윈도우 패널 일체형 정전용량 터치 패널
KR101152716B1 (ko) 2010-07-12 2012-06-15 일진디스플레이(주) 정전용량 터치 센서 및 이를 포함하는 윈도우 패널 일체형의 정전용량 터치 패널
KR20150118800A (ko) 2014-04-15 2015-10-23 일진디스플레이(주) 터치 패널 및 그 제조 방법
KR101577199B1 (ko) 2014-05-29 2015-12-15 일진디스플레이(주) 터치패널 및 표시장치
KR20160011436A (ko) * 2014-07-22 2016-02-01 원찬희 전도성 박막 적층필름, 그 제조 방법 및 이를 이용한 필름형 안테나의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050064732A1 (en) 2002-02-08 2005-03-24 Thomas Muench Circuit carrier and production thereof
JP2011115722A (ja) 2009-12-03 2011-06-16 Hitachi Chem Co Ltd 落とし込み治具及びその製造方法、並びに治工具、機能材料の高精度塗布乾燥方法、真空蒸着方法、及び高機能化基板の製造方法
JP2011159883A (ja) * 2010-02-02 2011-08-18 Fujikura Ltd 配線板及びその製造方法

Also Published As

Publication number Publication date
KR20190075625A (ko) 2019-07-01

Similar Documents

Publication Publication Date Title
KR101098072B1 (ko) 가요성 배선판 및 그의 제조 방법
JP6103054B2 (ja) 樹脂多層基板の製造方法
WO2009119027A1 (ja) リジッドフレックス回路板の製造方法およびリジッドフレックス回路板
CN107516764B (zh) 天线结构及其制作方法
US9781835B2 (en) Printed circuit board
CN110049632B (zh) 内埋式柔性电路板及其制作方法
WO2018123459A1 (ja) 多層基板および電子機器
CN110753447B (zh) 内埋式电路板及其制作方法
CN111527798A (zh) 内埋式电路板及其制作方法
JP2019021863A (ja) 多層基板
KR102016612B1 (ko) 기판 적층 구조물과 이의 제조방법
JP4728054B2 (ja) 多層配線用基材および多層配線用基材の製造方法および多層配線板
CN112839451B (zh) 软硬结合板的制作方法及软硬结合板
JPWO2014125851A1 (ja) 回路基板およびその製造方法
JP4785473B2 (ja) 多層プリント配線板、多層プリント配線板の製造方法、及び電子装置
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
JP2014216599A (ja) 配線基板およびその製造方法
JP4349270B2 (ja) 配線基板およびその製造方法
JP2012243829A (ja) 多層プリント配線板およびその製造方法
TWI442844B (zh) 軟硬複合線路板及其製作方法
JP2008034702A (ja) リジッドフレックス回路基板およびその製造方法
KR101887754B1 (ko) 리지드 플렉시블 회로기판 제조방법
JP5585035B2 (ja) 回路基板の製造方法
JP3956849B2 (ja) 多層基板の製造方法
JP2015219878A (ja) 複合ｉｃカード及びそれに用いる複合ｉｃカード用モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant