TW201324724A - 半導體裝置之製造方法、區塊疊層體及逐次疊層體 - Google Patents

半導體裝置之製造方法、區塊疊層體及逐次疊層體 Download PDF

Info

Publication number
TW201324724A
TW201324724A TW101130812A TW101130812A TW201324724A TW 201324724 A TW201324724 A TW 201324724A TW 101130812 A TW101130812 A TW 101130812A TW 101130812 A TW101130812 A TW 101130812A TW 201324724 A TW201324724 A TW 201324724A
Authority
TW
Taiwan
Prior art keywords
semiconductor
block
semiconductor component
resin layer
laminate
Prior art date
Application number
TW101130812A
Other languages
English (en)
Inventor
Kensuke Nakamura
Toru Meura
Yoji Ishimura
Original Assignee
Sumitomo Bakelite Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co filed Critical Sumitomo Bakelite Co
Publication of TW201324724A publication Critical patent/TW201324724A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

依照本發明提供能提高生產性及可靠性之半導體裝置之製造方法。本發明之半導體裝置(1)之製造方法，包含逐次疊層步驟、獲得個片疊層體之步驟、及基材接合步驟。於逐次疊層步驟中，獲得區塊疊層體。該區塊疊層體，係排列有多數半導體零件之半導體區塊(10B、12B、14B、16B)彼此以未焊接之狀態疊層而得之區塊疊層體(2B)。獲得個片疊層體之步驟中，係從區塊疊層體(2B)將經疊層之半導體零件之端子間焊接，並獲得切割為經疊層之半導體零件之單位的個片疊層體(2)。

Description

半導體裝置之製造方法、區塊疊層體及逐次疊層體
本發明係關於半導體裝置之製造方法、區塊疊層體及逐次疊層體。
本申請案基於2011年8月24日在日本提申之日本特願2011-182424號、及2011年9月1日在日本提申的特願2011-190280號主張優先権，並將其內容在此援用。
以往係使用將多數半導體元件疊層而構成之半導體裝置。例如，專利文獻1、2揭示將多數具有TSV(Through Silicon Via)之半導體元件(或半導體基板)疊層而得之半導體裝置。圖11顯示專利文獻1揭示之半導體裝置900。該半導體裝置900係在中介件901上隔著樹脂層902而疊層有半導體晶片903之結構。
如此的半導體裝置900據認為係以下列方式製造。首先，如圖12(A)所示，預先在中介件901上形成連接用凸塊900A。之後，如圖12(B)所示，設置膜狀黏著劑(樹脂層)902。之後，如圖12(C)所示，疊層半導體晶片903並進行焊接。
藉由重複如此的作業可獲得圖11所示之半導體裝置900。
又，專利文獻2中揭示：疊層4片半導體基板後，將相對向的半導體基板彼此焊接，之後以樹脂密封，並於半導體基板間注入樹脂之製造方法。
[先前技術文獻] [專利文獻] [專利文獻1]
日本特開2011-29392號公報
[專利文獻2]
日本特開2010-278334號公報
但是專利文獻1之半導體裝置之製造方法，係在每次疊層半導體晶片的時候反複焊接，所以焊接時之生產性有問題。再者，由於在每次疊層半導體晶片時反複焊接，所以會有焊接的熱影響下層半導體晶片的顧慮。
另一方面，專利文獻2之半導體裝置之製造方法，係在將半導體基板彼此接合後，將樹脂填充於半導體基板間的間隙，所以樹脂難填充，生產性成為問題。
依本發明之第一態樣，提供一種半導體裝置之製造方法，包含以下步驟：準備步驟，準備排列有多數第一半導體零件且具有第二半導體零件連接用端子之第一半導體區塊、第一樹脂層、排列有多數第二半導體零件且於其中一面側具有第一半導體零件連接用端子並於另一面側具有第三半導體零件連接用端子之第二半導體區塊、第二樹脂層、排列有多數第三半導體零件且具有第二半導體零件連接用端子之第三半導體區塊；逐次疊層步驟，依序疊層前述第一半導體區塊、前述第一樹脂層、前述第二半導體區塊、前述第二樹脂層、前述第三半導體區塊，並將其層間黏著藉此獲得區塊疊層體；獲得個片疊層體之步驟，從前述區塊疊層體，將前述第一半 導體零件之第二半導體零件連接用端子與前述第二半導體零件之第一半導體零件連接用端子間、以及前述第二半導體零件之第三半導體零件連接用端子與前述第三半導體零件之第二半導體零件連接用端子間予以焊接，並且獲得切割成經疊層之半導體零件單位的個片疊層體。
前述半導體裝置之製造方法中，前述逐次疊層步驟，也可在前述第一半導體區塊上依序疊層前述第一樹脂層、前述第二半導體區塊後加熱，並隔著半硬化狀態之前述第一樹脂層將前述第一半導體區塊及前述第二半導體區塊予以黏著，並在前述第二半導體區塊上依序疊層前述第二樹脂層、前述第三半導體區塊後加熱，並隔著半硬化狀態之前述第二樹脂層將前述第二半導體區塊及前述第三半導體區塊予以黏著，藉此獲得前述區塊疊層體。
前述半導體裝置之製造方法中，也可更包含以下步驟：將經焊接之前述個片疊層體設置於基材上之步驟；將前述個片疊層體與前述基材予以接合之基材接合步驟。
前述半導體裝置之製造方法中，也可：於前述逐次疊層步驟的前段，在前述第二半導體區塊之形成有第一半導體零件連接用端子之面及前述第一半導體區塊之形成有第二半導體零件連接用端子之面當中的至少其中任一面上設置構成前述第一樹脂層之樹脂層，並於前述第三半導體區塊之形成有第二半導體零件連接用端子之面及前述第二半導體區塊之形成有第三半導體零件連接用端子之面當中的至少其中任一面上設置構成前述第二樹脂層之樹脂層。
前述半導體裝置之製造方法中，也可：在前述區塊疊層體，前述第一半導體零件之第二半導體零件連接用端子、以及前述第二半導體零件之第一半導體零件連接用端子當中的至少其中任一者具有焊料層，並且前述第二半導體零件之第三半導體零件連接用端子、以及前述第三半導體零件之第二半導體零件連接用端子當中的至少其中任一者具有焊料層；前述獲得個片疊層體之步驟，包含以下步驟：第一接合步驟(區塊疊層體接合步驟)，將前述區塊疊層體加熱至前述焊料層之熔點以上，將前述第一半導體零件之第二半導體零件連接用端子與前述第二半導體零件之第一半導體零件連接用端子間、以及前述第二半導體零件之第三半導體零件連接用端子與前述第三半導體零件之第二半導體零件連接用端子間予以焊接；切割步驟，在前述第一接合步驟(區塊疊層體接合步驟)之後，藉由將前述區塊疊層體切割成經疊層之半導體零件單位，而獲得個片疊層體。
前述半導體裝置之製造方法中，也可：前述第一樹脂層、前述第二樹脂層各含有熱硬化性樹脂，且於前述區塊疊層體接合步驟，將前述第一半導體區塊及前述第二半導體區塊隔著前述第一樹脂層而黏著且前述第二半導體區塊及前述第三半導體區塊隔著前述第二樹脂層而黏著而得的前述區塊疊層體加熱並進行焊接，且同時使前述第一樹脂層及前述第二樹脂層之硬化進行。
前述半導體裝置之製造方法中，也可：於前述區塊疊層體接合步驟，在一對挾壓構件當中的其中一挾壓構件的上方設置前述區塊疊層體，並且以另一挾壓構件與前述該挾壓構件將前述區塊疊層體予以挾壓並加熱而進行焊接，且 同時使前述第一樹脂層及前述第二樹脂層之硬化進行。
前述半導體裝置之製造方法中，也可：於前述區塊疊層體接合步驟，邊利用流體加壓前述區塊疊層體及加熱，邊進行焊接。
前述半導體裝置之製造方法中，也可實施以下步驟：準備具有相對向配置的一對挾壓構件、及配置於前述一對挾壓構件間且設置前述區塊疊層體之設置部之裝置，於前述區塊疊層體接合步驟，先加熱前述一對挾壓構件，將前述區塊疊層體配置於相對於前述一對挾壓構件為分離狀態之前述設置部上；並以前述一對挾壓構件挾壓前述區塊疊層體及前述設置部並加熱而進行焊接。
前述半導體裝置之製造方法中，也可：前述其中之一挾壓構件之溫度較前述另一挾壓構件的溫度低。
前述半導體裝置之製造方法中，也可：前述第一樹脂層及前述第二樹脂層各含有熱硬化性樹脂，且在前述區塊疊層體接合步驟與前述基材接合步驟之間，邊利用流體加壓前述區塊疊層體邊加熱，而使前述第一樹脂層、前述第二樹脂層之硬化進行。
前述半導體裝置之製造方法中，也可：前述區塊疊層體中，前述第一半導體零件之第二半導體零件連接用端子、以及前述第二半導體零件之第一半導體零件連接用端子當中的至少其中任一者具有焊料層，且同時前述第二半導體零件之第三半導體零件連接用端子、以及前述第三半導體零件之 第二半導體零件連接用端子當中的至少其中任一者具有焊料層；且前述獲得個片疊層體之步驟包含以下步驟：切割步驟，係將前述區塊疊層體切割為經疊層之半導體零件單位而獲得逐次疊層體；及第一接合步驟(逐次疊層體接合步驟)，將前述逐次疊層體加熱到前述焊料層之熔點以上，並將前述第一半導體零件之第二半導體零件連接用端子與前述第二半導體零件之第一半導體零件連接用端子間、前述第二半導體零件之第三半導體零件連接用端子與前述第三半導體零件之第二半導體零件連接用端子間予以焊接，藉此獲得個片疊層體。
在此，第一接合步驟(區塊疊層體接合步驟或逐次疊層體接合步驟)中，將連接用端子間焊接係指以下的狀態。將疊層體加熱到焊料層的熔點以上，使得用於將半導體零件間接合之各焊料層熔融，且同時使半導體零件之連接用端子彼此物理性的接觸，而於接觸部分的至少一部分形成合金的狀態。
前述半導體裝置之製造方法中，也可：前述第一樹脂層、前述第二樹脂層各含有熱硬化性樹脂，且於前述逐次疊層體接合步驟，將前述第一半導體零件及前述第二半導體零件隔著前述第一樹脂層黏著並且前述第二半導體零件及前述第三半導體零件隔著前述第二樹脂層黏著而得之前述逐次疊層體加熱並進行焊接，同時使前述第一樹脂層及前述第二樹脂層之硬化進行。
前述半導體裝置之製造方法中，也可：於前述逐次接合步驟，在一對挾壓構件當中的其中之一之挾壓構件的上方配置前述逐次疊層體，且同時以另一挾壓構件與該其中之一之挾壓構件挾壓前述逐次疊層體並加熱而進行焊接，且同時使前述第一樹脂層及前述第二樹脂層之硬化進行。
前述半導體裝置之製造方法中，也可：於前述逐次疊層體接合步驟，邊利用流體加壓前述逐次疊層體邊加熱，並進行焊接。
前述半導體裝置之製造方法中，也可實施以下步驟：準備包括相對向配置之一對挾壓構件、以及配置於一對挾壓構件間且設置前述逐次疊層體之設置部的裝置，於前述逐次疊層體接合步驟，實施：先加熱前述一對挾壓構件，並將前述逐次疊層體配置於相對於前述一對挾壓構件為分離狀態之前述設置部上；以前述一對挾壓構件挾壓前述逐次疊層體及前述設置部並加熱而進行焊接。
前述半導體裝置之製造方法中，也可：前述其中一挾壓構件之溫度較前述另一挾壓構件的溫度低。
前述半導體裝置之製造方法中，也可：前述第一樹脂層及前述第二樹脂層含有熱硬化性樹脂，且於前述逐次疊層體接合步驟與前述基材接合步驟之間，邊以流體加壓前述逐次疊層體邊加熱，而使前述第一樹脂層、前述第二樹脂層之硬化進行。
前述半導體裝置之製造方法中，也可：前述個片疊層體係至少包含前述第一半導體零件、前述第一樹脂層、前述第二半導體零件、前述第二樹脂層、前述第三半導體零件，且樹脂層與半導體零件為交替疊層之構造，同時，最外層由半導體零件構成；前述最外層之半導體零件具有連接於前述基材之基材連接用端子，且前述基材具有連接於前述最外層之半導體零件之疊層體 連接用端子，前述基材連接用端子及前述疊層體連接用端子當中至少其中任一者具有焊料層，於前述基材接合步驟，前述基材連接用端子及前述疊層體連接用端子係經前述焊接。
前述半導體裝置之製造方法中，也可：於前述基材接合步驟，將多數前述個片疊層體焊接到前述基材，且於前述基材接合步驟之後段，將基材切割成各個前述個片疊層體。
前述半導體裝置之製造方法中，也可：前述第二半導體零件係TSV構造之半導體晶片，包含：基板、以及貫穿前述基板且同時連接於前述第一半導體零件連接用端子及前述第三半導體零件連接用端子之貫穿孔；前述第三半導體零件係TSV構造之半導體晶片，且包含基板、及貫穿前述基板之貫穿孔，該貫穿孔連接於前述第二半導體零件連接用端子、以及設置在與前述基板表面當中設有前述第二半導體零件連接用端子之側之表面為相反側之表面之端子。
又，依本發明之第二態樣，提供一種區塊疊層體，其係將排列有多數之第一半導體零件且具有第二半導體零件連接用端子之第一半導體區塊、第一樹脂層、排列有多數之第二半導體零件且於其中一面側具有第一半導體零件連接用端子並於另一面側具有第三半導體零件連接用端子之第二半導體區塊、第二樹脂層、排列有多數之第三半導體零件且具有第二半導體零件連接用端子之第三半導體區塊疊層而得；前述第一半導體零件之第二半導體零件連接用端子、前述第二半導體零件之第一半導體零件連接用端子當中的至少其中任一者具有焊料層，並且前述第二半導體零件之第三半導體零件連接 用端子、前述第三半導體零件之第二半導體零件連接用端子當中的至少其中任一者具有焊料層，前述第一半導體零件之第二半導體零件連接用端子與前述第二半導體零件之第一半導體零件連接用端子間、以及前述第二半導體零件之第三半導體零件連接用端子與前述第三半導體零件之第二半導體零件連接用端子間經焊接。
又，依本發明之第三態樣，提供一種逐次疊層體，其係將具有第二半導體零件連接用端子之第一半導體零件、第一樹脂層、在其中一面側具有第一半導體零件連接用端子並於另一面側具有第三半導體零件連接用端子之第二半導體零件、第二樹脂層、具有第二半導體零件連接用端子之第三半導體零件疊層而得；前述第一半導體零件之第二半導體零件連接用端子、前述第二半導體零件之第一半導體零件連接用端子當中的至少其中任一者具有焊料層，並且前述第二半導體零件之第三半導體零件連接用端子、前述第三半導體零件之第二半導體零件連接用端子的至少其中任一者具有焊料層，前述第一半導體零件之第二半導體零件連接用端子與前述第二半導體零件之第一半導體零件連接用端子間、前述第二半導體零件之第三半導體零件連接用端子與前述第三半導體零件之第二半導體零件連接用端子間係尚未焊接。
依本發明之第一態樣之製造方法，構成將第一半導體區塊、第一樹脂層、第二半導體區塊、第二樹脂層、第三半導體區塊疊層而得之區塊疊層體後，使用該區塊疊層體並將各連接用端子間焊接，獲得切割成半導體零件單位的個片疊層體。可將該區塊疊層體加熱並進行各連接用端子間之焊接。所以，比起利用從單一半導體區塊將經個片化而得的半導體晶片單位進行疊層的情形，能使生產性更為提高。又，比起將相對向的半導體零件彼此逐個進行逐次焊接的情形，能提高焊接時之生產性。
也可將第一半導體區塊、第一樹脂層、第二半導體區塊、第二樹脂層、第三半導體區塊疊層而構成區塊疊層體後，將該區塊疊層體全體加熱並進行焊接，所以比起以往，能減少各半導體零件受到的熱損害。藉此能提高半導體裝置之可靠性。
再者，本發明之製造方法中，可將第一半導體區塊、第一樹脂層、第二半導體區塊、第二樹脂層、第三半導體區塊疊層而構成區塊疊層體後，將該區塊疊層體加熱並進行各端子間之焊接。焊接前，係以半導體零件夾持樹脂層，所以比起在焊接後將樹脂填充於半導體零件間的情形較不麻煩。
再者，本發明之製造方法中，由於在區塊疊層體係以半導體零件夾持樹脂層，所以不易發生翹曲，在將區塊疊層體中之各半導體零件彼此焊接時不易發生偏離。因此本發明之製造方法，能防止半導體零件間之位置偏離，可在基材上裝載正確地經過位置對準的個片疊層體。
又，依本發明之製造方法，可在構成將第一半導體零件、第一樹脂層、第二半導體零件、第二樹脂層、第三半導體零件疊層而得之區塊疊層體之後，將該區塊疊層體切割而得之逐次疊層體全體加熱，進行各連接用端子間之焊接。所以，比起將相對向之半導體零件彼此逐個逐次焊接的情形，可提高焊接時之生產性。
又，係將疊層有第一半導體零件、第一樹脂層、第二半導體零件、第二樹脂層、第三半導體零件而得之逐次疊層體全體加熱並焊接，所以比起以往，各半導體零件受到的熱損害也減少。藉此，可提高半導體裝置之可靠性。
再者，本發明之製造方法，係將疊層有第一半導體零件、第一樹脂層、第二半導體零件、第二樹脂層、第三半導體零件而得之逐次疊層體加熱，並進行各端子間之焊接。在焊接前以半導體 零件夾持樹脂層，所以比起在焊接後填充樹脂於半導體零件間之情形較不麻煩。
再者，本發明之製造方法中，由於在區塊疊層體將樹脂層以半導體零件夾持，故不易產生翹曲，將逐次疊層體中之各半導體零件彼此焊接時也不易發生偏離。因此本發明能防止半導體零件間之位置偏離，能在基板上裝載經正確對準位置的個片疊層體。
本發明之第二態樣中，提供一種區塊疊層體，其係疊層有第一半導體區塊、第一樹脂層、第二半導體區塊、第二樹脂層、第三半導體區塊，並於經疊層之半導體區塊間的半導體零件連接用端子經焊接。使用該區塊疊層體製造個片疊層體，能提高焊接時之生產性及半導體裝置之可靠性。
本發明之第三態樣中，提供一種逐次疊層體，其係疊層有第一半導體零件、第一樹脂層、第二半導體零件、第二樹脂層、第三半導體零件，且於經疊層之半導體零件間的半導體零件連接用端子未經焊接。使用該逐次疊層體製造個片疊層體，能提高焊接時之生產性及半導體裝置之可靠性。
依照本發明，提供能提高生產性及可靠性之半導體裝置之製造方法、區塊疊層體及逐次疊層體。
[實施發明之形態]
以下依據圖式說明本發明之實施形態。
(第一實施形態)
圖1~圖5顯示本實施形態之半導體裝置之製造方法。
首先，針對本實施形態之半導體裝置1之製造方法之概要說明。
本實施形態之半導體裝置1之製造方法，包含逐次疊層步驟、第一接合步驟(區塊疊層體接合步驟)、切割步驟、及第二接合步驟(基材接合步驟)。
逐次疊層步驟中，利用將排列有半導體晶片(第一半導體零件)10之第一半導體區塊10B、樹脂層(第一樹脂層)11、排列有半導體晶片(第二半導體零件)12之第二半導體區塊12B、樹脂層(第二樹脂層)13、排列有半導體晶片(第三半導體零件)14之第三半導體區塊14B、樹脂層(第三樹脂層)15、排列有半導體晶片(第四半導體零件)16之第四半導體區塊16B予以黏著，獲得區塊疊層體2B。
在第一接合步驟(區塊疊層體接合步驟)中，將疊層第一半導體區塊10B、第一樹脂層11、第二半導體區塊12B、第二樹脂層13、第三半導體區塊14B、第三樹脂層15、第四半導體區塊16B而獲得之半導體區塊10B、12B彼此、半導體區塊12B、14B彼此、半導體區塊14B、16B彼此未焊接之狀態之經疊層之區塊疊層體2B加熱，並進行半導體區塊10B、12B間、半導體區塊12B、14B間、半導體區塊14B、16B間之焊接。
切割步驟中，切割區塊疊層體2B成為經疊層之半導體零件單位的個片疊層體2。
在此，排列有多數半導體零件之半導體區塊，可為晶圓尺寸之形狀、排列有多數半導體零件並加工為矩形狀之區塊之形狀、排列有多數半導體零件且周邊部未配置半導體零件之形狀等任一者。又，半導體區塊疊層之構成，可為以晶圓尺寸疊層的情形、於晶圓尺寸疊層區塊尺寸之情形任一者。
又，排列於半導體區塊之半導體零件，不限於半導體晶片，也可為矽中介件、玻璃中介件。
之後，將已焊接的個片疊層體2設置於基材18上。係以個片疊層體2向基材18之連接用端子162與基材18向個片疊層體2之連接用端子181為抵接之方式，將個片疊層體2設置於基材18上。
其次，於第二接合步驟(基材接合步驟)，將個片疊層體2及基材18加熱到連接用端子181之焊料層181A之熔點以上，並將個片疊層體2焊接於基材18。
其次針對本實施形態之半導體裝置1之製造方法詳細說明。
首先如圖1(A)所示，準備半導體區塊10B。該半導體區塊10B係在基板表面排列半導體晶片(第一半導體零件)10，且設有半導體晶片10之端子(向半導體晶片12之連接用端子)101者，本實施形態並未設置貫穿基板之貫孔。連接用端子101，例如係成為從基板側起依序疊層銅層、鎳層、金層之構造。惟，連接用端子101之構造不限於此。
在此，半導體區塊10B之厚度為10μm以上、150μm以下。更佳為20μm以上、100μm以下。
又，在半導體區塊10B另一基板表面即背面側，未設置端子。
又，如圖1(A)所示，準備半導體區塊12B。該半導體區塊12B，係具有基板(矽基板)120、貫穿基板120之貫孔123之TSV構造之半導體元件。在基板120的其中一表面設有端子121，於另一表面設有端子122。端子121及端子122以貫孔123連接。端子121，係與半導體區塊10B連接之連接用端子，端子122，係與半導體區塊14B連接之連接用端子。
貫孔123，例如由銅或鎢等金屬、或摻雜有雜質之導電性多晶矽構成。
端子122，例如與端子101以同樣層構成而構成。
端子121，係於表面具有焊料層121A者。連接用端子121，例如係在銅層上疊層鎳層並且更以被覆該鎳層之方式設有焊料層121A之構造。
焊料層121A之材料不特別限制，可列舉含有選自於由錫、銀、鉛、鋅、鉍、銦及銅構成之群組中至少1種以上之合金等。其中，含有選自於由錫、銀、鉛、鋅及銅構成之群組中之至少1種以上之合金為較佳。焊料層121A之熔點為110~250℃，較佳為170~230℃。
半導體區塊12B在基板120之端子121之側設置之表面，設有樹脂層11。
樹脂層11係被覆端子121。樹脂層11詳如後述，但係含熱硬化性樹脂、以及助焊活性化合物之層。
再者，也準備半導體區塊14B、半導體區塊16B(參照圖1(A)、(B))。
在此，半導體區塊14B、16B，係與半導體區塊12B同樣者。亦即，半導體區塊14B、半導體區塊16B，係與半導體區塊12B同樣為TSV構造之半導體元件。半導體區塊14B包含：基板(矽基板)140、貫穿該基板140之貫孔143、連接於貫孔143之一對端子142、141。端子142係與半導體區塊16B連接之連接用端子，端子141係與半導體區塊12B連接之連接用端子。半導體區塊16B，包含：基板(矽基板)160、貫穿該基板160之貫孔163、連接於貫孔163之一對端子162、161。端子162，係與基材18連接之連接用端子，端子161係與半導體區塊14B連接之連接用端子。
貫孔143、163，與貫孔123係以同樣材料構成。端子142、162，係與端子122為同樣構成及材料，端子141、161，與端子121為同樣構成及材料。又，符號141A、161A，係與焊料層121A為同樣之焊料層。
半導體區塊14B設有被覆端子141之樹脂層13。又，半導體區塊16B設有被覆端子161之樹脂層15。
在此，在各半導體區塊12B、14B、16B分別設置樹脂層11、13、15之方法例如有以下方法。
分別對於各半導體區塊12B、14B、16B貼附樹脂層11、13、15之樹脂片。
又，也可於各半導體區塊12B、14B、16B，以旋塗形成樹脂層11、13、15分別為一體化之樹脂層，準備附有樹脂層11之半導體區塊12B、附有樹脂層13之半導體區塊14B、附有樹脂層15之半導體區塊16B。
又，本實施形態中，半導體區塊10B、12B、14B、16B於平面觀察(從基板面側觀察時之平面觀察)的大小相同。又，半導體區塊10B、12B、14B、16B之基板100、120、140、160之厚度為10μm以上150μm以下，更佳為20μm以上、100μm以下，又更佳為50μm以下，為非常薄者。
(逐次疊層步驟：準備區塊疊層體之步驟)
其次如圖1(B)所示，準備以半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B、樹脂層15、半導體區塊16B構成之區塊疊層體2B。
本實施形態中，首先，使半導體區塊10B之形成有端子101之面、與設置在半導體區塊12B之樹脂層11相對，於半導體區塊10B上隔著樹脂層11疊層半導體區塊12B。
此時確認形成於半導體區塊10B之校準標記以及形成於半導體區塊12B之校準標記並且進行定位。
之後，將半導體區塊10B、樹脂層11、半導體區塊12B加熱，隔著半硬化狀態(B階段)之樹脂層11，將半導體區塊10B及半導體區塊12B予以黏著。此時，藉由內建有加熱器的一對挾壓構件夾持半導體區塊10B、樹脂層11、半導體區塊12B，藉此加熱半導體區塊10B、樹脂層11、半導體區塊12B，並且同時以前述一對挾壓構件挾壓並施加負荷，可將半導體區塊10B及半導體區塊12B黏著。例如使用晶圓接合器(bonder)、覆晶晶片接合器等，在大氣壓力下之大氣中或真空壓力下之大氣中隔著樹脂層11將半導體區塊10B及半導體區塊12B予以黏著。此時之加熱溫度，只要樹脂層11之熱硬化性樹脂未完全硬化即可，不特別限定，宜低於熱硬化性樹脂之硬化溫度較佳。
又，將焊料區塊彼此黏著的情形，黏著只要是將2個半導體區塊固定在位置不會由樹脂層偏離的程度即可，係包括以下所述之半硬化狀態(B階段)之概念。
又，樹脂層為半硬化狀態(B階段)，係具有能將樹脂層之上下的半導體區塊彼此固定之程度之硬度的狀態，而且係指仍有進一步進行硬化反應之餘地的狀態。如此的半硬化狀態，不特別限定，例如可藉由測定樹脂層之反應率以確認，較佳為DSC測定的反應率為0%以上60%以下之狀態，更佳為0.5%以上55%以下，又更佳為1%以上50%以下之狀態。又，反應率，當令於升溫速度10℃/min之條件測得之未硬化樹脂膜之反應熱量為A、半硬化膜之反應熱量為B時，能以下式表示。
反應率(%)=(1-B/A)×100
若樹脂層為半硬化狀態，從能獲得可固定半導體區塊的位置 使不會從樹脂層偏離之程度之樹脂之硬度之觀點、於焊接步驟能確保樹脂層之流動性且能確實焊接之觀點、及具硬化性之助焊劑成分以能發揮助焊活性之狀態殘存而顯示充分助焊活性故能某個程度抑制反應之觀點，為較佳。
黏著後半導體區塊12B相對於半導體區塊10B之位置是否正確，例如可使用X射線顯微鏡、紅外線顯微鏡確認。
其次，使半導體區塊12B之設有端子122之面與樹脂層13相對，隔著樹脂層13將半導體區塊14B疊層在半導體區塊12B上。
此時，確認形成於半導體區塊12B之校準標記及形成於半導體區塊14B之校準標記並進行定位。
之後，將半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B加熱，隔著半硬化狀態(B階段)之樹脂層13，將半導體區塊12B及半導體區塊14B予以黏著。此時利用內建有加熱器之一對挾壓構件夾持半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B並加熱，藉由以前述一對挾壓構件挾壓並施加負荷，能將半導體區塊12B及半導體區塊14B黏著。例如，使用晶圓接合器、覆晶晶片接合器等，在大氣壓力下之大氣中或真空壓力下之大氣中，將半導體區塊12B及半導體區塊14B黏著。此時之加熱溫度，只要樹脂層13之熱硬化性樹脂未完全硬化即可，不特別限定，宜低於熱硬化性樹脂之硬化溫度較佳。
黏著後半導體區塊14B相對於半導體區塊12B之位置是否正確，例如可使用X射線顯微鏡、紅外線顯微鏡確認。
其次如圖1(B)所示，使半導體區塊14B之設有端子142之面與樹脂層15相對，隔著樹脂層15將半導體區塊16B疊層於半導 體晶片14上。
此時，確認形成於半導體區塊14B之校準標記與形成於半導體區塊16B之校準標記並且定位。
之後，將半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B、樹脂層15、半導體區塊16B加熱，隔著半硬化狀態(B階段)之樹脂層15，將半導體區塊14B及半導體區塊16B黏著。此時，利用內建有加熱器之一對挾壓構件夾持半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B、樹脂層15、半導體區塊16B並加熱，並藉由以前述一對挾壓構件挾壓並施加負荷，能將半導體區塊14B及半導體區塊16B黏著。例如使用晶圓接合器、覆晶晶片接合器等，於大氣壓力下之大氣中或真空壓力下之大氣中將半導體區塊14B及半導體區塊16B黏著。此時之加熱溫度，只要樹脂層15之熱硬化性樹脂未完全硬化即可，不特別限定，宜低於熱硬化性樹脂之硬化溫度較佳。
黏著後半導體區塊16B相對於半導體區塊14B之位置是否正確，例如可使用X射線顯微鏡、紅外線顯微鏡確認。
由以上可獲得區塊疊層體2B。於以此方式獲得之區塊疊層體2B，樹脂層11、13、15為半硬化狀態，未完全硬化。
又，本步驟中，焊料層121A、141A、161A未熔融，且端子101、121彼此、端子122、141彼此、端子142、161彼此未焊接。又，端子101、121彼此也可物理性的接觸，或在端子101、121間可插入有樹脂層11之樹脂。端子122、141彼此、端子142、161彼此亦同。又，於區塊疊層體2B，半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B、樹脂層15、半導體區塊16B之各側面也可成為從頂面觀看到的面(無高低差之 面)，或樹脂層11、13、15也可分別從半導體區塊10B、12B、14B、16B之側面溢出。
又，樹脂層11、13、15之厚度例如5μm以上、100μm以下，更佳為10μm以上、50μm以下。藉由為5μm以上，樹脂層能確實被覆焊料層，且端子101、121彼此、端子122、141彼此、端子142、161彼此容易以樹脂層之助焊活性連接。又，藉由為100μm以下，端子101、121彼此、端子122、141彼此、端子142、161彼此容易連接。再者，藉由為100μm以下，能抑制由於樹脂層之硬化收縮導致之半導體區塊12B、14B、16B之翹曲，藉此能抑制半導體晶片12、14、16之翹曲。
在此，針對樹脂層11、13、15說明。樹脂層11、13、15係分別用於填埋半導體區塊10B、12B間、半導體區塊12B、14B間、半導體區塊14B、16B間之間隙者。
樹脂層11、13、15分別含有熱硬化性樹脂及助焊活性化合物。
熱硬化性樹脂，可使用例如環氧樹脂、氧雜環丁烷樹脂、苯酚樹脂、(甲基)丙烯酸酯樹脂、不飽和聚酯樹脂、鄰苯二甲酸烯丙酯樹脂、馬來醯亞胺樹脂等。該等可單獨使用或混用2種以上。
其中，硬化性與保存性、硬化物之耐熱性、耐濕性、耐藥品性優異之環氧樹脂較理想。樹脂層11、13、15中，熱硬化性樹脂之含量為30重量%以上、70重量%以下較佳。
樹脂層11、13、15係在焊接時具有去除焊料層、端子之表面氧化被膜之作用之樹脂層。樹脂層11、13、15藉由具有助焊劑作用，會去除覆蓋在焊料或端子表面之氧化被膜，故能進行焊接。為了使樹脂層11、13、15有助焊劑作用，樹脂層11、13、15必須含有助焊活性化合物。樹脂層11、13、15含有之助焊活性化合 物，只要是能使用在焊接者即可，不特別限制，宜為具有羧基或苯酚羥基中任一者、或具有羧基及苯酚羥基兩者之化合物較佳。
樹脂層11、13、15中之助焊活性化合物之摻合量，宜為1~30重量%，3~20重量%尤佳。
具有羧基之助焊活性化合物，可列舉脂肪族酸酐、脂環酸酐、芳香族酸酐、脂肪族羧酸、芳香族羧酸等。
具有羧基之助焊活性化合物相關的脂肪族酸酐，可列舉琥珀酸酐、聚己二酸酐、聚壬二酸酐、聚癸二酸酐等。
具有羧基之助焊活性化合物相關的脂環酸酐，可列舉甲基四氫鄰苯二甲酸酐、甲基六氫鄰苯二甲酸酐、甲基希米酸(himic acid)酐、六氫鄰苯二甲酸酐、四氫鄰苯二甲酸酐、三烷基四氫鄰苯二甲酸酐、甲基環己烯二羧酸酐等。
具有羧基之助焊活性化合物相關的芳香族酸酐，可列舉：鄰苯二甲酸酐、偏苯三甲酸酐、苯均四酸酐、二苯基酮四羧酸酐、乙二醇雙偏苯三甲酸酯、甘油參偏苯三甲酸酯等。
具有羧基之助焊活性化合物相關的脂肪族羧酸，可列舉下列通式(I)表示之化合物、甲酸、乙酸、丙酸、丁酸、戊酸、三甲基乙酸、己酸、辛酸(caprylic acid)、月桂酸、肉豆蔻酸、棕櫚酸、硬脂酸、丙烯酸、甲基丙烯酸、巴豆酸、油酸、富馬酸、馬來酸、草酸、丙二酸、琥珀酸等。
HOOC-(CH2)n-COOH (I)(式(I)中，n表示0以上20以下之整數。)
具有羧基之助焊活性化合物相關的芳香族羧酸，可列舉：苯 甲酸、鄰苯二甲酸、間苯二甲酸、對苯二甲酸、半蜜蠟酸(Hemimellitic acid)、偏苯三甲酸、對稱苯三甲酸、1,2,3,5-苯四甲酸(Mellophanic acid)、1,2,3,4-苯四甲酸(Prehnitic acid)、苯均四酸、蜜蠟酸、甲苯甲酸、茬甲酸、2,3-二甲基苯甲酸(hemellitic acid)、酸、2,3,4-三甲苯甲酸(Prehnitylic acid)、甲苯甲酸、桂皮酸、水楊酸、2、3-二羥基苯甲酸、2、4-二羥基苯甲酸、龍膽酸(gentisinic acid)(2、5-二羥基苯甲酸)、2、6-二羥基苯甲酸、3、5-二羥基苯甲酸、浸食子酸(3、4、5-三羥基苯甲酸)、1、4-二羥基-2-萘甲酸、3、5-二羥基-2-萘甲酸等萘甲酸衍生物、還原酚酞、二苯酚酸等。
該等具有羧基之助焊活性化合物當中，從助焊活性化合物具有之活性度、樹脂層硬化時之散逸氣體產生量、及硬化後樹脂層之彈性率或玻璃轉移溫度等的均衡性良好的觀點，前述通式(I)表示之化合物為較佳。並且，前述通式(I)表示之化合物當中，式(I)中之n為3~10之化合物從能抑制硬化後之樹脂層的彈性率增加且能提高黏著性之觀點尤佳。
前述通式(I)表示之化合物當中，式(I)中之n為3~10之化合物，例如：n=3之戊二酸(HOOC-(CH2)3-COOH)、n=4之己二酸(HOOC-(CH2)4-COOH)、n=5之庚二酸(HOOC-(CH2)5-COOH)、n=8之癸二酸(HOOC-(CH2)8-COOH)及n=10之HOOC-(CH2)10-COOH等。
具有苯酚性羥基之助焊活性化合物可列舉苯酚類，具體而言例如：苯酚、鄰甲酚、2、6-二甲酚、對甲酚、間甲酚、鄰乙基苯酚、2、4-二甲酚、2、5二甲酚、間乙基苯酚、2、3-二甲酚、2,4,6-三甲苯酚、3、5-二甲酚、對第三丁基苯酚、兒茶酚、對第三戊基苯酚、間苯二酚、對辛基苯酚、對苯基苯酚、雙酚A、雙酚F、雙酚AF、聯苯酚、二烯丙基雙酚F、二烯丙基雙酚A、參苯酚、肆苯酚等含有苯酚性羥基之單體類、苯酚酚醛樹脂、鄰甲酚酚醛樹 脂、雙酚F酚醛樹脂、雙酚A酚醛樹脂等。
具有如上述羧基或苯酚羥基中任一者、或具有羧基及苯酚羥基兩者之化合物，藉由與如環氧樹脂之熱硬化性樹脂之反應而被三維的納入。
因此，從提高硬化後之環氧樹脂之三維網路的形成的觀點，助焊活性化合物宜為具有助焊劑作用且作為環氧樹脂之硬化劑作用之助焊活性硬化劑為較佳。助焊活性硬化劑，例如：1分子中，具有2個以上可加成到環氧樹脂之苯酚性羥基、具有1個以上直接鍵結於顯示助焊劑作用(還原作用)之芳香族之羧基之化合物。如此的助焊活性硬化劑，可列舉2、3-二羥基苯甲酸、2、4-二羥基苯甲酸、龍膽酸(2、5-二羥基苯甲酸)、2、6-二羥基苯甲酸、3、4-二羥基苯甲酸、没食子酸(3、4、5-三羥基苯甲酸)等苯甲酸衍生物；1、4-二羥基-2-萘甲酸、3、5-二羥基-2-萘甲酸、3、7-二羥基-2-萘甲酸等萘甲酸衍生物；還原酚酞；及二苯酚酸等，該等可以單獨使用1種或組合2種以上。
其中，為了使端子間之接合良好，使用還原酚酞尤佳。
又，樹脂層中，助焊活性硬化劑之摻合量宜為1~30重量%，3~20重量%尤佳。藉由使樹脂層中之助焊活性硬化劑之摻合量為上述範圍，能提高樹脂層之助焊活性，且同時防止樹脂層中殘留熱硬化性樹脂以及未反應之助焊活性硬化劑。
又，樹脂層也可含有無機填充材。藉由使樹脂層中含有無機填充材，能提高樹脂層之最低熔融黏度，抑制在端子間形成間隙。在此，無機填充材可列舉二氧化矽、氧化鋁等。
又，樹脂層於60~150℃之熔融黏度為0.1~100,000Pa‧s較佳。藉此，當貼合樹脂層與半導體零件時等能以樹脂層良好地填埋半導體零件之凸塊、焊墊及配線電路等的凹凸。藉由使前述熔融黏 度為0.1Pa‧s以上，能抑制熔融的樹脂層緩緩往上移動並污染半導體零件等。又，前述熔融黏度較佳為100,000Pa．s以下。藉此，能更有效防止樹脂層卡入相對向之半導體零件之端子間而發生導通不良。
前述熔融黏度為0.2Pa‧s以上70,000Pa‧s以下更佳，0.5Pa‧s以上30,000Pa‧s以下又更佳。
在此，樹脂層之熔融黏度不特別限定，例如可將厚度100μm之樹脂層使用黏彈性測定裝置(HAAKE公司製「ReoStress RS150」，以平行板20mm 、孔隙0.05mm、頻率0.1Hz、升溫速度10℃/min的條件測定。
(第一接合步驟：將區塊疊層體接合之步驟)
其次，如圖2(A)所示，將以上步驟獲得之區塊疊層體2B加熱，進行端子101、121間、端子122、141間、端子142、161間之焊接。
在此，第一接合步驟中，將端子間焊接係指以下事項。將疊層體2加熱到焊料層121A、141A、161A的熔點以上，使半導體晶片10、12間、半導體晶片12、14間、半導體晶片14、16間之接合使用之各焊料層121A、141A、161A熔融，且同時使端子101、121彼此、端子122、141彼此、端子142、161彼此物理性的接觸，且至少一部分形成合金之狀態。
在此使用例如圖3所示之裝置5。該裝置5，包含流體導入之容器51、配置於該容器51內之一對熱板(挾壓構件)52、53。
容器51為壓力容器，且容器51之材料可列舉金屬等，例如不銹鋼、鈦、銅。
熱板52、53為內部具有加熱器之壓板，以熱板52、53挾壓設置於熱板53上方的區塊疊層體2B。熱板53形成有銷54，該銷 54貫穿板材(設置區塊疊層體2B之設置部)55。該板材55當挾壓區塊疊層體2B時，係在銷54上滑動並接觸熱板53。
熱板52之溫度設定為高於熱板53之溫度。例如熱板52之溫度比熱板53高20℃以上，熱板52為焊料層121A、141A、161A的熔點以上的溫度，且熱板53低於焊料層121A、141A、161A的熔點。
首先先將熱板52、53加熱到既定溫度。先使板材55從熱板53分離，在板材55上設置區塊疊層體2B。其次經由配管511將流體導入容器51內。流體宜為氣體，例如空氣、鈍性氣體(氮氣、稀有氣體)等。
之後維持以流體加壓區塊疊層體2B的狀態，使熱板52接觸區塊疊層體2B。再者，使板材55在銷54上滑動，以熱板52、53沿疊層方向挾壓區塊疊層體2B。將區塊疊層體2B加熱到焊料層121A、141A、161A的熔點以上，並於端子101、121間、端子122、141間、端子142、161間進行焊接。藉由以熱板52、53挾壓區塊疊層體2B，即使樹脂夾於端子101、121間(端子122、141間、端子142、161間)的情形，也能排除樹脂而使端子101、121彼此(端子122、141彼此、端子142、161彼此)確實接觸，能穩定的焊接。
以流體加壓區塊疊層體2B時之加壓力宜為0.1MPa以上、10MPa以下，更佳為0.5MPa以上、5MPa以下。藉由以流體加壓區塊疊層體2B，能抑制樹脂層11、13、15內發生孔洞。尤其，藉由定為0.1MPa以上，效果會變得顯著。又，藉由設為10MPa以下，能抑制裝置之大型化、複雜化。又，以流體加壓，係指將區塊疊層體2B之氣體氛圍之壓力提高至比起大氣壓力高出加壓力的份量。亦即，加壓力10MPa，係指對於區塊疊層體2B施加之壓力比起大氣壓力大10MPa。
在此，將區塊疊層體2B加熱至焊料層121A、141A、161A的熔點以上，例如以240℃~260℃加熱1秒至10分鐘左右。
藉此，能使焊料層121A、141A、161A熔融並進行焊接。又，焊料層121A、141A、161A的熔點相異時，將區塊疊層體2B加熱至熔點最高的焊料層的熔點以上即可。
之後使熱板52、53分離，再從容器51排出流體。停止利用流體將區塊疊層體2B加壓，之後從容器51取出區塊疊層體2B。
在此，第一接合步驟中，當樹脂層11、13、15未完全硬化的情形，也可使用圖4所示之裝置6，使樹脂層11、13、15之硬化進行。該裝置6具有與裝置5同樣的容器51，且係邊以流體加壓區塊疊層體2B邊加熱，進行樹脂層11、13、15之硬化者。流體可使用與裝置6所使用為相同者。
將區塊疊層體2B加熱之方法，可列舉從配管511將經加熱的流體流入容器51內並將區塊疊層體2B加熱加壓的方法。或，從配管511使流體流入容器51內，使成加壓氣體氛圍下，且於此狀態加熱容器51，也可加熱區塊疊層體2B。
在容器51內配置區塊疊層體2B並導入流體，將區塊疊層體2B進行樹脂層11、13、15之硬化。此時為了使樹脂層11、13、15硬化，宜加熱較佳。加熱溫度不特別限定，宜為樹脂層11、13、15之熱硬化性樹脂之硬化溫度以上，於例如180℃進行1小時加熱較佳。在此，硬化溫度係指樹脂層之硬化溫度，定為樹脂層所含之熱硬化性樹脂使用例如DSC(Differential Scanning Calorimeter：差示掃描熱量計)，以升溫速度10℃/分測定樹脂層時之發熱峰部溫度。硬化溫度之範圍較佳為100℃~300℃，更佳為110℃~280℃，又更佳為120℃~260℃。
又，也可在裝置6的容器51內放入多數區塊疊層體2B，進行樹脂層11、13、15之硬化。以此方式能提高生產性。
以上述方式，獲得半導體區塊10B、12B彼此、半導體區塊12B、14B彼此、半導體區塊14B、16B彼此經焊接而得之區塊疊層體2B(圖1(B))。
(切割步驟)
其次如圖2(B、C)，藉由切割以上步驟獲得之區塊疊層體2B而獲得個片疊層體2。切割方法可使用切割刀片、雷射等。
(第二接合步驟：將基材接合之步驟)
其次如圖5(B)所示，將半導體晶片10、12彼此、半導體晶片12、14彼此、半導體晶片14、16彼此焊接而得的個片疊層體2放置在基材18上，並將個片疊層體2與基材18焊接。
先準備基材18。在此，基材18可為樹脂基板，也可為矽基板、陶瓷基板等。
基材18的表面形成有端子(疊層體連接用端子)181。端子181由與端子101同樣的構造、材料構成，且表面有焊料層181A。端子181係連接在半導體晶片16者。
其次在該基材18的表面設置樹脂層17。該樹脂層17係設置成被覆端子181。樹脂層17可為與樹脂層11、13、15同樣者，例如可使用糊劑狀之非流動型底層填材(underfill)(NUF)。為了在基材18的表面一部分設置樹脂層17，宜以分配或噴射等塗佈糊劑狀之底層填材較佳。
如此的非流動型底層填材可列舉例如日本特開2008-13710號 公報揭示者，由含有以下成分之樹脂組成物構成：常溫為液狀之第一環氧樹脂、比第一環氧樹脂之硬化溫度高之第二環氧樹脂、矽酮改性環氧樹脂、無機填充材、有助焊活性之硬化劑。該樹脂組成物不含溶劑。
第一環氧樹脂例如雙酚A型環氧樹脂、雙酚F型環氧樹脂等雙酚型環氧樹脂為較佳。
第二環氧樹脂宜為有烯丙基之環氧樹脂(例如二烯丙基雙酚A型環氧樹脂)為較佳。
第一環氧樹脂在樹脂組成物中為5~50重量%較佳，第二環氧樹脂為0.1~40重量%較佳。
矽酮改性環氧樹脂可列舉有二矽氧烷構造之矽酮改性(液狀)環氧樹脂，具體而言可列舉下列通式(1)表示之矽酮改性環氧樹脂。
(m為0以上之整數。)
前述矽酮改性環氧樹脂之矽酮改性率不特別限定，前述矽酮改性樹脂之m為5以下較佳，尤佳為m為1以下。
更具體而言，前述矽酮改性環氧樹脂宜由前述通式(1)表示之矽酮改性液狀環氧樹脂之m為0的矽酮改性液狀環氧樹脂、與下列通式(2)表示之苯酚類以加熱反應合成者較佳。藉此，能提高對於基材或半導體晶片的透濕性。
(R1~R5可各為相同或不同，各為選自於氫原子、烷基、烯丙基之中的基，n為0以上之整數。)
前述通式(1)表示之矽酮改性液狀環氧樹脂之m為0之矽酮改性液狀環氧樹脂、與前述通式(2)表示之苯酚類之莫耳比(矽酮改性環氧樹脂之環氧基莫耳比/苯酚類之羥基莫耳比)不特別限定，1~10較佳，尤其1~5較佳。莫耳比若為前述範圍內，反應物之產率或低揮發性等特別優異。
矽酮改性環氧樹脂之含量，為樹脂組成物全體之0.1~20重量%較佳。
再者，有助焊活性之硬化劑，宜使用熔點不同的2種以上較佳。
例如第一助焊活性硬化劑，宜為2、3-二羥基苯甲酸、2、4-二羥基苯甲酸、2、5-二羥基苯甲酸、2、6-二羥基苯甲酸、3、4-二羥基苯甲酸為較佳。
又，第二助焊活性硬化劑可列舉鄰苯二甲酸、偏苯三甲酸、六氫鄰苯二甲酸、甲基六氫鄰苯二甲酸、4-羥基(鄰苯二甲酸)、3-羥基(鄰苯二甲酸)、四氫鄰苯二甲酸、馬來酸，含伸烷基者可列舉琥珀酸、丙二酸、戊二酸、蘋果酸、癸二酸、己二酸、壬二酸、辛二酸、庚二酸、1、9-壬二羧酸、十二烷二酸等。該等可單獨使用或併用多數。該等之中，癸二酸為較佳。
在基材18上設置樹脂層17後，於樹脂層17上裝載個片疊層 體2。以使個片疊層體2之端子162位於樹脂層17側之方式，將個片疊層體2設置於樹脂層17上。
此時，確認形成於個片疊層體2之校準標記與形成於基材18之校準標記並定位。
之後，邊以一對挾壓構件41、42沿著疊層方向挾壓個片疊層體2、樹脂層17、基材18，邊加熱個片疊層體2、樹脂層17、基材18至焊料層181A的熔點以上。此時將個片疊層體2、樹脂層17、基材18以一對挾壓構件41、42挾壓，且同時將一對挾壓構件41、42加熱，以加熱個片疊層體2、樹脂層17、基材18至焊料層181A的熔點以上。藉此，將端子181與端子162焊接。該接合步驟中，例如使用覆晶晶片接合器，將個片疊層體2逐一焊接到基材18。
以此方式在基材18上設置多數個片疊層體2，並將基材18與多數個片疊層體2焊接，獲得構造體3(參照圖5(C))。
之後視需要使構造體3之樹脂層17硬化。在此，係使用前述圖4之裝置6進行樹脂層17之硬化。硬化方法與前述方法相同，邊以流體加壓構造體3邊加熱構造體3至樹脂層17之熱硬化性樹脂之硬化溫度以上，進行樹脂層17之硬化。
藉由以此方式，可防止樹脂層17產生孔洞且能將已產生的孔洞消滅。
(密封步驟)
其次進行構造體3之密封。密封方法可為灌注(potting)、轉移成形、壓縮成形任一者。
之後，切割為各個片疊層體2，可獲得多數圖5(D)所示之半導體裝置1。又，圖5(D)中，符號19表示密封材，符號18A表示 經切割(dicing)的基材18。又，當半導體裝置1具有多數個片疊層體2時，將半導體裝置1以逐個單位切割即可。又，切割可使用切割刀片、雷射、繞線器(router)等。
依如上之本實施形態，可發揮以下效果。
本實施形態中，依序疊層半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B、樹脂層15、半導體區塊16B而獲得區塊疊層體2B後，將區塊疊層體2B全體加熱並焊接，因此比起以往能減少各半導體晶片10、12、14、16遭受的熱損害。因此能提高半導體裝置1的可靠性。
又，依序疊層半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B、樹脂層15、半導體區塊16B而獲得區塊疊層體2B後，將區塊疊層體2B全體加熱，同時進行端子101、121彼此、端子122、141彼此、端子142、161彼此間之焊接。所以，比起邊對各半導體零件彼此逐次進行焊接邊以此狀態疊層多數半導體零件的情形，能提高焊接時之生產性。
又，本實施形態中，在獲得區塊疊層體2B時，係在半導體區塊10B上逐個疊層附有樹脂層之半導體區塊並加熱，但此時之加熱係用於以樹脂層黏著半導體區塊彼此的加熱。因此加熱時間比較短，加熱溫度亦低，所以即使實施獲得區塊疊層體2B之步驟，仍比起以往之製造方法能提高生產性。
再者，本實施形態中，係挾壓區塊疊層體2B並焊接。
以往係將半導體晶片逐個疊層並挾壓、焊接，所以下層半導體晶片會受到多次挾壓，容易受損害。
相對於此，本實施形態中，依序疊層半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B、樹脂層15、半導體區塊16B而獲得區塊疊層體2B後，挾壓區塊疊層體2B並 進行焊接。可防止焊接時受到多次挾壓，能減少對於半導體區塊10B、12B、14B、16B之損害。
本實施形態中，係將區塊疊層體2B之端子101、121彼此、端子122、141彼此、端子142、161彼此焊接，切割區塊疊層體2B而獲得個片疊層體2後，進行基材18與個片疊層體2的焊接。
又，本實施形態中，係預先將區塊疊層體2B之端子101、121彼此、端子122、141彼此、端子142、161彼此焊接。區塊疊層體2B，成為線膨脹係數較高之樹脂層以線膨脹係數較低之半導體區塊挾持的構造，所以在焊接時即使受熱也不易發生翹曲。藉此，可防止在區塊疊層體2B之端子101、121間、端子122、141間、端子142、161間發生偏離，能提高半導體裝置1之可靠性。
再者，本實施形態中，當將區塊疊層體2B之端子101、121彼此、端子122、141彼此、端子142、161彼此焊接時，係以流體加壓區塊疊層體2B並加熱。藉由以流體加壓區塊疊層體2B，能防止在區塊疊層體2B之樹脂層11、13、15發生孔洞。又，藉由將區塊疊層體2B以流體加壓，能使位於區塊疊層體2B之樹脂層11、13、15中的孔洞受壓而縮小。由以上，能防止由於孔洞造成端子彼此位置偏離。又，能夠防止樹脂層11、13、15從孔洞被擠出而污染裝置5。
又，於準備區塊疊層體2B的步驟，當疊層附有樹脂層之半導體區塊時，若於真空壓力下實施，氣體不易進入例如樹脂層11與半導體區塊10B的界面，且焊接時能更縮小孔洞。
又，如前述，在習知技術中，係在每次於半導體晶片上疊層半導體晶片時，將半導體晶片彼此焊接。於焊接時，以流體進行加壓，緊接著在半導體晶片上疊層另一半導體晶片，之後將半導 體晶片之疊層體裝入裝置5的容器51內，進行焊接。再者，需要從裝置5取出半導體晶片之疊層體之後再疊層其他半導體晶片的作業，會變得要重複使半導體晶片之疊層體進出裝置5。因此變得非常麻煩，難以邊用流體加壓半導體晶片邊焊接。
相對於此，本實施形態中，藉由預先形成疊層有半導體區塊10B、12B、14B、16B之區塊疊層體2B，並將該區塊疊層體2B全體加熱，可將端子101、121彼此、端子122、141彼此、端子142、161彼此一次焊接，故能於流體氣體氛圍下邊加壓邊焊接。
本實施形態中，係使用裝置5進行區塊疊層體2B之端子101、121間、端子122、141間、端子142、161間之焊接。在此，設置區塊疊層體2B的板材55，係與一對熱板52、53為分離配置。藉此，區塊疊層體2B不易受到來自熱板52、53的熱。所以，可防止將區塊疊層體2B設置於裝置5內後，到以既定加壓力利用流體加壓區塊疊層體2B為止的期間，區塊疊層體2B之樹脂層11、13、15軟化且樹脂層11、13、15中之孔洞增大。
又，藉由使熱板53之溫度比熱板52低，可防止將區塊疊層體2B設置於裝置5內後，到以既定加壓力利用流體加壓區塊疊層體2B的期間，區塊疊層體2B之樹脂層11、13、15軟化且樹脂層11、13、15中的孔洞增大。另一方面，藉由使熱板52的溫度高於熱板53，能於挾壓區塊疊層體2B之後，以較短時間使區塊疊層體2B升溫到既定溫度。
又，板材55係靠近熱板52而配置的情形，熱板52的溫度也可設定為低於熱板53的溫度。
又，本實施形態中，在準備區塊疊層體2B的步驟係將半導體區塊10B、12B隔著半硬化狀態之樹脂層11黏著。同樣地，將半導體區塊12B、14B隔著半硬化狀態之樹脂層13黏著，並將半導體區塊14B、16B隔著半硬化狀態之樹脂層15黏著。以此方式，由於半導體區塊彼此黏著，所以可防止在區塊疊層體2B中，半導 體區塊間的半導體晶片彼此發生位置偏離。
又，當將半導體區塊12B、14B隔著半硬化狀態之樹脂層13黏著時，及將半導體區塊14B、16B隔著半硬化狀態之樹脂層15黏著時，半導體區塊10B、12B、14B多次受熱，但是由於係為了以半硬化狀態之樹脂層將半導體晶片彼此黏著之加熱，加熱溫度可設定為較低，又，即使加熱溫度提高，加熱時間也減短即可。因此可認為熱對於半導體區塊10B、12B、14B之影響非常少。
再者，本實施形態中，係在構成區塊疊層體2B的前段於半導體區塊12B設置樹脂層11。同樣地，在半導體區塊14B設置樹脂層13，於半導體區塊16B設置樹脂層15。半導體區塊12B、14B、16B均為TSV構造，厚度非常薄，所以藉由分別設置樹脂層11、13、15，能防止半導體區塊12B、14B、16B發生翹曲，且能成為操作性優異者。
又，本實施形態中，係於基材18焊接多數個片疊層體2後進行密封，之後進行切割。藉此，能提高半導體裝置1之生產性。
(第二實施形態)
參照圖6針對本發明之第二實施形態說明。
本實施形態中，係與前述實施形態同樣，如圖6(A)所示，在半導體區塊10B上隔著樹脂層11疊層半導體區塊12B並加熱。藉此，隔著半硬化狀態之樹脂層11將半導體區塊10B與半導體區塊12B黏著。
同樣地，在半導體區塊12B上隔著半硬化狀態之樹脂層13疊層半導體區塊14B，並將半導體區塊12B、14B黏著。焊料層121A、141A未熔融，端子101、121彼此、端子122、141彼此未焊接。
之後，如圖6(A)所示，將附有樹脂層15之半導體區塊16B安裝在挾壓構件43。另一方面，在挾壓構件44上設置由半導體區 塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B構成的疊層體。
其次，使挾壓構件44、43接近，將附有樹脂層15之半導體區塊16B之樹脂層15抵接於半導體區塊14B。藉此構成區塊疊層體2B，但在此，半導體區塊16B係未隔著樹脂層15黏著於半導體區塊14B的狀態。
之後，挾壓構件44、43內的加熱器開始升溫。隔著挾壓構件44、43將區塊疊層體2B加熱到焊料層121A、141A、161A的熔點以上，且同時以挾壓構件44、43挾壓，將端子101、121彼此、端子122、141彼此、端子142、161彼此焊接。
在此，可使用例如晶圓接合器、覆晶晶片接合器等進行焊接。
又，本實施形態，亦為可在焊接時，與第一實施形態同樣地邊以流體將區塊疊層體2B加壓邊實施焊接。
其次，使端子101、121彼此、端子122、141彼此、端子142、161彼此已焊接的區塊疊層體2B的樹脂層11、13、15硬化。樹脂層11、13、15之硬化，與前述實施形態同樣，可使用裝置6實施。
之後的步驟與前述實施形態相同。
依照如此的本實施形態，可發揮與前述實施形態同樣的效果，可發揮以下效果。
本實施形態中，由於未實施隔著樹脂層15將半導體區塊16B與半導體區塊14B黏著的步驟，故能提高生產性。
(第三實施形態)
圖7~9顯示本實施形態之半導體裝置之製造方法。
首先，針對本實施形態之半導體裝置1之製造方法之概要說明。
本實施形態之半導體裝置1之製造方法，包含逐次疊層步驟、切割步驟、第一接合步驟(逐次疊層體接合步驟)、第二接合步驟(基材接合步驟)。
逐次疊層步驟中，藉由將排列有半導體晶片(第一半導體零件)10的第一半導體區塊10B、樹脂層(第一樹脂層)11、排列有半導體晶片(第二半導體零件)12的第二半導體區塊12B、樹脂層(第二樹脂層)13、排列有半導體晶片(第三半導體零件)14的第三半導體區塊14B、樹脂層(第三樹脂層)15、排列有半導體晶片(第四半導體零件)16的第四半導體區塊16B黏著，獲得區塊疊層體2B。
在此，排列有多數半導體零件的半導體區塊，可為晶圓尺寸的形狀、排列有多數半導體零件且加工為矩形狀之區塊之形狀、排列有多數半導體零件且周邊部未配置半導體零件之形狀等任一者。又，疊層半導體區塊之構成，可為以晶圓尺寸疊層的情形、於晶圓尺寸疊層區塊尺寸的情形任一者。
切割步驟中，係將區塊疊層體2B切割為係經疊層之半導體晶片(半導體零件)單位的逐次疊層體2C之大小。
又，逐次疊層體，係指經疊層之半導體晶片(半導體零件)的連接端子間尚未焊接之狀態之個片疊層體。
第一接合步驟(逐次疊層體接合步驟)中，係將由疊層半導體晶片10、樹脂層11、半導體晶片12、樹脂層13、半導體晶片14、樹脂層15、半導體晶片16而獲得且半導體晶片10、12彼此、半導體晶片12、14彼此、半導體晶片14、16彼此尚未焊接的逐次疊層體2C加熱，進行半導體晶片10、12間、半導體晶片12、14間、半導體晶片14、16間之焊接，製成個片疊層體2。
之後，將經焊接的個片疊層體2設置在基材18上。以個片疊層體2向基材18之連接用端子162、及基材18向個片疊層體2之連接用端子181為抵接的方式，將個片疊層體2設置於基材18上。
其次於第二接合步驟(基材接合步驟)，加熱個片疊層體2及基材18至連接用端子181之焊料層181A的熔點以上，並將個片疊層體2焊接於基材18。
其次針對本實施形態之半導體裝置1之製造方法詳細說明。
首先，參照圖1(A)及圖1(B)所示，準備半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B、樹脂層15、半導體區塊16B。該步驟能與第一實施形態同樣地實施，故在此省略詳細說明。
(逐次疊層步驟：準備區塊疊層體之步驟)
其次如圖1(B)所示，準備以半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B、樹脂層15、半導體區塊16B構成之區塊疊層體2B。該步驟能與第一實施形態同樣地實施，故在此省略詳細的說明。
(切割步驟)
其次如圖7(A)所示，將以上步驟獲得之區塊疊層體2B切割，獲得經疊層之半導體零件逐次疊層體2C。切割方法可使用切割刀片、雷射等。
(第一接合步驟：將逐次疊層體接合之步驟)
其次如圖7(B)所示，將以上步驟獲得之逐次疊層體2C加熱，進行端子101、121間、端子122、141間、端子142、161間之焊接。
在此，於第一接合步驟，將端子間焊接係指以下事項。將逐次疊層體2C加熱到焊料層121A、141A、161A的熔點以上，將使用於將半導體晶片10、12間、半導體晶片12、14間、半導體晶片14、16間接合的各焊料層121A、141A、161A熔融，且同時使端子101、121彼此、端子122、141彼此、端子142、161彼此物理性的接觸，並且至少有一部分形成合金的狀態。
該步驟可藉由將第一實施形態之區塊構造體2B替換為逐次疊層體2C，而與第一實施形態中之區塊構造體之接合同樣地實施。又，該步驟可以使用與第一實施形態中之裝置5及6為同樣的裝置進行接合(參照圖8及圖9)。所以，在此省略詳細說明。
以上述方式，獲得半導體晶片10、12彼此、半導體晶片12、14彼此、半導體晶片14、16彼此焊接而得之個片疊層體2(圖5(A))。
以後之第二接合步驟(基材接合步驟)及密封步驟，可與第一實施形態以同樣方式實施，故在此省略詳細說明。
依照如以上之本實施形態，可發揮以下效果。
因為係將逐次疊層體2C全體加熱並進行焊接，故比起以往，能減少各半導體晶片10、12、14、16受到的熱損害。因此能提高半導體裝置1的可靠性。
又，依序疊層半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B、樹脂層15、半導體區塊16B並獲得區塊疊層體2B後，將該區塊疊層體2B切割而得之逐次疊層體2C全體加熱，同時進行端子101、121彼此、端子122、141彼此、端子142、161彼此間之焊接。所以，比起邊對各半導體零件彼此逐次進行焊接邊疊層多數半導體零件的情形，能提高焊接時之生產性。
又，本實施形態中，在獲得區塊疊層體2B時，係對各半導體區塊10B上疊層附有樹脂層之半導體區塊並加熱，但此時之加熱係為了以樹脂層將半導體區塊彼此黏著的加熱。因此加熱時間可較短，加熱溫度也可較低，即使實施獲得區塊疊層體2B及之後之逐次疊層體2C的步驟，仍比起習知之製造方法能提高生產性。
再者，本實施形態中，係將逐次疊層體2C挾壓並焊接。
以往係對疊層各半導體晶片時挾壓並焊接，所以下層半導體晶片受到多次挾壓，容易受損害。
相對於此，本實施形態中，係依序疊層半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B、樹脂層15、半導體區塊16並獲得區塊疊層體2B後，將該區塊疊層體2B切割並將獲得之逐次疊層體2C挾壓，並進行焊接。可防止在焊接時受多次挾壓，能減少對於半導體晶片10、12、14、16之損害。
本實施形態中，係將逐次疊層體2C之端子101、121彼此、端子122、141彼此、端子142、161彼此焊接後，進行基材18與個片疊層體2之焊接。
也可考慮以下方法：將端子101、121彼此、端子122、141彼此、端子142、161彼此未焊接狀態之逐次疊層體2C設置於基材18後，將逐次疊層體2C及基材18加熱，而將端子101、121彼此、端子122、141彼此、端子142、161彼此、基材18之端子181及端子162彼此焊接。
但是如此的方法，當基材18與逐次疊層體2C間的線膨脹係數差大的時候，由於線膨脹係數差而產生的應力會施加到逐次疊層體2C，可能造成在逐次疊層體2C中發生偏離。
相對於此，如本實施形態，藉由預先將端子101、121彼此、端子122、141彼此、端子142、161彼此焊接後，進行個片疊層體2與基材18的焊接，能防止逐次疊層體2C或個片疊層體2中 發生偏離。
又，本實施形態中，預先將逐次疊層體2C之端子101、121彼此、端子122、141彼此、端子142、161彼此焊接。逐次疊層體2C，係將成為線膨脹係數較高的樹脂層以線膨脹係數較低的半導體晶片挾持的構造，所以焊接時即使受熱也不易發生翹曲。藉此，能防止逐次疊層體2C或個片疊層體2中，端子101、121間、端子122、141間、端子142、161間發生偏離，能提高半導體裝置1的可靠性。
再者，本實施形態中，當將逐次疊層體2C之端子101、121彼此、端子122、141彼此、端子142、161彼此焊接時，係藉由以流體加壓逐次疊層體2C並加熱。藉由以流體加壓逐次疊層體2C，能防止在逐次疊層體2C之樹脂層11、13、15產生孔洞。又，藉由以流體加壓逐次疊層體2C，能對於位在逐次疊層體2C之樹脂層11、13、15中之孔洞加壓使其減小。由以上，能防止由於孔洞造成端子彼此位置偏離。又，能防止樹脂層11、13、15由於孔洞而被擠出並污染裝置5。
又，於準備區塊疊層體2B的步驟，當將附有樹脂層之半導體晶片疊層時，若於真空壓力下實施，氣體不易進入例如樹脂層11與半導體區塊10B的界面，當進行之後之逐次疊層體2C之焊接時，能更減小孔洞。
又，如前述，在習知技術係每次在半導體晶片上疊層半導體晶片時將半導體晶片彼此焊接。焊接時，係利用流體加壓，緊接著於半導體晶片上疊層其他半導體晶片，之後將半導體晶片之疊層體裝入裝置5的容器51內並進行焊接。再者，需要從裝置5取出半導體晶片之疊層體，之後再疊層其他半導體晶片的作業，要反複將半導體晶片之疊層體取出放入裝置5。因此非常麻煩，邊以 流體加壓半導體晶片邊焊接有困難。
相對於此，本實施形態中，係預先形成疊層有半導體晶片10、12、14、16的逐次疊層體2C，並將該逐次疊層體2C全體加熱，而將端子101、121彼此、端子122、141彼此、端子142、161彼此一次焊接，故能於流體氣體氛圍下邊加壓邊焊接。又，構成區塊疊層體2B後，將該區塊疊層體2B切割獲得之逐次疊層體2C加熱並焊接，所以經焊接之半導體零件的面積減小，能減少對於各層之半導體零件施加的應變，更能防止晶片龜裂。
本實施形態中，係使用裝置5進行逐次疊層體2C之端子101、121間、端子122、141間、端子142、161間之焊接。在此，設置逐次疊層體2C的板材55，係與一對熱板52、53為分離配置。藉此，逐次疊層體2C不易受到來自熱板52、53的熱。所以，可防止將逐次疊層體2C設置於裝置5內後，在利用流體以既定的加壓力加壓為止的逐次疊層體2C的期間，逐次疊層體2C之樹脂層11、13、15軟化並且樹脂層11、13、15中之孔洞變大。
又，藉由使熱板53之溫度設定為低於熱板52，能防止將逐次疊層體2C設置於裝置5內後，利用流體以既定加壓力加壓逐次疊層體2C為止的期間，疊層體2之樹脂層11、13、15軟化且樹脂層11、13、15中之孔洞變大。另一方面，藉由將熱板52的溫度設定為高於熱板53，能於挾壓逐次疊層體2C後。以較短時間將逐次疊層體2C升溫至到達既定溫度。
又，當板材55係靠近熱板52配置的時候，也可將熱板52之溫度設定為低於熱板53的溫度。
又，本實施形態中，在準備半導體區塊疊層體2B的步驟，係將半導體區塊10B、12B隔著半硬化狀態之樹脂層11黏著。同樣地，將半導體區塊12B、14B隔著半硬化狀態之樹脂層13黏著，並將半導體區塊14B、16B隔著半硬化狀態之樹脂層15黏著。以此方式，由於半導體區塊彼此黏著，故能防止半導體區塊間的半 導體晶片彼此位置偏離。
又，將半導體區塊12B、14B隔著半硬化狀態之樹脂層13黏著時，及將半導體區塊14B、16B隔著半硬化狀態之樹脂層15黏著時，半導體區塊10B、12B、14B多次受熱，但由於係以半硬化狀態之樹脂層將半導體區塊彼此黏著之加熱，故能將加熱溫度設定為較低，又，即使加熱溫度提高，使加熱時間較短即可。因此可認為熱對於半導體區塊10B、12B、14B的影響非常少。
再者，本實施形態中，在構成逐次疊層體2C之前段，係在半導體區塊12B設置樹脂層11。同樣地，在半導體區塊14B設置樹脂層13，在半導體區塊16B設置樹脂層15。半導體區塊12B、14B、16B均為TSV構造，厚度非常薄，所以藉由分別設置樹脂層11、13、15，能防止發生半導體區塊12B、14B、16B的翹曲，且能成為操作性優異者。
又，本實施形態中，係於基材18焊接多數個片疊層體2後進行密封，之後切割。藉此，能提高半導體裝置1之生產性。
又，本發明不限於前述實施形態，在能達成本發明目的之範圍的變形、改良等包括在本發明。
又，前述各實施形態，係將樹脂層17形成於基材18上後，將個片疊層體2設置於基材18上，但不限定於此。例如也可不設樹脂層17，將基材18與個片疊層體2焊接之後密封，且同時將底層填材填充於基材18及個片疊層體2間。於此情形，可使用所謂的成型底層填材，例如日本特開2003-12773號公報、日本特開2003-277585號公報揭示的材料。
再者，前述各實施形態中，係使個片疊層體2中的樹脂層11、13、15硬化後，實施基材18與個片疊層體2的焊接，但也可於樹 脂層11、13、15未完全硬化的狀態，實施基材18與個片疊層體2的焊接。例如也可在進行密封時，使樹脂層11、13、15完全硬化。
又，前述各實施形態中，係對於基材18逐一焊接個片疊層體2，並在基材18上設置多數個片疊層體2，但不限定於此。例如也可在基材18上放置多數個片疊層體2，之後使用圖3所示之裝置5，將多數個片疊層體2同時焊接到基材18。更具體而言，在基材18上形成與樹脂層11、13、15同樣的樹脂層17。此時樹脂層17，係設置為被覆基材18之端子181。之後，在樹脂層17上放置個片疊層體2，隔著半硬化狀態之樹脂層17將基材18與個片疊層體2黏著。例如使用覆晶晶片接合器等並加熱，將基材18與個片疊層體2黏著。反複此操作，將多數個片疊層體2黏著於基材18。之後，使用圖3所示之裝置5，將多數個片疊層體2同時焊接於基材18。藉由此方式，可提高製造效率。
再者，前述各實施形態中，係將樹脂層11設置於半導體區塊12B側，並將附有樹脂層11的半導體區塊12B疊層於半導體區塊10B上，但是不限定於此。也可例如圖10所示，分別在半導體區塊12B及半導體區塊10B設置樹脂層11A、11B，利用樹脂層11A、11B構成樹脂層11。
又，也可將樹脂層11設置於半導體區塊10B側、將樹脂層13設置於半導體區塊12B側、將樹脂層15設置於半導體區塊14B側。
再者，前述各實施形態中，半導體區塊10B不具TSV構造，但不限定於此，也可製成TSV構造之半導體區塊。
又，前述各實施形態中，係製作有4個半導體晶片的半導體裝置1，但不限定於此。半導體晶片至少至少3個以上即可。亦即，前述個片疊層體只要是係至少將第一半導體零件、第一樹脂層、第二半導體零件、第二樹脂層、第三半導體零件疊層而得者，且 將多數樹脂層與多數半導體零件交替疊層而得之構造即可。並且，個片疊層體只要是隔著樹脂層而相對向的各一對半導體零件係隔著前述樹脂層而相對向並且各具有用以將前述半導體零件彼此電連接的連接用端子，且相對向之前述連接用端子當中至少其中之一的連接用端子為具有焊料層者即可。
再者，前述各實施形態中，端子121、141、161、181具有焊料層121A、141A、161A、181A，但不限定於此，也可端子122、142、162表面有焊料層。又，端子101、121、141、161、181、端子122、142、162也可全部在表面有焊料層。使該等焊料層熔融，進行半導體區塊10B、12B、14B、16B間之焊接，以及個片疊層體2與基材18之間之焊接即可。
再者，第二實施形態中，係在挾壓構件43安裝附有樹脂層15之半導體區塊16B，但不限定於此，也可於挾壓構件43不安裝附有樹脂層15之半導體區塊16B。例如，隔著半硬化狀態之樹脂層11將半導體區塊10B與半導體區塊12B黏著，再隔著半硬化狀態之樹脂層13將半導體區塊12B與半導體區塊14B黏著好。其次，在挾壓構件44上放置由半導體區塊10B、樹脂層11、半導體區塊12B、樹脂層13、半導體區塊14B構成之疊層體，之後，在該疊層體上放置附有樹脂層15之半導體區塊16B，構成區塊疊層體2B。於區塊疊層體2B，半導體區塊16B係處於未隔著樹脂層15黏著於半導體區塊14B的狀態。之後，將區塊疊層體2B以挾壓構件44、43挾壓，再加熱並進行焊接。如此的焊接，可使用晶圓接合器、覆晶晶片接合器等實施。
再者，也可構成將附有樹脂層15之半導體區塊16B與附有樹脂層13之半導體區塊14B黏著而成的第一區塊疊層體，再構成將附有樹脂層11之半導體區塊12B與半導體區塊10B黏著而成的第二區塊疊層體，並將第一區塊疊層體安裝於挾壓構件43，將第二區塊疊層體設置於挾壓構件44。
(實施例1) 1.樹脂膜(樹脂層)之製作
將苯酚酚醛樹脂9g(住友電木製、型號：PR-55617)、液狀雙酚A型環氧樹脂26.8g(大日本印墨化學工業製、型號：EPICLON-840S)、還原酚酞9g(東京化成工業公司製)、雙酚A型苯氧基樹脂14.8g(東都化成公司製、型號：YP-50)、2-苯基-4-甲基咪唑0.1g(四國化成工業公司製、型號：2P4MZ)、β-(3,4-環氧環己基)乙基三甲氧基矽烷0.5g(信越化學工業公司製、型號：KBM-403)、球狀二氧化矽填料40g(Admatechs公司製、型號：SC1050、平均粒徑0.25μm)溶解於甲乙酮並攪拌，獲得固體成分濃度50重量%之樹脂清漆。
將該樹脂清漆塗佈於聚酯膜(東麗(股)公司製、型號：Lumirror)，以100℃/5min的條件乾燥，獲得樹脂厚度26μm的樹脂膜。
該樹脂膜於80℃的熔融黏度為1,200Pa‧s，於150℃之熔融黏度為230Pa‧s。
2.附有樹脂膜之矽晶片之製作
準備形成有切割膜的8吋矽晶圓A。該矽晶圓之厚度為100μmt，在形成有切割膜的面側形成 40μm、高度10μm的焊墊，並於焊墊表面形成Ni/Au鍍敷。
在與形成有切割膜的面為相反側的面，形成 40μm、高度8μm的銅凸塊，並於其上形成厚度6μm的Sn-3.5Ag焊料層。又，形成導通矽晶圓的表背的TSV(Through Silicon Via)。
使用真空層合機(名機製作所製、型號：MVLP-500/600-2A)，以95℃/30sec/0.8MPa的條件，將樹脂膜層合於形成有銅凸塊的面側的8吋矽晶圓A。
其次，使用切割裝置(Disco(股)製、型號：DFD-6340)，以下 列條件切割(切割膜/矽晶圓A/樹脂膜)疊層體，獲得尺寸為18mm四方、焊料凸塊數9,801、附有樹脂膜之矽晶片區塊A。又，附有樹脂膜之矽晶片區塊A，係9個晶片尺寸6mm四方、焊料凸塊數1,089(凸塊節距180μm、區域陣列配置)的附有樹脂膜的矽晶片a的集合體。
<切割條件>
切割速度：20mm/sec
心軸轉速：40,000rpm
刀刃型號：ZH05-SD 3500-N1-50 BB(Disco(股)製)
3.區塊疊層體之製作
準備單側形成有9,801個 40μm、高度10μm的焊墊的矽晶片區塊B。在矽晶片區塊B的焊墊表面形成Ni/Au鍍敷，其尺寸為18mm四方、厚度為100μm。在矽晶片區塊B的與有焊墊之面為相反側的面，未形成焊墊、凸塊。又，矽晶片區塊B係9個尺寸6mm四方、焊墊數1,089(焊墊節距180μm、區域陣列配置)的矽晶片b的集合體。
使用覆晶晶片接合器(Panasonic factory solutions(股)製、型號：FCB3)，進行矽晶片區塊(半導體區塊)疊層。將覆晶晶片接合器的下側台座設定為100℃，於其上裝載矽晶片區塊B。其次，將附有樹脂膜的矽晶片區塊A吸附在設定為150℃的接合工具，以覆晶晶片接合器的上下攝影機將矽晶片區塊B與矽晶片區塊A定位，以負荷45N/2sec的條件疊層，獲得(矽晶片區塊B/樹脂膜/矽晶片區塊A)疊層體。
其次，將上述獲得之(矽晶片區塊B/樹脂膜/矽晶片區塊A)疊層體裝載在設定為100℃的下側台座，將附有樹脂膜之矽晶片區塊A吸附在設定為150℃之接合工具，以覆晶晶片接合器之上下攝影機將上述疊層體中之矽晶片區塊A與附有樹脂膜的矽晶片區塊A 定位，並以負荷45N/2sec的條件疊層，獲得(矽晶片區塊B/樹脂膜/矽晶片區塊A/樹脂膜/矽晶片區塊A)疊層體(疊層體(I))。
4.區塊疊層體之接合及切割
使用覆晶晶片接合器進行疊層體(I)之各層之(焊料凸塊/焊墊)間之接合。將覆晶晶片接合器之下側台座設定為100℃，並裝載疊層體(I)。以設定為150℃的接合工具，以負荷450N/12sec的條件加壓疊層體(I)，其次將接合工具快速升溫，將接合工具的溫度設定為280℃，以450N/12sec加壓，並將各層的(焊料凸塊/焊墊)間焊接，獲得(矽晶片區塊B/樹脂膜/矽晶片區塊A/樹脂膜/矽晶片區塊A)疊層體。
其次，使用加壓‧加熱裝置(協真工程(股)製、型號：HPV-5050MAH-D)，將(矽晶片區塊B/樹脂膜/矽晶片區塊A/樹脂膜/矽晶片區塊A)疊層體加壓硬化。加壓流體使用空氣，以180℃/2hr/0.8MPa的條件加壓硬化，獲得疊層體(疊層體(II))。
其次，使用切割裝置，以下列條件切割疊層體(II)，獲得晶片尺寸6mm四方的(矽晶片b/樹脂膜/矽晶片a/樹脂膜/矽晶片a)疊層體(疊層體(Ⅲ))。
<切割條件>
切割速度：2mm/sec
心軸轉速：30,000rpm
刀刃型號：ZH05-SD 3500-N1-50 DD
5.基板之製作
使用絕緣材(住友電木(股)製、型號：L α Z4785TH-G、厚度：240μm)、阻焊劑(太陽印墨製造(股)製、型號：PFR-800 AUS SR-1、厚度：25μm)，獲得以下規格的基板。在基板的搭載面側， 形成與疊層體(Ⅲ)之焊墊對應的 40μm、高度8μm的銅凸塊，再於該凸塊上形成厚度18μm的Sn-3.5Ag的焊料層。基板尺寸為10mm×10mm×0.3mmt。
6.液狀密封樹脂組成物A之製作
其次，將雙酚F型環氧樹脂100g(DIC(股)製、型號：EXA-830LVP)、龍膽酸30g(東京化成工業(股)製)、球狀二氧化矽填料65g(Admatechs公司製、型號：SO-25H、平均粒徑0.6μm)、丁二烯-丙烯腈橡膠2g(宇部興產(股)製、型號：CTBN1008SP)、2-苯基-4-甲基咪唑0.2g(四國化成工業公司製、型號：2P4MZ)以行星式混合機與3輥混練機混練，獲得用以將疊層體(Ⅲ)與基板接合、進行樹脂密封用的液狀密封樹脂組成物A。
7.疊層體(Ⅲ)與基板之接合
在基板的疊層體(Ⅲ)裝載面以分配器滴加液狀密封樹脂組成物A 1.55g。
將覆晶晶片接合器的下側台座設定為60℃，裝載塗佈有液狀密封樹脂組成物A的基板。將疊層體(Ⅲ)吸附於設定為200℃的接合工具，以覆晶晶片接合器之上下攝影機將疊層體(Ⅲ)與基板定位，以負荷15N/0.5sec的條件將疊層體(Ⅲ)加壓，其次將接合工具快速升溫，將接合工具之溫度設定為320℃，以15N/4sec加壓，將(基板之焊料凸塊/疊層體(Ⅲ)之焊墊)間焊接，獲得裝載有疊層體(Ⅲ)的基板。
其次使用加壓‧加熱裝置，將液狀密封樹脂組成物A加壓硬化。加壓流體使用空氣，以150℃/2hr/0.8MPa的條件進行加壓硬化，獲得疊層體(Ⅳ)。
8.密封
將疊層體(Ⅳ)使用轉移成形機以模具溫度175℃、注入壓力 7.8MPa、硬化時間2分鐘、環氧樹脂密封材(住友電木製、型號sumiconEME-G770)進行密封成形，於175℃、2小時進行後硬化，獲得半導體裝置。
9.半導體裝置之評價
將獲得之半導體裝置以環氧樹脂包埋，以掃描型電子顯微鏡(SEM)觀察剖面。其結果，(矽晶片b/矽晶片a)間、(矽晶片a/矽晶片a)間之焊接良好，又，未觀察到矽晶片的裂痕。再者，在(矽晶片b/矽晶片a)間、(矽晶片a/矽晶片a)間的樹脂層未觀察到空隙。
(實施例2) 1.區塊疊層體之切割
使用切割裝置，以下列條件切割實施例1獲得之疊層體(I)，獲得晶片尺寸6mm四方的(矽晶片b/樹脂膜/矽晶片a/樹脂膜/矽晶片a)逐次疊層體(疊層體(X))。
<切割條件>
切割速度：2mm/sec
心軸轉速：30,000rpm
刀刃型號：ZH05-SD 3500-N1-50 DD
2.逐次疊層體之接合
使用覆晶晶片接合器進行疊層體(X)之各層之(焊料凸塊/焊墊)間之接合。將覆晶晶片接合器的下側台座設定為100℃，並裝載疊層體(X)。以設定為150℃的接合工具，以負荷50N/12sec的條件加壓疊層體(X)，其次將接合工具快速升溫，將接合工具之溫度設定為280℃，以50N/12sec加壓，將各層之(焊料凸塊/焊墊)間焊接，獲得經個片化的(矽晶片b/樹脂膜/矽晶片a/樹脂膜/矽晶片a)疊層體。
其次使用加壓‧加熱裝置將(矽晶片b/樹脂膜/矽晶片a/樹脂膜/矽晶片a)疊層體加壓硬化。加壓流體使用空氣，以180℃/2hr/0.8MPa的條件加壓硬化，獲得疊層體(疊層體(Y))。
3.疊層體(Y)與基板之接合
於實施例1獲得之基板之疊層體(Y)裝載面以分配器滴加實施例1獲得之液狀密封樹脂組成物A 1.55g。
將覆晶晶片接合器之下側台座設定為60℃，裝載塗佈有液狀密封樹脂組成物的基板。將疊層體(Y)吸附於設定在200℃的接合工具，以覆晶晶片接合器的上下攝影機將疊層體(Y)與基板定位，以負荷15N/0.5sec的條件將疊層體(Y)加壓，其次將接合工具快速升溫，將接合工具的溫度設定為320℃，以15N/4sec加壓，將(基板之焊料凸塊/疊層體(Y)之焊墊)間焊接，獲得裝載有疊層體(Y)的基板。
其次使用加壓‧加熱裝置將液狀密封樹脂組成物A加壓硬化。使用空氣作為加壓流體，以150℃/2hr/0.8MPa的條件進行加壓硬化，獲得疊層體(Z)。
4.密封
將疊層體(Z)使用轉移成形機，以模具溫度175℃、注入壓力7.8MPa、硬化時間2分鐘、環氧樹脂密封材(住友電木製、型號sumiconEME-G770)進行密封成形，於175℃進行2小時後硬化，獲得半導體裝置。
5.半導體裝置之評價
將獲得之半導體裝置以環氧樹脂包埋，以掃描型電子顯微鏡(SEM)觀察剖面。其結果，(矽晶片b/矽晶片a)間、(矽晶片a/矽晶片a)間之焊接為良好，且未觀察到矽晶片裂痕。再者，在(矽晶片b/矽晶片a)間、(矽晶片a/矽晶片a)間之樹脂層未觀察到空隙。
(比較例1) 1.附有樹脂膜之矽晶片之製作
以下列條件切割實施例1獲得之(切割膜/矽晶圓/樹脂膜)疊層體，獲得尺寸6mm四方、焊料凸塊數1,089(凸塊節距180μm、區域陣列配置)之附有樹脂膜的矽晶片a。
<切割條件>
切割速度：20mm/sec
心軸轉速：40,000rpm
刀刃型號：ZH05-SD 3500-N1-50 BB
2.疊層體之接合
準備在矽晶片的單側形成有1,089個 40μm、高度10μm之焊墊(焊墊節距180μm、區域陣列配置)的矽晶片b。在矽晶片b的焊墊表面形成有Ni/Au鍍敷，且晶片尺寸為6mm四方、晶片厚度為100μm。又，矽晶片b在與有焊墊之面之相反側的面未形成焊墊、凸塊。
將覆晶晶片接合器的下側台座設定為100℃，並於其上裝載矽晶片b。其次將附有樹脂膜的矽晶片a吸附於設定在150℃的接合工具，以覆晶晶片接合器的上下攝影機將矽晶片b與附有樹脂膜的矽晶片a定位，以負荷50N/12sec的條件將疊層體加壓，其次將接合工具快速升溫，將接合工具的溫度設定為280℃，以280℃/50N/12sec的條件加壓，將(焊料凸塊/焊墊)間焊接，獲得(矽晶片b/樹脂膜/矽晶片a)疊層體。
其次將上述獲得之(矽晶片b/樹脂膜/矽晶片a)疊層體裝載於設定為100℃的下側台座，將附有樹脂膜的矽晶片a吸附在設定為150℃的接合工具，以覆晶晶片接合器的上下攝影機將(矽晶片b/ 樹脂膜/矽晶片a)疊層體之矽晶片a與附有樹脂膜之矽晶片a定位，以負荷50N/12sec的條件將疊層體加壓，其次將接合工具快速升溫，將接合工具之溫度設定為280℃，以280℃/50N/12sec的條件加壓，並將(焊料凸塊/焊墊)間焊接，獲得(矽晶片b/樹脂膜/矽晶片a/樹脂膜/矽晶片a)疊層體。
其次使用加壓‧加熱裝置將(矽晶片b/樹脂膜/矽晶片a/樹脂膜/矽晶片a)疊層體加壓硬化。加壓流體使用空氣，以180℃/2hr/0.8MPa的條件進行加壓硬化，獲得經加壓硬化的(矽晶片b/樹脂膜/矽晶片a/樹脂膜/矽晶片a)疊層體。
比較例1中，於第2次焊接步驟的前段需將接合工具從280℃冷卻至150℃，其冷卻時間為30秒。但是，實施例中無須冷卻，可確認就此份量的時間，生產性上升。再者，於實施例1可確認藉由將矽晶片區塊逐一疊層並接合，生產性更為上升。又，比較例1中，在第2次焊接步驟可觀察到由於(矽晶片b/矽晶片a)間之焊料再熔融造成的(焊料凸塊/焊墊)間的位置偏離，但是於實施例未觀察到位置偏離。
(比較例2) 1.液狀密封樹脂組成物B之製作
將作為液狀環氧樹脂(A)之雙酚F型環氧樹脂15.955重量%及環氧丙胺型環氧樹脂15.955重量%、作為硬化劑(B)之芳香族1級胺型硬化劑16.383重量%、作為無機填充劑(C)之平均粒徑0.5μm、最大粒徑24μm之球狀二氧化矽50.000重量%、具有胺基之液狀矽酮化合物(D)0.016重量%、作為矽烷偶聯劑之環氧矽烷偶聯劑1.596重量%、著色劑0.095重量%摻合，以行星式混合機及3輥混練機混合，並進行真空脫泡處理，獲得液狀密封樹脂組成物B。
2.矽晶片之製作
切割形成有切割膜的8吋矽晶圓A，獲得晶片尺寸6mm四方的矽晶片a。又，切割形成有切割膜的8吋矽晶圓B，獲得晶片尺寸6mm四方的矽晶片b。
3.疊層體之接合
在矽晶片b之焊墊形成面塗佈助焊劑，裝載於覆晶晶片接合器之下側台座。將矽晶片a吸附在接合工具，以覆晶晶片接合器之上下攝影機將矽晶片b與矽晶片a定位，獲得矽晶片a之凸塊形成面與矽晶片b之焊墊形成面彼此相向而疊層的暫時疊層體。將暫時疊層體以回焊爐加熱到焊料的熔點以上使焊接。再者，進行助焊劑除去洗滌，獲得(矽晶片b/矽晶片a)疊層體。
在獲得之(矽晶片b/矽晶片a)疊層體之矽晶片a之焊墊形成面塗佈助焊劑，裝載於覆晶晶片接合器之下側台座。將另一矽晶片a吸附於接合工具，以覆晶晶片接合器之上下攝影機將(矽晶片b/矽晶片a)疊層體中的矽晶片a與另一矽晶片a定位，獲得另一矽晶片a之凸塊形成面與(矽晶片b/矽晶片a)疊層體之矽晶片a之焊墊形成面彼此相向地疊層的暫時疊層體。將該暫時疊層體以回焊爐加熱至焊料的熔點以上使焊接，再進行助焊劑除去洗滌，獲得(矽晶片b/矽晶片a/矽晶片a)疊層體。
4.矽晶片間之密封
將上述疊層體於110℃之熱板上加熱，將液狀密封樹脂組成物B分配到(矽晶片b/矽晶片a/矽晶片a)疊層體的一邊，使填充於(矽晶片b/矽晶片a)間、(矽晶片a/矽晶片a)間，將液狀密封樹脂組成物B於150℃烘箱加熱120分鐘使硬化。
5.疊層體之評價
將獲得之矽晶片間已密封的疊層體以環氧樹脂包埋，以掃描 型電子顯微鏡(SEM)觀察剖面。其結果，在(矽晶片b/矽晶片a)間、(矽晶片a/矽晶片a)間觀察到多數空隙。
由以上結果可知，本發明之半導體裝置之製造方法獲得之半導體裝置，藉由實施1次焊料的熔點以上的熱處理，能一次進行各半導體零件間的焊接，故生產性優異。又，獲得之個片疊層體中的半導體零件未觀察到裂痕，可靠性優異。另一方面，比較例1中，為了焊接3個半導體零件，必需實施2次焊料的熔點以上的熱處理，生產性低劣。又，比較例2中，在接合半導體零件間後將樹脂密封，因此在半導體零件間觀察到多數空隙。
[產業利用性]
依照本發明，提供能提高生產性及可靠性的半導體裝置之製造方法、區塊疊層體及逐次疊層體。是以本發明可理想地使用於製造高可靠性之半導體裝置。
1‧‧‧半導體裝置
2‧‧‧個片疊層體
2B‧‧‧區塊疊層體
2C‧‧‧逐次疊層體
3‧‧‧構造體
5‧‧‧裝置
6‧‧‧裝置
10‧‧‧半導體晶片
10B‧‧‧半導體區塊
11‧‧‧樹脂層
11A、11B‧‧‧樹脂層
12‧‧‧半導體晶片
12B‧‧‧半導體區塊
13‧‧‧樹脂層
14‧‧‧半導體晶片
14B‧‧‧半導體區塊
15‧‧‧樹脂層
16‧‧‧半導體晶片
16B‧‧‧半導體區塊
17‧‧‧樹脂層
18‧‧‧基材
18A‧‧‧基材
19‧‧‧密封材
41、42‧‧‧挾壓構件
43‧‧‧挾壓構件
44‧‧‧挾壓構件
51‧‧‧容器
52‧‧‧熱板
53‧‧‧熱板
54‧‧‧銷
55‧‧‧板材
100‧‧‧基板
101‧‧‧端子
120‧‧‧基板
121‧‧‧端子
121A‧‧‧焊料層
122‧‧‧端子
123‧‧‧貫孔
140‧‧‧基板
141‧‧‧端子
141A‧‧‧焊料層
142‧‧‧端子
143‧‧‧貫孔
160‧‧‧基板
161‧‧‧端子
161A‧‧‧焊料層
162‧‧‧端子
163‧‧‧貫孔
181‧‧‧端子
181A‧‧‧焊料層
511‧‧‧配管
900A‧‧‧連接用凸塊
900‧‧‧半導體裝置
901‧‧‧中介件
902‧‧‧膜狀黏著劑
903‧‧‧半導體晶片
圖1(A)~(B)顯示第一實施形態之半導體裝置之製造步驟之剖面圖。
圖2(A)~(C)顯示第一實施形態之半導體裝置之製造步驟之剖面圖。
圖3顯示半導體裝置之製造裝置之剖面圖。
圖4顯示半導體裝置之製造裝置之剖面圖。
圖5(A)~(D)顯示半導體裝置之製造步驟之剖面圖。
圖6(A)~(C)顯示第二實施形態之半導體裝置之製造步驟之剖面圖。
圖7(A)~(B)顯示第三實施形態之半導體裝置之製造步驟之剖面圖。
圖8顯示第三實施形態之半導體裝置之製造裝置之剖面圖。
圖9顯示第三實施形態之半導體裝置之製造裝置之剖面圖。
圖10顯示本發明之變形例之半導體裝置之製造步驟之剖面圖。
圖11顯示先前技術之半導體裝置之構造之剖面圖。
圖12(A)~(C)顯示先前技術之半導體裝置之製造步驟之剖面圖。
2B‧‧‧區塊疊層體
10B‧‧‧半導體區塊
11‧‧‧樹脂層
12B‧‧‧半導體區塊
13‧‧‧樹脂層
14B‧‧‧半導體區塊
15‧‧‧樹脂層
16B‧‧‧半導體區塊
100‧‧‧基板
101‧‧‧端子
120‧‧‧基板
121‧‧‧端子
121A‧‧‧焊料層
122‧‧‧端子
123‧‧‧貫孔
140‧‧‧基板
141‧‧‧端子
141A‧‧‧焊料層
142‧‧‧端子
143‧‧‧貫孔
160‧‧‧基板
161‧‧‧端子
161A‧‧‧焊料層
162‧‧‧端子
163‧‧‧貫孔

Claims (23)

  1. 一種半導體裝置之製造方法，其特徵為包含以下步驟：準備步驟，準備排列有多數之第一半導體零件且具有第二半導體零件連接用端子之第一半導體區塊、第一樹脂層、排列有多數之第二半導體零件且於其中一面側具有第一半導體零件連接用端子並於另一面側具有第三半導體零件連接用端子之第二半導體區塊、第二樹脂層、排列有多數之第三半導體零件且具有第二半導體零件連接用端子之第三半導體區塊；逐次疊層步驟，依序疊層該第一半導體區塊、該第一樹脂層、該第二半導體區塊、該第二樹脂層、該第三半導體區塊，並將其層間黏著以獲得區塊疊層體；以及獲得個片疊層體之步驟，從該區塊疊層體，將該第一半導體零件之第二半導體零件連接用端子與該第二半導體零件之第一半導體零件連接用端子間、以及該第二半導體零件之第三半導體零件連接用端子與該第三半導體零件之第二半導體零件連接用端子間焊接，並獲得切割為經疊層之半導體零件單位的個片疊層體。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該逐次疊層步驟，係於該第一半導體區塊上依序疊層該第一樹脂層、該第二半導體區塊後加熱，而隔著半硬化狀態之該第一樹脂層將該第一半導體區塊及該第二半導體區塊黏著，並於該第二半導體區塊上依序疊層該第二樹脂層、該第三半導體區塊後加熱，而隔著半硬化狀態之該第二樹脂層將該第二半導體區塊及該第三半導體區塊黏著以獲得該區塊疊層體。
  3. 如申請專利範圍第1或2項之半導體裝置之製造方法，其係更包含以下步驟：將經焊接的該個片疊層體設置於基材上；及將該個片疊層體與該基材接合之基材接合步驟。
  4. 如申請專利範圍第1至3項中任一項之半導體裝置之製造方法，其中， 在該逐次疊層步驟的前段，在該第二半導體區塊之形成有第一半導體零件連接用端子之面與該第一半導體區塊之設置有第二半導體零件連接用端子之面當中至少任一面上，設置構成該第一樹脂層之樹脂層，且在該第三半導體區塊之形成有第二半導體零件連接用端子之面與該第二半導體區塊之設置有第三半導體零件連接用端子之面當中至少任一面上，設置構成該第二樹脂層之樹脂層。
  5. 如申請專利範圍第1至4項中任一項之半導體裝置之製造方法，其中，該區塊疊層體，於該第一半導體零件之第二半導體零件連接用端子與該第二半導體零件之第一半導體零件連接用端子當中的至少其中任一者具有焊料層，而且該第二半導體零件之第三半導體零件連接用端子與該第三半導體零件之第二半導體零件連接用端子當中的至少其中任一者具有焊料層，且獲得該個片疊層體之步驟，包含以下步驟：區塊疊層體接合步驟，將該區塊疊層體加熱到該焊料層的熔點以上，而將該第一半導體零件之第二半導體零件連接用端子與該第二半導體零件之第一半導體零件連接用端子間、該第二半導體零件之第三半導體零件連接用端子與該第三半導體零件之第二半導體零件連接用端子間予以焊接；以及切割步驟，在該區塊疊層體接合步驟之後，將該區塊疊層體切割為經疊層之半導體零件單位而獲得個片疊層體。
  6. 如申請專利範圍第5項之半導體裝置之製造方法，其中，該第一樹脂層、該第二樹脂層分別含有熱硬化性樹脂，該區塊疊層體接合步驟，係將該第一半導體區塊及該第二半導體區塊隔著該第一樹脂層黏著且將該第二半導體區塊及該第三半導體區塊隔著該第二樹脂層而黏著而得之該區塊疊層體加熱並進行焊接，且同時使該第一樹脂層及該第二樹脂層之硬化進行。
  7. 如申請專利範圍第5或6項之半導體裝置之製造方法，其中，該區塊疊層體接合步驟中，在一對挾壓構件當中其中之一的 挾壓構件的上方設置該區塊疊層體，且利用該另一挾壓構件與該其中之一的挾壓構件挾壓該區塊疊層體並加熱而進行焊接，且同時使該第一樹脂層及該第二樹脂層之硬化進行。
  8. 如申請專利範圍第5至7項中任一項之半導體裝置之製造方法，其中，該區塊疊層體接合步驟中，邊以流體加壓該區塊疊層體邊進行加熱，並進行焊接。
  9. 如申請專利範圍第7或8項之半導體裝置之製造方法，其中，準備具有相對向配置的一對挾壓構件、及配置於該一對挾壓構件間且設置該區塊疊層體之設置部的裝置，於該區塊疊層體接合步驟實施以下步驟：先將該一對挾壓構件加熱，將該區塊疊層體配置於相對於該一對挾壓構件為分離之狀態之該設置部上；及以該一對挾壓構件挾壓該區塊疊層體及該設置部，進行加熱並焊接。
  10. 如申請專利範圍第7至9項中任一項之半導體裝置之製造方法，其中，該其中之一的挾壓構件之溫度較該另一挾壓構件之溫度低。
  11. 如申請專利範圍第5至10項中任一項之半導體裝置之製造方法，其中，該第一樹脂層及該第二樹脂層分別含有熱硬化性樹脂，且在該區塊疊層體接合步驟與該基材接合步驟之間，邊以流體加壓該區塊疊層體邊加熱，而使該第一樹脂層、該第二樹脂層之硬化進行。
  12. 如申請專利範圍第1至4項中任一項之半導體裝置之製造方法，其中，該區塊疊層體，在該第一半導體零件之第二半導體零件連接用端子、該第二半導體零件之第一半導體零件連接用端子當中的至少其中任一者具有焊料層，而且該第二半導體零件之第三半導體零件連接用端子與該第三半導體零件之第二半導體零件連接用 端子當中的至少其中任一者具有焊料層，且獲得該個片疊層體之步驟包含以下步驟：切割步驟，將該區塊疊層體切割為經疊層之半導體零件單位以獲得逐次疊層體；及逐次疊層體接合步驟，將該逐次疊層體加熱至該焊料層的熔點以上，並將該第一半導體零件之第二半導體零件連接用端子與該第二半導體零件之第一半導體零件連接用端子間、該第二半導體零件之第三半導體零件連接用端子與該第三半導體零件之第二半導體零件連接用端子間焊接以獲得個片疊層體。
  13. 如申請專利範圍第12項之半導體裝置之製造方法，其中，該第一樹脂層、該第二樹脂層分別含有熱硬化性樹脂，且該逐次疊層體接合步驟中，係將該第一半導體零件及該第二半導體零件隔著該第一樹脂層黏著並將該第二半導體零件及該第三半導體零件隔著該第二樹脂層黏著而得之該逐次疊層體加熱並進行焊接，同時使該第一樹脂層及該第二樹脂層之硬化進行。
  14. 如申請專利範圍第12或13項之半導體裝置之製造方法，其中，該逐次接合步驟中，將該逐次疊層體配置在一對挾壓構件當中其中之一挾壓構件的上方，且同時以另一挾壓構件與該其中之一的挾壓構件挾壓該逐次疊層體並加熱而進行焊接，且同時使該第一樹脂層及該第二樹脂層之硬化進行。
  15. 如申請專利範圍第12至14項中任一項之半導體裝置之製造方法，其中，該逐次疊層體接合步驟中，係邊以流體加壓該逐次疊層體邊加熱，並進行焊接。
  16. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，準備具有相對向配置的一對挾壓構件、及配置於該一對挾壓構件間且設置該逐次疊層體之設置部的裝置，且該逐次疊層體接合步驟中，實施以下步驟： 先將該一對挾壓構件加熱，將該逐次疊層體配置於相對於該一對挾壓構件為分離之狀態的該設置部上；及以該一對挾壓構件挾壓該逐次疊層體及該設置部，並加熱而進行焊接。
  17. 如申請專利範圍第14至16項中任一項之半導體裝置之製造方法，其中，該其中之一的挾壓構件之溫度較該另一挾壓構件的溫度低。
  18. 如申請專利範圍第12至17項中任一項之半導體裝置之製造方法，其中，該第一樹脂層及該第二樹脂層含有熱硬化性樹脂，且於該逐次疊層體接合步驟與該基材接合步驟之間，邊以流體加壓該逐次疊層體邊加熱，而使該第一樹脂層、該第二樹脂層之硬化進行。
  19. 如申請專利範圍第3至18項中任一項之半導體裝置之製造方法，其中，該個片疊層體至少包含該第一半導體零件、該第一樹脂層、該第二半導體零件、該第二樹脂層、該第三半導體零件且係樹脂層與半導體零件交替疊層的構造，並且最外層由半導體零件構成；該最外層之半導體零件具有連接於該基材之基材連接用端子，該基材具有連接於該最外層之半導體零件的疊層體連接用端子，且該基材連接用端子及該疊層體連接用端子當中至少其中之一具有焊料層；該基材接合步驟中，係將該基材連接用端子及該疊層體連接用端子實施該焊接。
  20. 如申請專利範圍第3至19項中任一項之半導體裝置之製造方法，其中，於該基材接合步驟，將多數之該個片疊層體焊接於該基材，並且於該基材接合步驟之後段，將基材切割成各該個片疊層體。
  21. 如申請專利範圍第1至20項中任一項之半導體裝置之製造方法，其中， 該第二半導體零件係TSV構造之半導體晶片，具備基板、及貫穿該基板而且連接於該第一半導體零件連接用端子與該第三半導體零件連接用端子之貫穿孔；該第三半導體零件係TSV構造之半導體晶片，具備基板、及貫穿該基板之貫穿孔，該貫穿孔連接於該第二半導體零件連接用端子、以及設置在與該基板表面中設有該第二半導體零件連接用端子之側之表面為相反側之表面的端子。
  22. 一種區塊疊層體，其係將排列有多數之第一半導體零件且具有第二半導體零件連接用端子之第一半導體區塊、第一樹脂層、排列有多數之第二半導體零件且於其中一面側具有第一半導體零件連接用端子並於另一面側具有第三半導體零件連接用端子之第二半導體區塊、第二樹脂層、排列有多數之第三半導體零件且具有第二半導體零件連接用端子之第三半導體區塊疊層而得；該第一半導體零件之第二半導體零件連接用端子、該第二半導體零件之第一半導體零件連接用端子當中的至少其中任一者具有焊料層，而且該第二半導體零件之第三半導體零件連接用端子、該第三半導體零件之第二半導體零件連接用端子的至少其中任一者具有焊料層；該第一半導體零件之第二半導體零件連接用端子與該第二半導體零件之第一半導體零件連接用端子間、以及該第二半導體零件之第三半導體零件連接用端子與該第三半導體零件之第二半導體零件連接用端子間係經焊接。
  23. 一種逐次疊層體，其係將具有第二半導體零件連接用端子之第一半導體零件、第一樹脂層、其中一面側具有該第一半導體零件連接用端子且另一面側具有第三半導體零件連接用端子之第二半導體零件、第二樹脂層、具有第二半導體零件連接用端子之第三半導體零件疊層而得；該第一半導體零件之第二半導體零件連接用端子、該第二半導體零件之第一半導體零件連接用端子當中的至少其中任一者具有焊料層，而且該第二半導體零件之第三半導體零件連接用端 子、該第三半導體零件之第二半導體零件連接用端子的至少其中任一者具有焊料層；該第一半導體零件之第二半導體零件連接用端子與該第二半導體零件之第一半導體零件連接用端子間、以及該第二半導體零件之第三半導體零件連接用端子與該第三半導體零件之第二半導體零件連接用端子間尚未焊接。
TW101130812A 2011-08-24 2012-08-24 半導體裝置之製造方法、區塊疊層體及逐次疊層體 TW201324724A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011182424 2011-08-24
JP2011190280 2011-09-01

Publications (1)

Publication Number Publication Date
TW201324724A true TW201324724A (zh) 2013-06-16

Family

ID=47746567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130812A TW201324724A (zh) 2011-08-24 2012-08-24 半導體裝置之製造方法、區塊疊層體及逐次疊層體

Country Status (5)

Country Link
US (1) US9349714B2 (zh)
JP (1) JP2013065835A (zh)
CN (1) CN103748683A (zh)
TW (1) TW201324724A (zh)
WO (1) WO2013027832A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013155363A (ja) * 2012-02-01 2013-08-15 Shin-Etsu Chemical Co Ltd 液状エポキシ樹脂組成物及び半導体装置
JP5876000B2 (ja) * 2012-06-11 2016-03-02 株式会社新川 ボンディング装置およびボンディング方法
US9728440B2 (en) 2014-10-28 2017-08-08 Globalfoundries Inc. Non-transparent microelectronic grade glass as a substrate, temporary carrier or wafer
KR101697603B1 (ko) 2014-12-08 2017-01-19 삼성전자주식회사 반도체 패키지
JPWO2016158935A1 (ja) 2015-03-30 2018-02-01 東レエンジニアリング株式会社 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス
DE102015109764A1 (de) * 2015-06-18 2016-12-22 Infineon Technologies Ag Eine Laminarstruktur, ein Halbleiterbauelementund Verfahren zum Bilden von Halbleiterbauelementen
KR102579876B1 (ko) 2016-02-22 2023-09-18 삼성전자주식회사 반도체 패키지
US11373990B2 (en) * 2016-02-29 2022-06-28 Semtech Corporation Semiconductor device and method of stacking semiconductor die for system-level ESD protection
KR102190177B1 (ko) * 2016-05-09 2020-12-11 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치의 제조 방법
JP7255970B2 (ja) * 2018-03-08 2023-04-11 デクセリアルズ株式会社 積層半導体チップの製造方法及び中間基板
KR102530763B1 (ko) 2018-09-21 2023-05-11 삼성전자주식회사 반도체 패키지의 제조방법
US10615248B1 (en) * 2018-09-26 2020-04-07 International Business Machines Corporation On-die capacitor for a VLSI chip with backside metal plates
US20200273823A1 (en) * 2019-02-27 2020-08-27 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN110958787A (zh) * 2020-01-07 2020-04-03 珠海元盛电子科技股份有限公司 一种多层互联fpc预设锡膏的焊接方法
CN111363315B (zh) * 2020-05-11 2022-04-22 全球能源互联网研究院有限公司 一种环氧树脂绝缘材料及其制备方法和应用
US11362485B1 (en) * 2021-10-15 2022-06-14 Aeva, Inc. Techniques for bonding multiple semiconductor lasers

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417110B2 (ja) * 1994-12-30 2003-06-16 カシオ計算機株式会社 電子部品の接続方法
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP2003012773A (ja) 2001-06-27 2003-01-15 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP3655242B2 (ja) * 2002-01-04 2005-06-02 株式会社東芝 半導体パッケージ及び半導体実装装置
JP2003277585A (ja) 2002-03-25 2003-10-02 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP4239608B2 (ja) * 2002-06-28 2009-03-18 住友ベークライト株式会社 回路基板の製造方法
JP2004311709A (ja) 2003-04-07 2004-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4379102B2 (ja) * 2003-12-12 2009-12-09 セイコーエプソン株式会社 半導体装置の製造方法
JP4074862B2 (ja) 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
US20060284298A1 (en) * 2005-06-15 2006-12-21 Jae Myun Kim Chip stack package having same length bonding leads
TWI314031B (en) * 2006-06-01 2009-08-21 Phoenix Prec Technology Corp Stack structure of circuit board with semiconductor component embedded therein
JP4973037B2 (ja) 2006-07-07 2012-07-11 住友ベークライト株式会社 樹脂組成物、封止材、半導体装置および半導体装置の製造方法
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
JP5277564B2 (ja) 2007-05-29 2013-08-28 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
WO2008136352A1 (ja) 2007-04-27 2008-11-13 Sumitomo Bakelite Company Limited 半導体ウエハーの接合方法および半導体装置の製造方法
JP2009110995A (ja) 2007-10-26 2009-05-21 Toray Eng Co Ltd ３次元実装方法及び装置
EP2384103A4 (en) * 2008-11-06 2014-01-08 Sumitomo Bakelite Co METHOD FOR PRODUCING AN ELECTRONIC DEVICE AND ELECTRONIC DEVICE
JP5543125B2 (ja) * 2009-04-08 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
JP2010278334A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体装置
JP5577640B2 (ja) 2009-07-24 2014-08-27 日立化成株式会社 半導体装置の製造方法
US8552567B2 (en) * 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication

Also Published As

Publication number Publication date
CN103748683A (zh) 2014-04-23
WO2013027832A1 (ja) 2013-02-28
JP2013065835A (ja) 2013-04-11
US20140183758A1 (en) 2014-07-03
US9349714B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
US9123830B2 (en) Manufacturing method for semiconductor device
TW201324724A (zh) 半導體裝置之製造方法、區塊疊層體及逐次疊層體
TWI583766B (zh) 接著膜、切割片一體型接著膜、背面硏磨膠帶一體型接著膜、背面硏磨膠帶兼切割片一體型接著膜、疊層體、疊層體之硬化物、半導體裝置及半導體裝置之製造方法
US20120156502A1 (en) Adhesive film, multilayer circuit board, electronic component and semiconductor device
JP5310355B2 (ja) 電子部品の製造方法および電子部品
US20120118939A1 (en) Process and apparatus for manufacturing semiconductor device
JP6032345B2 (ja) 接着フィルム
JP2013033952A (ja) 半導体装置の製造方法
WO2012026091A1 (ja) 電子装置の製造方法
JP5853754B2 (ja) 半導体装置の製造方法
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
WO2011132384A1 (ja) 電子装置の製造方法および装置、その一対の挟圧部材
JP6226106B2 (ja) 電子装置の製造方法
JP2014056954A (ja) 半導体装置の製造方法および半導体装置
JP2011211156A (ja) 電子装置の製造方法および電子装置
JP2013045945A (ja) 半導体装置の製造方法
JP6119239B2 (ja) 電子装置の製造方法
JP6040974B2 (ja) 半導体装置の製造方法
JP2011228620A (ja) 電子装置の製造方法および電子装置の製造装置
JP2017028067A (ja) 回路部材の接続方法
JP2016036041A (ja) 半導体装置の製造方法
JP5853944B2 (ja) 半導体装置の製造方法
JP2017038081A (ja) 半導体装置
JP2014127474A (ja) 電子装置の製造方法
JP2014127473A (ja) 電子装置の製造方法