JP4239608B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP4239608B2 JP4239608B2 JP2003030039A JP2003030039A JP4239608B2 JP 4239608 B2 JP4239608 B2 JP 4239608B2 JP 2003030039 A JP2003030039 A JP 2003030039A JP 2003030039 A JP2003030039 A JP 2003030039A JP 4239608 B2 JP4239608 B2 JP 4239608B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit board
- conductor
- connection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、回路基板の製造方法に関するものである。
【0002】
【従来の技術】
従来、多層プリント配線板の製造方法として、回路基板を、接着剤層を介して、複数枚一括で熱圧着プレスを行う製造方法がある。上下の層の導通を取る手段としては、一括積層後スルーホールを形成し層間導通をとる方法と、相対する回路基板に接合用金属が形成された導通用ビアとランドを形成し、熱圧着プレスにより層間導通をとる方法が挙げられる。どちらの方法を取るにしても、大気圧雰囲気で積層することは、接着材層と回路基板の間にボイドを噛むこととなり、接着材層の硬化時やリフロー時に基板の割れやうねりの原因となり、信頼性が低下することになる。
【0003】
ボイドを抑制するために、真空プレス等を用いて、減圧雰囲気で圧着することが多いが、接着剤層が、例えば微粘着性を有する場合には、大気中で位置合わせし仮圧着を行っても、微粘着性によりボイドを噛んでしまう。その状態から減圧雰囲気にしてプレスを行っても、ボイドが抜けきらない問題点がある。また、接着剤層に微粘着性がない場合においても、接着剤層と回路基板の間のギャップが小さいため、減圧雰囲気化に静置しても、そのギャップに存在する大気が抜けきらないことが懸念される。その場合、ギャップに存在する大気はボイドとなってしまう。
【0004】
回路基板を位置合わせして積層するためには、チャッキング機能を有するステージ上に回路基板を固定し、画像認識法等により、回路基板を所定の位置関係に調整する必要がある。回路基板の固定方法としては、機械チャックや真空チャック等が挙げられる。機械チャックを使用した場合、回路基板の全面がステージに吸着しているわけではないため、回路基板の反りやうねりが発生する可能性がある。そのような反りやうねりにより、回路基板を平坦に圧着することができず、結果的に位置精度が劣ることとなる。また、回路基板にチャッキング部分が掛かるため、チャッキング部分が障害となって、位置精度良く積層することが困難となる。真空チャックを使用した場合、回路基板のほぼ全面がステージに吸着できるものの、減圧雰囲気では吸着力が弱まり、回路基板を保持することが困難になる。吸着力を増すために、真空引きを過度に行うと、吸着口部分に局所的に応力、歪みが加わるため、回路基板の損傷、位置精度の低下する問題がある。
【0005】
一方、液晶表示素子の製造において、所定の圧力に調整された雰囲気内で、静電チャックにより、基板を位置合わせし、定盤に固定し、加圧を行う方法がある(例えば、特許文献1参照。)。このように、貼り合わせのためのステージに静電チャックを用い、ガラス基板や半導体ウェハー等の絶縁体や半導体を、ジョンセン・ラーベック力、クーロン力等の吸着力により、吸着面全体で保持することで、減圧雰囲気下での回路基板の固定を可能とし、貼り合わせ時に、回路基板間の空気噛みや回路基板の変形、損傷を防ぐことができる。
【0006】
しかし、通常、回路基板は、絶縁体層にさまざまな材料を使用するため誘電率が一定ではなく、導電体である回路部分の設計も一様ではない。そのため、静電チャックを利用しての回路基板の固定は、一定の電圧条件で行うことができず、回路基板によっては、基板の位置ずれや、固定できないといった問題がある。また、貼り合わせ時の加圧により、定盤から回路基板がずれる、減圧雰囲気にするときに、真空引きによる空気の対流で回路基板がずれる、または定盤からはずれるといった問題がある。
【0007】
【特許文献1】
特開2000−66163号公報(第2項)
【0008】
【発明が解決しようとする課題】
本発明は、回路基板積層時の上記の問題を解決すべく、高精度の位置合わせが実現でき、ボイドの発生を防止できる回路基板の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
即ち、本発明は、
1. 導体回路または導体回路と導電体部分が形成された、接続用基板および被接続用基板を、それぞれ、静電力により加圧ステージに載置し、減圧雰囲気下で、位置合わせ積層を行い、加圧することを特徴とする回路基板の製造方法であって、
前記加圧ステージが、セラミック誘電体層と双極型もしくは櫛型電極からなる静電チャック機構を有するものであり、
前記導体回路または導電体部分が、前記静電チャックの正負電極と交差するように加圧ステージに載置される回路基板の製造方法、
2. 接続用基板および被接続用基板の加圧ステージへの載置が、減圧雰囲気下で行われる第1項記載の回路基板の製造方法、
3. 静電力により加圧ステージに載置された接続用基板または被接続用基板に、減圧雰囲気下で、接着剤層を形成する第1項または第2項記載の回路基板の製造方法、
4. 減圧雰囲気が、10-4Pa以上、500Pa以下である第1項〜第3項のいずれかに記載の回路基板の製造方法、
5. 前記導電体部分が、前記静電チャックの正電極と負電極と交差する位置に前記導体回路の周辺部に設けられ、前記接続用基板および被接続用基板を積層したのちに前記導電体部分を除去する工程を含むことを特徴とする第1項〜第4項のいずれかに記載の回路基板の製造方法、
である。
【0010】
【発明の実施の形態】
本発明の回路基板に用いる接続用基板および被接続用基板は、導体回路または導体回路と導電体部分が形成されたものである。導体回路の他に導電体部分を形成することで、静電力による吸着力が増すので好ましい。接続用基板および被接続用基板の作製方法の例として、樹脂付き銅箔をエッチングして導体回路および導電体部分を形成し接続用基板および被接続用基板を作製する方法、絶縁体フィルムに無電解めっきにより、導体回路および導電体部分を形成し、接続用基板および被接続用基板を作製する方法、めっきリード用銅板にめっきで導体回路および導電体部分を形成し、絶縁体フィルムをラミネート又はプレスで導体回路および導電体部分を埋め込んだあと、めっきリード用銅板をエッチングにより除去し、接続用基板および被接続用基板を作製する方法等が挙げられる。導体回路と導電体部分を有する場合は、それぞれ同一の材料で形成することは、工程が短縮するので好ましい。導電体部分の形成位置は、回路基板のどの位置でも構わないが、回路基板の外縁部分に設けることで、導体回路のパターンを妨げることがないため好ましい。また、前記接続用基板および被接続用基板に、層間接続用ポスト、および接着剤層を形成して、あるいは、前記接着剤層の代わりに前記絶縁体フィルムに、予め、接着剤機能を有するものを用いることで、多層配線板を製造する為の接続用基板および被接続用基板を作製することができる。更には、前記接着剤層付き接続用基板および被接続用基板の接着剤層上に、ポリエチレンテレフタレート等からなる支持基材を貼り合わせておくことにより、ハンドリングがし易くなる。
【0011】
前記導電体部分の形成方法としては、予め、導体回路を形成する際に、そのパターンマスクに導電体部分形を形成することで、導体回路と同時に形成することができる。よって、新たな工程が加わるといったことはない。
【0012】
本発明に用いる静電チャックの電極タイプとしては、単極型、双極型、櫛型があるが、単極型の場合、吸着物を接地する、もしくはプラズマ雰囲気にするなどの処置が必要なため、双極型、櫛型の電極を用いるのが好ましい。さらに好ましくは、櫛型の電極である。図4に静電チャックの電極イメージを示す。また、正負の電極の幅と間隔が狭ければ狭いほど、導体部分が正負の電極間を交差し易く、電荷の移動によるクーロン力が発揮し易いため、低い電圧の印加で基板を固定することができる。誘電体層の材質としては、高分子系とセラミック系が挙げられるが、高分子系の誘電体層では加熱時、寸法変化が生じ、寸法位置精度を低下させる恐れがあるため、窒化硼素やAl2O3などのセラミック系の誘電体層を用いるのが好ましい。
【0013】
本発明において、静電チャック装置の電極と誘電体層へ印加する電圧としては、基板が固定される程度の吸着力を生じる電圧でよいが、電圧を高くすると、発熱や放電によって、基板が損傷する問題が生じる場合がある。したがって、基板の材質、面積、質量、厚み、導体回路が表面に露出している割合、導体回路のパターン等も加味して、印加する電圧を決定すればよい。
【0014】
以下、本発明の回路基板の製造方法について、図面により説明するが、本発明はこれらによって何ら限定されるものではない。
まず、被接続用基板001を、静電チャック機構を有する加圧ステージ002に載置し、電圧を印加し、静電力により被接続用基板001の被接着面が露出するように固定する(図1(a))。被接続用基板001は静電チャック機構を有する加圧ステージ002に電圧を印加することにより、導体部分と電極間には導体部分の電荷の移動によるクーロン力が発揮し、絶縁層と電極間には絶縁層の誘電分極によるクーロン力が発揮し吸着力を得ている。そのため、被接続用基板001は吸着面全体より吸着力を得ており、たわみなく平坦に固定することが可能となる。
【0015】
ここで、図2および図3は、被接続用基板が静電チャック機構を有する加圧ステージに載置されている図である。図3は、上面図を表し、線分AA´の断面図が図2である。
この場合、被接続用基板001における導体回路007は、加圧ステージにおける正電極010と負電極011と交差して載置されていないため導体回路内で電荷の移動が生じない。よって、絶縁層の誘電分極によるクーロン力のみ生じている状態である。電圧が低い場合、絶縁層の誘電分極によるクーロン力での吸着力では、絶縁層の材質にもよるが、回路基板を固定する程度の吸着力を得ることは難しい傾向にある。また、電圧を上げると、回路基板を固定することはできるが、回路基板が帯電することで、塵の付着が著しくなり、回路基板同士を貼りあわせるときに電界による力が働き位置ずれを生じ、放電により導体回路が破壊されるなどの原因となるため、低電圧での固定が望ましい。
そこで、導体回路の他に、一定の面積の導電体部分008を正負の電極(正電極010、負電極011)を交差するように被接続用基板001に設けることにより、導体回路007のパターンに関係なく、一定以上の吸着力を得ることができるので好ましい。これは、一定の面積の導電体部分008が静電チャックの正負電極を交差して載置することで、電極に電圧を印加した時、導電体部分008内に電荷の移動が生じ、正負電極と導電体部分008に、クーロン力が発揮するため、一定以上の吸着力を得ることができる。ここで、導体回路007も正負の電極を交差するようなパターンであると、さらに吸着力を増すため、好ましい。また、ステージへの安定した吸着力を得るのに、導体回路007が十分な面積だけ静電チャックの正負電極を交差する設計であると、導電体部分を新たに形成する必要がないため、この場合も本発明に含まれることとする。
【0016】
次に、接着剤層004付き接続用基板005を、静電チャック機構を有する加圧ステージ003へ載置し、電圧を印加して静電力により接続用基板005を固定する(図1(a))。接着剤層004は、被接続用基板001に、予め形成されていても構わない。また被接続用基板001と接続用基板005の両方に形成されていても構わない。
【0017】
次に、減圧雰囲気下として、被接続用基板001と接続用基板005とを、予め形成していたアライメントマークを用いて、画像認識による位置合わせ(図示せず)を行う。画像認識方法は、通常用いられているCCDカメラによる画像処理による方法等が挙げられる。また、加圧ステージ002、加圧ステージ003のどちらか一方のステージを動かすことで、位置合わせをすることができるが、両ステージを動かして、位置合わせをしても構わない。
【0018】
一方、接続用基板005または被接続用基板001に接着剤層004が形成されていない場合、位置合わせをした後、ディスペンサーを用いて接着剤層を形成することもできる。このとき、減圧雰囲気下で行うのが好ましい。
また、接続用基板と被接続用基板との位置合わせにおいて、接着剤層を介して、アライメントマークの認識による位置合わせを行う場合、接着剤層が形成される前に、アライメントマークを認識し、位置合わせを行うことができるので、位置精度に優れる位置合わせが可能になる。反面、予め接着剤層が形成されている基板の位置合わせよりも、工程が増加することを留意しなければならない。
【0019】
前記減圧雰囲気としては、真空度が10-4Pa以上、500Pa以下が好ましく、より好ましくは10-2Pa以上、200Pa以下の真空引きを行う。加圧ステージ002および加圧ステージ003は、予め真空チャンバー006内に設置されているものとする。
【0020】
次に、被接続用基板001と接続用基板005とを、加圧し、接着剤層004を介して、圧着する(図1(b))。このとき、加圧ステージは、どちらか一方稼動すればよく、圧力は、被接続用基板001と接続用基板005とが、接着剤層004を介して、密着する程度の圧力で良い。また、接着剤層004の材質によっては、適度な加熱を行うことで、接着剤層004の溶融粘度を低下させることができるため、被接続用基板001と接続用基板005とを圧着しやすくなる場合がある。
【0021】
以上の工程により、高精度の位置合わせを実現でき、ボイドの発生を防止できる回路基板を得ることができる。
【0022】
なお、上記製造方法の例においては、接続用基板と被接続用基板を、それぞれ、加圧ステージに固定した後に、減圧雰囲気とする例を示したが、予め減圧雰囲気中で、接続用基板と被接続用基板を加圧ステージに固定しても良い。接続用基板と被接続用基板との位置合わせ積層と、加圧工程が、減圧雰囲気であればよい。
【0023】
また、上記製造方法の例においては、接続用基板と被接続用基板とを積層(1回のみの積層)する例を示したが、この工程を複数回繰り返すことで多層配線板を得ることもできる。
【0024】
【実施例】
以下、実施例により本発明を更に詳しく説明するが、本発明はこれらにより限定されない。
【0025】
まず、導電体部分を設けることにより、接続用基板や被接続用基板等の基板が安定した吸着力を得て、加圧ステージに載置することができる例を以下に示す。(基板▲1▼の作製)
まず、表面を粗化処理した200μm厚の圧延銅板(古川電気工業製、EFTEC−64T)に、ドライフィルムレジスト(旭化成製、AQ−2058)をロールラミネートし、所定のネガフィルムを用いて露光・現像し、導体回路および導電体部分の形成に必要なめっきレジストを形成した。次に、圧延銅板を電解めっき用リードとして、ニッケル層を電解めっきにより形成し、さらに電解銅めっきすることにより導体回路および導電体部分を有する銅板を得た。次に、前記銅板の導体回路および導電体部分形成面の上に、樹脂の厚みが25μmである樹脂付銅箔(住友ベークライト製、APL)を積層し、真空プレスにより、前記導体回路および導電体部分の凹凸を、前記樹脂で埋め込みながら成形した後、銅箔をエッチングにより除去し、25μm厚の絶縁層を形成し、次いで、UV−YAGレーザ(三菱電機製)により、前記絶縁層にビアポストを形成後、電解銅めっきにより層間接続用ビアポストと、電解めっきにより層間接続用はんだ層を形成した。次に、ポリエチレンテレフタレート(PET)フィルムに、接着剤ワニス(m,p−クレゾールノボラック樹脂(日本化薬(株)製PAS−1、OH当量120)100gと、ビスフェノールF型エポキシ樹脂(日本化薬(株)製RE−404S、エポキシ当量165)140gを、シクロヘキサノン60gに溶解し、硬化触媒としてトリフェニルフォスフィン(北興化学工業(株)製)0.2gを添加し、接着剤ワニスを作製した。)を、20μm厚で塗布した後、80℃で20分乾燥し、PETフィルム付き接着剤層を得た。次に、前記PETフィルム付き接着剤層を真空ラミネートにより、前記絶縁層の表面に貼り付け、電解めっきリード用圧延銅板をエッチングにより除去後、PETフィルムを剥離して、面積100cm2のうち導電体部分占有率64%の接着剤層付き基板を得た。最終的な基板の大きさは100mm×100mmで、その外縁部20mm幅(導電体部分占有率64%)に導電体部分が形成され、中央部には、導体回路が50mm×50mmの範囲に形成された基板であった。また、導体回路は、直径300μmの円形ランドをピッチ3mmで形成したもので、導体回路および導電体部分の厚みは10μmとした。
【0026】
(基板▲2▼の作製)
導電体部分を基板の外縁部の幅を10mm(導電体部分占有率34%)にする以外は、基板▲1▼と同様の工程で基板▲2▼を作製した。
【0027】
(基板▲3▼の作製)
導電体部分を形成せずに(導電体部分占有率0%)、基板▲1▼と同様の工程で基板▲3▼を作製した。
【0028】
(測定方法)
上記工程を経て作製した基板をアクリル製台座に固定し、導体回路と導電体部分が露出した面を、静電チャック機構を有する定盤に載置した。静電チャック(住友大阪セメント製)の電極は櫛型であり、電極の幅が3mm、正負電極間ピッチが3mmであるため、基板▲1▼および▲2▼の導電体部分は静電チャックの正負電極と交差するように載置されていた。導体回路は、直径300μmの円形ランドをピッチ3mmで形成したものであるため、静電チャックの正負電極と交差するように載置されていなかった。電圧を印加して、基板を吸着させたのち、アクリル製台座ごと垂直方向にロードセルで引張り、吸着力を測定した。
【0029】
(実施例1)
基板▲1▼(導電体部分占有率64%)、基板▲2▼(導電体部分占有率34%)を印加電圧1000、1500、2000Vで、上記測定方法により、3回測定し平均値を得た。結果を表1に示す。
【0030】
(実施例2)
基板▲1▼を静電チャックに1000、1500、2000Vの印加電圧で吸着後、静電チャックを逆さにして、基板の吸着を確認し、さらに、風を吹きかけて、基板の離着を確認したところ、どの電圧でも位置ずれすることなく固定した。
【0031】
(実施例3)
基板▲2▼を静電チャックに1000、1500、2000Vの印加電圧で吸着後、静電チャックを逆さにして、基板の吸着を確認し、さらに、風を吹きかけて、基板の離着を確認したところ、どの電圧でも位置ずれすることなく固定した。
【0032】
(比較例1)
基板▲3▼(導電体部分占有率0%)を印加電圧1000、1500、2000Vで、上記測定方法により、3回測定し平均値を得た。結果を表1に示す。
【0033】
(比較例2)
基板▲3▼を静電チャックに1000、1500、2000Vの印加電圧で吸着後、静電チャックを逆さにして、基板の吸着を確認し、さらに、風を吹きかけて、基板の離着を確認したところ、1000Vの印加電圧では、基板を逆さに固定できなかった。1500V、2000Vでは、基板を逆さに固定することができたが、1500Vの印加電圧では、風を吹きかけると、基板が位置ずれを起こした。
【0034】
(結果)
上記で得た基板について、それぞれの印加電圧における吸着力の測定結果を表1に示す。基板▲1▼と基板▲3▼、基板▲2▼と基板▲3▼の吸着力の差を表2に示す。基板▲3▼は導電体部分がないので、基板▲1▼および基板▲2▼から基板▲3▼の吸着力を引くことで、導電体部分の吸着力を知ることができる。
【0035】
【表1】
【0036】
以上の結果により、基板に正負の電極を交差するように一定の導電体部分を形成することにより、一定以上の吸着力で基板を定盤に固定できることが確認できた。
【0037】
次いで、高精度の位置合わせが実現でき、ボイドの発生を防止できる、本発明の回路基板の製造方法について詳細に述べる。
[実施例4]
(被接続用基板の作製)
まず、表面を粗化処理した150μm厚の圧延銅板(古川電気工業製、EFTEC−64T)に、ドライフィルムレジスト(旭化成製、AQ−2058)をロールラミネートし、所定のネガフィルムを用いて、露光・現像し、導体回路007および導電体部分008の形成に必要なめっきレジストを形成した。次に、圧延銅板を電解めっき用リードとして、ニッケル層を電解めっきにより形成し、さらに電解銅めっきすることにより銅回路を形成して、導体回路を得た。導体回路は、線幅/線間/厚み=20μm/20μm/10μmとした。次に、樹脂付銅箔(住友ベークライト製、APL)を真空プレスにより、配線パターンの凹凸を埋め込みながら成形し、銅箔を全面エッチングして、25μm厚の絶縁層を形成した。次に、アンモニア系エッチング液を用いて、圧延銅板をエッチングして除去し、被接続用基板(100mm×100mm)を得た。
【0038】
(接続用基板の作製)
まず、上記の被接続用基板と同様な方法で、導体回路形状が異なる基板を作製した。次に、PETフィルムに接着剤ワニス(m,p−クレゾールノボラック樹脂(日本化薬(株)製PAS−1、OH当量120)100gと、ビスフェノールF型エポキシ樹脂(日本化薬(株)製RE−404S、エポキシ当量165)140gを、シクロヘキサノン60gに溶解し、硬化触媒としてトリフェニルフォスフィン(北興化学工業(株)製)0.2gを添加し、接着剤ワニスを作製した。)を20μm厚で塗布した後、80℃で20分乾燥し、PETフィルム上に接着剤層を形成した。次に上記基板の被接続用基板との接着面に、接着剤層を積層し、真空ラミネートにより、被接続用基板との接着面に接着剤層を貼り合わせ、PETフィルムを剥離して接続用基板(100mm×100mm)を得た
【0039】
(被接続用基板と接続用基板の積層)
上記で得た被接続用基板(導体回路の表面占有率60%、総厚み55μm、質量1.2g)の絶縁層側を、上側加圧ステージに両面テープで固定し、1000Vの電圧を印加すると、3.0gf/cm2の吸着力で、上側加圧ステージに固定された。用いたステージは誘電体層の材質にAl2O3、幅3mmスペース3mmの櫛型電極である静電チャック機能付きステージである。次に、上記で得た接続用基板を接着剤層が、被接続用基板と相対するように下側加圧ステージに置き、1000Vの電圧を印加すると、5.0gf/cm2の吸着力でステージに固定された。次に、CCDカメラによる画像認識で、下側加圧ステージのXYθテーブルで、被接続用基板と接続用基板の位置合わせを行った。なお、上側加圧ステージと下側加圧ステージの繰り返し貼りあわせ精度は±5μm以内であった。次に、真空チャンバーを閉め、貼りあわせ雰囲気を0.2kPaにした。次に、下側加圧ステージを80℃に加熱した。接着剤は80℃で、91.5Pa・sまで溶融粘度が低下するものを用いた。次に、下側加圧ステージを上側加圧ステージに向けて移動させ、0.1N/cm2の圧力で5秒間保持した。次に、上側加圧ステージの電圧印加を停止し、両加圧ステージを所定の位置へ戻した。
得られた多層基板の断面観察を行ったが、接着剤層にボイドは発見できなかった。また、マイクロフォーカスX線検査装置により、位置ずれ検査を行ったところ、位置ずれ精度は各層間で、±15μm以内であった。
【0040】
【発明の効果】
本発明によれば、静電チャックの正負の電極間を交差するように一定の導電体部分を基板に形成することで、基板の載置、固定を安定した吸着力で行うことができ、定盤に載置できない、貼り合わせ時の加圧により、定盤から基板がずれる、減圧雰囲気にするときに、真空引きによる空気の対流で基板がずれる、または定盤からはずれるといった問題を解決することができる。さらに、ボイドが発生することなく、位置精度に優れる回路基板を得ることができる。
【図面の簡単な説明】
【図1】 本発明の一例を説明する為の図である。
【図2】加圧ステージ002に被接続用基板001が載置されている一例を表し図3の線分AA’断面図である。
【図3】加圧ステージ002に被接続用基板001が載置されている一例の上面図である。
【図4】静電チャック内部の櫛型電極パターンを上から見たイメージ図である。
【符号の説明】
001:被接続用基板
002:加圧ステージ
003:加圧ステージ
004:接着剤層
005:接続用基板
006:真空チャンバー
007:導体回路
008:導電体部分
009:絶縁層
010:正電極
011:負電極
Claims (5)
- 導体回路または導体回路と導電体部分が形成された、接続用基板および被接続用基板を、それぞれ、静電力により加圧ステージに載置し、減圧雰囲気下で、位置合わせ積層を行い、加圧する回路基板の製造方法であって、
前記加圧ステージが、セラミック誘電体層と双極型もしくは櫛型電極からなる静電チャック機構を有するものであり、
前記導体回路または導電体部分が、前記静電チャックの正負電極と交差するように加圧ステージに載置されることを特徴とする回路基板の製造方法。 - 接続用基板および被接続用基板の加圧ステージへの載置が、減圧雰囲気下で行われる請求項1記載の回路基板の製造方法。
- 静電力により加圧ステージに載置された接続用基板または被接続用基板に、減圧雰囲気下で、接着剤層を形成する請求項1または2記載の回路基板の製造方法。
- 減圧雰囲気が、10-4Pa以上、500Pa以下である請求項1〜3のいずれかに記載の回路基板の製造方法。
- 前記導電体部分が、前記静電チャックの正電極と負電極と交差する位置に前記導体回路の周辺部に設けられ、前記接続用基板および被接続用基板を積層したのちに前記導電体部分を除去する工程を含むことを特徴とする請求項1〜4のいずれかに記載の回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003030039A JP4239608B2 (ja) | 2002-06-28 | 2003-02-06 | 回路基板の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002189071 | 2002-06-28 | ||
JP2003030039A JP4239608B2 (ja) | 2002-06-28 | 2003-02-06 | 回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004088060A JP2004088060A (ja) | 2004-03-18 |
JP4239608B2 true JP4239608B2 (ja) | 2009-03-18 |
Family
ID=32071764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003030039A Expired - Fee Related JP4239608B2 (ja) | 2002-06-28 | 2003-02-06 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4239608B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4615283B2 (ja) * | 2004-10-18 | 2011-01-19 | 三菱電機株式会社 | 半導体デバイスの特性測定方法 |
JP2012164855A (ja) * | 2011-02-08 | 2012-08-30 | Denso Corp | 電子装置の製造方法 |
JP2013065835A (ja) | 2011-08-24 | 2013-04-11 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法、ブロック積層体及び逐次積層体 |
JP2017047586A (ja) * | 2015-09-01 | 2017-03-09 | 東レ株式会社 | 炭素繊維基材の製造方法および製造装置 |
DE102018127658A1 (de) * | 2018-11-06 | 2020-05-07 | Asm Assembly Systems Gmbh & Co. Kg | Elektrostatisches Aufspannen von Elektronikplatten |
-
2003
- 2003-02-06 JP JP2003030039A patent/JP4239608B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004088060A (ja) | 2004-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005216935A (ja) | 半導体装置およびその製造方法 | |
JP4096695B2 (ja) | 可撓性フィルムの剥離方法および剥離装置並びに回路基板 | |
JP3416658B2 (ja) | 転写材及びその製造方法並びにこれを用いて製造される配線基板 | |
JP4158714B2 (ja) | 電子部品実装済基板の製造方法 | |
KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
JP4239608B2 (ja) | 回路基板の製造方法 | |
JP2024057090A (ja) | 貫通電極基板、配線基板および配線基板の製造方法 | |
JP5047906B2 (ja) | 配線基板の製造方法 | |
JP4086607B2 (ja) | 回路装置の製造方法 | |
KR20150083424A (ko) | 배선 기판의 제조 방법 | |
JP3177064B2 (ja) | インターコネクターおよび配線板 | |
JP2004319976A (ja) | 転写シート及びそれを用いた配線基板とその製造方法 | |
JP4344454B2 (ja) | 積層装置およびそれを用いた積層方法 | |
JP5955050B2 (ja) | 配線基板の製造方法 | |
JP2020098825A (ja) | 配線基板及びその製造方法 | |
JP4596053B2 (ja) | 半導体装置の製造方法および半導体構成体組立体 | |
JP3444787B2 (ja) | 電子部品実装用フィルムキャリアテープおよび電子部品実装用フィルムキャリアテープの製造方法 | |
EP1393896A1 (en) | Laminated plate and part using the laminated plate | |
TWI711346B (zh) | 線路板結構及其製造方法 | |
JP4470452B2 (ja) | 配線基板の製造方法 | |
JP2009277846A (ja) | プリント配線基板及びその製造方法 | |
JP2023074755A (ja) | 多層配線基板および多層配線基板の製造方法 | |
JP4570225B2 (ja) | 金属箔付フィルム及びそれを用いた多層配線基板の製造方法 | |
JP2015211146A (ja) | 配線基板の製造方法 | |
TW202318938A (zh) | 軟式線路基板組的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080328 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080415 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20080613 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20081215 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20120109 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20120109 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20130109 |
|
LAPS | Cancellation because of no payment of annual fees |