TW201145476A - Semiconductor package substrate and manufacturing method of the same - Google Patents

Semiconductor package substrate and manufacturing method of the same Download PDF

Info

Publication number
TW201145476A
TW201145476A TW100107258A TW100107258A TW201145476A TW 201145476 A TW201145476 A TW 201145476A TW 100107258 A TW100107258 A TW 100107258A TW 100107258 A TW100107258 A TW 100107258A TW 201145476 A TW201145476 A TW 201145476A
Authority
TW
Taiwan
Prior art keywords
metal plate
semiconductor element
substrate
plating layer
photoresist mask
Prior art date
Application number
TW100107258A
Other languages
English (en)
Other versions
TWI500122B (zh
Inventor
Hiroki Nakayama
Original Assignee
Sumitomo Metal Mining Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co filed Critical Sumitomo Metal Mining Co
Publication of TW201145476A publication Critical patent/TW201145476A/zh
Application granted granted Critical
Publication of TWI500122B publication Critical patent/TWI500122B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

201145476 六、發明說明： 【發明所屬之技術領域】 、本發明係關於一種半導體元件搭载用基板及其製造方 法，=其係關於一種使用金屬板之半導體元件搭載用基板 及其製造方法。 【先前技術】 習知以來，已知有如下半導體裝置之製造方法：於由 金屬板所構成之引線框架材料的兩面形 側形成抗㈣光阻膜後，於表面側以電㈣作為遮== 仃半蝕刻，且搭載半導體元件而進行打線及樹脂密封（例 如’參照專利文獻n 。於該半導體裝置之製造方法中，進 行樹脂密封後，去除引線框架材料之背面側的抗姓刻光阻 膜且進行触刻加工，而使外部連接端子部突出並獨立，來 製造半導體裝置。 又，作為類似之半導體裝置，於外部連接端子部成為 樹脂突起之構造的半導體裝置中’首先，冑用在形成於金 屬板之既定位置的凹部以電鑛形成有金屬膜之引線框架材 料’且於形成有金屬膜之側搭載半導體元件後將該半導 體元件之電極與形成於引線框架材料之凹部中的金屬膜 (鑛膜）進行打線，且以樹脂密封半導體元件及導線。接 著’於最後㈣並完全去除引線框架材料之金屬板，藉此 形成由金屬膜包覆之樹脂突起成為外部連接端子部的半導 體裝置（參照專利文獻2)。用於該半導體裝置之引線框架 材料，金屬板未殘留於外部連接端子部，形成於引線框架 201145476 材料之金屬膜（鍍膜）殘留於外部連接端子部。 [習知技術文獻] [專利文獻] [專利文獻1]曰本特開2001-24135號公報 [專利文獻2]曰本特開平10-247715號公報 【發明内容】 ί放、明尸；r紙—伏i问題j 然而，專利文獻1之圖1所揭示之構成中，於引線框 架材料之背面側形成有抗飯刻光阻膜且以光阻膜覆蓋背面 側之狀態下’進行自引線框架材料之表面側的加工（既定 深度之蝕刻加工），至半導體裝置之樹脂密封為止。 於該方法中，於由一個業者總括地進行自引線框架材 料之加工至半導體裝置之製造為止之情形時雖然無問題， 然而於僅將已加工之引線框架材料作為半導體元件搭載用 基板出貨，而由另-業者製造半導體裝置之情形時，必須 於已去除抗触刻光阻膜之狀態下出貨，因此存在無法應對 該種企業形態之問題…由於附加去除形成於半導：元 件搭載用基板之背面之抗蝕刻光阻膜的步驟，而造成製造 成本之增加’因此對半導體裝置之製造 ^ 爷万而言，通常 要求於已去除多餘的抗蝕刻光阻膜之狀態下交貨 3另一方面，於專利文獻丨所揭示之構成中，若於已
除方面側之抗钮刻劑之狀態下交納半導_辦-/iL ，丄 體疋件搭載用盖 板，則由於形成於背面側之電鍍層係自金屬板、， 形成’故於其後之半導體裝置之製造步驟 产平面凸起 ，存在依次搬 4 201145476 送至夕個步驟而進行工 損傷之問題。尤1#面側之電鍍層造成 姑刻液^ 在如下問題：於進行_加工時， 構成之弓丨線Γΐ之損傷部分滲透，刻加工由金屬板所 稱珉之？丨線框架材料。 因此，本發明之目的在於，提供一種 用基板及其製造方 導體-件搭載 柘、隹—山化 丨便於作為丰導體兀件搭載用基 订出貨之情形時，亦苴 镄，吐L J J π /、设之丰導體裝置之組裝步 ^ 因搬送等引起之電鍍層的損傷。 [解決問題之技術手段] 係於H成上述目的1 1發明之半導體元件搭载用基板 ':屬板之兩面形成有既定形狀之電鍍層，其特徵在於： 該電鍍層包含保護電鍍層，該保護電鍍層係在形成於 :金屬基板之表面的凹部内，以比該凹部之深度 度形成。 错此，即使於搬送時，由於金屬板之平坦部與搬送構 件接觸’而可防止電鍍層與搬送構件之接觸，故可保護電 鍍層’防止損傷。 中第2發明係如第^明之半導體元件搭载用基板，其 該保護電鍍層形成於該金屬板一面； 另一面，係於該金屬板之未實施加工之部分形成有該 電鍍層。 " 藉此，可僅於必須保護電鍍層之面形成凹部及凹部内 之電鍍層，而以最低限度之加工進行電鍍層之保護。 201145476 第3發明係如第2發明之半導體元件用基板，其中， 該另一面係搭載有半導體元件之面； 5亥一面係背面。 藉此’可於搬送及處理中，保護與軌道及平台等支承 構件之接觸較多的半導體元件搭載用基板背面之電鍍層， 從而可使半導體元件搭載用基板符合半導體裝置製造製程 之實際情況。 第4發明之半導體元件搭載用基板之製造方法係於金 屬板之兩面形成既定形狀之電鍍層，其特徵在於包含： 光阻遮罩形成步驟，其於該金屬板之兩面形成用以形 成既疋形狀之電鑛層的光阻遮罩； 、姓刻步驟’其於該金屬板之一面，藉由蝕刻加工而於 該金屬板之自該光阻遮罩露出之部分形成凹部； 第1電鑛步驟，其於該凹部内以比該凹部之深度更薄 的厚度形成電鍍層；及 / 第2電鑛步驟，其於該金屬板之另-面形成電鍍層。 可製造能夠保護凹部 ,藉此’凹部内之電鍍層形成為低於金屬板之表面，故 内之電鍍層之構成的半導體元件用基 發明之半導體元件搭載用基板之製 第5發明係如第4發明之半導
電錄步驟之兩者。 電鍍步驟之兩者之加 次之光阻遮罩之形&中進行姓刻步驟及 加工，而可幾乎不增加實質性之步驟數 6 201145476 董地製邊具有電鍍層保護之效果的半導體元件搭載用基 板。 第6發明係如第5發明之半導體元件搭載用基板之製 造方法，其中， 該蝕刻步驟係對未搭載有半導體元件之背面進行。 藉此可保濩搬送及處理時與支承構件接觸機會較多 之背面之電鑛層’而可配合製造製程有效地防止電鍍層之 損傷。 第7發明係如第6發明之半導體元件搭載用基板之製 造方法，其中， 該第1電鍍步驟及該第2電鍍步驟同時進行。 藉此，可同時加工兩面，從而可不於表面側及背面側 進行差別較大之步驟，且低成本並短時間地進行半導體元 件搭載用基板之製造。 第8發明係如第7發明之半導體元件搭載用基板之製 造方法，其進一步包含： 光阻遮罩去除步驟，其於該第1電鍍步驟及該第2電 鑛步驟之後，去除該光阻遮罩； 第光阻遮罩形成步驟，其形成覆蓋搭載有半導體元 件之表面側之電鍍層的光阻遮罩、及覆蓋該背面整體之光 阻遮罩；及 半触刻步驟’其對該表面侧進行半蝕刻加工。 藉此’可於表面側形成容易搭載半導體元件、且容易 進行打線之段差，從而半導體元件搭載功能可維持如習知 201145476 般之水準 第9發明係如第8發明 之製 造方法，其中， I明之半導體裝置搭載用基板 係形成為覆蓋 覆蓋該表面側之電鍵層的該光阻遮罩， 大於該電鍍層之區域。 之 藉此，即使於進行^料，亦因電 狀態而可防止毛邊及脫落等造成不良之原因。 [發明之效果] 根據本發明，可於半導體裝置之組裝步 鍍層之損傷。 【實施方式】 以下參照圖式’對用以實施本發明之形態進行說明。 圖1係表示使用本發明之實施形態之半導體元件搭載 用基板30製造的半導體裝置之構成之一例之剖面圖。於圖 1中，本實施形態之半導體元件搭載用基板3〇具有金屬板 10及電鍍層20、21。又，使用本實施形態之半導體元件搭 載用基板30製造之半導體裝置，除具備半導體元件搭載用 基板30以外’還具備半導體元件5〇、導線6〇及密封樹脂 70 0 於本實施形態之半導體元件用搭載基板3〇中，金屬板 10係由含有銅、鐵等之金屬材料所構成之基板。只要由具 有導電性及適當之機械強度的金屬材料構成金屬板1〇，則 可使用各種金屬基板。 金屬板10係於背面側具有平坦部11 a及凹部12 »又， 8 201145476 於表面側具有端子區域丨 者，金屬板1。之厚二=半導體-件搭載區域…再 之厚度。又，丰二 例如100…數百㈣左右 屬二整體二 搭載區域14之厚度亦可為例如金 屬板10整體厚度（自最下 圭 左右的厚度。 …起至最上部為止之厚幻之1/3 步驟H恭：謂表面側係指於半導體裝置製造製程之後續 步驟中搭财半導體元件5Q之側，其相反側未搭載半導體 疋件5〇’且㈣作外部連接端子之側稱作背面側。 =面側之平坦部lla係直接利用金屬板ig之面的面。 即、、係未實施任何蝕刻等加工之平坦面。另 部12係藉由_腐钮並去除平坦部iu形成之凹分凹 於凹部"之内部’即凹部12之底面部，形成有電鑛層2〇。 電鍍層20係以比凹部12之深度更薄之厚度，且覆蓋凹部 ^之底面整體之方式形成。因此，於將半導體元件搭載用 基板30載置於搬送機構或處理裝置之支承構件，例如軌道 或平台上之情形時，則成為平㈣山與支承構件之面接 觸，而電鑛層20不與支承構件之面接觸之狀態。由此可 防止電錢層2G由於與支承構件之摩擦而被削除並損傷。如 此’電鑛層20具有藉由凹部12而被保護之形狀，故亦可 稱為保護電鍍層20。 再者’電鑛層2G可由各種金屬材料而構成，亦可由適 口於鎳t I等之構裝之材料而構成。此等材料既可單 獨使用’亦可使用複數種。於使用複數種金屬材料之情形 時，亦可積層各種金屬層而構成電鍍層2〇。 201145476 另一方面，關於表面側，端子區域！3a成為直接利用金 屬板ίο之面的面，且半導體元件搭載區域14成為藉由蝕 刻而去除金屬板10之區域。其中，亦存在對端子區域 施加少量蝕刻加工作為電鍍預處理之情形。 半導體元件50係形成有既定之電子電路之ic (Integrated Circuit，積體電路）。於半導體元件5〇，形成 有用以對電子電路進行電氣訊號及電力之輸入輸出的電極 51。半導體元件50通常以未形成有電極51之下表面^作 為下側，且以形成有電極51之電極形成面53為上側，經 由晶片接合材料而搭載於半導體元件搭載用基板3〇上。 又，藉由使用導線60進行打線，而將半導體元件5〇之電 極5丨連接至形成於半導體元件搭載用基板3〇之端子區域 13a中之電㈣21，藉此進行半導體元件5〇之電子電路與 端子區域13a的電氣連接。由此，將電極51及電鍍層η 連接之導線60較佳為較短而非較長，故應使電極51與電 鍍層η之高度接近，且半導體元件搭載區域14構成為姓 刻金屬板1 0之表面側的凹陷面。 又，端子區域13a係連接有導線6G之面，故為了可靠 地進行連接，較佳為儘可能平坦之面H以金屬板1〇 之表面之未實施加X的平坦面之部分作為端子區域i3a。其 中，亦存在為了去除氧化膜，而對端子區域13a施加有極少 量之蝕刻處理作為電鍍預處理之情形。 為使打線容易，而於該墙早 4細千區域13a之表面上形成有電 鍍層2卜電鍵層21與電鑛層2〇同樣地，可使用各種金屬 201145476 材料。例如，亦可根據用途而使用適合於鎳、鈀 構裝之金屬材料。 如此’本實施形態之半導體元件搭載用基板3〇構成 …’可於構裝半導體元件5G而製造半導體裝置之步驟中， :止半導體元件搭載用基板3〇之背面側的電鑛層2〇之損 傷’且可於表面側可靠地打線於電鍍層21上。 其次’使用圖2,對本實施形態之半導體元件搭載用基 〇之製造方法進行說明。圖2係表示本實施形態之半導 凡件搭_基板3G之製造方法的U步狀例之圖。 再者，對與已使用圖i說明之構成要素相同的構成要素， 附上與圖1相同之參考符號，並省略其說明。 、圖2(A)係表示光阻料形成步驟之—例之圖。 阻遮罩形成步驟中，藉由氺阳而μ么屈』 Τ籍由先阻而於金屬板10之兩面形成遮 你、41 °只要可發揮作為遮罩4〇、41之功能，光阻即可 2包含塗布型之各種光阻，例如，亦可使用乾膜光阻。 I膜光阻黏貼（積層）於金屬板10之表面u、13上， 破㈣罩進行曝光，並於曝光後進行顯影形成既定 案’藉此可形成光阻料4G、41。光間案係以如下 凹::成··對金屬板10之背面側的表面u而言，使形成 古。2之部分露出，且對金屬板1〇之表面側的表面13而 5，使形成電鍍層之部分露出。 处如圖1中所說明般，表面側
造製程之步驟中搭載有半導體元件5Q M 牛導體兀件50之面’而背面側係 搭載半導體元件50之面。 201145476 再者’光阻亦可使用可用於蝕刻加工及電鍍加工之兩 者中之光阻。本實施形態之半導體元件搭載用基板之製造 方法中，於背面側進行蝕刻加工後，緊接著於已進行蝕刻 加工之部位上進行電鍍加工，此時，可使用相同之光阻。 又，於表面側，亦可使用與背面側相同之光阻，因此 可以完全相同之步驟進行表面側與背面側之光阻遮罩形成 步驟’故可簡化光阻遮罩形成步驟之整體。 再者，只要為可用於蝕刻加工及電鍍加工之兩者之光 阻’則光阻即可使用乾膜光阻、塗布型光阻等各種光阻。 圖2(B)係表示触刻步驟之一例之圖。於餘刻步驟中， 對金屬板H)之背面側進行姓刻加工，而於未被光阻遮罩4〇 覆蓋之金屬板10之露出面形成凹部12。再者，凹部12以 冰度大於後續f鑛步驟中形成之電鍍層2()的厚度之方式步 成。藉此，即使於凹部12之底部表面形成有電鑛層^ 搬送時電鍍層20亦不接觸於軌道或裝置，而是與金屬板Μ 之表面1 1接觸，從而可保護電鍍層2 〇。 凹部12之深度可藉由與電鑛層2〇之厚度的關係而相 對地確^。通常，於電❹驟中，預先確定使電制之 厚度為多少然後，使用電流密度、時 等參數進行控制，以使電鍍層&〜 电鍍液濃度 规增20成為既定之厚度。由此， ^預先步驟而確线電㈣2G之厚度為多少^ 比電鑛層2。之既定厚度更深的方式而確心冑12之深 ^再者，電鑛層20之厚度亦可根據用途及目的而 確疋，例如，亦可形成為厚度2〜 也 左右之電鍍層20。 12 201145476 又，針對使凹部12比電鍍 盾 包视禮20之厚度深何種程廑， 亦可根據各種用途及目的而確定广 雄B in +自由 ‘，、'而，右大幅度深於電 鍍層20之厚度，則所需之蝕刻加工ϋ = w川工呀間將長至必要以上， 因此亦可以梢微深於電鍍層2〇 、厗度的方式形成凹部12。 例如，亦可形成較電鍍層2〇 手度，木20Π1左右之凹部 12。 法而進行，例如，亦可進 ’雖然費用上變高，然而 鞋刻加工可藉由各種钱刻方 行/‘#、式之喷淋式姓刻加工。此外 亦能以乾式蝕刻來進行蝕刻加工 圖2 ( C )係表示電鑛步驟之_也丨+因 7哪您例之圖。於電鍍步驟中， 藉由電鍍而於光阻遮罩4〇、41夕妒山 之露出部分形成有電鑛層 〇、21。於金屬板10之表面側，於未實施任何加工之平坦 面13上形成有電鍍層21，於背面側，於凹部12之底面的 表面上形成有電鍍層20。 於所形成之電鍍層20、21在表面側與背面側為相同之 電鑛層2〇、21之情料，可同時對表面背面進行電錄處理。 電鑛處理亦可藉由例如濕式之電性電鑛而進行。於採用電 性電鍍之情形時，如上所述，可藉由電流密度、電錄時間、 電鍍液之濃度等而控制所形成之電鍍層2〇、21的厚度。 又，於背面側與表面側，亦可使電鍍層2〇、21為不同 構成。例如，可掩蓋背面側’而於表面側形成適合於導線 接合之電鍍層21。或者相反地’亦可掩蓋表面側，而於背 面側形成適合於焊錫連接之電鍍層2〇。如此，即使於顧客 對表面側或背面側有特殊要求之情形時，亦可藉由對有要 13 201145476 求之面個別進行電鑛處理而細緻地應對。 圖2(D)係表示光阻遮罩去除步驟之—例之圖。 P遮罩去除步驟中，對背面側、表面側之兩& 遮罩40、4卜再者，對於光阻遮罩4〇、41之去除，例 1光阻為乾膜綠，則可剝離綠而進行；若光 布 型光阻，則可藉由溶解去除而進行。 宽布 圖2 ( E)係表示第2光阻遮罩形成步驟之_例之 於第2光阻遮罩形成步驟中，以覆蓋整個金屬板⑺之 側與表面側之電㈣2丨的方式形成光阻遮罩仏仏 面側，包含形成有電鍍層20之凹部12以及金屬才反1〇之 面本身即端子區域lla在内，全部由光阻遮罩42覆蓋。 另-方面’於表面側’以覆蓋形成有電鍍層21之區域 的方式形成光阻遮罩43。此時，光阻遮罩43亦可以覆蓋大 :電鍍層21之區域的方式形成。於表面側形成覆蓋較電鍍 21之區域更大之區域的光阻遮罩43之目的是為了使電 鍍層21下方之金屬板1〇不由之後的蝕刻加工而被蝕刻加 工。於電鍍層21下方之金屬板1〇被蝕刻之情形時電鍍 層21成為「遮蔽」之狀態’且該部分成為毛邊及脫落等不 良之原因’因此為防止該問題，亦可使金屬板1〇殘留於較 電錄層之區域更大（廣）的區域中…亦考慮使金屬 板殘留於與電鍍層21之區域相同之區域中，然而加工 較為困難，而使金屬板10殘留於略大於電鍍層21之區域 中較為容易。 再者，於第2光阻遮罩形成步驟中，可積層乾膜光阻 14 201145476 作為光阻’亦可使用其他光阻。 藉由該步驟，對於半導體元件搭載面而言，可針對端 子區域lla可靠地殘留金屬板1〇中未實施加工之部八，鳊 利用適合於打線之平坦面。 而 圖2 (F)係、表示半㈣步驟之—例之圖。於半 驟中，自金屬板1G之表面側起進行半㈣加工。針對㈣ ^有電鑛層21之表面13，藉由半㈣步驟自金屬板心 ^側起_必要之深度。於半㈣步驟中，㈣加工於 甲途停止’故半導體元件搭 恰戰用基板30成為端子部不個別 也刀離獨立，而全部連έ士夕业能 …。之狀態。藉由半蝕刻步驟，而經 =刻加工之部分成為半導體元件搭載區域Μ，未經半敍 刻加，而殘留之部分成為端子區域13ae 半蝕刻加工之深度亦可為例如金屬板之深度的的 =Γ:，於金屬板10為100〜20…之情形時，亦 可触刻至60〜140 μη1左右之深度。 面側t ^ 1蝕刻步驟中，由第2光阻遮罩42完全覆蓋背 式之濕式餘刻以外，亦可採用浸潰式之濕 式蝕刻。又，根據需要 了使用乾式蝕刻’與圖2 (B )中 所3兒明之蝕刻步驟相同。 圖2(G)将矣-够。 ^ ^ ? ’、不第2光阻遮罩去除步驟之一例之圖。 於第2先阻遮罩去除步 及表面側的第2光 、全去除金屬板10之背面側 ^ ^ . 遮罩42、43。然後，完成於金屬板10 之表面 11、U、13、14 可直接出貨之形態的半導體1 未形成光阻遮罩42、43之 千導體70件搭載用基板30。 15 201145476 藉由該製造方法而製造之半導體元件搭制基板則 \ 2(G)所示，背面側之電鍍層20形成於金屬板10之 、，之巾’故於後續步驟中，可防止於搬送時金屬板10 之平坦部接觸於軌道等，且可防止與電鍍層2〇接觸。 再者® 2(G)所不之何體元件搭載用基板3〇於出 貨後’為半導體裝置製造業者所使用，且如圖1中所示， Ζ導體7^件5〇搭載於半導體元件搭載區域14上，使用 導，Β0進行打線，並以密封㈣7G進行樹脂密封。 圖3係表示使用本實施形態之半導體元件搭載用基板 而於半導體製造製程之後續步驟中完成的半導體裝置 之一例之圖。 使用本實施形態之半導體元件搭載用基板％的半導體 裝置與圖1所示之半導體 導體裳置的不Η之處在於，半導體元 ——"6與端子部15分離。圖3可認為是後續步驟中 I之下—步驟。成為圖1所示之狀態後，以背面側之電 20作為遮罩，而進行金屬板1G之背面之Μ刻加工。 子部15與半導體元件部16分離，而完成半導體 '乍為+導體組件之集合體。此後，藉由切斷並分割各 個半導體組件，而完成各個半導體裝置。 [實施例] 對實施圖2所示之半導體裝置之製造方法，而製造本 實施形態之半導體裝置的實施例進行說明。再者，對於至 此為止之說明所對應的構成要素，附上相同之參考符號， 且省略其說明。 201145476 準備板厚為0·125_之銅材料作為金屬板1〇。首先， 於光阻遮罩形成步驟中，於金屬板1〇之兩面，積層厚度20 β ΓΠ之乾膜光阻。腺朵阳垃田 钇犋元阻知用可用於電鍍加工及蝕刻加工 之兩者之通常市售之商品。 此後，使用為表面側用及背面側用而準備且形成有既 定圖案之玻璃遮罩進行曝光、顯影，而如圖2 (Α)所示， 於金屬板10之兩面形成光阻遮罩4〇、41。 於姓刻步驟中，如圖2⑻所示，僅於背面側進㈣ 刻加工’藉此於金屬板10上形成凹部12。蝕刻加工係將溶 解銅材料之蝕刻液喷射至背面側而進行處理。又凹部12 之深度設；t為大於其次形成之電鑛層2G的厚度約2 左 右之值。 於電鍍步驟中，如圖2(c)所示，於金屬板10之背面 側及表面側依次實施鍍鎳、鍍鈀及鍍金，而使成為積層金 屬層之電鍍層20、21以2· 15 " m之總厚度形成。於該階 段中，背面側之電鍍層20以於金屬板1〇之凹部12的内部 覆蓋凹部12之底面的方式形成。 於光阻遮罩去除步驟中，如圖2(D)所示，剝離去除 乾膜光阻之光阻遮罩4〇、41。 於第2光阻遮罩形成步驟中，首先，於金屬板ι〇之兩 面再次積層乾膜光阻。然後，對表面側，使用玻璃遮罩進 行曝光，並經過顯影，而如圖2 (E)所示，形成略大於電 鍍層21之區域且包含電鍍層21的光阻遮罩43。對背面側， 則形成覆蓋整個表面之光阻遮罩42。 17 201145476 步驟中，如圖2(F)所示’進行半㈣加工， 10之表面側的表面13形成深度約85 之深 掘凹陷。經半钮刻之部分成為半導體元件搭載區域14。 ^第2光阻遮罩切步驟中，如圖2(g)所示，剝離 面側及表面側之光阻42、43。於該步驟中，完成本 實施例之半導體元件搭載用基板10。 於如此所得之半導體元件搭載用基板30上，以與習知 相同之步料載半導體元件…並使用導線60進行接合， 而將半導體元件50之電極51與形成於端子區域⑴上之電 鑛層21連接。其後，藉由使用密封樹脂7q進行樹脂密封 而結束製造步驟’成為目i所示之狀態。又，若觀察金屬 板1〇之背面側的電鍍層2〇上是否有瑕疲產生，發現完全 未產生瑕疵》 如此’根據本實施例之半導體元件搭載用基板3〇及其 製造方法’可確認為即使於後續步驟中形成半導體裝置之 情形時，形成於金屬板10之背面側的電鑛層2〇亦不會產 生損傷，而可保護電鍍層2〇之構成。 乂上對本發明之較佳實施例詳細地進行了說明，然 而本發明不限定於上述之實施例，可不脫離本發明之範 圍，對上述之實施例施加各種變形及置換。 [產業上之可利用性] 本發明可用於半導體組件等半導體裝置中所使用之引 線框架等半導體元件搭載用基板。 【圖式簡單說明】 18 201145476 圖1係表示使用本實施形態之半導體元件搭載用美 30的半導體裝置之構成之一例之剖面圖。 土 卜止圖2係表示本實施形態之半導體元件搭載用基板3〇之 製造方法的―系列步驟例之圖。圖2 (A)係表示光阻遮罩 形成步驟之-例之圖。圖2⑻係表示#刻步驟之一例之 圖圖2(C)係表示電鍍步驟之—例之圖。圖2(d)係表 不光阻遮罩去除步驟之一例之圖。圖2(e) 阻遮罩形成步驟之—例之圖。圖2 (F)係表示半㈣步驟 之-例之圖。圖2(G)係表示第2光阻遮罩去除步驟之一 例之圖。 圖3係表示使用本實施形態之半導體元件搭載用基板 3〇而完成之半導體裝置的一例之圖。 【主要元件符號說明】 10 金屬板 11、13 表面 11a 平坦部 12 凹部 13a 子區域 14 半導體元件搭載區域 15 端子部 16 半導體元件搭載部 20 電鍍層（保護電鍍層） 21 電鍍層 30 半導體元件搭載用基板 19 201145476 40、 41 、 42 、 43 光 阻遮 罩 50 半 導體 元 件 51 半 導體 元 件 之 電 極 52 半 導體 元 件 之 下 表面 53 半 導體 元 件 之 電 極形成面 60 導 線 70 密 封樹 脂 20

Claims (1)

  1. 201145476 七、申請專利範圍： 1，一種半導體元件搭載用基板，其係於金屬板之兩面形 成有既定形狀之電鍍層，其特徵在於： 該電鍵層包含保護電鍍層，該保護電鍍層係在形成於 該金屬基板之表面的凹部内，以比該凹部之深度更薄的厚 度形成。 2. 如申請專利範圍第丨項之半導體元件搭載用基板，其 中， 該保護電鍍層形成於該金屬板之一面，另一面，係於 該金屬板之未實施加工之部分形成有該電鍍層。 3. 如申請專利範圍第2項之半導體元件用基板，其中， 該另一面係搭載半導體元件之面； 該一面係背面。 4. 一種半導體元件搭載用基板之製造方法，其係於金屬 板之兩面形成有既定形狀之電鍵層，其特徵在於包含： 光阻遮罩形成㈣，其於該金屬之兩面形成用以形 成既定形狀之電鍍層的光阻遮罩； 姓刻步驟，其於該金屬板之一面，藉由蝕刻加工而於 該金屬板之自該光阻遮罩露出之部分形成凹部； 第電鑛步驟，其於該凹部Μα比該凹部之深度更薄 的厚度形成電鍍層；及 電錄步驟，其於該金屬板之另一面形成電鑛層。 申明專利範圍第4項之半導體元件搭載用基板之 ' ’、中，6亥光阻遮罩用於該蝕刻步驟及該電鍍步 21 201145476 驟之兩者。 製造==第5項之半導體元件搭載用基板之 面進行。、 刻步驟係對未搭載半導體元件之背 7. 如申請專利範圍第6 製造方法，其中，哕第丨 ^搭載用基板之 進行。 μ第電鍍步驟及該第2電錄步驟同時 8. 如申請專利範圍第 製造方法，其進—步包含广+導體疋件搭裁用基板之 光阻遮罩去除步驟’其於該第U 鐘步驟之後，去除Μ該第2電 之表先阻遮罩形成步驟，其形成覆蓋搭載半導體元件 之表面側之電鍍層的光阻遮罩、及覆蓋該背面：：件 遮罩，·及 成面整體之光阻 半蝕刻步驟，其對該表面側進行半蝕刻加工。 製造9方:申範圍…之半導體裝置搭裁用基板之 係形成為覆蓋大二覆蓋該表面側之電鐘層的該光阻遮罩， 復盘大於該電鍍層之區域。 八、圖式： (如次頁） 22
TW100107258A 2010-03-09 2011-03-04 半導體元件搭載用基板及其製造方法 TWI500122B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010052273A JP5578704B2 (ja) 2010-03-09 2010-03-09 半導体素子搭載用基板及びその製造方法

Publications (2)

Publication Number Publication Date
TW201145476A true TW201145476A (en) 2011-12-16
TWI500122B TWI500122B (zh) 2015-09-11

Family

ID=44602584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100107258A TWI500122B (zh) 2010-03-09 2011-03-04 半導體元件搭載用基板及其製造方法

Country Status (4)

Country Link
JP (1) JP5578704B2 (zh)
KR (1) KR101307030B1 (zh)
CN (1) CN102194763B (zh)
TW (1) TWI500122B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427839B (zh) * 2010-12-03 2014-02-21 Ind Tech Res Inst 薄膜圖案的沉積裝置與方法
WO2013114985A1 (ja) * 2012-02-01 2013-08-08 株式会社パイオラックスメディカルデバイス ガイドワイヤ
JP5878054B2 (ja) * 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP2014027266A (ja) * 2012-06-20 2014-02-06 Asahi Kasei Electronics Co Ltd 半導体パッケージおよびその製造方法
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法
JP6539928B2 (ja) * 2015-12-14 2019-07-10 大口マテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP6792106B2 (ja) * 2017-03-30 2020-11-25 スピードファム株式会社 ワークキャリア及びワークキャリアの製造方法
JP6863846B2 (ja) * 2017-07-19 2021-04-21 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP7408886B2 (ja) 2020-03-31 2024-01-09 長華科技股▲ふん▼有限公司 半導体素子搭載用基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62286260A (ja) * 1986-06-04 1987-12-12 Oki Electric Ind Co Ltd 半導体装置の基板接続構造
JPH10242367A (ja) * 1997-02-25 1998-09-11 Fujitsu Ltd 半導体装置およびその製造方法
JP4030200B2 (ja) * 1998-09-17 2008-01-09 株式会社ルネサステクノロジ 半導体パッケージおよびその製造方法
JP3569642B2 (ja) * 1999-03-10 2004-09-22 新光電気工業株式会社 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JP3621869B2 (ja) * 2000-06-15 2005-02-16 新光電気工業株式会社 半導体装置及びその製造方法
KR101095527B1 (ko) * 2009-11-04 2011-12-19 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법

Also Published As

Publication number Publication date
KR20110102181A (ko) 2011-09-16
KR101307030B1 (ko) 2013-09-11
JP5578704B2 (ja) 2014-08-27
TWI500122B (zh) 2015-09-11
CN102194763A (zh) 2011-09-21
JP2011187742A (ja) 2011-09-22
CN102194763B (zh) 2015-09-23

Similar Documents

Publication Publication Date Title
TW201145476A (en) Semiconductor package substrate and manufacturing method of the same
CN102265394B (zh) 多行引线框架的结构及其半导体封装及制造方法
US9349694B2 (en) Method of manufacturing a semiconductor device
US20030143819A1 (en) Method of producing semiconductor chips with a chip edge guard, in particular for wafer level packaging chips
TW511422B (en) Method for manufacturing circuit device
CN103779237A (zh) 用于组装wlcsp晶片的方法及半导体器件
US8389334B2 (en) Foil-based method for packaging intergrated circuits
JP5945563B2 (ja) パッケージキャリアおよびその製造方法
JP5075890B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007180395A (ja) 半導体装置の製造方法
US6046073A (en) Process for producing very thin semiconductor chips
US20160013074A1 (en) Fabrication method of packaging substrate
TW201110296A (en) Lead frame design to improve reliability
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP2018166182A (ja) 半導体装置用リードフレームとその製造方法
JP6476494B2 (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2852786B2 (ja) 電気的接続部材及びその製造方法
US6500528B1 (en) Enhancements in sheet processing and lead formation
KR20170034157A (ko) 패키지 기판 및 그 제조방법
JP6481895B2 (ja) 半導体装置用リードフレーム及びその製造方法
KR101314712B1 (ko) 비아층을 구비하는 인쇄회로기판 및 이의 제조 방법
JP2009272352A (ja) 電子デバイスの製造方法
CN111599694A (zh) 半导体封装方法
JP2009302427A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees