TW201011885A - Lead frame and method for manufacturing the same - Google Patents

Lead frame and method for manufacturing the same Download PDF

Info

Publication number
TW201011885A
TW201011885A TW098129899A TW98129899A TW201011885A TW 201011885 A TW201011885 A TW 201011885A TW 098129899 A TW098129899 A TW 098129899A TW 98129899 A TW98129899 A TW 98129899A TW 201011885 A TW201011885 A TW 201011885A
Authority
TW
Taiwan
Prior art keywords
layer
copper
lead frame
rough
substrate
Prior art date
Application number
TW098129899A
Other languages
English (en)
Inventor
Chang-Hwa Park
Eun-Jin Kim
Jin-Young Son
Kyoung-Taek Park
In-Kuk Cho
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Publication of TW201011885A publication Critical patent/TW201011885A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439Silver (Ag) as principal constituent
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

201011885 六、發明說明: 【發明所屬之技術領域】 本發明係主張關於2008年09月〇5日申請之韓國專利 案號特願10-2008-0087689之優先權。藉以引用的方式併 入本文用作參考。 工 本發明是關於一種導線架及其製造方法。 【先前技術】 ^ 導線架為半導體封裝連同半導體晶片的一種組件。 導線架用以作為將半導體封裝之外部與内部彼此連接的 引線,同時用以作為支撐半導體晶片的框架。 同時’根據先前技術之導線架是藉由在用作導線架之基底 的基板上電鍍異質金屬層或合金層而加以使用。異質金屬屌戈 合金層防止基板之雜質被散播或防止基板被氧化。另外,^質 金屬層或合金層可改良在封裝製程中與用於環氧樹脂封膠 (Epoxy Mold Compound, EMC )之樹脂的黏著強度。 ❹ 然而,當將異質金屬層或合金層電鍍於基板之表面上時, 可能會增加製造成本。特別是,當電鍍異質材料時,與基板之 黏著強度是低的,使得可能會出現問題。 【發明内容】 本發明提供一種導線架及其製造方法。 本發明是關於一種導線架及其製造方法,此方法能夠以節 省的製造成本經由簡單製造製程來改良導線架之特性。 201011885 本發明提供一種導線架包括銅基板及粗糙銅層 ,粗糖銅層 /、有110奈米(nm)至300奈米(nm)之表面粗糙度且形成於銅 基板之表面上。 本發明另提供一種導線架包括銅基板、在銅基板上之粗糙 銅層、在粗糙銅層上之鎳(Ni)層、在鎳層上之鈀(pd)層,及在 鈀層上之金(Au)層。 本發明亦提供一種用於製造導線架之方法包括製備銅基 板,及藉由在五水硫酸銅溶液中電鍍銅基板來形成粗糙銅層。 籲本發明提供一種導線架及其製造方法。 本發明提供一種導線架及一種製造方法,此方法能夠以節 省的製造成本經由簡單製造製程來改良導線架之特性。 【實施方式】 為讓本發明之上述目的、特徵和特點能更明顯易懂,茲 配合圖式將本發明相關實施例詳細說明如下。 在實施例之描述中,應理解,當一層(或膜)、區、圖案 ❹ 或結構被稱為在一基板、另一層(或膜)、區、襯墊或圖案「上
不二* J 或「下」時,其可直接在該基板、另一層(或膜)、區、襯墊 或其他圖案「上」或「下」,或可存在一或多個介入層。 在圖式中,為了便於解釋而誇示、省去或示意性地說明每 層之居度或大小,且元件之大小並不完全反映元件之實際大 圖1為展示根據第一實施例之導線架的剖視圖。 睛參閱圖1,根據第一實施例之導線架包括銅基板及 201011885 形成於銅基板ίο之表面上的粗糙銅層2〇。 鍍銀層30可局部地形成於粗缝銅層之表面上。 銅基板1〇包括銅(㈤或主要含有鋼之合金。銅基板1〇 可包括各種雜質以改良銅之機械特性及電特性。舉例而言,銅 基板10除了包括銅以外亦可包括選自由鎳⑽、鎮㈤) 及矽(Si)組成之群組的至少一者。 減靖20可具有〇·3微米㈣至G 6微米㈣之平均厚 藝度及110奈米(nm)至300奈米㈣之表面粗链度。 與形成有包括異諸料之電鍍層的現有導線架不同 ,粗才造 銅層20是形成於銅基板10之表面上。因此,銅基板ι〇餘 糙銅層20之間的黏著強度強於銅基板1〇與包括異質材料之電 鍍層之間的黏著強度。 粗糙銅層2〇可防止織板1G之雜歸㈣製造過程中所 產生之熱而被散播,且防止銅基板1〇歸因於空氣之水分而被 氧化。 & 同時,由於根據實施例之粗韃銅層2〇歸因於大粒徑而具 有極大考面粗糙度,因此粗糙銅層20具有在封裝製程中與用 於環氧樹脂封膠(Epoxy Mold Compound,EMC)之樹脂的增強 黏著強度。 曰 換言之,由於粗糙銅層20具有11〇奈米(nm)至3〇〇奈米 (nm)之極大表面粗糙度,因此粗糙銅層2〇與樹脂之間的黏著 強度疋知因於錯定效應(anchoring effect)而增加。 圖2及圖3為展示根據第一實施例之粗韆銅層2〇之表面 201011885 的放大圖。 12 _ 3㈣_銅層如之表面非常粗縫。 ㈣’可形賴銀層3G,以便 電子裝置的可焊性及導㈣心 ^料⑽日日片之 u 、 生。舉例而言,鍍銀層30可具有3微 水(卿)至5微米(μιη)之厚产。 圖4為展示用於製造 ^ 根據第一實施例之導線架之方法的 流程圖。 根據實施例,可經由接虹4 © 制、Α邋妗如 軸式製程(reel-to-reel process)來 於母一條帶之個別產品為單位來製造 導線木。另外,可經由串列 』式策程(m_Ime process)來製造導 線架。 請參閱圖4,製備鋼基板1〇 (si〇〇)。銅基板ι〇主要包括 且可包括各種雜質以改良銅之機械特性及電特性。舉例而 :銅基板10除了包括鋼以外亦可包括選自由錄、鎮及石夕組 成之群組的至少一者。 ❹ 接著’清伽基板1Q。可按職、清洗、麟及清洗製 程之序列來執行清潔製程。 、後在銅基板10之表面上形成粗糖銅層如(si2〇)。 中粗链鋼層20是使用五水硫酸鋼(CuS04.5H20)溶液經由 电鍍方案而城。可以具有5克/物⑹至%細__之密 又的銅離子在3 ASD至7 asd之電流密度下持續⑺秒至Μ 一時間來執行電鍍方案。結果,可以HO奈米(nm)至300奈 米(nm)之表面粗輪度而形成厚度為0.3微米㈣至0.6微来 201011885 〇m)之粗縫銅層20。五水硫酸銅(CuS〇4.5H2〇)溶液在必要時可 含有各種添加劑。 若銅離子之密度小於5克/升(g/L),則經由電鍍而形成少 量顆粒,使得較少地改良黏著強度。若銅離子之密度大於7〇克 /升(g/L),則完全形成大顆粒,使得可增加表面粗糙度。 若電流密度小於3 ASD,則粗糙銅層20之表面粗糙度是 低的。若電流密度大於7 ASD,則過度地電鍍粗糙銅層2〇, 使得形成於粗糙銅層20上之顆粒的大小是不規則的。因此, 不能獲得均一表面粗缝度。 若電鍍時間短於10秒,則可形成低表面粗糙度的粗糙鋼 層20。若電鍍時間長於4〇秒,則可能會過度地電鍍粗糙銅層 2〇,使得粗糙銅層20上之顆粒的大小是不規則的。因此,不 能獲得均一表面粗輪度。 若粗糙銅層20之表面粗糙度低於11〇奈米(nm),則較少 地改良黏者強度。右粗輪銅層20之表面粗糙度大於3〇〇奈米 ® (nm),則不能獲得均一表面粗糙度。 不〜 與另一銅電鍍溶液(例如,氰化銅(CuCN))相比較,五 水硫酸銅溶液形成具有更大表面祕度之電鍍層。特別是,根 據實施例,藉較用五水硫酸娜液在高驗密度下執行電錄 方案,使得可形成具有〇.3微米㈣至〇 6微米㈣之厚度的 粗糖銅層20。 、 若粗链銅層2〇具有薄於〇.3微米㈣之厚度,則粗趟麵 廣2〇可具有低表面城度。絲_層20具有厚於〇.6微米 201011885 使知形成於粗糖銅層 不能獲得均一表面粗 (μπι)之厚度,則過度地電錢粗輪銅層2〇, 20上之顆粒的大小是不規則的。因此, 糙度。 而言,根據實施例’可以具有4。克,升_之 銅離子在5娜之電流密度(每單位面積之電流量)下持續 3〇移之電鍍時間而相對於銅基板1()來執行電鍍方案,藉此以 獅奈米㈣之表面粗糙度而形成厚度為〇 5微米㈣之 銅層20。
接下來,清潔形成有粗糖銅層20之銅基板1〇 (si3〇)。 可將清潔製程作為清洗製程來執行。 接著在粗糖銅層20上局部地形成鑛銀層(si4〇)。 接下來,在已形成鍍銀層30之後執行後處理製程(Sl5〇)。 對於錢銀層30而言’後處理製程包括電解剝離製程、酸 浸製程、邊緣處理製程、清洗製程及乾燥製程。 結果,可製造圖1所示之導線架。 如以上所描述’在用於製造根據第一實施例之導線架的方 法中,經由電鍍製程而在鋼基板10上形成粗糙銅層20。電鏡 製程使能夠藉由調整銅離子之密度、電流密度、時間及添加劑 之引入來增加粗縫銅層20之表面粗链度。 因此’根據實施例,可在不形成包括異質材料之電鍍層的 情況下改良導線架之特性。 圖5為展示根據第二實施例之導線架的視圖。 請參閱圖5,儘管揭示鍍銀層30是形成於粗糙銅層20上 201011885 的第一實施例’但根據第二實施例,鎳層40、le層50及金層 60可被依序電鐘於粗糖銅層20上。 鎳層40是電鍍於粗糖銅層20上,纪層50是電鑛於錦層 40上,且金層60是電鍍於鈀層50上。 舉例而言,鎳層40可以0.5微米〇m)至2.5微米(娜)之厚 度而形成。鈀層50可以0.02徵米〇m)至0.15微米〇m)之厚度 而形成。金層60可以0.003微米(姆)至0.015微米(卿)之厚度 而形成。 ® 由於錄層40、纪層50及金層60是形成於粗链銅層2〇上, 因此金層60可具有90奈米(nm)至270奈米(nm)之表面粗輪 度。 根據第二實施例之導線架包括形成於銅基板10上之粗_ 銅層20、鎳層40、層50及金層60,使得可改良導線架之 焊接特性。 圖6為展示根據第二實施例之金層之表面的放大圖。 ❹ 如圖6 所示,金層60之表面是歸因於粗糙:銅層2〇之表面 粗糖度而非常粗糙。 儘管已參考實施例之許多說明性實施例而描述該等實施 例,但應理解,熟習此項技術者可想出將落入本發明之原理之 精神及範疇内的眾多其他修改及實施例。更特定言之,在本發 明、圖式及附加申請專利範圍之範疇内’主題缸合配置之零部 件及/或配置之各種變化及修改是可能的。對於熟習此項技術 者而言’除了零部件及/或配置之變化及修改以外,替代用途 9 201011885 亦將是顯而易見的。 實施例可適應於一種導線架及其製造方法C 【圖式簡單說明】 圖1為展示根據第一實施例之導線架的剖視圖;
圖4為展示用於製造根據第一實施例之導 線架之方法的流程
【主要元件符詭說明】 二實施例之導線架的视圖;及 —實施例之金層之表面的放大圖。 10銅基板 20粗糙鋼層 30鍍銀層 40鎳層 ® 5〇銥層 60金層

Claims (1)

  1. 201011885 七、申請專利範圍: 1·一種導線架,包含: 一銅基板;以及 一粗f造銅層,具有110奈米(nm)至300奈米(nm)之表 面粗縫度且形成於該銅基板之一表面上。 2. 如申晴專利範圍第1項所述之導線架,更包含局部地形成於 該粗繞銅層上之一鐘銀層。 3. 如申請專利範圍第1項所述之導線架,其中該粗糙銅層具有 ❹ 0.3微米〇m)至0.6微米〇M)之一厚度。 4. 如申請專利範圍第丨項所述之導線架,更包含形成於該粗糙 銅層上之一鎳(Ni)層、一鈀(Pd)層及一金(Au)層。 5. 如申請專利範圍第丨項所述之導線架,其中該鋼基板包括選 自由鎳(Ni)、鎂(Mg)及矽(si)組成之群組的至少一者。 6· —種導線架,包含: 一銅基板; ❹ 在該銅基板上之一粗糙銅層; 在該粗輪銅層上之一鎳(Ni)層; 在該鎳層上之一鈀(pd)層;以及 在該鈀層上之一金(Au)層。 7. 如申請專利範圍第6項所述之導線架,其中該金層 % 米(nm)至270奈米(nm)之表面粗糙度。 八 ’、 8. 如申請專利_第6項所述之導線架,其中簡層厚於該纪 層,且該鈀層厚於該金層。 11 201011885 9. 一種用於製造一導線架之方法,該方法包含: 製備一銅基板,以及 藉由在一五水硫酸銅溶液中電鍍該銅基板來形成一粗 縫銅層。 10. 如申請專利範圍第9項所述之方法,其中該粗糙銅層是藉 由使用含有具有5克/升(g/L)至70克/升(g/L)之密度之鋼 離子的該五水硫酸銅溶液在3 ASD至7 ASD之電流密度下 持續10秒至40秒之時間而形成。 _ 1L如申請專利範圍第9項所述之方法,其中該粗糙銅層具有 110奈米(nm)至300奈米(nm)之表面粗糙度。 12. 如申請專利範圍第9項所述之方法,其中該粗糙銅層具有 0.3微米(/μ)至0.6微米(μπι)之一厚度。 13. 如巾請專利範圍第9項所述之方法,更包含在該粗糖銅層 上局部地形成一鍵銀層。 14. 如精專職圍第9項職之方法’更包含在該粗链銅層 © 上形成一錦層、一把層及一金層。 15. 如申請專利範圍第14項所述之方法,其中該金層具有9〇奈 米(nm)至270奈米(nm)之表面粗輪度。 ' 12
TW098129899A 2008-09-05 2009-09-04 Lead frame and method for manufacturing the same TW201011885A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080087689A KR101241735B1 (ko) 2008-09-05 2008-09-05 리드 프레임 및 그 제조방법

Publications (1)

Publication Number Publication Date
TW201011885A true TW201011885A (en) 2010-03-16

Family

ID=41797680

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098129899A TW201011885A (en) 2008-09-05 2009-09-04 Lead frame and method for manufacturing the same

Country Status (6)

Country Link
US (1) US8945951B2 (zh)
JP (1) JP2012502462A (zh)
KR (1) KR101241735B1 (zh)
CN (1) CN102171820A (zh)
TW (1) TW201011885A (zh)
WO (1) WO2010027231A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613768B (zh) * 2017-03-20 2018-02-01 矽品精密工業股份有限公司 電子封裝件及其製法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY168854A (en) * 2011-12-12 2018-12-04 Haesung Ds Co Ltd Lead frame and semiconductor package manufactured by using the same
KR101646094B1 (ko) 2011-12-12 2016-08-05 해성디에스 주식회사 리드 프레임 및 이를 이용하여 제조된 반도체 패키지
CN107154392B (zh) * 2016-03-02 2019-11-26 顺德工业股份有限公司 导线架
US11000915B2 (en) * 2016-03-31 2021-05-11 Texas Instruments Incorporated Stabilized transient liquid phase metal bonding material for hermetic wafer level packaging of MEMS devices
WO2017179447A1 (ja) * 2016-04-12 2017-10-19 古河電気工業株式会社 リードフレーム材およびその製造方法
US9653385B1 (en) * 2016-05-26 2017-05-16 Sdi Corporation Lead frame
CN107447237B (zh) * 2016-05-30 2021-04-20 史莱福灵有限公司 具有降低的接触噪声的滑环
CN109891575B (zh) * 2016-10-18 2023-07-14 株式会社电装 电子装置及其制造方法
WO2018123708A1 (ja) * 2016-12-27 2018-07-05 古河電気工業株式会社 リードフレーム材およびその製造方法ならびに半導体パッケージ
JP7016677B2 (ja) * 2017-11-21 2022-02-07 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法
CN117766503A (zh) * 2021-09-03 2024-03-26 大日本印刷株式会社 引线框及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061798B2 (ja) * 1985-07-17 1994-01-05 株式会社神戸製鋼所 リ−ドフレ−ム
US5343073A (en) 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
JP3228789B2 (ja) 1992-07-11 2001-11-12 新光電気工業株式会社 樹脂用インサート部材の製造方法
KR940010455B1 (ko) 1992-09-24 1994-10-22 김영길 고강도, 우수한 전기전도도 및 열적안정성을 갖는 동(Cu)합금 및 그 제조방법
US6376921B1 (en) * 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
KR0157257B1 (ko) * 1995-12-08 1998-11-16 정훈보 석출물 성장 억제형 고강도, 고전도성 동합금 및 그 제조방법
JP3550875B2 (ja) * 1996-05-14 2004-08-04 ソニー株式会社 リードフレームとこれを用いた半導体装置
US6037653A (en) * 1997-03-25 2000-03-14 Samsung Aerospace Industries, Ltd. Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer
KR19990016567A (ko) * 1997-08-18 1999-03-15 윤종용 반도체 칩 패키지의 리드 프레임 표면 처리 방법 및 그 리드프레임
KR100275381B1 (ko) * 1998-04-18 2000-12-15 이중구 반도체 패키지용 리드프레임 및 리드프레임도금방법
KR20000007350A (ko) * 1998-07-02 2000-02-07 유무성 다중 도금층을 가지는 반도체 리이드프레임
JP2001127229A (ja) * 1999-11-01 2001-05-11 Nec Corp リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置
US6864423B2 (en) * 2000-12-15 2005-03-08 Semiconductor Component Industries, L.L.C. Bump chip lead frame and package
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP2005023405A (ja) * 2003-07-02 2005-01-27 Shinko Electric Ind Co Ltd 電解銅めっき液及び電解銅めっき方法
JP2005213573A (ja) * 2004-01-29 2005-08-11 Matsushita Electric Ind Co Ltd 粗化銅めっき液及びそのめっき方法
KR100819800B1 (ko) 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
US7262491B2 (en) 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
MY150130A (en) * 2005-11-28 2013-11-29 Dainippon Printing Co Ltd Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member
US7462926B2 (en) * 2005-12-01 2008-12-09 Asm Assembly Automation Ltd. Leadframe comprising tin plating or an intermetallic layer formed therefrom
US20070246158A1 (en) 2006-04-21 2007-10-25 3M Innovative Properties Company Wiring board, production process thereof and connection method using same
KR101204092B1 (ko) * 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
KR20100103015A (ko) * 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613768B (zh) * 2017-03-20 2018-02-01 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
US8945951B2 (en) 2015-02-03
US20110272184A1 (en) 2011-11-10
KR101241735B1 (ko) 2013-03-08
WO2010027231A3 (ko) 2010-06-24
WO2010027231A2 (ko) 2010-03-11
CN102171820A (zh) 2011-08-31
JP2012502462A (ja) 2012-01-26
KR20100028791A (ko) 2010-03-15

Similar Documents

Publication Publication Date Title
TW201011885A (en) Lead frame and method for manufacturing the same
JP6047214B1 (ja) ボールボンディング用貴金属被覆銅ワイヤ
TWI411081B (zh) 導線架及其製造方法
JP5568811B2 (ja) 基板中間体、基板及び貫通ビア電極形成方法
TWI605559B (zh) Bonding wire for semiconductor device
JP6262968B2 (ja) 電子部品搭載基板およびその製造方法
TWI751150B (zh) 引線框架材及其製造方法
TWI472480B (zh) 具有奈米積層結構之凸塊、封裝結構以及其製備方法
TW201726983A (zh) 引線框架材及其製造方法
CN111435646B (zh) 半导体装置及其制造方法
JP2000012755A (ja) ワイヤ・ボンディングに適したパラジウム表面コ―ティングおよびパラジウム表面コ―ティングを形成する方法
JP2007254855A (ja) 電子部品用銀めっき金属部材及びその製造方法
CN109468670B (zh) 引线框架电镀铜层的方法
JP2008088493A (ja) 銀めっき金属部材およびその製造法
JP2010287741A (ja) リードフレームとその製造方法、及び半導体装置
JP2020063492A (ja) 導電性材料、成型品及び電子部品
Hang et al. Study on the adhesion between epoxy molding compound and nanocone-arrayed Pd preplated leadframes
JP2008036668A (ja) 銅または銅合金材およびその製造方法、並びに半導体パッケージ
JP6805217B2 (ja) 導電性材料、成型品及び電子部品
JP4012968B2 (ja) 平滑基板への無電解めっき方法及び製品
WO2018042918A1 (ja) 配線基板及びその製造方法
US6737173B2 (en) Pretreating method before plating and composites having a plated coat
KR20120003414A (ko) 리드 프레임 및 그 제조방법
JP7101756B2 (ja) めっき膜、及びめっき被覆部材
TW202243883A (zh) 附有預成形層之接合用薄片、接合體之製造方法及附有預成形層之被接合構件