KR20120003414A - 리드 프레임 및 그 제조방법 - Google Patents

리드 프레임 및 그 제조방법 Download PDF

Info

Publication number
KR20120003414A
KR20120003414A KR1020110135392A KR20110135392A KR20120003414A KR 20120003414 A KR20120003414 A KR 20120003414A KR 1020110135392 A KR1020110135392 A KR 1020110135392A KR 20110135392 A KR20110135392 A KR 20110135392A KR 20120003414 A KR20120003414 A KR 20120003414A
Authority
KR
South Korea
Prior art keywords
layer
copper
lead frame
rough
substrate
Prior art date
Application number
KR1020110135392A
Other languages
English (en)
Other versions
KR101372205B1 (ko
Inventor
박창화
김은진
손진영
박경택
조인국
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110135392A priority Critical patent/KR101372205B1/ko
Publication of KR20120003414A publication Critical patent/KR20120003414A/ko
Application granted granted Critical
Publication of KR101372205B1 publication Critical patent/KR101372205B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 리드 프레임 및 그 제조방법에 관한 것이다.
실시예에 따른 리드 프레임은 구리 기판; 및 상기 구리 기판의 표면에 형성된 표면 조도가 110-300nm인 러프 구리층이 포함된다.

Description

리드 프레임 및 그 제조방법{LEAD FRAME AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 리드 프레임 및 그 제조방법에 관한 것이다.
리드 프레임은 반도체 칩과 함께 반도체 패키지를 이루는 구성요소의 하나이다.
예를 들어, 상기 리드 프레임은 반도체 패키지의 내부와 외부를 연결해 주는 도선의 역할과 반도체 칩을 지지해주는 지지체의 역할을 동시에 수행한다.
한편, 종래의 리드 프레임은 리드 프레임의 기재로써 사용되는 기판 상에서 불순물이 확산되거나 기판이 산화되는 것을 방지하고, 패키징 공정시 EMC(Epoxy Mold Compound)용 레진과의 접착력을 향상하기 위하여 기판의 표면에 이형 금속층 또는 합금층을 도금하여 사용하였다.
그러나, 기판의 표면에 이형 금속층 또는 합금층을 도금하는 경우 비용이 증가되는 문제점이 있고, 특히 이형 재료를 도금하는 경우 기판과 접착력이 낮아 불량이 발생되는 문제점이 있다.
본 발명의 실시예는 리드 프레임 및 그 제조방법을 제공한다.
본 발명의 실시예는 간단한 공정 및 저렴한 비용으로 특성을 향상시킬 수 있는 리드 프레임 및 그 제조방법을 제공한다.
실시예에 따른 리드 프레임은 구리 기판; 및 상기 구리 기판의 표면에 형성된 표면 조도가 110-300nm인 러프 구리층이 포함된다.
실시예에 따른 리드 프레임은 구리 기판; 상기 구리 기판 상에 형성된 러프 구리층; 상기 러프 구리층 상에 형성된 니켈층; 상기 니켈층 상에 형성된 팔라듐층; 및 상기 팔라듐층 상에 형성된 금층이 포함된다.
실시예에 따른 리드 프레임 제조방법은 구리 기판이 준비되는 단계; 및 상기 구리 기판을 황산동 용액에서 전기 도금하여 러프 구리층을 형성하는 단계가 포함된다.
본 발명의 실시예는 리드 프레임 및 그 제조방법을 제공할 수 있다.
본 발명의 실시예는 간단한 공정 및 저렴한 비용으로 특성을 향상시킬 수 있는 리드 프레임 및 그 제조방법을 제공할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 리드 프레임을 도시한 단면도.
도 2와 도 3은 본 발명의 제1 실시예에 따른 러프 구리층의 표면을 확대한 사진.
도 4는 본 발명의 제1 실시예에 따른 리드 프레임 제조방법을 설명하는 도면.
도 5는 본 발명의 제2 실시예에 따른 리드 프레임을 설명하는 도면.
도 6은 본 발명의 제2 실시예에 따른 금층의 표면을 확대한 사진.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 본 발명의 제1 실시예에 따른 리드 프레임을 도시한 단면도이다.
도 1을 참조하면, 제1 실시예에 따른 리드 프레임은 구리 기판(10)과, 상기 구리 기판(10)의 표면에 형성된 러프(Rough) 구리층(20)이 포함된다.
상기 러프 구리층(20)의 표면에는 국부적으로 은 도금층(30)이 형성될 수 있다.
상기 구리 기판(10)은 구리(Cu)로 형성되거나, 구리를 주성분으로 하는 합금으로 형성될 수 있다. 상기 구리 기판(10)은 구리 재료의 기계적, 전기적 특성을 개선하기 위해 다양한 불순물이 포함될 수 있다. 예를 들어, 상기 구리 기판(10)에는 니켈(Ni), 마그네슘(Mg) 및 실리콘(Si) 중 적어도 하나의 불순물이 포함되어 제작될 수 있다.
상기 러프 구리층(20)은 평균 두께가 0.3-0.6㎛로 형성될 수 있으며, 표면조도(Ra)가 110-300nm로 형성된다.
본 발명의 실시예에서는 종래의 이형 재질의 도금층을 사용하는 리드 프레임과 달리 상기 구리 기판(10)의 표면에 러프 구리층(20)을 형성한다. 따라서, 상기 구리 기판(10)과 상기 러프 구리층(20)의 접합력은 이형 재질의 도금층보다 강하다.
또한, 상기 러프 구리층(20)은 공정시 발생되는 열에 의해 상기 구리 기판(10)의 불순물이 외부로 확산되는 것을 차단할 수 있으며, 공기 중의 수분 등에 의해 상기 구리 기판(10)이 산화되는 것을 막을 수 있다.
한편, 본 발명의 실시예에 따른 러프 구리층(20)은 그레인 사이즈(grain size)가 크게 형성되어 표면 거칠기가 크기 때문에, 패키징 공정시 EMC(Epoxy Mold Compound)용 레진과 접착력이 강화될 수 있다.
즉, 상기 러프 구리층(20)은 표면 조도가 110-300nm로 매우 크게 형성되기 때문에, 앵커 효과(Anchoring Effect)에 의해 레진과의 밀착력이 증가된다.
도 2와 도 3은 본 발명의 제1 실시예에 따른 러프 구리층의 표면을 확대한 사진이다.
도 2와 도 3에 보여지는 바와 같이, 상기 러프 구리층(20)의 표면은 매우 거칠게 형성된 것을 알 수 있다.
한편, 상기 은 도금층(30)은 반도체 칩과 같은 전자 장치와의 용접성 및 전기전도성의 향상을 위해 형성될 수 있다. 예를 들어, 상기 은 도금층(30)은 3-5㎛의 두께로 형성될 수 있다.
도 4는 본 발명의 제1 실시예에 따른 리드 프레임 제조방법을 설명하는 도면이다.
실시예에서 리드 프레임의 제조방법은 릴-투-릴(Reel-to-reel) 공정 또는 스트립(Strip) 단위의 개별 제품 단위로 공정이 가능하고, 인-라인(in-line) 공정으로 제작이 될 수 있다.
먼저, 도 4를 참조하면, 구리 기판(10)을 준비한다(S100). 상기 구리 기판(10)은 구리를 주재료로 하고, 기계적, 전기적 특성을 개선하기 위해 다양한 불순물이 포함될 수 있다. 예를 들어, 니켈(Ni), 마그네슘(Mg) 및 실리콘(Si) 중 적어도 하나의 불순물이 포함되어 제작될 수 있다.
그리고, 상기 구리 기판(10)을 세정한다. 여기서, 세정 공정은 탈지 공정, 수세 공정, 산세 공정 및 수세 공정으로 진행될 수도 있다.
다음으로, 상기 구리 기판(10)에 러프 구리층(20)을 형성한다(S120).
상기 러프 구리층(20)은 황산동(CuSO4·5H2O) 용액에서 전기도금 방식으로 형성되는데, 상기 전기도금은 구리 이온의 농도를 5-70g/L로 하고 전류밀도를 3-7ASD로 하여 10~40초 동안 진행될수 있으며, 그에 따라 표면 조도가 110-300nm인 0.3-0.6㎛의 두께의 러프 구리층(20)을 형성할 수 있다. 상기 황산동 용액에는 필요에 따라 다양한 첨가제가 포함될 수도 있다.
상기 구리 이온의 농도가 5g/L 보다 작은 경우에 도금으로 형성되는 그레인의 양이 적어 접착력 향상의 효과가 적고, 상기 구리 이온의 농도가 70g/L 보다 큰 경우에 그레인이 전체적으로 크게 형성되어 표면 조도가 증가되는 효과가 적다.
상기 전류밀도가 3ASD 보다 작은 경우 상기 러프 구리층(20)의 표면 조도가 작게 형성되고, 상기 전류밀도가 7ASD보다 큰 경우 상기 러프 구리층(20)이 과도금되어 상기 러프 구리층(20)의 일부분의 그레인 사이즈가 상대적으로 크게 형성되고 일부분의 그레인 사이즈는 상대적으로 작게 형성되어 균일한 표면 조도를 얻을 수 없다.
상기 도금 시간이 10초 보다 작은 경우 상기 러프 구리층(20)의 표면 조도가 작게 형성되고, 상기 도금 시간이 40초 보다 큰 경우 상기 러프 구리층(20)이 과도금되어 상기 러프 구리층(20)의 일부분의 그레인 사이즈가 상대적으로 크게 형성되고 일부분의 그레인 사이즈는 상대적으로 작게 형성되어 균일한 표면 조도를 얻을 수 없다.
상기 러프 구리층(20)의 표면 조도가 110nm 보다 작은 경우 접착력 향상의 효과가 적고, 상기 러프 구리층(20)의 표면 조도가 300nm 보다 큰 경우 균일한 표면 조도를 얻을 수 없다.
상기 황산동(CuSO4·5H2O) 용액은 다른 동 도금용액, 예를 들어, 청화동(CuCN)에 비해 표면 조도가 큰 도금층을 형성할 수 있다. 특히, 본 발명의 실시예에서는 황산동 용액에 높은 전류밀도를 사용하여 도금을 수행함으로써 0.3㎛-0.6㎛ 두께의 러프 구리층(20)을 형성할 수 있다.
상기 러프 구리층(20)의 두께가 0.3㎛ 보다 작은 경우 표면 조도가 작게 형성되고 0.6㎛ 보다 큰 경우 상기 러프 구리층(20)이 과도금되어 상기 러프 구리층(20)의 일부분의 그레인 사이즈가 상대적으로 크게 형성되고 일부분의 그레인 사이즈는 상대적으로 작게 형성되어 균일한 표면 조도를 얻을 수 없다.
예를 들어, 실시예에서는 상기 구리 기판(10)에 대해 구리 이온의 농도를 40g/L로 하고 전류밀도를 5ASD(단위면적당 전류량)로 하여 30초 동안 진행하여, 표면 조도가 200nm인 0.5㎛의 두께의 러프 구리층(20)을 형성하였다.
그리고, 상기 러프 구리층(20)이 형성된 상기 구리 기판(10)을 세정한다(S130). 여기서, 세정 공정은 수세 공정으로 진행될 수도 있다.
다음으로, 상기 러프 구리층(20) 상에 국부적으로 은 도금층(30)을 형성한다(S140).
그리고, 상기 은 도금층(30)을 형성한 후 후처리 공정을 진행한다(S150).
상기 후처리 공정은 불필요한 은 도금층에 대한 전해박리 공정, 산세 공정, 변방처리 공정, 수세 공정 및 건조 공정을 포함할 수도 있다.
따라서, 도 1에 도시된 바와 같은 리드 프레임이 제작될 수 있다.
상술한 바와 같이, 본 발명의 제1 실시예에 따른 리드 프레임 제조방법은 구리 기판(10) 상에 전기 도금 공정을 통해 러프 구리층(20)을 형성한다. 상기 전기 도금 공정은 구리 이온의 농도, 전류밀도, 시간, 첨가제 투입을 적절히 제어함으로써 상기 러프 구리층(20)의 표면조도가 증가되도록 할 수 있다.
이를 통해, 본 발명은 이형 재질의 도금층을 형성하지 않고 리드 프레임의 특성을 개선할 수 있다.
도 5는 본 발명의 제2 실시예에 따른 리드 프레임을 설명하는 도면이다.
도 5를 참조하면, 상술한 제1 실시예에서는 상기 러프 구리층(20) 상에 국부적으로 은 도금층(30)을 형성하는 것이 개시되어 있으나, 제2 실시예에서는 상기 러프 구리층(20) 상에 니켈(Ni)층(40), 팔라듐(Pd)층(50), 금(Au)층(60)을 순차적으로 도금할 수도 있다.
즉, 상기 러프 구리층(20) 상에 니켈층(40)을 도금하고, 상기 니켈층(40) 상에 팔라듐층(50)을 도금하고, 상기 팔라듐층(50) 상에 금층(60)을 도금할 수 있다.
예를 들어,상기 니켈층(40)은 0.5-2.5㎛의 두께로 형성될 수 있고, 상기 팔라듐층(50)은 0.02-0.15㎛의 두께로 형성될 수 있고, 상기 금층(60)은 0.003-0.015㎛의 두께로 형성될 수 있다.
상기 니켈층(40), 팔라듐층(50) 및 금층(60)은 상기 러프 구리층(20) 상에 형성되기 때문에, 상기 금층(60)은 표면 조도(Ra)가 90-270nm로 형성될 수 있다.
제2 실시예에 따른 리드 프레임은 구리 기판(10) 상에 러프 구리층(20), 니켈층(40), 팔라듐층(50) 및 금층(60)을 형성함으로써 솔더링 특성이 향상되는 장점을 가진다.
도 6은 본 발명의 제2 실시예에 따른 금층의 표면을 확대한 사진이다.
도 6에 도시된 바와 같이, 상기 러프 구리층(20)의 표면 조도에 따라 상기 금층(60)의 표면도 매우 거칠게 형성된 것을 알 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (6)

  1. 구리 기판; 및
    상기 구리 기판의 상면 및 하면 중 적어도 어느 하나의 면에 다른 도금층을 개재하지 않고 직접 접촉하는 단일층의 도금층으로 형성된 러프 구리층을 포함하며,
    상기 구리 기판의 표면으로부터 상기 구리 도금층의 표면까지의 거리는 0.3~0.6㎛인 영역을 적어도 일부분 포함하는 리드 프레임.
  2. 제 1항에 있어서,
    상기 구리 도금층 상에 니켈을 포함하는 니켈층;
    상기 니켈층 상에 팔라듐층; 및
    상기 팔라듐층 상에 금층을 포함하는 리드 프레임.
  3. 제 2항에 있어서,
    상기 팔라듐층은 0.02-0.15㎛의 두께로 형성된 리드 프레임.
  4. 제 2항에 있어서,
    상기 금층은 0.003-0.015㎛의 두께로 형성된 리드 프레임.
  5. 제 2항에 있어서,
    상기 니켈층은 0.5-2.5㎛의 두께로 형성된 리드 프레임.
  6. 제 1항에 있어서,
    상기 구리 기판은 구리층 또는 구리를 포함하는 구리 합금층으로 형성되어 110-300nm의 표면 조도(Ra)가 부여되는 리드 프레임.
KR1020110135392A 2011-12-15 2011-12-15 리드 프레임 및 그 제조방법 KR101372205B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110135392A KR101372205B1 (ko) 2011-12-15 2011-12-15 리드 프레임 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110135392A KR101372205B1 (ko) 2011-12-15 2011-12-15 리드 프레임 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087689A Division KR101241735B1 (ko) 2008-09-05 2008-09-05 리드 프레임 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120003414A true KR20120003414A (ko) 2012-01-10
KR101372205B1 KR101372205B1 (ko) 2014-03-10

Family

ID=45610404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110135392A KR101372205B1 (ko) 2011-12-15 2011-12-15 리드 프레임 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101372205B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183662A (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 リードフレーム材料およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343073A (en) * 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
KR940010455B1 (ko) * 1992-09-24 1994-10-22 김영길 고강도, 우수한 전기전도도 및 열적안정성을 갖는 동(Cu)합금 및 그 제조방법
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183662A (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 リードフレーム材料およびその製造方法

Also Published As

Publication number Publication date
KR101372205B1 (ko) 2014-03-10

Similar Documents

Publication Publication Date Title
KR101241735B1 (ko) 리드 프레임 및 그 제조방법
TWI411081B (zh) 導線架及其製造方法
US9177833B2 (en) Semiconductor device and method of manufacturing the same
JP6493952B2 (ja) リードフレーム及びその製造方法
JP2010199166A (ja) 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
JP2011077519A (ja) リードフレーム及びその製造方法
TWI386523B (zh) ＳｎＢ電鍍液以及使用該電鍍液的電鍍方法
JP2020155748A (ja) リードフレーム
US8937378B2 (en) Lead frame and semiconductor package including the same
TWI651825B (zh) 導線架、導線架封裝體、及其等之製造方法
US20100059257A1 (en) Method of nickel-gold plating and printed circuit board
JP3767585B2 (ja) 半導体装置
KR101341159B1 (ko) 고반사율을 갖는 ｌｅｄ 리드프레임 도금 방법
KR101372205B1 (ko) 리드 프레임 및 그 제조방법
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
TWI790062B (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
CN111696956B (zh) 用于半导体封装件的Cu表面上的多孔Cu
TW202241634A (zh) 金屬構件
JP2017117985A (ja) リードフレームの製造方法
KR20120003415A (ko) 리드 프레임 및 그 제조방법
JP5218234B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JP5925422B2 (ja) ジョイント端子およびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 6