TW200908334A - Thin-film transistor and process for its fabrication - Google Patents

Description

200908334 九、發明說明 【發明所屬之技術領域】 本發明係關於薄膜電晶體及其製造方法。更具體而胃 ，關於對可見光是透明的底部閘極型薄膜電晶體及其製@ 方法。 【先前技術】 近年來，針對液晶顯示器及有機電致發光顯示器的像 素電路的應用，努力地硏發具有薄膜電晶體之對可見光是 透明的半導體元件，其在主動層中使用透明半導體氧化物 〇 目前一般使用的薄膜電晶體元件如圖1之剖面圖所示 。首先，於絕緣基底1上形成閘極金屬，接著，以所需 形狀將其圖型化以形成閘極電極2。在此閘極電極上，依 序形成閘極絕緣層3、半導體膜4、源極電極5及汲極電極6 ，如此，完成薄膜電晶體元件。在圖1所示中，爲了保護 薄膜電晶體元件而進一步形成保護層7。 在此薄膜電晶體元件中，有些不同點應注意以取得良 好的電晶體特徵。舉例而言，日本專利申請公開號H06-045605揭示閘極絕緣層與半導體層之間的介面的任何不平 整會造成電子遷移率下降之問題。閘極絕緣層與半導體層 之間的介面的任何不平整也被視爲增加介面阱階、增加有 效通道長度、半導體層的層厚度的不平整、半導體層的步 階切割、等等。亦即，閘極絕緣層與半導體層之間的介面 200908334 如何保持平滑是重點之一以防止電子遷移率降低，以增進 薄膜電晶體的特徵。 在對透明光透明的薄膜電晶體中，通常使用氧化銦與 氧化錫（此後稱爲IT 0 )的固溶體作爲透明電極。取決於 形成條件而以多晶矽或非晶形式取得ITO薄膜。相較於多 晶矽ITO薄膜，非晶ITO薄膜具有更佳的表面平滑度且 在蝕刻的精密處理中具有更優的容易度。另一方面，非晶 ITO薄膜具有較差的導電率，因此，通常以多晶ITO薄膜 用於電極。 但是，假使在ITO薄膜在其完成形成時成爲具有多晶 形式的條件下，形成ITO膜，則反應晶粒的晶體習性之大 的不平整會發生於所取得的薄膜的表面上。然後，在覆蓋 於薄膜上的閘極絕緣層是非晶時，閘極絕緣層會受下方的 閘極電極影響而成爲具有大的不平整表面之層。 如i:所述’假使半導體層形成於此具有大的表面不平 整度的閘極絕緣層上，則在閘極絕緣層與半導層之間的介 面變成大幅不平整而不可避免地造成薄膜電晶體特徵劣化 。如此’在閘極絕緣層、半導體層、源極電極/汲極電極 和保護層依序形成於閘極電極上的底部閘極型薄膜電晶體 中’會有使用多晶ITO薄膜作爲閘極電極時無法取得任何 足夠的特徵之問題。 【發明內容】 本發明已考量上述問題。因此，其目的在於提供對可 -6- 200908334 見光透明的薄膜電晶體，其製成具有儘可能少的閘極電極 表面不平整’閘極電極表面不平整是特徵劣化的原因，以 及，提供薄膜電晶體的製造方法。 本發明是底部閘極型薄膜電晶體，至少包括基底、閘 極電極、閘極絕緣層、半導體層、源極電極和汲極電極， 特徵在於：在閘極電極與閘極絕緣層之間的介面，介面在 垂直方向的不平整的峰頂與谷底之間的差爲30 nm或更低 。薄膜電晶體特徵也在於閘極電極由氧化銦與氧化錫的固 溶體或是氧化銦與氧化鋅的固溶體製成。薄膜電晶體特徵 又在於半導體層是非晶半導體氧化物膜。 此外，本發明是底部閘極型薄膜電晶體的製造方法， 至少包括下述步驟：第一步驟，在基底上形成閘極電極； 第二步驟，在閘極電極上形成閘極絕緣層；第三步驟，在 閘極絕緣層上形成半導體層；及第四步驟，在半導體層上 形源極電極和汲極電極，方法特徵在於：在第一步驟中， 形成於基底上的閘極電極是非晶透明電極，以及，在第二 步驟之後，非晶透明電極藉由接受熱處理而晶化。方法特 徵也在於：在形成源極電極與汲極電極的第四步驟之後執 行熱處理，以及，構成薄膜電晶體的所有層保持非晶直到 執行熱處理爲止。方法特徵又在於構成薄膜電晶體的所有 層是在2 50 °C或更低的溫度形成。 在本發明中，在閘極電極與閘極絕緣層之間的介面， 介面垂直方向上的不平整之峰頂與谷底之間的差被控制在 特定數値範圍內以致於產生所要的效果。具體而言，介面 200908334 垂直方向上的不平整之峰頂與谷底之間的差被控制在30 nm或更低，較佳地爲3 _ 0 nm或更低，更佳地爲1 _ 〇 nm或 更低。使介面具有滿足上述數値範圍的平整度或平滑度可 以提供薄膜電晶體，其免於因閘極絕緣層與半導體層之間 的介面的不平整度所造成之薄膜電晶體特徵劣化。根據本 發明的薄膜電晶體製造方法，閘極電極與閘極絕緣層之間 的介面的不平整度可以受控，因而可以使薄膜電晶體免於 特徵劣化。 【實施方式】 將參考附圖，於下詳細地說明本發明的實施例。 圖1剖面地顯示根據本實施例之底部閘極型薄膜電晶 體。此薄膜電晶體構造成閘極電極2、閘極絕緣層 3、半 導體層4、源極電極5 /汲極電極6、及保護層7依序形成於 基底1上。在本實施例中，所有構成薄膜電晶體的構件由 對可見光透明的材料製成。在本發明中，類似於此，構成 薄膜電晶體的所有構件可以由對可見光透明的材料製成。 由於當使用電晶體作爲發光裝置或類似者的驅動器時，可 以有效地使用光，所以，這是較佳的。 基底1是絕緣基底。舉例而言，可以使用玻璃基底。 關於基底’也可以使用有機材料或聚合材料，例如聚對苯 二甲酸二乙酯（PET)。這能夠使用可撓基底來製造薄膜電 晶體。 閘極電極2、源極電極5及汲極電極6是透明電極，它 -8- 200908334 們利用例如氧化銦與氧化錫（ΙΤ〇)的固溶體及氧化銦及氧 化鋅（此後稱爲ΙΖΟ)的固溶體等透明導電氧化物。 在閘極絕緣層3中，較佳的是使用Si〇2。取代地，也 較佳的是在閘極絕緣層中使用至少含有 Si02、Y2〇3、 Α12〇3、Ta205、Zr〇2、Hf〇2 及 Ti02 中至少之一的材料。 然後，在本實施例中，在閘極電極2與閘極絕緣層3之 間的介面特徵在於具有的平整度爲介面的垂直方向上的不 平整度的峰頂與谷底之間的差是3 0 nm或更低，較佳的是 3 · 0 n m或更少，更佳的是1 · 0 n m或更低。以此方式控制 不平整度的峰頂與谷底之間的差可以在半導體層4疊加於 閘極絕緣層3上時使閘極絕緣層3的任何不平整對於半導體 層4的不利影響較少。 在本發明中，介面垂直方向上的不平整度的峰頂與谷 底之間的差意指閘極電極2與閘極絕緣層3之間的介面的粗 糙度。難以真正地測量介面的粗糙度，因此，在本發明中 ，以下述方式指定介面的粗糙度。亦即，爲了知道閘極電 極2與形成於其上的閘極絕緣層3之間的介面的粗糙度，在 以原子力顯微鏡測量閘極絕緣層3的表面粗糙度之狀態下 ，僅有閘極絕緣層3形成於閘極電極2上，以及，此表面粗 糙度被視爲閘極電極2與閘極絕緣層3之間的介面的粗糙度 ，並在原子力顯微鏡上被測量成爲Rmax的値。 在半導體層4中所使用的半導體是非晶半導體氧化物 。具體而言，較佳的是主要以ZnO作爲構成元素而構成 的氧化物、主要以Ιη203作爲構成元素而構成的氧化物、 -9- 200908334 主要以Ga203作爲構成元素而構成的氧化物、或是主要含 有二或更多這些複合氧化物作爲構成元素而構成的氧化物 。特別地，較佳的是含有以分子比例而言總容量至少爲全 部的一半之In2〇3及ZnO的氧化物。此外，也可以包含例 如811〇2或TiOx等半導體氧化物。也可以使用包含其它半 導體氧化物的材料。 關於保護層7，可以使用含有至少一金屬元素的金屬 氧化物膜。較佳的是使用含有下述金屬氧化物中至少之一 的膜作爲保護層：Sn02、Al2〇3、Ga203、ln203、MgO、 CaO、SrO、BaO、ZnO、Nb205、Ta205、Ti02、Zr02、 Hf02、Ce02、Li20、Na20、K20、Rb20、Sc203、Y2〇3 ' La2〇3、Nd203 ' S m2〇3、Gd203、Dy2 〇3、Er2O3 ' 及 Yb2〇3 •除此之外，也可以使用金屬氮化物（Μ N x，其中，M是金 屬元素）。又除了這些之外，也可以使用金屬氮氧化物 (M〇xNy，其中，Μ是金屬元素）。 關於在薄膜電晶體上形成上述金屬氧化物、金屬氮化 物或金屬氮氧化物之方式，可以使用汽相法，例如濺射、 脈衝雷射沈積或電子束沈積。膜形成法絕對未偈限於這些 方法。 接著，說明如何製造本實施例的底部閘極型薄膜電晶 體。 首先，關於第一步驟，藉由沈積以在基底上形成非晶 透明導體膜。然後’將形成的非晶透明導電膜圖型化以形 成透明間極電極。 -10- 200908334 接著，關於第二步驟，在閘極電極上形成閘極絕緣層 。關於用於閘極絕緣層的膜形成法，較佳地使用汽相法， 例如濺射、脈衝雷射沈積或電子束沈積。膜形成法絕對未 侷限於這些方法。 接著’關於第三步驟，在閘極絕緣層上形成半導體層 〇 根據發明人所得到的發現，當半導體層的厚度在3 0 nm ±15 nm的範圍中時’半導體層顯示良好的特徵。參考 圖1 3中所示的實驗資料，顯示此點。 圖13顯示薄膜電晶體的特徵，薄膜電晶體係藉由下述 步驟製成：藉由在矽基底上生長熱氧化物膜作爲閘極絕緣 層的熱氧化物膜以作爲聞極電極、藉由沈積以在其上形成 厚度不同的半導層、以及依序形鈦層、黃金層及鈦層以形 成源極電極和汲極電極。 在圖13中’橫軸表示半導體層厚度，縱軸表示遷移率 。所使用的半導體層均藉由使用原子成份比爲1 : 1 : 1的 In、Ga及Zn構成的靶材而在室溫下濺射來形成。 此處，使用具有2至4nm的表面粗糙度之熱氧化物膜 作爲閘極絕緣層’因此，呈現在半導體層與閘極絕緣層之 間的介面的不平整度是2至4 nm或更少。此介面具有理想 的平滑度。 如同圖13清楚可見，當半導體的層厚度約20 nm時遷 移率顯示最大値。根據發明人取得的另一發現，當半導體 層的厚度在30 nm±15nm的範圍內時，也在例如s値、臨 -11 - 200908334 界値及開啓電流等相關特徵上取得良好的値。 如此，在第三步驟中的半導體的層厚較佳地在3 0 nm士 1 5 nm 〇 此外，由於先前所述的困難出現，所以，半導體層與 閘極絕緣層之間的介面的不平整度（也稱爲粗糙度）需要 小。根據發明人的又另一發現，爲了取得良好的特徵，在 閘極絕緣層與半導體層之間的介面在垂直方向上的不平整 度的峰頂與谷底之間的差較佳地設定爲不大於半導體層的 層厚。 接著，關於第四步驟，在半導體層上形成源極電極與 汲極電極。關於半導體層的膜形成方法，可以使用汽相法 ，例如濺射、脈衝雷射沈積或電子束沈積。膜形成法絕對 未侷限於這些方法。 根據發明人取得的發現，重要的是，在閘極電極上形 成聞極絕緣層的步驟之後，鬧極電極接受熱處理以晶化。 耢由如此執行，閘極電極與閘極絕緣層之間的介面在垂直 方向上的不平整度的峰頂與谷底之間的差可以控制爲3 〇 n m或更低，較佳地爲3.0 n m或更低，以及，更佳地爲 1 nm或更低。熱處理可以在任何階段執，只要比在鬧極電 極上形成閘極絕緣層的第二步驟更晚即可。 實施例 於下’將以舉例方式，更詳細地說明本發明。本發明 絕非侷限於下述實施例。 -12- 200908334 本實施例是製造圖1中所示的底部閘極型薄膜電晶體 。在圖1中所示的薄膜電晶體中，複數個層依序地形成 於基底1上。更具體而言，閘極電極2、閘極絕緣層3、半 導體層4、源極電極5/汲極電極6及保護層7依序地形成於 基底1上。 使用玻璃基底（ 1 73 7，可從康寧玻璃製品公司（Corning Glass Works)作爲基底1。玻璃基底厚度爲0.5 mm。 首先，在基底1上形成非晶導電氧化物層。在本實施 例中，在氬氣與氧氣的混合氣體氛圍中，以RF磁控管濺 射形成非晶IT◦薄膜。In : Sn的比例是91 : 9。在本實施 例中，使用尺寸爲3吋的多晶燒結體作爲靶材（材料源） ，以及，施加的RF功率爲1 00 W。膜形成時的氛圍具有2 Pa的總壓力，其中，以1 seem饋送氬氣。以約2.8 nm/分 鐘的速率形成膜，以及，形成170 nm厚。基底溫度爲25 。。。 以原子力顯微鏡（此後稱爲AFM )觀測上述條件下 取得的非晶ITO薄膜的表面輪廓，而取得圖2中所示的結 果。發現其最大高度（此後稱爲Rmax)及某線平均粗糙度（ 此後稱爲Ra)分別爲3.8 nm及0.4 nm。 接著，以微影術及濕蝕刻精密地處理藉由沈積而如此 形成的非晶ITO薄膜以形成閘極電極2。此處，關於濕蝕 刻時的蝕刻劑，可以使用例如草酸的含水溶液等弱酸。 接著，在閘極電極2上形成厚度200 nm的Si02薄膜。 在10 seem的Ar氣及0.1 Pa的氛圍中，將基底溫度設定在 -13- 200908334 室溫以及將施加的RF功率設定在4 0 0 W，以RF磁控 射形成作爲閘極絕緣層3的Si02薄膜。 接著，以微影術及乾蝕刻精密地處理藉由沈積而 形成的Si02薄膜以形成閘極絕緣層3。此處，關於乾 時的蝕刻氣體，使用CF4氣體。 在AFM上觀測如此形成的Si02閘極絕緣層的表 廓而取得圖3所示的結果。發現Rm ax及R a分別爲3 . 和0 _ 3 nm，顯示形成S i 02閘極絕緣層的結果造成表面 度些微增益。 此外，在大氣氛圍中及保持在3 0 0 °C的加熱板上 藉由在非晶I T 0閘極電極上形成S i Ο 2閘極絕緣層而 的樣本接受熱處理2 0分鐘。結果，如圖4所示，以X 射（此後稱爲XRD)確認ITO薄膜被晶化。以AFM測 狀態下的膜的表面粗糙度（圖5 )而發現Rmax及Ra 爲2.4 nm及0.2 nm，顯示ITO薄膜的晶化結果使得 薄膜的表面粗糙度些微增益。 執行上述方法，顯示藉由在非晶狀態中形成ITO 及在以Si02薄膜遮蔽ITO薄膜之後執行熱處理以晶 可以取得具有平滑表面的樣品。在本實施例中之真正 中，可以在任何階段執行熱處理，只要是在閘極電極 成閘極絕緣層的步驟之後即可。取代地，構成薄膜電 的所有層可以一直保持非晶直到形成源極電極與汲極 的步驟爲止’以及，在該步驟之後執行熱處理。 在閘極絕緣層3上形成半導體層4。在本實施例中， 管濺 如此 蝕刻 面輪 0 n m 粗糙 ，使 取得 光繞 量此 分別 Si02 薄膜 化， 處理 上形 晶體 電極 關於 -14- 200908334 半導體層4 ’以RF磁控管濺射，形成厚度40 nm的半導體氧 化物 In-Ga-Zn-Ο 薄膜。In-Ga-Ζη-Ο 呈現非晶且 In-Ga-Zn-0 的成份比爲1 : 1 : 1 : 4。在2 5 seem的含5 %的〇2之Ar氣體 及0.5 Pa的氛圍中，將基底溫度設定在室溫以及將施加的 RF功率設定在200 W，以RF磁控管濺射形成此In-Ga-Zn-0 薄膜。 接著’以微影術及濕蝕刻精密地處理藉由沈積而如此 形成的In-Ga-Zn-O薄膜，以形成半導體層4。 在半導體層4上形成源極電極5與汲極電極6。在本實 施例中，以RF磁控管濺射形成厚度1 〇〇 nm的IZO薄膜。 在50 seem的Ar氣體及0.3 Pa的氛圍中，將基底溫度設定 在室溫以及將施加的RF功率設定在1 〇〇 W，以RF磁控管 濺射形成用於源極電極5與汲極電極6的IZO薄膜。 接著’以微影術及濕蝕刻精密地處理藉由沈積而如此 形成的IZO薄膜，以形成源極電極5和汲極電極6。 在5 seem的Ar氣體和5 seem的〇2氣體及〇.5 Pa的氛 圍中’將基底溫度設定在室溫以及將施加的RF功率設定 在200 W ’以RF磁控管濺射形成3丨02薄膜作爲保護層7。 接著’以微影術及乾鈾刻精密地處理藉由沈積而如此 形成的Si02薄膜以形成保護層7。關於用於乾蝕刻的蝕刻 氣體’使用CF4氣體。 在上述步驟中，在室溫下形成構成薄膜電晶體的所有 層，但是’可以在基底溫度保持在高溫的狀態下形成這些 層。考慮在玻璃基底或塑膠膜上形成薄膜電晶體的複數層 -15- 200908334 之事實’可以較佳地在250 °C或更低的溫度下形成所有層 〇 接著’使如此取得的薄膜電晶體在大氣氛圍中接受 2 5 0 °C的熱處理3 0分鐘’以晶化非晶〗τ 〇構成的閘極電極 〇 經由上述步驟製成的薄膜電晶體在閘極電極與閘極絕 緣層之間的介面處具有垂直方向上的不均勻度在峰頂與谷 底之間的差爲3 _ 8 nm。因此，可以使其免於因局部電場集 中而增加漏電流。 此外，經由上述步驟製造的薄膜電晶體在閘極電極與 半導體層之間的介面處垂直方向上的不均勻度之峰頂與谷 底之間的差爲2.4 nm。因此，可以使導因於存在於介面處 的介面能階之電荷捕捉所造成的汲極電流/閘極電壓特徵 上任何臨界値的偏移更小。 從上述結果可知在非晶狀態下形成閘極電極以及在以 閘極絕緣層遮蔽閘極電極之後執行熱處理以晶化將使下述 賦能。亦即，相較於使用其膜形成時爲多晶的閘極電極， 在構成薄膜電晶體的每一構成層中可以大幅地防止表面不 均勻度。 實施例2 本實施例是製造圖1中所示的底部閘極型薄膜電晶體 之實施例。在圖1中所示的薄膜電晶體中，在基底1上依序 形成複數個層。更具體而言，在基底1上依序地形成閘極 -16- 200908334 電極2、閘極絕緣層3、半導體層4、源極電極5/汲極電極6 及保護層7。使用玻璃基底（1 7 3 7 ’可從康寧玻璃製品公司 (Corning Glass Wor ks)作爲基底1。玻璃基底厚度爲0.5 mm ° 首先，在基底1上形成多晶ITO薄膜。在本實施例中 ，在氬氣與氧氣的混合氣體的氛圍中，以RF磁控管濺射 ，形成多晶ITO膜。 以XRD觀察如此形成的ITO薄膜以取得圖6中所示的 結果。觀看顯示結晶狀態的清楚繞射尖峰，發現取得多晶 形式的ITO薄膜。 由於所取得的多晶矽ITO薄膜爲多晶形式，所以，假 使其原狀地保留則在其表面上具有大的不平整度，但是， 假使使其接受後置處理，則其可以具有小的不平整度。舉 例而言，可以以叢集離子束照射之氬離子束或類似者來照 射ITO薄膜的表面。在AFM上觀察ITO薄膜上方的表面 輪廓以取得圖7中所示的結果。發現其Rm ax及Ra分別爲 27.7 nm 及 2.1 nm。 接著’以微影術和濕蝕刻精密地處理藉由沈積如此形 成的ITO薄膜以形成閘極電極2。 接著’在閘極電極2上形成厚度200 nm的Si02薄膜。 在10 seem的Ar氣體及〇.〗Pa的氛圍中，將基底溫度設定 在室溫以及將施加的RF功率設定在4 0 0 W，以RF磁控管 濺射形成作爲閘極絕緣層3的S i Ο 2薄膜。 接著’以微影術和乾蝕刻精密地處理藉由沈積如此形 -17- 200908334 成的8丨02薄膜以形成閘極絕緣層3。此處，關於乾蝕刻時 的蝕刻氣體，可以使用cf4氣體。 在AFM上觀察如此形成的S i 02閘極絕緣層的表面輪 廓以取得圖8中所示的結果。發現其R m a X及R a分別爲 26.4 nm及0.9 nm，反應閘極電極2的表面輪廓。 半導體層4形成於閘極絕緣層3上。在本實施例中，關於 半導體層4,以RF磁控管濺射，形成厚度40 nm的半導體氧 化物 In-Ga-Zn-O 薄膜。In-Ga-Zn-Ο 呈現非晶且 ln-Ga-Zn-0 的成份比爲1 : 1 : 1 : 4。在25 seem的含5%的02之Ar氣體 及0.5 Pa的氛圍中，將基底溫度設定在室溫以及將施加的 RF功率設定在200 W，以RF磁控管濺射形成此In-Ga-Zn-0 薄膜。 接著，以微影術及濕蝕刻精密地處理藉由沈積而如此 形成的In-Ga-Zn-Ο薄膜，以形成半導體層4。 在半導體層4上形成源極電極5與汲極電極6。在本實 施例中，以RF磁控管濺射形成厚度100 nm的IZO薄膜。 在50 seem的Ar氣體及0.3 Pa的氛圍中，將基底溫度設定 在室溫以及將施加的RF功率設定在1 〇 〇 W，以RF磁控管 擺射形成用於源極電極5與汲極電極ό的IΖ Ο薄膜。 在源極電極5和汲極電極6上形成保護層7。保護層7由 Si02構成。在5 seem的Ar氣體和5 seem的02氣體及0_1 Pa的氛圍中，將基底溫度設定在室溫以及將施加的RF功 率設定在2 0 〇 W，以RF磁控管濺射形成S i Ο 2薄膜作爲保 護層7。 -18- 200908334 接著，以微影術及乾蝕刻精密地處理藉由沈積而如此 形成的Si02薄膜以形成保護層7。關於用於乾蝕刻的蝕刻 氣體’使用CF4氣體。 經由上述步驟製成的薄膜電晶體在閘極電極與閘極絕 緣層之間的介面處具有垂直方向上的不均勻度在峰頂與谷 底之間的差爲27.7 nm。因此，可以使其免於因局部電場 集中而增加漏電流。 此外，經由上述步驟製造的薄膜電晶體在閘極電極與 半導體層之間的介面處垂直方向上的不均勻度之峰頂與谷 底之間的差爲26.4 nm。因此，可以使導因於存在於該介 面處的介面能階之電荷捕捉所造成的汲極電流/閘極電壓 特徵上任何臨界値的偏移更小。 在下述中，爲了比較，將參考附圖，說明閛極電極中 所使用的具有大表面粗糙度之ITO薄膜。 比較實施例1 如圖9所示，此比較實施例是沈積的膜、多晶〗τ 〇薄 膜8及S i 02薄膜9形成於玻璃基底1上的實施例。顯示於圖 9中的沈積膜形成於基底1上。更具體而言，在基底1上形 成多晶ITO薄膜8及Si02薄膜9。 使用玻璃基底（1 7 3 7 ’可從康寧玻璃製品公司（c 0 r n i n g Glass Works)作爲基底1。玻璃基底厚度爲〇.5 mm。 首先’在基底1上形成多晶ITO薄膜8。在本比較實施 例中’在氬氣與氧氣的混合氣體氛圍中，以磁控管濺 -19- 200908334 射形成多晶I τ 0薄膜8。 以XRD觀察如此形成的ΙΤ0薄膜以取得圖1 〇中所示 的結果。觀看顯示結晶狀態的清楚繞射尖峰’發現取得多 晶形式的ΙΤΟ薄膜。 也以A F Μ觀測此IΤ 0薄膜的表面輪廓，而取得圖1 j 中所示的結果。發現其Rmax及Ra分別爲68.1 nm及8.1 nm ° 接著，在多晶ITO薄膜8上形成厚度2〇0 nm的Si〇2薄 膜9。在10 seem的Ar氣體及0.1 Pa的氛圍中，將基底溫 度設定在室溫以及將施加的RF功率設定在4 0 0 W，以RF 磁控管濺射形成Si02薄膜9。 在AFM上觀察如此形成的Si02薄膜9的表面輪廓以 取得圖1 2中所示的結果。發現其R m a X及R a分別爲9 4.0 nm及5.3 nm。可確定所造成的Si02薄膜9的表面也呈現顯 著粗糙，反應多晶ITO薄膜8的表面粗糙度。 先前所述的實施例1中所形成的8丨02薄膜的表面粗糙 度具有3.0 nm及0.3 nm。如此，看見形成於多晶ITO薄膜 上的非晶3丨02膜具有大於形成在非晶ΐτο薄膜上的非晶 Si02薄膜之表面積。 非晶Si02薄膜的表面積大導致“〇2閘極絕緣層與半 導體層之間的介面的表面積大，因此，其意指只要介面具 有相同的介面缺陷密度，會造成介面缺陷能階的大絕對値 〇 因此’在上述底部閘極型薄膜電晶體中，使用完成形 -20- 200908334 成時會具有多晶形式的條件下形成的ITO膜作爲閘極電極 ，下述可以說明。亦即，由於在閘極絕緣層與半導體層之 間的介面具有大的不平整度，所以，相較於在該介面未具 有大不平整度的薄膜電晶體，介面具有相當大的面積。如 此，認爲汲極電流/閘極電極特徵的臨界値偏移被視爲主 要導因於存在該介面的介面能階之電荷捕捉。 也認爲由於經由上述方法製造的上述薄膜電晶體在閛 極電極與閘極絕緣層之間的介面具有大的不平整度，所以 ，其會造成例如導因於局部電場集中的的漏電流增加。 雖然已參考舉例說明的實施例來說明本發明，但是， 要瞭解本發明不限於所揭示的舉例說明的實施例。後附申 請專利範圍的範圍應依最寬廣的解釋而涵蓋所有這些修改 及均等結果和功能。 【圖式簡單說明】 圖1是視圖’顯不根據本發明的實施例之底部閘極型 薄膜電晶體的結構； 圖2是視圖’顯示根據本發明的實施例之形成於玻璃 基底上的非晶ΙΤΟ薄膜的原子力顯微鏡的觀察結果。 圖3是視圖’顯示根據本發明的實施例藉由沈積而於 玻璃基底上形成非晶IΤ 0薄膜與s丨〇 2薄膜而取得的樣品 之原子力顯微鏡的觀察結果。

圖4是視圖’顯示根據本發明的實施例藉由沈積而於 玻璃基底上形成非晶IΤ Ο薄膜與s丨〇 2薄膜後接著以2 5 0 °C -21 - 200908334 的熱處理3 0分鐘而取得的樣品之χ光繞射。 圖5是視圖，顯示根據本發明的實施例藉由沈積而於 玻璃基底上形成非晶ΙΤΟ薄膜與Si02薄膜後接著以25 0°C 的熱處理30分鐘而取得的樣品之原子力顯微鏡觀察結果。 圖6是根據實施例2形成於玻璃基底上的多晶ITO薄膜 的X光繞射。 圖7是根據實施例2形成於玻璃基底上的多晶ITO薄膜 的原子力顯微鏡上的觀察結果。 圖8是視圖，顯示根據實施例2藉由沈積以在玻璃基底 上形成多晶ITO薄膜及Si02薄膜而取得的樣品之原子力 顯微鏡的觀察結果。 圖9是根據比較實施例1之疊層於基底上的膜的剖面 視圖。 圖1 0顯示根據比較實施例1形成於玻璃基底上的多晶 ITO薄膜的X光繞射。 圖11顯示根據比較實施例1形成於玻璃基底上的多晶 ITO薄膜的原子力顯微鏡的觀察結果。 圖1 2顯示根據比較實施例1藉由沈積以在玻璃基底上 形成多晶ITO薄膜與Si〇2薄膜而取得的樣品的原子力顯 微鏡的觀察結果。 圖13顯示薄膜電晶體的遷移率與半導體層厚度之間的 關係。 【主要元件符號說明】 -22- 200908334 1 :基底 2 :閘極電極 3 :閘極絕緣層 4 :半導體層 5 :源極電極 6 :汲極電極 7 :保護層 8 : ITO薄膜 9 : Si02薄膜

Claims (1)

1. 200908334 十、申請專利範圍 1 · 一種底部閘極型薄膜電晶體，至少包括基底、閘極 電極、閘極絕緣層、半導體層、源極電極和汲極電極，其 中： 在該閘極電極與該閘極絕緣層之間的介面，該介面在 垂直方向上的不平整度之峰頂與谷底之間的差爲30nm或 更少。 2 _如申請專利範圍第1項之薄膜電晶體，其中，在該 閘極絕緣層與該半導體層之間的該介面在垂直方向上的不 平整度之峰頂與谷底之間的差不大於該半導體層的層厚度 〇 3 .如申請專利範圍第1項之薄膜電晶體，其中，該閘 極電極包括氧化銦與氧化錫的固溶體或氧化銦與氧化鋅的 固溶體。 4 ·如申請專利範圍第1項之薄膜電晶體，其中，該半 導體層是非晶半導體氧化物膜。 5 . —種底部閘極型薄膜電晶體的製造方法，至少包括 :在基底上形成閘極電極的第一步驟、在該閘極電極上形 成閘極絕緣層的第二步驟、在該閘極絕緣層上形成半導體 層的第三步驟、及在該半導體層上形成源極電極和汲極電 極的第四步驟，其中； 在第一步驟中，形成於該基底上的該閘極電極是非晶 透明電極，以及，該非晶透明電極藉由在第二步驟之後接 受熱處理而晶化。 -24- 200908334 6. 如申請專利範圍第5項之底部閘極型薄膜電晶體的 製造方法’其中’在形成源極電極和汲極電極的第四步驟 之後執行熱處理，以及，構成該薄膜電晶體的所有層一直 呈現非晶直到執行該熱處理。 7. 如申請專利範圍第5項之底部閘極型薄膜電晶體的 製造方法，其中’在25 0°C或更低的溫度形成構成該薄膜 電晶體的所有層。 -25-